JP2020156026A - Log amplifier circuit - Google Patents

Log amplifier circuit Download PDF

Info

Publication number
JP2020156026A
JP2020156026A JP2019054820A JP2019054820A JP2020156026A JP 2020156026 A JP2020156026 A JP 2020156026A JP 2019054820 A JP2019054820 A JP 2019054820A JP 2019054820 A JP2019054820 A JP 2019054820A JP 2020156026 A JP2020156026 A JP 2020156026A
Authority
JP
Japan
Prior art keywords
log amplifier
dbm
input level
log
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019054820A
Other languages
Japanese (ja)
Inventor
暁良 浦田
Akiyoshi Urata
暁良 浦田
武仁 石井
Takehito Ishii
武仁 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2019054820A priority Critical patent/JP2020156026A/en
Publication of JP2020156026A publication Critical patent/JP2020156026A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

To provide a log amplifier circuit capable of functioning it within a wide range of an input level of -100 dBm to 0 dBm.SOLUTION: In a log amplifier circuit, an input signal is distributed with a distributor 21, one of them is input into a first log amplifier 10 that functions within a range of an input level of -50 dBm to 0 dBm, and the other one is amplified in 50 dB by being input to an AMP 22 of 50 dB of a gain. A signal to be amplified is input into a second log amplifier 23 that functions within a range of the input level of -50 dBm to 0 dBm, and an output of the first log amplifier 10 and the second log amplifier 23 is added by an accumulator 24 and is output.SELECTED DRAWING: Figure 1

Description

本発明は、中継器や移動体等で用いられるログアンプ回路に係り、特に、入力レベルが広範囲で機能するログアンプ回路に関する。 The present invention relates to a log amplifier circuit used in a repeater, a mobile body, or the like, and more particularly to a log amplifier circuit in which an input level functions in a wide range.

［従来の技術］
ログアンプ回路は、増幅器の一種で、出力電圧が入力電圧に対する対数関数（ｌｏｇ）となるような回路である。
ログアンプ回路を実現するには、ダイオードやトランジスタの対数特性を利用する。 [Conventional technology]
A log amplifier circuit is a kind of amplifier, and is a circuit in which an output voltage is a logarithmic function (log) with respect to an input voltage.
To realize a log amplifier circuit, the logarithmic characteristics of diodes and transistors are used.

［従来のログアンプ回路：図３］
従来のログアンプ回路について図３を参照しながら説明する。図３は、従来のログアンプ回路の構成ブロック図である。
従来のログアンプ回路は、図３に示すように、ログアンプ（ＬＯＧ ＡＭＰ）１０を有するものである。 [Conventional log amplifier circuit: Fig. 3]
A conventional log amplifier circuit will be described with reference to FIG. FIG. 3 is a block diagram of a conventional log amplifier circuit.
As shown in FIG. 3, the conventional log amplifier circuit has a log amplifier (LOG AMP) 10.

ここで、従来のログアンプ回路では、ログアンプ１０が入力レベル−５０ｄＢｍ以下で動作するものがないため、入力レベルが−５０ｄＢｍ以下だと機能せず、出力電圧が一定になってしまう。 Here, in the conventional log amplifier circuit, since the log amplifier 10 does not operate at an input level of −50 dBm or less, it does not function when the input level is −50 dBm or less, and the output voltage becomes constant.

［従来のログアンプ回路の動作状態：図４］
次に、従来のログアンプ回路の動作状態について図４を参照しながら説明する。図４は、従来のログアンプ回路の動作状態を示す図である。図４では、横軸がログアンプ１０への入力レベル（ｄＢｍ）を示し、縦軸がログアンプ１０からの出力電圧を示している。尚、横軸は、電力を対数表示して、ｄＢｍの単位を用いている。 [Operating state of the conventional log amplifier circuit: Fig. 4]
Next, the operating state of the conventional log amplifier circuit will be described with reference to FIG. FIG. 4 is a diagram showing an operating state of a conventional log amplifier circuit. In FIG. 4, the horizontal axis shows the input level (dBm) to the log amplifier 10, and the vertical axis shows the output voltage from the log amplifier 10. The horizontal axis represents electric power in logarithm and uses a unit of dBm.

従来のログアンプ回路の動作状態は、図４に示すように、入力レベルが−５０ｄＢｍ〜０ｄＢｍ（−５０ｄＢｍ以上０ｄＢｍ以下）の範囲では、入力レベルに応じて出力電圧が変化するが、入力レベルが−１００ｄＢｍ〜−５０ｄＢｍ（−１００ｄＢｍ以上−５０ｄＢｍ未満）の範囲であると、出力電圧は１．５Ｖの一定となり、ログアンプとして機能していない。 In the operating state of the conventional log amplifier circuit, as shown in FIG. 4, when the input level is in the range of -50 dBm to 0 dBm (-50 dBm or more and 0 dBm or less), the output voltage changes according to the input level, but the input level is In the range of -100 dBm to -50 dBm (-100 dBm or more and less than -50 dBm), the output voltage becomes constant at 1.5 V and does not function as a log amplifier.

［関連技術］
尚、関連する先行技術として、特開２００３−０１７９５７号公報「高周波増幅装置及びそれを用いた受信機」（特許文献１）
特許文献１には、雑音指数が小さい低雑音増幅器と、線形性が高い高線形性増幅器とを並列に接続し、入力信号のレベルに応じて切替装置で切り替えて入力信号をいずれかの増幅器に入力し、増幅信号を出力させる構成が示されている。 [Related technology]
As a related prior art, Japanese Patent Application Laid-Open No. 2003-017957 “High Frequency Amplifier and Receiver Using It” (Patent Document 1).
In Patent Document 1, a low noise amplifier having a small noise figure and a high linearity amplifier having a high linearity are connected in parallel and switched by a switching device according to the level of the input signal to switch the input signal to either amplifier. A configuration is shown in which an input is made and an amplified signal is output.

特開２００３−０１７９５７号公報Japanese Unexamined Patent Publication No. 2003-017957

しかしながら、従来のログアンプ回路では、入力レベルが−１００ｄＢｍ〜−５０ｄＢｍの範囲であると、出力電圧は１．５Ｖの一定となり、ログアンプとして機能せず、入力レベル−１００ｄＢｍ〜０ｄＢｍの広範囲での利用ができないという問題点があった。 However, in the conventional log amplifier circuit, when the input level is in the range of -100 dBm to -50 dBm, the output voltage becomes constant at 1.5 V and does not function as a log amplifier, and the input level is in a wide range of -100 dBm to 0 dBm. There was a problem that it could not be used.

尚、特許文献１には、切替装置を用いることなく、広範囲の入力レベルに対応して対数関数の出力電圧を得ることができる構成については記載がない。 Note that Patent Document 1 does not describe a configuration in which an output voltage of a logarithmic function can be obtained corresponding to a wide range of input levels without using a switching device.

本発明は上記実情に鑑みて為されたもので、入力レベルが広範囲で機能させることができるログアンプ回路を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a log amplifier circuit capable of operating a wide range of input levels.

上記従来例の問題点を解決するための本発明は、ログアンプ回路であって、入力信号を分配する分配器と、分配された一方の信号を入力して、特定の入力レベルの範囲で機能する第１のログアンプと、分配された他方の信号について特定の入力レベルの範囲以上に増幅する増幅器と、増幅された信号を入力して、特定の入力レベルの範囲で機能する第２のログアンプと、第１のログアンプからの出力電圧と第２のログアンプからの出力電圧とを加算して出力する加算器とを有することを特徴とする。 The present invention for solving the problems of the above-mentioned conventional example is a log amplifier circuit, which functions in a range of a specific input level by inputting a distributor that distributes an input signal and one of the distributed signals. A first log amplifier to output, an amplifier that amplifies the other distributed signal above a specific input level range, and a second log that inputs the amplified signal and functions in a specific input level range. It is characterized by having an amplifier and an adder that adds and outputs an output voltage from a first log amplifier and an output voltage from a second log amplifier.

本発明は、上記ログアンプ回路において、第１のログアンプを収納する第１のログアンプ回路部と、分配器、増幅器、第２のログアンプ及び加算器を収納する第２のログアンプ回路部とを有することを特徴とする。 In the log amplifier circuit, the present invention includes a first log amplifier circuit unit that houses a first log amplifier, and a second log amplifier circuit unit that houses a distributor, an amplifier, a second log amplifier, and an adder. It is characterized by having and.

本発明は、ログアンプ回路であって、入力信号を３つに分配する分配器と、分配された１番目の信号を入力して、第１の入力レベルの範囲で機能する第１のログアンプと、分配された２番目の信号について第１の入力レベルの範囲以上の第２の入力レベルの範囲に増幅する第１の増幅器と、第１の増幅器で増幅された信号を入力して、第１の入力レベルの範囲で機能する第２のログアンプと、分配された３番目の信号について第２の入力レベルの範囲以上の第３の入力レベルの範囲に増幅する第２の増幅器と、第２の増幅器で増幅された信号を入力して、第１の入力レベルの範囲で機能する第３のログアンプと、第１のログアンプからの出力電圧と、第２のログアンプからの出力電圧と、第３のログアンプからの出力電圧とを加算して出力する加算器とを有することを特徴とするログアンプ回路。 The present invention is a log amplifier circuit, a distributor that distributes an input signal into three, and a first log amplifier that inputs the distributed first signal and functions in the range of the first input level. Then, the first amplifier that amplifies the distributed second signal to the range of the second input level equal to or higher than the range of the first input level, and the signal amplified by the first amplifier are input to the first amplifier. A second log amplifier that functions in the range of one input level, a second amplifier that amplifies the distributed third signal to a range of a third input level above the range of the second input level, and a second amplifier. The output voltage from the third log amplifier, the first log amplifier, and the second log amplifier that function in the range of the first input level by inputting the signal amplified by the second amplifier. A log amplifier circuit characterized by having an adder that adds and outputs an output voltage from a third log amplifier.

本発明によれば、入力信号を分配する分配器と、分配された一方の信号について特定の入力レベルの範囲で機能する第１のログアンプと、分配された他方の信号について特定の入力レベルの範囲以上に増幅する増幅器と、増幅された信号について特定の入力レベルの範囲で機能する第２のログアンプと、第１のログアンプからの出力電圧と第２のログアンプからの出力電圧とを加算して出力する加算器とを有するログアンプ回路としているので、特定の入力レベルの範囲とそれを超える入力レベルの範囲までの広範囲で機能させることができる効果がある。 According to the present invention, a distributor that distributes an input signal, a first log amplifier that functions in a range of a specific input level for one of the distributed signals, and a specific input level for the other distributed signal. An amplifier that amplifies beyond the range, a second log amplifier that functions in a specific input level range for the amplified signal, and an output voltage from the first log amplifier and an output voltage from the second log amplifier. Since it is a log amplifier circuit having an adder that adds and outputs, there is an effect that it can function in a wide range up to a specific input level range and an input level range beyond that.

本ログアンプ回路の構成ブロック図である。It is a block diagram of the structure of this log amplifier circuit. 本ログアンプ回路の動作状態を示す図である。It is a figure which shows the operation state of this log amplifier circuit. 従来のログアンプ回路の構成ブロック図である。It is a block diagram of the structure of the conventional log amplifier circuit. 従来のログアンプ回路の動作状態を示す図である。It is a figure which shows the operation state of the conventional log amplifier circuit.

本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係るログアンプ回路（本ログアンプ回路）は、入力信号を分配器で分配し、一方を特定の入力レベル（−５０ｄＢｍ〜０ｄＢｍ）の範囲で機能する第１のログアンプに入力し、他方を特定の入力レベルの範囲以上にするゲイン（増幅率：５０ｄＢ）のアンプに入力して増幅を行い、その増幅した信号を特定の入力レベル（−５０ｄＢｍ〜０ｄＢｍ）の範囲で機能する第２のログアンプに入力し、第１のログアンプと第２のログアンプとの出力を加算器で加算して出力するものであり、特定の入力レベルの範囲とそれを超える入力レベルの範囲までの広範囲（入力レベル−１００ｄＢｍ〜０ｄＢｍ）で機能させることができるものである。 Embodiments of the present invention will be described with reference to the drawings.
[Outline of Embodiment]
The log amplifier circuit (the present log amplifier circuit) according to the embodiment of the present invention is a first log amplifier that distributes an input signal by a distributor and one of them functions in a specific input level (-50 dBm to 0 dBm). Is input to, and the other is input to an amplifier with a gain (amplification factor: 50 dB) that is equal to or higher than a specific input level range to perform amplification, and the amplified signal is input to a specific input level (-50 dBm to 0 dBm). It is input to a functioning second log amplifier, and the outputs of the first log amplifier and the second log amplifier are added by an adder and output. A specific input level range and an input level exceeding the specific input level range are added. It can function in a wide range (input level -100 dBm to 0 dBm) up to the range of.

［本ログアンプ回路の構成：図１］
本ログアンプ回路について図１を参照しながら説明する。図１は、本ログアンプ回路の構成ブロック図である。
本ログアンプ回路は、図１に示すように、第１のログアンプ回路部１と、第２のログアンプ回路部２とを備えている。 [Configuration of this log amplifier circuit: Fig. 1]
This log amplifier circuit will be described with reference to FIG. FIG. 1 is a block diagram of the configuration of this log amplifier circuit.
As shown in FIG. 1, this log amplifier circuit includes a first log amplifier circuit unit 1 and a second log amplifier circuit unit 2.

第１のログアンプ回路部１は、第１のログアンプ（ＬＯＧ ＡＭＰ）１０を有している。
第２のログアンプ回路部２は、分配器（ＤＩＶ）２１と、増幅器（ＡＭＰ）２２と、第２のログアンプ（ＬＯＧ ＡＭＰ）２３と、加算器２４とを有している。 The first log amplifier circuit unit 1 has a first log amplifier (LOG AMP) 10.
The second log amplifier circuit unit 2 includes a distributor (DIV) 21, an amplifier (AMP) 22, a second log amplifier (LOG AMP) 23, and an adder 24.

第１のログアンプ回路部１における第１のログアンプ１０は、従来のログアンプ１０と同様で、特定の入力レベル−５０ｄＢｍ〜０ｄＢｍ（−５０ｄＢｍ以上０ｄＢｍ以下）の範囲で機能するもので、入力レベルに応じた電圧（１．５Ｖ〜０．５Ｖ）を出力する。
従って、特定の入力レベルの範囲を超える入力レベルの範囲、例えば、入力レベル−１００ｄＢｍ〜５０ｄＢｍ（−１００ｄＢｍ以上５０ｄＢｍ未満）の信号が入力されると、第１のログアンプ１０は、１．５Ｖの一定の電圧を出力する。 The first log amplifier 10 in the first log amplifier circuit unit 1 is the same as the conventional log amplifier 10, and functions in a specific input level range of -50 dBm to 0 dBm (-50 dBm or more and 0 dBm or less). It outputs a voltage (1.5V to 0.5V) according to the level.
Therefore, when a signal having an input level range exceeding a specific input level range, for example, an input level of -100 dBm to 50 dBm (-100 dBm or more and less than 50 dBm) is input, the first log amplifier 10 is set to 1.5 V. Outputs a constant voltage.

第２のログアンプ回路部２０の各構成について説明する。
分配器２１は、入力端子から信号を入力し、第１のログアンプ１０とＡＭＰ２２に分配する。分配器２１は、スイッチ等で切り替えを行うものではなく、同じ入力信号を分配して第１のログアンプ１０とＡＭＰ２２に出力している。 Each configuration of the second log amplifier circuit unit 20 will be described.
The distributor 21 inputs a signal from the input terminal and distributes it to the first log amplifier 10 and the AMP 22. The distributor 21 does not switch with a switch or the like, but distributes the same input signal and outputs it to the first log amplifier 10 and the AMP 22.

ＡＭＰ２２は、増幅率（ＧＡＩＮ）が５０ｄＢの増幅器である。
従って、ＡＭＰ２２は、入力レベル−１００ｄＢｍ〜５０ｄＢｍの信号が入力されると、−５０ｄＢｍ〜０ｄＢｍの信号レベルを第２のログアンプ２３に出力する。
尚、入力レベルが−５０ｄＢｍ〜０ｄＢｍの信号がＡＭＰ２２に入力されると、０ｄＢｍに増幅される。つまり、入力レベルが−１００ｄＢｍ〜０ｄＢｍ（−１００ｄＢｍ以上０ｄＢｍ以下）の信号が入力されると、ＡＭＰ２２は、−５０ｄＢｍ〜０ｄＢｍ（−５０ｄＢｍ以上０ｄＢｍ以下）の信号レベルを第２のログアンプ２３に出力することになる。 The AMP 22 is an amplifier having an amplification factor (GAIN) of 50 dB.
Therefore, when a signal with an input level of -100 dBm to 50 dBm is input, the AMP 22 outputs a signal level of -50 dBm to 0 dBm to the second log amplifier 23.
When a signal having an input level of −50 dBm to 0 dBm is input to the AMP 22, it is amplified to 0 dBm. That is, when a signal having an input level of -100 dBm to 0 dBm (-100 dBm or more and 0 dBm or less) is input, the AMP 22 outputs a signal level of -50 dBm to 0 dBm (-50 dBm or more and 0 dBm or less) to the second log amplifier 23. Will be done.

第２のログアンプ２３は、第１のログアンプ１０と同様に、入力レベル−５０ｄＢｍ〜０ｄＢｍの範囲で機能するもので、入力レベルに応じた電圧（１．５Ｖ〜０．５Ｖ）を出力する。 Like the first log amplifier 10, the second log amplifier 23 functions in the range of the input level of -50 dBm to 0 dBm, and outputs a voltage (1.5 V to 0.5 V) according to the input level. ..

加算器２４は、第１のログアンプ１０からの出力電圧（１．５Ｖ〜０．５Ｖ）と第２のログアンプ２３からの出力電圧（１．５Ｖ〜０．５Ｖ）を加算（合計）して出力する。従って、出力電圧は、３Ｖ〜１Ｖとなる。 The adder 24 adds (totals) the output voltage (1.5V to 0.5V) from the first log amplifier 10 and the output voltage (1.5V to 0.5V) from the second log amplifier 23. And output. Therefore, the output voltage is 3V to 1V.

［具体的な入力レベル：−８０ｄＢｍ］
本ログアンプ回路の動作について具体的な入力レベルを用いて説明する。
入力レベルが−８０ｄＢｍである場合に、分配器２１は、その−８０ｄＢｍの信号を第１のログアンプ１０と第２のログアンプ２３に出力する。 [Specific input level: -80 dBm]
The operation of this log amplifier circuit will be described using specific input levels.
When the input level is −80 dBm, the distributor 21 outputs the signal of −80 dBm to the first log amplifier 10 and the second log amplifier 23.

第１のログアンプ１０では、−５０ｄＢｍを超えているので、加算器２４への出力は一定の１．５Ｖとなる。
また、ＡＭＰ２２は、−８０ｄＢｍの信号を５０ｄＢのゲインで増幅するので、−３０ｄＢｍの信号レベルを第２のログアンプ２３に出力する。 In the first log amplifier 10, since it exceeds −50 dBm, the output to the adder 24 becomes a constant 1.5 V.
Further, since the AMP 22 amplifies the signal of −80 dBm with a gain of 50 dB, the signal level of −30 dBm is output to the second log amplifier 23.

第２のログアンプ２３は、入力レベルが−３０ｄＢｍであるので、入力レベルに応じた出力電圧である１．１Ｖを加算器２４に出力する。
加算器２４は、第１のログアンプ１０からの１．５Ｖと第２のログアンプ２３からの１．１Ｖを加算して、２．６Ｖの電圧を出力する。 Since the input level of the second log amplifier 23 is −30 dBm, 1.1 V, which is an output voltage corresponding to the input level, is output to the adder 24.
The adder 24 adds 1.5V from the first log amplifier 10 and 1.1V from the second log amplifier 23, and outputs a voltage of 2.6V.

［具体的な入力レベル：−３０ｄＢｍ］
また、入力レベルが−３０ｄＢｍである場合に、分配器２１は、その−３０ｄＢｍの信号を第１のログアンプ１０と第２のログアンプ２３に出力する。 [Specific input level: -30 dBm]
Further, when the input level is −30 dBm, the distributor 21 outputs the signal of −30 dBm to the first log amplifier 10 and the second log amplifier 23.

第１のログアンプ１０では、入力レベルが−５０ｄＢｍ以上であるので、入力レベルに応じた電圧（１．１Ｖ）を加算器２４に出力する。
また、ＡＭＰ２２は、−３０ｄＢｍの信号を５０ｄＢのゲインで増幅するが、出力される信号レベルは０ｄＢｍとなり、その信号レベルを第２のログアンプ２３に出力する。 Since the input level of the first log amplifier 10 is −50 dBm or more, a voltage (1.1 V) corresponding to the input level is output to the adder 24.
Further, the AMP 22 amplifies the signal of −30 dBm with a gain of 50 dB, but the output signal level becomes 0 dBm, and the signal level is output to the second log amplifier 23.

第２のログアンプ２３は、入力レベルが０ｄＢｍであるので、出力電圧０．５Ｖを加算器２４に出力する。
加算器２４は、第１のログアンプ１０からの１．１Ｖと第２のログアンプ２３からの０．５Ｖを加算して、１．６Ｖの電圧を出力する。 Since the input level of the second log amplifier 23 is 0 dBm, the output voltage of 0.5 V is output to the adder 24.
The adder 24 adds 1.1V from the first log amplifier 10 and 0.5V from the second log amplifier 23, and outputs a voltage of 1.6V.

［本ログアンプ回路の動作状態：図２］
次に、本ログアンプ回路の動作状態について図２を参照しながら説明する。図２は、本ログアンプ回路の動作状態を示す図である。図２では、横軸が本ログアンプ回路への入力レベル（ｄＢｍ）を示し、縦軸が本ログアンプ回路からの出力電圧を示している。 [Operating state of this log amplifier circuit: Fig. 2]
Next, the operating state of the log amplifier circuit will be described with reference to FIG. FIG. 2 is a diagram showing an operating state of the log amplifier circuit. In FIG. 2, the horizontal axis shows the input level (dBm) to the main log amplifier circuit, and the vertical axis shows the output voltage from the main log amplifier circuit.

本ログアンプ回路の動作状態は、図２に示すように、特定の入力レベルの範囲とそれを超える入力レベルの範囲までの広範囲（入力レベルが−１００ｄＢｍ〜０ｄＢｍの広範囲）で、入力レベルに応じた出力電圧となり、出力電圧は３．０Ｖ〜１．０Ｖとなる。 As shown in FIG. 2, the operating state of this log amplifier circuit is a wide range (a wide range of input levels from -100 dBm to 0 dBm) up to a specific input level range and an input level range beyond that, depending on the input level. The output voltage is 3.0V to 1.0V.

［応用例１］
本ログアンプ回路の第２のログアンプ回路部２におけるアンプ２２のゲインを５０ｄＢとしたが、対応できる入力レベルの範囲は狭くなるものの、ゲインを３０ｄＢなどの任意の増幅率としてもよい。 [Application Example 1]
The gain of the amplifier 22 in the second log amplifier circuit unit 2 of the log amplifier circuit is set to 50 dB, but the gain may be an arbitrary amplification factor such as 30 dB, although the range of input levels that can be supported is narrowed.

［応用例２］
本ログアンプ回路は、第１，２のログアンプ回路１，２の２段構成としたが、第３のログアンプ回路部を設けて３段とし、−１５０ｄＢｍ〜０ｄＢｍの更に広範囲で機能させるようにしてもよい。更に、ログアンプ回路部を３段以上の構成としてもよい。 [Application example 2]
This log amplifier circuit has a two-stage configuration of the first and second log amplifier circuits 1 and 2, but a third log amplifier circuit section is provided to make it three stages so that it can function in a wider range of -150 dBm to 0 dBm. It may be. Further, the log amplifier circuit unit may have a configuration of three or more stages.

［実施の形態の効果］
本ログアンプ回路によれば、入力信号を分配器２１で分配し、一方を特定の入力レベル（−５０ｄＢｍ〜０ｄＢｍ）の範囲で機能する第１のログアンプ１０に入力し、他方を特定の入力レベルの範囲以上にするゲイン（５０ｄＢ）のＡＭＰ２２に入力して５０ｄＢの増幅を行い、その増幅した信号を特定の入力レベル（−５０ｄＢｍ〜０ｄＢｍ）の範囲で機能する第２のログアンプ２３に入力し、第１のログアンプ１０と第２のログアンプ２３との出力を加算器２４で加算して出力するものとしているので、特定の入力レベルの範囲とそれを超える入力レベルの範囲までの広範囲（入力レベル−１００ｄＢｍ〜０ｄＢｍ）で機能させることができる効果がある。 [Effect of Embodiment]
According to this log amplifier circuit, an input signal is distributed by a distributor 21, one is input to a first log amplifier 10 functioning in a specific input level (-50 dBm to 0 dBm), and the other is a specific input. Input to AMP 22 with gain (50 dB) above the level range to amplify 50 dB, and input the amplified signal to a second log amplifier 23 that functions in a specific input level (-50 dBm to 0 dBm). However, since the outputs of the first log amplifier 10 and the second log amplifier 23 are added by the adder 24 and output, a wide range up to a specific input level range and an input level range exceeding the specific input level range. There is an effect that it can function at (input level -100 dBm to 0 dBm).

本発明は、入力レベル−１００ｄＢｍ〜０ｄＢｍの広範囲で機能させることができるログアンプ回路に好適である。 The present invention is suitable for a log amplifier circuit capable of functioning in a wide range of input levels of -100 dBm to 0 dBm.

１…第１のログアンプ回路、 ２…第２のログアンプ回路、 １０…ログアンプ、 ２１…分配器、 ２２…アンプ、 ２３…ログアンプ、 ２４…加算器 1 ... 1st log amplifier circuit, 2 ... 2nd log amplifier circuit, 10 ... Log amplifier, 21 ... Distributor, 22 ... Amplifier, 23 ... Log amplifier, 24 ... Adder

Claims (3)

ログアンプ回路であって、
入力信号を分配する分配器と、
前記分配された一方の信号を入力して、特定の入力レベルの範囲で機能する第１のログアンプと、
前記分配された他方の信号について前記特定の入力レベルの範囲以上に増幅する増幅器と、
前記増幅された信号を入力して、前記特定の入力レベルの範囲で機能する第２のログアンプと、
前記第１のログアンプからの出力電圧と前記第２のログアンプからの出力電圧とを加算して出力する加算器とを有することを特徴とするログアンプ回路。 It is a log amplifier circuit
A distributor that distributes the input signal and
A first log amplifier that inputs one of the distributed signals and functions in a specific input level range, and
An amplifier that amplifies the other distributed signal above the specific input level range.
A second log amplifier that inputs the amplified signal and functions in the specific input level range.
A log amplifier circuit characterized by having an adder that adds and outputs an output voltage from the first log amplifier and an output voltage from the second log amplifier. 第１のログアンプを収納する第１のログアンプ回路部と、
分配器、増幅器、第２のログアンプ及び加算器を収納する第２のログアンプ回路部とを有することを特徴とする請求項１記載のログアンプ回路。 The first log amplifier circuit unit that houses the first log amplifier, and
The log amplifier circuit according to claim 1, further comprising a distributor, an amplifier, a second log amplifier, and a second log amplifier circuit unit for accommodating an adder. ログアンプ回路であって、
入力信号を３つに分配する分配器と、
前記分配された１番目の信号を入力して、第１の入力レベルの範囲で機能する第１のログアンプと、
前記分配された２番目の信号について前記第１の入力レベルの範囲以上の第２の入力レベルの範囲に増幅する第１の増幅器と、
前記第１の増幅器で増幅された信号を入力して、前記第１の入力レベルの範囲で機能する第２のログアンプと、
前記分配された３番目の信号について前記第２の入力レベルの範囲以上の第３の入力レベルの範囲に増幅する第２の増幅器と、
前記第２の増幅器で増幅された信号を入力して、前記第１の入力レベルの範囲で機能する第３のログアンプと、
前記第１のログアンプからの出力電圧と、前記第２のログアンプからの出力電圧と、前記第３のログアンプからの出力電圧とを加算して出力する加算器とを有することを特徴とするログアンプ回路。 It is a log amplifier circuit
A distributor that distributes the input signal into three,
A first log amplifier that inputs the distributed first signal and functions in the range of the first input level, and
A first amplifier that amplifies the distributed second signal into a second input level range that is equal to or higher than the first input level range.
A second log amplifier that inputs the signal amplified by the first amplifier and functions in the range of the first input level, and
A second amplifier that amplifies the distributed third signal to a third input level range that is equal to or higher than the second input level range.
A third log amplifier that inputs the signal amplified by the second amplifier and functions in the range of the first input level, and
It is characterized by having an adder that adds and outputs an output voltage from the first log amplifier, an output voltage from the second log amplifier, and an output voltage from the third log amplifier. Log amplifier circuit to do.
JP2019054820A 2019-03-22 2019-03-22 Log amplifier circuit Pending JP2020156026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019054820A JP2020156026A (en) 2019-03-22 2019-03-22 Log amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019054820A JP2020156026A (en) 2019-03-22 2019-03-22 Log amplifier circuit

Publications (1)

Publication Number Publication Date
JP2020156026A true JP2020156026A (en) 2020-09-24

Family

ID=72559980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019054820A Pending JP2020156026A (en) 2019-03-22 2019-03-22 Log amplifier circuit

Country Status (1)

Country Link
JP (1) JP2020156026A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282909A (en) * 1991-03-11 1992-10-08 Anritsu Corp Logarithmic amplifier
JP2000137071A (en) * 1998-10-30 2000-05-16 Japan Radio Co Ltd Radar device
JP2002232249A (en) * 2001-02-01 2002-08-16 Sanyo Electric Co Ltd Logarithmic amplifier circuit
JP2006203271A (en) * 2005-01-17 2006-08-03 Toshiba Corp Distortion generating circuit and high frequency circuit
CN102006012A (en) * 2010-10-25 2011-04-06 苏州高新区禾云设备设计事务所 Nonlinear compensation amplifier for magnetic powder brake-clutches
JP2016042700A (en) * 2014-08-17 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Power amplifier interface compatible with inputs separated by mode or frequency

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282909A (en) * 1991-03-11 1992-10-08 Anritsu Corp Logarithmic amplifier
JP2000137071A (en) * 1998-10-30 2000-05-16 Japan Radio Co Ltd Radar device
JP2002232249A (en) * 2001-02-01 2002-08-16 Sanyo Electric Co Ltd Logarithmic amplifier circuit
JP2006203271A (en) * 2005-01-17 2006-08-03 Toshiba Corp Distortion generating circuit and high frequency circuit
CN102006012A (en) * 2010-10-25 2011-04-06 苏州高新区禾云设备设计事务所 Nonlinear compensation amplifier for magnetic powder brake-clutches
JP2016042700A (en) * 2014-08-17 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Power amplifier interface compatible with inputs separated by mode or frequency

Similar Documents

Publication Publication Date Title
CN109792235B (en) Amplifier with configurable final output stage
KR100480496B1 (en) Signal amplifier by using a doherty amplifier
JP4792273B2 (en) amplifier
CN110326215B (en) Offset calibration of amplifier and pre-circuit
US9118282B2 (en) Power amplifier and amplification method thereof
KR20090103952A (en) Multimode amplifier for operation in linear and saturated modes
US9319003B2 (en) Audio amplifier
KR102374790B1 (en) Control of the noise transfer function in the signal path to reduce charge pump noise
JP2006238447A (en) Variable amplifier and its use
US7355471B2 (en) Circuit for DC offset cancellation
US20120039487A1 (en) First stage amplifier circuit
KR20140013075A (en) Current buffer
US20090022337A1 (en) Signal amplifier circuit
JP5454366B2 (en) Power amplifier module and portable information terminal
TW200713798A (en) Wide dynamic range switching variable gain amplifier and control
CN110603731A (en) Switching in an amplifier with configurable final output stage
JP2020156026A (en) Log amplifier circuit
JP2011082959A (en) Audio amplifier and electronic equipment employing the same
JP2020043518A (en) Power amplifier circuit
CN110557096B (en) Current steering structure with improved linearity
JPWO2014083876A1 (en) Power amplification circuit and power amplification module
JP2011254338A (en) Semiconductor device
CN111277932A (en) Overcurrent protection with improved stability system and method
JP5007937B2 (en) Attenuator
US9584082B1 (en) Systems and methods for supply-based gain control of an audio output signal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230302