JPH05227025A - A/d conversion device - Google Patents
A/d conversion deviceInfo
- Publication number
- JPH05227025A JPH05227025A JP32607691A JP32607691A JPH05227025A JP H05227025 A JPH05227025 A JP H05227025A JP 32607691 A JP32607691 A JP 32607691A JP 32607691 A JP32607691 A JP 32607691A JP H05227025 A JPH05227025 A JP H05227025A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- analog signal
- low
- converter
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＡ／Ｄ変換装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D converter.
【０００２】[0002]
【従来の技術】一般に、制御分野において用いられるＡ
／Ｄ変換装置の動向の一つとして、制御システムにおけ
る使用部品点数の削減、小型化および低コスト化等を実
現するために、入力信号増幅用の増幅器を内蔵するＡ／
Ｄ変換装置が用いられている。2. Description of the Related Art Generally, A used in the control field.
One of the trends of A / D converters is to incorporate an amplifier for amplifying an input signal in order to reduce the number of parts used in the control system, reduce the size, and reduce the cost.
A D converter is used.
【０００３】この増幅器を内蔵するＡ／Ｄ変換装置の一
例のブロック図が、図５に示されている。図４に示され
るように、Ａ／Ｄ変換装置１９は、外部に設けられてい
る低域フィルタ２０に対応して、増幅器２１と、サンプ
ルホールド回路２２と、Ａ／Ｄ変換器２３とを備えて構
成される。A block diagram of an example of an A / D converter incorporating this amplifier is shown in FIG. As shown in FIG. 4, the A / D conversion device 19 includes an amplifier 21, a sample hold circuit 22, and an A / D converter 23 corresponding to a low-pass filter 20 provided outside. Consists of
【０００４】図４において、入力端子６１より入力され
るアナログ信号は、先ず低域フィルタ２０に入力される
が、低域フィルタ２０においては、一般によく知られて
いる標本化時の折返し現象により生起する変換誤差を防
止するために、当該アナログ信号の周波数占有帯域幅
が、Ａ／Ｄ変換時における標本化周波数をｆs として、
ｆs ／２の周波数領域に抑制されて出力され、端子６２
を介して増幅器２１に入力される。増幅器２１において
所定レベルに増幅されたアナログ信号は、サンプルホー
ルド回路２２に入力されて所定の標本化周波数ｆs を介
して標本化され、当該標本化値がそれぞれホールドされ
た状態でＡ／Ｄ変換器２３に入力される。そしてＡ／Ｄ
変換器２３においては、前記標本化値が、それぞれ所定
のディジタル値に変換されて出力される。In FIG. 4, the analog signal input from the input terminal 61 is first input to the low-pass filter 20. In the low-pass filter 20, the analog signal is generated due to the well-known folding phenomenon during sampling. In order to prevent a conversion error, the frequency occupied bandwidth of the analog signal is set to f s as the sampling frequency at the time of A / D conversion,
The signal is suppressed and output in the frequency region of f s / 2, and the terminal 62
Is input to the amplifier 21 via. The analog signal amplified to a predetermined level in the amplifier 21 is input to the sample-hold circuit 22 and sampled via a predetermined sampling frequency f s , and A / D conversion is performed in a state where the sampled value is held. Input to the container 23. And A / D
The converter 23 converts the sampled values into predetermined digital values and outputs the digital values.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来のＡ／Ｄ
変換装置においては、端子６２を介してＡ／Ｄ変換装置
１９に入力されるアナログ信号が、低域フィルタ２０に
より、その占有帯域幅がｆs ／２の周波数領域に抑制さ
れているものとしても、内蔵される増幅器２１において
発生する雑音により、上記のｆs ／２の周波数領域を上
回わる周波数成分の雑音信号が生じる。この雑音信号
は、Ａ／Ｄ変換時において前述の折返し現象の要因とな
り、当該雑音信号がＡ／Ｄ変換値に重畳されて、Ａ／Ｄ
変換装置における雑音特性を悪化させるという欠点があ
る。DISCLOSURE OF THE INVENTION The above-mentioned conventional A / D
In the conversion device, even if the analog signal input to the A / D conversion device 19 via the terminal 62 is suppressed by the low-pass filter 20 to have the occupied bandwidth in the frequency region of f s / 2. The noise signal generated in the built-in amplifier 21 produces a noise signal having a frequency component exceeding the frequency region of f s / 2. This noise signal becomes a factor of the above-mentioned aliasing phenomenon at the time of A / D conversion, and the noise signal is superposed on the A / D converted value to cause A / D conversion.
There is a drawback of deteriorating the noise characteristics in the converter.
【０００６】[0006]
【課題を解決するための手段】本発明のＡ／Ｄ変換装置
は、Ａ／Ｄ変換対象のアナログ信号を増幅するための増
幅手段を内蔵するＡ／Ｄ変換装置において、前記増幅器
の後段に配置され、前記増幅手段から出力されるアナロ
グ信号を入力して、当該アナログ信号の占有周波数帯域
幅を抑制して出力するように作用する低域周波数濾過手
段と、前記低域周波数濾過手段から出力されるアナログ
信号を入力して標本化し、当該標本化値を保持して出力
する標本化保持手段と、前記標本化保持手段から出力さ
れる標本化値を入力してディジタル値に変換して出力す
るＡ／Ｄ変換手段とを備えて構成される。The A / D conversion device of the present invention is arranged in the latter stage of the amplifier in the A / D conversion device having a built-in amplification means for amplifying an analog signal to be A / D converted. And an analog signal output from the amplification unit is input, and a low frequency filtering unit that acts to suppress and output the occupied frequency bandwidth of the analog signal, and the low frequency filtering unit outputs the low frequency filtering unit. Sampling and holding means for inputting and sampling an analog signal, holding and outputting the sampling value, and a sampling value output from the sampling and holding means for inputting and converting to a digital value for output. And A / D conversion means.
【０００７】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【０００８】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例のＡ／Ｄ
変換装置１は、増幅器２と、低域フィルタ３と、サンプ
ルホールド回路４と、Ａ／Ｄ変換器５とを備えて構成さ
れる。FIG. 1 is a block diagram showing a first embodiment of the present invention. As shown in FIG. 1, the A / D of this embodiment
The conversion device 1 includes an amplifier 2, a low-pass filter 3, a sample hold circuit 4, and an A / D converter 5.
【０００９】入力端子５１より入力されるアナログ信号
は、増幅器２において所定レベルに増幅されて低域フィ
ルタ３に入力される。低域フィルタ３の遮断周波数は標
本化周波数の１／２、即ちｆs ／２に設定されており、
増幅器２において発生する雑音信号をも含めて、ｆs ／
２以下の占有周波数帯域内に抑制されたアナログ信号が
出力される。このアナログ信号は、サンプルホールド回
路４およびＡ／Ｄ変換器５を介して、所定のディジタル
値に変換されて出力される。本実施例においては、低域
フィルタ３がＡ／Ｄ変換装置１に内蔵されており、しか
も増幅器２の後段に当該低域フィルタ３が配置されてい
るために、前述の折返し現象は回避される。The analog signal input from the input terminal 51 is amplified to a predetermined level in the amplifier 2 and input to the low pass filter 3. The cutoff frequency of the low-pass filter 3 is set to 1/2 of the sampling frequency, that is, f s / 2,
F s / including the noise signal generated in the amplifier 2
An analog signal suppressed within the occupied frequency band of 2 or less is output. This analog signal is converted into a predetermined digital value via the sample hold circuit 4 and the A / D converter 5 and output. In the present embodiment, the low-pass filter 3 is built in the A / D converter 1, and the low-pass filter 3 is arranged in the subsequent stage of the amplifier 2, so that the above-mentioned folding phenomenon is avoided. ..
【００１０】次に、図２は本発明の第２の実施例を示す
ブロック図である。図２に示されるように、本実施例の
Ａ／Ｄ変換装置６は、外部に設けられている低域フィル
タ８に対応して、増幅器７と、サンプルホールド回路９
と、Ａ／Ｄ変換器１０とを備えて構成される。Next, FIG. 2 is a block diagram showing a second embodiment of the present invention. As shown in FIG. 2, the A / D converter 6 of this embodiment corresponds to an external low-pass filter 8 and an amplifier 7 and a sample hold circuit 9.
And an A / D converter 10.
【００１１】入力端子５２より入力されるアナログ信号
は、増幅器７において所定レベルに増幅されて一旦外部
に出力され、端子５３を介して低域フィルタ８に入力さ
れる。低域フィルタ８の遮断周波数は標本化周波数の１
／２、即ちｆs ／２に設定されており、増幅器７におい
て発生する雑音信号をも含めて、ｆs ／２以下の占有周
波数帯域内に抑制されたアナログ信号が出力される。こ
のアナログ信号は、サンプルホールド回路９およびＡ／
Ｄ変換器１０を介して、所定のディジタル値に変換され
て出力される。本実施例においては、低域フィルタ８が
Ａ／Ｄ変換装置６の外部に配置されており、従って、当
該Ａ／Ｄ変換装置が使用される制御システムの多様性に
対応して、それぞれの制御システムに適応する帯域の低
域フィルタを選択することが可能となり、Ａ／Ｄ変換装
置の汎用性を高めることができるという利点がある。The analog signal input from the input terminal 52 is amplified to a predetermined level in the amplifier 7, is output to the outside once, and is input to the low pass filter 8 via the terminal 53. The cutoff frequency of the low-pass filter 8 is 1 of the sampling frequency.
/ 2, that is, f s / 2, and the suppressed analog signal is output within the occupied frequency band of f s / 2 or less including the noise signal generated in the amplifier 7. This analog signal is supplied to the sample hold circuit 9 and A /
It is converted into a predetermined digital value and output through the D converter 10. In the present embodiment, the low-pass filter 8 is arranged outside the A / D conversion device 6, and therefore, the respective control is performed in accordance with the variety of control systems in which the A / D conversion device is used. It is possible to select a low-pass filter having a band suitable for the system, and there is an advantage that the versatility of the A / D conversion device can be improved.
【００１２】また、図３は本発明の第３の実施例を示す
ブロック図である。図３に示されるように、本実施例の
Ａ／Ｄ変換装置１０は、外部に設けられている低域フィ
ルタ１６に対応して、増幅器１１〜１４と、マルチプレ
クサ１５と、サンプルホールド回路１７と、Ａ／Ｄ変換
器１８とを備えて構成される。FIG. 3 is a block diagram showing a third embodiment of the present invention. As shown in FIG. 3, the A / D conversion device 10 of the present embodiment includes amplifiers 11 to 14, a multiplexer 15, a sample hold circuit 17, and a low pass filter 16 provided outside. , A / D converter 18 and.
【００１３】本実施例は、前述の第２の実施例を多入力
チャネル型のＡ／Ｄ変換装置として実現するものであ
り、入力端子５５、５６、５７および５８の各チャネル
に対応する増幅器１１、１２、１３および１４がＡ／Ｄ
変換装置１０に内蔵されており、これらの増幅器から出
力されるアナログ信号はマルチプレクサ１５において多
重化され、一旦Ａ／Ｄ変換装置１０より外部に出力され
て、端子５９を介して低域フィルタ１６に入力される。
低域フィルタ１６の遮断周波数は標本化周波数の１／
２、即ちｆs ／２に設定されており、増幅器１１、１
２、１３および１４において発生した雑音信号およびマ
ルチプレクサ１５において発生した雑音信号をも含めて
遮断され、ｆs ／２以下の占有周波数帯域内に抑制され
たアナログ信号が出力される。このアナログ信号は、端
子６０を介してＡ／Ｄ変換装置１０に入力され、サンプ
ルホールド回路１７およびＡ／Ｄ変換器１８を介して、
所定のディジタル値に変換されて出力される。本実施例
においては、増幅器１１、１２、１３および１４におい
て発生する雑音のみでなく、マルチプレクサ１５におい
て発生する雑音をも除去することができるという利点が
ある。また、第２の実施例と同様に、当該Ａ／Ｄ変換装
置が使用される制御システムの多様性に対応して、それ
ぞれの制御システムに適応する帯域の低域フィルタを選
択することが可能となり、Ａ／Ｄ変換装置の汎用性を高
めることができるという利点も期待される。The present embodiment realizes the above-mentioned second embodiment as a multi-input channel type A / D converter, and an amplifier 11 corresponding to each channel of input terminals 55, 56, 57 and 58. , 12, 13 and 14 are A / D
The analog signals output from these amplifiers, which are built in the conversion device 10, are multiplexed in the multiplexer 15 and once output to the outside from the A / D conversion device 10, and then output to the low-pass filter 16 via the terminal 59. Is entered.
The cutoff frequency of the low-pass filter 16 is 1 / the sampling frequency.
2 or f s / 2 and the amplifiers 11, 1
The noise signal generated in 2, 13, and 14 and the noise signal generated in the multiplexer 15 are cut off, and the suppressed analog signal is output within the occupied frequency band of f s / 2 or less. This analog signal is input to the A / D conversion device 10 via the terminal 60, and via the sample hold circuit 17 and the A / D converter 18,
It is converted into a predetermined digital value and output. The present embodiment has an advantage that not only the noise generated in the amplifiers 11, 12, 13 and 14 but also the noise generated in the multiplexer 15 can be removed. Further, similarly to the second embodiment, it is possible to select a low-pass filter having a band suitable for each control system in accordance with the variety of control systems in which the A / D converter is used. , A / D conversion device can be improved in versatility.
【００１４】[0014]
【発明の効果】以上説明したように、本発明は、内蔵さ
れる増幅器の後段に低域フィルタを配置する構成がとら
れているために、折返し現象に起因する雑音特性を改善
することができるという効果がある。As described above, according to the present invention, since the low-pass filter is arranged after the built-in amplifier, the noise characteristic due to the folding phenomenon can be improved. There is an effect.
【図１】本発明の第１の実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】本発明の第２の実施例を示すブロック図であ
る。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施例を示すブロック図であ
る。FIG. 3 is a block diagram showing a third embodiment of the present invention.
【図４】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.
１、６、１１、２０ Ａ／Ｄ変換装置 ２、７、１２〜１５、２２ 増幅器 ３、８、１７、２１ 低域フィルタ ４、９、１８、２３ サンプルホールド回路 ５、１０、１９、２４ Ａ／Ｄ変換器 １６ マルチプレクサ 1, 6, 11, 20 A / D converter 2, 7, 12-15, 22 Amplifier 3, 8, 17, 21 Low-pass filter 4, 9, 18, 23 Sample and hold circuit 5, 10, 19, 24 A / D converter 16 multiplexer
Claims (1)
るための増幅手段を内蔵するＡ／Ｄ変換装置において、 前記増幅器の後段に配置され、前記増幅手段から出力さ
れるアナログ信号を入力して、当該アナログ信号の占有
周波数帯域幅を抑制して出力するように作用する低域周
波数濾過手段と、 前記低域周波数濾過手段から出力されるアナログ信号を
入力して標本化し、当該標本化値を保持して出力する標
本化保持手段と、 前記標本化保持手段より出力される標本化値を入力して
ディジタル値に変換して出力するＡ／Ｄ変換手段と、 を備えることを特徴とするＡ／Ｄ変換装置。1. An A / D conversion device having a built-in amplification means for amplifying an analog signal to be A / D converted, wherein an analog signal output from the amplification means is input after the amplifier. Then, the low-frequency filtering means that acts to suppress and output the occupied frequency bandwidth of the analog signal, and the analog signal output from the low-frequency filtering means is input and sampled, and the sampled value And a sampling holding means for holding and outputting the sampling value, and an A / D conversion means for inputting the sampling value output from the sampling holding means, converting the sampling value into a digital value, and outputting the digital value. A / D converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32607691A JPH05227025A (en) | 1991-12-10 | 1991-12-10 | A/d conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32607691A JPH05227025A (en) | 1991-12-10 | 1991-12-10 | A/d conversion device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227025A true JPH05227025A (en) | 1993-09-03 |
Family
ID=18183845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32607691A Pending JPH05227025A (en) | 1991-12-10 | 1991-12-10 | A/d conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227025A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058843A (en) * | 2011-09-07 | 2013-03-28 | Denso Corp | Electronic control device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162421A (en) * | 1987-12-18 | 1989-06-26 | Matsushita Electric Ind Co Ltd | Ad converting circuit |
| JPH0394521A (en) * | 1989-09-06 | 1991-04-19 | Nec Corp | Multiplex a/d conversion circuit |
-
1991
- 1991-12-10 JP JP32607691A patent/JPH05227025A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162421A (en) * | 1987-12-18 | 1989-06-26 | Matsushita Electric Ind Co Ltd | Ad converting circuit |
| JPH0394521A (en) * | 1989-09-06 | 1991-04-19 | Nec Corp | Multiplex a/d conversion circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058843A (en) * | 2011-09-07 | 2013-03-28 | Denso Corp | Electronic control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5248970A (en) | Offset calibration of a dac using a calibrated adc | |
| US5579247A (en) | Method and apparatus for decreasing the interference and noise sensitivity of a ratiometric converter type of circuit | |
| EP3293884B1 (en) | Analog-to-digital converter with noise shaping | |
| JPH03190430A (en) | Analog-digital converter | |
| KR910006755B1 (en) | Thermo protection circuit of digital volume | |
| US4787080A (en) | PCM coder and decoder circuit having digital balancing network | |
| US5124707A (en) | Analog-to-digital converter utilizing band pass and band stop filtering | |
| JPH06197019A (en) | Digital oscilloscope | |
| JPH05227025A (en) | A/d conversion device | |
| US4620158A (en) | PCM signal demodulating circuit | |
| EP0680151B1 (en) | Analog-to-digital conversion device for low frequency low amplitude differential signals | |
| US6744390B1 (en) | Analog to digital converter utilizing resolution enhancement | |
| JPH0254972B2 (en) | ||
| JPS60197016A (en) | Analog-digital converting circuit device | |
| JPH0548295Y2 (en) | ||
| US20030052698A1 (en) | Signal reproduction block | |
| JPH07263990A (en) | Logarithmic amplifier | |
| JPS6077507A (en) | Signal gain adjusting circuit | |
| SU1193767A2 (en) | Method of cyclic amplifying of signal which varies slowly | |
| JPH03117216A (en) | A/d converter | |
| JPH04268822A (en) | Analog-digital converter | |
| JPH06276099A (en) | D/a converting device | |
| SU1654983A1 (en) | Adaptive device for suppressing acoustic self-excitation | |
| JP2769637B2 (en) | Waveform digitizer | |
| SU815864A1 (en) | Method of cyclic amplyfying of slowly varying signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971021 |