JPH07263607A - Semiconductor package with j-lead and bending method of lead frame - Google Patents

Semiconductor package with j-lead and bending method of lead frame

Info

Publication number
JPH07263607A
JPH07263607A JP7430494A JP7430494A JPH07263607A JP H07263607 A JPH07263607 A JP H07263607A JP 7430494 A JP7430494 A JP 7430494A JP 7430494 A JP7430494 A JP 7430494A JP H07263607 A JPH07263607 A JP H07263607A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
lead
lead frame
tip
semiconductor package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7430494A
Other languages
Japanese (ja)
Inventor
Shusaku Murakawa
Takao Wada
恭男 和田
周作 村川
Original Assignee
Sumitomo Kinzoku Ceramics:Kk
株式会社住友金属セラミックス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To diminish the coplanarity of a J bend bottom part for improving the quality and yield by straightly forming the end part of the J lead over a specific length from the lead end surface.
CONSTITUTION: The lead end 5 of an end part 4 of a lead frame 3 to be inserted into a pockekt part of a package is straightly formed over a specific length from the end surface. Through these procedures, when the lead frame 3 is inserted into the pocket part 2, the end 5 hardly interferes with pocket part 2 thereby enabling the end 5 to be deeply inserted into the pocket part 2. Accordingly, the coplanarity of the J bend bottom part can be diminished.
COPYRIGHT: (C)1995,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、Jリード付半導体パッケージとそのリードフレームの曲げ方法に係り、より詳細には、パッケージに形成されたポケット部にJリードの先端部を挿入した半導体パッケージとそのリードフレームの曲げ方法に関する。 BACKGROUND OF THE INVENTION This invention relates to a bending method of the lead frame and J semiconductor package with leads, and more particularly, a semiconductor package by inserting the tip of the J lead the pocket portion formed in the package about the bending method of the lead frame.

【0002】 [0002]

【従来の技術】従来、Jリード付半導体パッケージは、 2. Description of the Related Art Conventionally, J semiconductor package with a lead,
図8、図9に示すように、『先端101aが断面角形状に形成されたリードフレーム101を用いて、パッケージ102から引き出されたリードフレーム101の先端101aを含む先端部101bを所定の半径RでカーリングしてJ字状に曲げ、この先端部101bの先端10 8, as shown in FIG. 9, "tip 101a by using a lead frame 101 formed on the profile angle shape, the tip portion 101b including a tip 101a of the lead frame 101 drawn from the package 102 a predetermined radius R bent into a J-shape in by curling the tip of the distal end portion 101b 10
1aをパッケージ102に形成された断面くさび状のポケット部102aに挿入するようにした構成』が知られている(特開昭62−277756号公報、特開平4− 1a structure in which to insert the cross-section wedge-shaped pocket portion 102a formed in the package 102 "has been known (JP 62-277756 and JP Hei 4
299559号公報等参照)。 See Japanese Publication 299,559).

【0003】このポケット部を有する半導体パッケージにあっては、リードフレーム先端の動き、変形がポケット部にて拘束されて、J曲げボトムのコプラナリティーを小さくするという利点がある。 [0003] In the semiconductor package having the pocket portion, leadframe tip movement, deformation is restrained by the pocket portion, there is an advantage of reducing the coplanarity of J bend bottom.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、上述した従来のJリード付半導体パッケージとそのリードフレームの曲げ方法の場合、次のような課題がある。 [SUMMARY OF THE INVENTION However, when the bending process of the lead frame with a conventional J semiconductor package with leads as described above, has the following problems. すなわち、 リードフレーム先端をポケット部にて拘束するためには、リードフレーム先端とポケット部とのクリアランスを小さくし、リードフレームの位置とポケット部位置のずれを小さくし、ポケット部を深くしてリードフレーム先端がはずれ難くする必要があるが、該ポケット部を小さくして深くすると、図10に示すように、J曲げ部先端がR形状であるので、曲げ成形でポケット部にリードフレーム先端を挿入する際に、両者の位置ずれや曲げ精度によってリードフレーム先端がポケット部の壁面に当たって深く挿入することができなくなる。 That is, in order to restrain the leadframe tip at the pocket section may reduce the clearance between the lead frame tip and pockets, reduces the deviation of the position and the pocket portion position of the lead frame, and a deep pocket portion leads it is necessary to frame the tip is hardly out but, when deep by reducing the pocket portion, as shown in FIG. 10, since the J bent tip is in R configuration, inserting the lead frame tip pocket in bending when, leadframe tip by both displacement and bending accuracy is no longer able to deeply inserted against the wall surface of the pocket portion. リードフレームのJ曲げ部の先端が、断面角形状に形成されているので、図11に示すように、断面くさび状のポケット部に挿入する際に、ポケット部の壁面に干渉して深く挿入することができなくなる。 The tip of the J bent portion of the lead frame and is formed in the profile angle shape, as shown in FIG. 11, upon insertion into a pocket portion of the cross section wedge, deeply inserted interfering with the wall surface of the pocket portion it can not be. 等の課題がある。 There is a problem and the like.

【0005】本発明は、上述した課題に対処して創作したものであって、その目的とする処は、パッケージのポケット部を小さく、かつ深くしてリードフレームのJ曲げ先端部を該ポケット部に深く挿入して、J曲げボトム部のコプラナリティーを小さくして、歩留りを向上するとともに、品質を向上したJリード付半導体パッケージとそのリードフレームの曲げ方法を提供することにある。 [0005] The present invention, which was created to address the problems described above, treatment is small pocket of the package, and deep the pocket portion J bent tip portion of the lead frame and its object deeply inserted to the, to reduce the coplanarity of J bent bottom portion, thereby improving the yield is to provide a bending method of a lead frame and J semiconductor package with leads with improved quality.

【0006】 [0006]

【課題を解決するための手段】そして、上記目的を達成するための手段としての本発明のJリード付半導体パッケージは、パッケージに設けられたポケット部にJリード先端部を挿入した半導体パッケージにおいて、該Jリードの先端部が、リード先端から所定長さだけストレートに形成された構成としている。 Means for Solving the Problems] The, J semiconductor package with leads of the present invention as a means for achieving the above object, in a semiconductor package insert the J lead tip pocket portion provided in the package, tip of the J lead has a structure which is formed straight from the lead tip by a predetermined length.

【0007】また、本発明の別のJリード付半導体パッケージは、前記発明において、Jリードの先端部の先端が、断面くさび状に形成された構成としている。 [0007] Another J semiconductor package with leads of the present invention, in the invention, the tip of the distal end portion of the J lead, has a configuration which is formed in cross section wedge.

【0008】また、本発明のリードフレームの曲げ方法は、半導体パッケージに設けられたポケット部にJリードの先端部が挿入されるJリード付半導体パッケージのリードフレームの曲げ方法において、該Jリードの先端部を先端面から所定長さだけストレートにしたまま円孤状に曲げた後、該Jリードの先端部を前記半導体パッケージのポケット部に挿入する曲げ工程を有する構成としている。 Further, the bending process of the lead frame of the present invention is a bending method of a lead frame of J semiconductor package with leads the tip of the J lead is inserted into the pocket portion provided in the semiconductor package, of the J lead after bending the tip from the distal end surface to a predetermined length only while the circular arc-shaped and straight, are configured to have a bending step for inserting the tip of the J lead pockets of the semiconductor package. また、本発明のリードフレームの曲げ方法は、 Further, the bending process of the lead frame of the present invention,
上記曲げ方法において、リードフレームの先端部の先端が断面くさび状に形成された構成としている。 In the above bending method, the tip of the distal end portion of the lead frame has a configuration which is formed in cross section wedge.

【0009】 [0009]

【作用】本発明のJリード付半導体パッケージとそのリードフレームの曲げ方法は、リードフレームの先端部を先端面から所定長さだけストレートにしたまま円孤状に曲げたJ字状部が形成されるので、パッケージのポケット部に深く挿入し易くなり、ポケット部を小さくかつ深くすることができ、J曲げボトム部のコプラナリティーを小さくできるように作用する。 [Action] bending process of the lead frame and J semiconductor package with leads of the present invention, J-shaped portion bent to a predetermined length only while the circular arc-shaped and straight from the front end face of the distal end portion of the lead frame is formed Runode, easily inserted deep into the pocket of the package, can be made deeper and smaller pockets act to allow a smaller coplanarity of J bent bottom portion. また、本発明の別の半導体パッケージとそのリードフレームの曲げ方法は、リードフレームの先端が断面くさび状に形成されているので、くさび状のポケット部に一層深く挿入し易くなり、 Further, another semiconductor package and bending process of the lead frame of the present invention, since the distal end of the lead frame is formed in cross section wedge, apt to insert deeper into the wedge-shaped pocket,
よりポケット部を小さくかつ深くすることができ、J曲げボトム部のコプラナリティーを小さくできるように作用する。 More pocket can smaller and deeper things, act to allow a smaller coplanarity of J bent bottom portion.

【0010】 [0010]

【実施例】以下、図面を参照しながら、本発明を具体化した実施例について説明する。 EXAMPLES Hereinafter, with reference to the accompanying drawings, a description will be given of an embodiment of the present invention is embodied. ここに、図1〜図7は、 Here, 1 to 7,
本発明の一実施例を示し、図1はJリード付半導体パッケージの要部の断面図、図2はJリード付半導体パッケージの平面図、図3は図1の底面図、図4は図1の側面図、図5(a)(b)はリードフレームの先端部とパッケージのポケット部との拡大図、図6(a)〜(e)はリードフレームの折り曲げ工程図、図7はリードフレームの成形工程の説明図である。 Shows an embodiment of the present invention, FIG. 1 is a sectional view of a main portion of the J semiconductor package with leads, Fig. 2 is a plan view of a J semiconductor package with leads, Fig. 3 is a bottom view of FIG. 1, FIG. 4 FIG. 1 side view, FIG. 5 (a) (b) is an enlarged view of the pocket of the tip and the package lead frame, FIG. 6 (a) ~ (e) are process charts bending of the lead frame, FIG. 7 is a lead frame it is an explanatory view of a molding process.

【0011】本実施例のJリード付半導体パッケージは、パッケージに形成されたポケット部にJリードの先端部を挿入したパッケージであって、概略すると、パッケージ1に形成されたポケット部2に多数のリードフレーム3の先端面から所定長さだけストレートに形成されてJ字状に曲げられた先端部4が挿入された構成よりなる。 [0011] J semiconductor package with leads of this embodiment, a package insert the tip of the J lead the pocket portion formed in the package, In summary, a number of the pockets 2 formed in the package 1 the constitution of the tip portion 4 which is formed straight from the front end surface of the lead frame 3 by a predetermined length is bent in J-shape is inserted.

【0012】パッケージ1は、サークワッドタイプのパッケージであって、パッケージ裏面には、各辺の端部にリードフレーム3の先端部を挿入するポケット部2が設けられている。 [0012] Package 1 is a Cerquad type of package, the package back surface, the pocket portion 2 for inserting the distal end portion of the lead frame 3 is provided at an end portion of each side. そして、ポケット部2は、図1、図5に示すように、断面くさび状に形成されている。 The pocket portion 2, as shown in FIGS. 1 and 5, are formed in cross section wedge. また、リードフレーム3の先端部4は、J字状に曲げられて、かつそのリード先端5は所定の長さだけストレートに形成され、またリード先端5は、少なくとも幅方向がくさび状に形成されている。 The tip portion 4 of the lead frame 3 is bent in a J-shape, and the lead tips 5 are formed on the predetermined length of the straight, also lead tips 5 is at least the width direction is formed in a wedge shape ing. ここで、くさび状には、リード先端がそのまま鋭利になっている形状(図5a参照)、その一部が切り落とされた形状(図5b参照)、リード先端が円孤状になっている形状のいずれをも含む。 Here, the wedge-shaped (see FIG. 5a) shaped lead tip is in it sharp, part of which truncated shape (see FIG. 5b), the shape of the lead tip is in a circular arc shape both containing.

【0013】ところで、本実施例のパッケージにおいては、ポケット部2の深さaを、0.3mm〜0.7mm By the way, in the package of the present embodiment, the depth a of the pocket portion 2, 0.3 mm to 0.7 mm
とし、リードフレーム3の先端部4の長さbと、ポケット部2の深さaと同じ寸法に形成している(図1参照)。 And then, the length b of the distal portion 4 of the lead frame 3 are formed in the same dimension as the depth a of the pocket portion 2 (see FIG. 1).

【0014】次に、本実施例のJリード付半導体パッケージを製作するためのリードフレームの曲げ方法について説明する。 [0014] Next, a description will be given bending method of a lead frame for fabricating J semiconductor package with leads of this example. まず、リードフレームの曲げ方法は、図6 First, the bending process of the lead frame, FIG. 6
に示すように、下型11と上型12,13との間に、リードフレーム3付けしたパッケージ1を挟持して、ダイ14によってリードフレーム3のタイバー部10を切り落として所定の寸法に切断(図6a参照)した後、下型11と上型15,16間でパッケージ1とリードフレーム3を挟持して、曲げ型17を押し上げ、上型16との間でリードフレーム3の先端部4をその先端5が所定の長さだけストレートになるように所定の位置で円孤状に曲げる(図6b参照)。 As shown in, between the lower mold 11 and upper mold 12, sandwiching the package 1 and 3 with the lead frame, cutting into a predetermined size by cutting off the tie bar portions 10 of the lead frame 3 by die 14 ( after see Fig 6a), by sandwiching the package 1 and the lead frame 3 between the lower mold 11 and upper mold 15 and 16, pushing up the bending tool 17, the distal end portion 4 of the lead frame 3 between the upper mold 16 the tip 5 is bent in a circular arc shape at a predetermined position such that the predetermined length of the straight (see FIG. 6b).

【0015】そして、下型20と上型19を用い、リードフレーム3を所定の位置から所定角度まで曲げ(図6 [0015] Then, using a lower die 20 and upper die 19, bending the lead frame 3 from the predetermined position to a predetermined angle (FIG. 6
c参照)、更に下型22を用いてリードフレーム3を所定の位置から更に所定角度まで曲げた後(図6d参照)、下型23、およびカーリング型25を用いて、リードフレーム3の先端部4をJ字状にカーリング加工して、先端部4のストレートのままの先端5をセラミックパッケージ1にポケット部2に挿入する(図6e参照)。 Referring c), after bending further until further predetermined angle lead frame 3 from the predetermined position by using the lower mold 22 (see FIG. 6d), using a lower die 23, and curling die 25, the distal end portion of the lead frame 3 4 and curled in a J-shape, inserting the distal end 5 of the left straight tip 4 to the pocket portion 2 in a ceramic package 1 (see Fig. 6e).

【0016】また、リードフレーム3の先端部4の先端5をくさび状に形成するには、リードフレームはエッチングで形成する場合は、予め、リードフレームエッチングパターンを金型切断位置を考慮して、図7に示すように、細くくびらせておき、また、前記リードフレームをパンチングで形成する場合は、予め、図7に示すように細くくびらせて打ち抜き、その後、タイバー部10を切断するときにカットラインCLで切断することによってくさび形状に切断して形成する。 Further, in order to form a tip 5 of the distal end portion 4 of the lead frame 3 in a wedge shape, when the lead frame is to be formed by etching in advance, and the lead frame etching pattern considering die cutting position, as shown in FIG. 7, leave thin Kubirase, in the case of forming the lead frame punching is previously punched thin Kubira allowed as shown in FIG. 7, then, cutting the tie bar portions 10 formed by cutting a wedge shape by cutting at the cut line CL when.

【0017】そして、本実施例のJリード付半導体パッケージは、パッケージ1のポケット部2に挿入されるリードフレーム3の先端部4のリード先端5が、その先端面から所定の長さだけストレートに形成されているので、ポケット部2に挿入するときに、ポケット部2の壁面に先端5が干渉することが少なくなり、リードフレーム3の先端5をポケット部2内に深く挿入することができ、ポケット部2を小さく且つ深く形成することができて、J曲げボトム部のコプラナリティーを小さくすることができる。 [0017] Then, J semiconductor package with leads of this example, lead tip 5 of the distal end portion 4 of the lead frame 3 to be inserted into the pocket portion 2 of package 1, straight a predetermined length from the distal end surface because it is formed, when inserting into the pocket portion 2 becomes less likely to interfere the tip 5 to the wall surface of the pocket portion 2 can be inserted deep into the front end 5 of the lead frame 3 in the pocket 2, can be made small and formed deep pocket portion 2, J bending can be reduced coplanarity of the bottom portion.

【0018】また、本実施例のJリード付半導体パッケージは、リードフレーム3の先端5がくさび状に形成されているので、ポケット部2に挿入するときに該ポケット部2の壁面に先端5が干渉することが一層少なくなり、リードフレーム3の先端5をポケット部2内に深く挿入することができる。 Further, J semiconductor package with leads of this embodiment, since it is formed at the distal end 5 wedge-shaped lead frame 3, the tip 5 to the wall surface of the pocket portion 2 when inserting the pocket portion 2 interference it is further reduced to, it can be inserted deep into the front end 5 of the lead frame 3 in the pocket portion 2.

【0019】これによって、パッケージのポケット部の細小化によるIC組立て工程でのJ曲げボトム部のコプラナリティー精度向上による歩留りの向上を図れ、IC [0019] Thus, Hakare a J bend improve the yield by coplanarity accuracy of the bottom portion of the IC assembly process by microangiopathy of the pocket of the package, IC
組立て工程のリードの変形を修正する作業を廃止することができ、リードの変形を修正する時に発生するガラスクラックもなくなって、この点でも歩留りを向上することができる。 You can abolish the work to correct the deformation of the assembly process lead, gone also glass cracks generated when correcting the deformation of leads can also be improved the yield in this respect.

【0020】なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を変更しない範囲内で変形実施できる構成を含むものである。 [0020] The present invention is not limited to the embodiments described above, it is intended to include a configuration capable of modifications within the scope not changing the gist of the present invention. 因みに、前述した実施例においては、パッケージをサークワッドタイプで説明したが、DIPタイプ等のその他の形状のパッケージであっても同様に実施できる。 Incidentally, in the embodiment described above has been described a package in Cerquad type, it can be carried out in the same manner even other shapes of the package such as DIP type.

【0021】 [0021]

【発明の効果】以上の説明より明らかなように、本発明のJリード付半導体パッケージとそのリードフレームの曲げ方法によれば、リードフレームの先端部を先端面から所定長さだけストレートにしたまま円孤状に曲げたJ As apparent from the above description, according to the bending method of J and its leadframe semiconductor package with leads of the present invention, while the straight from the front end face of the distal end portion of the lead frame by a predetermined length J bent in a circular arc shape
字状部が形成されるので、パッケージのポケット部に深く挿入し易くなって、ポケット部を小さくかつ深くしてJ曲げボトム部のコプラナリティーを小さくでき、品質が向上し、歩留が向上するという効果を有する。 Since shaped portion is formed, it is easy deeply inserted into the pocket portion of the package, and deep and small pockets can be reduced coplanarity of J bent bottom portion, improved quality, thereby improving yield It has the effect of.

【0022】また、本発明の別のJリード付半導体素子パッケージとそのリードフレームの曲げ方法によれば、 Further, according to another J semiconductor device package with lead bending process of the lead frame of the present invention,
リードフレームの先端が断面くさび状に形成されているので、くさび状のポケット部に一層深く挿入し易くなり、よりポケット部を小さくかつ深くすることができてJ曲げボトム部のコプラナリティーを小さくでき、一層品質の向上、歩留りの向上を図れるという効果を有する。 Since the tip of the lead frame is formed in cross section wedge, apt to insert deeper into the wedge-shaped pocket, it is possible to reduce the coplanarity of J bent bottom portion can be and reduce the more pockets deeper has the effect of further improving the quality, the improvement in yield attained.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の一実施例を示すJリード付半導体パッケージの要部の断面図である。 1 is a cross-sectional view of a main part of the J semiconductor package with lead showing an embodiment of the present invention.

【図2】 Jリード付半導体パッケージの平面図である。 FIG. 2 is a plan view of a J semiconductor package with lead.

【図3】 図1の底面図である。 FIG. 3 is a bottom view of FIG. 1.

【図4】 図1の側面図である。 FIG. 4 is a side view of FIG. 1.

【図5】 リードフレームの先端部とパッケージのポケット部との拡大図である。 FIG. 5 is an enlarged view of the pocket portion of the front end portion of the lead frame and the package.

【図6】 リードフレームの折り曲げ工程図である。 FIG. 6 is a process diagram bending of the lead frame.

【図7】 リードフレームの成形工程の説明図である。 7 is an explanatory view of a molding process of the lead frame.

【図8】 従来の半導体パッケージの要部断面図である。 8 is a fragmentary cross-sectional view of a conventional semiconductor package.

【図9】 図8の側断面図である。 Is a side sectional view of FIG. 8;

【図10】 図8のリードフレーム挿入時の状態を説明するための断面図である。 10 is a cross-sectional view for describing a state during insertion lead frame of FIG.

【図11】 図8のリードフレーム挿入時の他の状態を説明するための断面図である。 11 is a sectional view for explaining another state when inserting the lead frame of FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

1・・・パッケージ、2・・・ポケット部、3・・・リードフレーム、4・・・先端部、5・・・リード先端、 1 ... package 2 ... pocket, 3 ... lead frame, 4 ... tip, 5 ... lead tips,
a・・・ポケット部の深さ、b・・・リードフレームの先端部の長さ a ··· pocket part of the depth, the length of the distal end portion of the b ··· lead frame

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 パッケージに設けられたポケット部にJ 1. A J in a pocket portion provided in the package
    リード先端部を挿入した半導体パッケージにおいて、該Jリードの先端部が、リード先端から所定長さだけストレートに形成されていることを特徴とする半導体パッケージ。 The semiconductor package of the semiconductor package of inserting the lead tip, the distal end portion of the J lead, characterized in that it is formed straight from the lead tip by a predetermined length.
  2. 【請求項2】 Jリードの先端部の先端が、断面くさび状に形成されている請求項1に記載の半導体パッケージ。 Tip of wherein the J lead tip, a semiconductor package according to claim 1 which is formed in cross section wedge.
  3. 【請求項3】 半導体パッケージに設けられたポケット部にJリードの先端部が挿入されるJリード付半導体パッケージのリードフレームの曲げ方法において、該Jリードの先端部を先端面から所定長さだけストレートにしたまま円孤状に曲げた後、該Jリードの先端部を前記半導体パッケージのポケット部に挿入する曲げ工程を有すること特徴とするリードフレームの曲げ方法。 3. A bending method of a lead frame of J semiconductor package with leads the tip of the J lead is inserted into the pocket portion provided on the semiconductor package, the tip of the J lead by a predetermined length from the distal end surface after bent remain in a circular arc shape and a straight method bending of the lead frame, characterized by having a bending step for inserting the tip of the J lead pockets of the semiconductor package.
  4. 【請求項4】 Jリードの先端部の先端が断面くさび状に形成されている請求項3に記載のリードフレームの曲げ方法。 4. A method bending of the lead frame according to claim 3 in which the distal end of the distal end portion of the J lead is formed in cross section wedge.
JP7430494A 1994-03-17 1994-03-17 Semiconductor package with j-lead and bending method of lead frame Pending JPH07263607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7430494A JPH07263607A (en) 1994-03-17 1994-03-17 Semiconductor package with j-lead and bending method of lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7430494A JPH07263607A (en) 1994-03-17 1994-03-17 Semiconductor package with j-lead and bending method of lead frame

Publications (1)

Publication Number Publication Date
JPH07263607A true true JPH07263607A (en) 1995-10-13

Family

ID=13543263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7430494A Pending JPH07263607A (en) 1994-03-17 1994-03-17 Semiconductor package with j-lead and bending method of lead frame

Country Status (1)

Country Link
JP (1) JPH07263607A (en)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104086A (en) * 1997-05-20 2000-08-15 Nec Corporation Semiconductor device having lead terminals bent in J-shape
US6882021B2 (en) * 2003-05-30 2005-04-19 Micron Technology, Inc. Packaged image sensing microelectronic devices including a lead and methods of packaging image sensing microelectronic devices including a lead
US7115961B2 (en) 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7199439B2 (en) 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7223626B2 (en) 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7253397B2 (en) 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253390B2 (en) 2004-06-14 2007-08-07 Micron Technology, Inc. Methods for packaging microelectronic imagers
US7253957B2 (en) 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7288757B2 (en) 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7294897B2 (en) 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7303931B2 (en) 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US7321455B2 (en) 2003-09-18 2008-01-22 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7397066B2 (en) 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7402453B2 (en) 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7416913B2 (en) 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7511262B2 (en) 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7547877B2 (en) 2004-08-30 2009-06-16 Micron Technology, Inc. Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7583862B2 (en) 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7646075B2 (en) 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US9293367B2 (en) 2005-06-28 2016-03-22 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104086A (en) * 1997-05-20 2000-08-15 Nec Corporation Semiconductor device having lead terminals bent in J-shape
US6882021B2 (en) * 2003-05-30 2005-04-19 Micron Technology, Inc. Packaged image sensing microelectronic devices including a lead and methods of packaging image sensing microelectronic devices including a lead
US7321455B2 (en) 2003-09-18 2008-01-22 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7583862B2 (en) 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253957B2 (en) 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US8035179B2 (en) 2004-06-10 2011-10-11 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US8703518B2 (en) 2004-06-10 2014-04-22 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7253390B2 (en) 2004-06-14 2007-08-07 Micron Technology, Inc. Methods for packaging microelectronic imagers
US7419841B2 (en) 2004-06-14 2008-09-02 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7294897B2 (en) 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7416913B2 (en) 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7265330B2 (en) 2004-07-19 2007-09-04 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7439598B2 (en) 2004-07-28 2008-10-21 Micron Technology, Inc. Microelectronic imaging units
US7858420B2 (en) 2004-07-28 2010-12-28 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7402453B2 (en) 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7655507B2 (en) 2004-07-28 2010-02-02 Micron Technology Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7397066B2 (en) 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7723741B2 (en) 2004-08-19 2010-05-25 Aptina Imaging Corporation Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7223626B2 (en) 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7341881B2 (en) 2004-08-24 2008-03-11 Micron Technology, Inc. Methods of packaging and testing microelectronic imaging devices
US7115961B2 (en) 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7786574B2 (en) 2004-08-26 2010-08-31 Aptina Imaging Corp. Microelectronic imaging units
US7691660B2 (en) 2004-08-26 2010-04-06 Aptina Imaging Corporation Methods of manufacturing microelectronic imaging units on a microfeature workpiece
US7511374B2 (en) 2004-08-26 2009-03-31 Aptina Imaging Corporation Microelectronic imaging units having covered image sensors
US7547877B2 (en) 2004-08-30 2009-06-16 Micron Technology, Inc. Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7511262B2 (en) 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7956443B2 (en) * 2004-09-02 2011-06-07 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7303931B2 (en) 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US7795649B2 (en) 2005-02-10 2010-09-14 Aptina Imaging Corporation Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US9293367B2 (en) 2005-06-28 2016-03-22 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7288757B2 (en) 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements

Similar Documents

Publication Publication Date Title
US6406213B1 (en) One-piece window connector
US7610938B2 (en) Cylindrical rod and method for manufacturing the same
JP2003025019A (en) Metal plate folding method, and connector terminal
US5575696A (en) Terminal receptacle
JPH09155446A (en) Manufacture of curved hollow tube
US20030017757A1 (en) Connector terminal
US6349762B2 (en) Heat sink
US5979277A (en) Method and apparatus for punching a thin metal tape to provide a lead frame for a semiconductor device
JP2003011005A (en) Grooving throwaway tip
JPH11179446A (en) Die and forming method
JPH05199695A (en) Stator frame for rotary electric machine
JPH10154784A (en) Manufacture of lead frame
JP2005103655A (en) Throwaway tip for grooving work
US20040035253A1 (en) Saw blades
JPH09236130A (en) Needle-like roller bearing holder and its manufacture
US4916984A (en) Shovel blade and method of manufacture
JPH05114427A (en) Press-fit fixing type contact
US6475041B1 (en) One-piece two-leg contact spring
US4825541A (en) Method of making contact springs
JP2000158562A (en) Ruled line forming blade for plastic sheet
US6059616A (en) Crimp contact for plug-in systems
JPH10296346A (en) Pressing method
JPH11114637A (en) Punching die
EP0209936A1 (en) Electrical contact pin for printed circuit board
JP2003275907A (en) Throw-away insert