JP3278861B2 - Method for manufacturing lead frame for semiconductor device - Google Patents

Method for manufacturing lead frame for semiconductor device

Info

Publication number
JP3278861B2
JP3278861B2 JP11811991A JP11811991A JP3278861B2 JP 3278861 B2 JP3278861 B2 JP 3278861B2 JP 11811991 A JP11811991 A JP 11811991A JP 11811991 A JP11811991 A JP 11811991A JP 3278861 B2 JP3278861 B2 JP 3278861B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
punching
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11811991A
Other languages
Japanese (ja)
Other versions
JPH04322834A (en
Inventor
陸太 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP11811991A priority Critical patent/JP3278861B2/en
Publication of JPH04322834A publication Critical patent/JPH04322834A/en
Application granted granted Critical
Publication of JP3278861B2 publication Critical patent/JP3278861B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置用リードフ
レームの製造方法に関し、特に、打抜き工程による内部
リードの位置のズレの少ない半導体装置用リードフレー
ムの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a lead frame for a semiconductor device, and more particularly to a method of manufacturing a lead frame for a semiconductor device in which the positions of internal leads are less shifted by a punching process.

【0002】[0002]

【従来の技術】半導体装置用リードフレームは、一般
に、順送り金型による種々のパンチ加工、打抜き加工等
を経て形成されるが、これらの工程のうち、打抜き加工
により、先端が解放されている内部リードフレームを作
成する場合、内部リードは、打抜き加工時に、図4(リ
ードフレームの内部リード部分の拡大平面図)に示すよ
うに設計位置からのズレを生じる。即ち、抜きカス部分
14が打抜きにより除去されて内部リード12が形成さ
れるが、このとき、内部リードの側面が点線で示す当初
の設計位置より実線で示す位置にズレてしまう。この設
計位置からのズレが大きいと、半導体組み立て時のワイ
ヤボンディングの障害となる。したがって、内部リード
の設計位置からのズレ(以下リードシフトと呼ぶ)に対
して受入れ規格が定められている。
2. Description of the Related Art In general, a lead frame for a semiconductor device is formed through various punching, punching, and the like using a progressive die. When a lead frame is formed, the internal lead is shifted from a design position during punching as shown in FIG. 4 (an enlarged plan view of the internal lead portion of the lead frame). That is, the punched portion 14 is removed by punching to form the internal lead 12, but at this time, the side surface of the internal lead is shifted from the original design position shown by the dotted line to the position shown by the solid line. If the deviation from the design position is large, it will be an obstacle to wire bonding at the time of assembling the semiconductor. Therefore, an acceptance standard is set for a deviation from a design position of the internal lead (hereinafter referred to as a lead shift).

【0003】このため、従来、リードシフトが受入れ規
格を満足できない場合、リードフレームを打ち抜く順送
り金型の最終行程付近に修正工程を設けてリードシフト
を当初の設計位置に近づけるように修正していた。この
リードシフトの修正工程とは、内部リード形成後に、図
5(リードフレームの内部リード部分の拡大平面図)及
び図6(図5の線6−6に沿った断面図)で示すよう
に、リードシフトが少ないと予想される位置に、凹状の
形状を与えるように凸状のジグで塑性加工を施す工程で
ある。このため、形成された凹状部分が内部リードの傷
となって残ることになる。
For this reason, conventionally, when the lead shift does not satisfy the acceptance standard, a correction step is provided near the last stroke of the progressive die for punching the lead frame, and the lead shift is corrected so as to approach the original design position. . This lead shift correcting step is, as shown in FIG. 5 (an enlarged plan view of the internal lead portion of the lead frame) and FIG. 6 (a cross-sectional view along line 6-6 in FIG. 5) after the formation of the internal lead. This is a step of performing plastic working with a convex jig so as to give a concave shape to a position where a lead shift is expected to be small. Therefore, the formed concave portion remains as a scratch on the internal lead.

【0004】[0004]

【発明が解決しようとする課題】前述のように、順送り
金型の打抜きによりリードフレームに生じたリードシフ
トは、従来の方法により経験的に修正することができ
る。しかし、従来の修正方法では、修正量が多く、微少
な修正が難しく、また他の方向への変形を与えることも
あり、調整が難しかった。さらに、内部リードには凹状
の傷が残るので、強度が低下するという欠点もあった。
さらにまた、電気的特性が変化することも考えられる。
As described above, a lead shift generated in a lead frame by punching a progressive die can be empirically corrected by a conventional method. However, in the conventional correction method, the correction amount is large, it is difficult to make a minute correction, and deformation may be given in other directions, so that adjustment is difficult. Furthermore, there is a disadvantage that strength is reduced because concave scratches remain on the internal leads.
Furthermore, it is conceivable that the electrical characteristics change.

【0005】したがって、本発明の目的は、前述の欠点
を伴う凹状の傷を残さない新規な半導体装置用リードフ
レームの製造方法を提供することにある。
Accordingly, it is an object of the present invention to provide a novel method for manufacturing a lead frame for a semiconductor device which does not leave a concave scratch having the above-mentioned disadvantage.

【0006】[0006]

【課題を解決するための手段】前述の目的を達成するた
めに、本発明は、半導体装置用リードフレームを製造す
る方法において、打抜き工程で内部リードを形成する前
に、その後の打抜き工程で抜きカスとなる内部リードの
根元部分に溝を加工する工程と、その後の打抜きにより
抜きカス部分を除去して内部リードを形成する工程とを
含むことを特徴とする半導体装置用リードフレームの製
造方法を採用するものである。
In order to achieve the above-mentioned object, the present invention relates to a method for manufacturing a lead frame for a semiconductor device, comprising the steps of: A method of manufacturing a lead frame for a semiconductor device, comprising: a step of forming a groove in a root portion of an internal lead that becomes a waste; and a step of removing an extracted waste portion by punching to form an internal lead. To adopt.

【0007】なお、前記溝は断面がV形状であることが
好ましい。
Preferably, the groove has a V-shaped cross section.

【0008】[0008]

【実施例】次に、本発明の半導体装置用リードフレーム
の製造方法の好ましい実施例を添付図面を参照して説明
する。図1はリードフレーム全体の平面図であり、図2
はその部分拡大部であり、図3は図2の線3−3に沿っ
た断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a preferred embodiment of a method for manufacturing a lead frame for a semiconductor device according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a plan view of the entire lead frame, and FIG.
FIG. 3 is a cross-sectional view taken along line 3-3 in FIG.

【0009】本発明は、抜きカスとなる部分の内部リー
ド14の根元部分に溝、好ましくは断面がV形状の溝1
6を打抜き加工前に施すものである。このような溝を施
すと、溝付近の素材は溝を中心に外に押し広げられる。
この結果、内部リードとなる部分には矢印Aの方向に向
いた歪みが予め与えられる。一方、このような溝を施さ
ないで、打抜きを行った場合、内部リードは矢印Bの方
向へ動く。
According to the present invention, a groove, preferably a groove 1 having a V-shaped cross section, is formed
6 is performed before punching. When such a groove is formed, the material in the vicinity of the groove is pushed out around the groove.
As a result, a distortion directed in the direction of arrow A is given in advance to the portion serving as the internal lead. On the other hand, when punching is performed without providing such a groove, the internal lead moves in the direction of arrow B.

【0010】したがって、前述のように、打抜き時に動
く方向とは逆向きの歪みを内部リードフに予め与えるこ
とで、打抜き時の内部リードの動きが打ち消され、結果
としてリードシフトが緩和される。なお、予め与える歪
み量は、溝の深さ、幅等で調節できる。
[0010] Therefore, as described above, the distortion of the internal lead in the direction opposite to the direction of movement at the time of punching is applied to the internal lead in advance, thereby canceling the movement of the internal lead at the time of punching and, as a result, reducing the lead shift. The amount of distortion given in advance can be adjusted by the depth, width, etc. of the groove.

【0011】なお、図1の12aは、従来行われている
修正工程における前述の凹形状部分を示す。
Incidentally, FIG. 1 shows a concave portion 12a in a conventional correction step.

【0012】例 1 次に、本発明の製造方法を用いた
例について説明する。板厚0.15mmの42アロイ合
金の素材を用いて、内部リードフの先端ピッチ0.26
mm、先端幅0.13mm、リード長さ13mmのリー
ドフレームを製造するとき、内部リードの根元部分の抜
きカスとなる部分に深さ80μm、角度60°の断面V
の溝加工を施し、その後打抜きにより内部リードを形成
した。その結果、リード先端の位置のズレは0.07で
あった。また、溝を施さずに内部リードを形成した結
果、リードの先端位置のズレは0.125mmであっ
た。したがって、溝を施した場合にはリード先端位置の
ズレが約半分にまで減少したことになる。
Example 1 Next, an example using the manufacturing method of the present invention will be described. Using a 42-alloy alloy material with a thickness of 0.15 mm, the tip pitch of the inner lead
mm, a tip width of 0.13 mm, and a lead length of 13 mm, a cross section V having a depth of 80 μm and an angle of 60 ° is formed at a portion serving as a scrap at the root of an internal lead.
, And then internal leads were formed by punching. As a result, the deviation of the position of the lead tip was 0.07. In addition, as a result of forming the internal lead without forming the groove, the deviation of the leading end position of the lead was 0.125 mm. Therefore, when the groove is provided, the deviation of the lead tip position is reduced to about half.

【0013】[0013]

【発明の効果】以上詳細に説明したように、本発明は、
打抜きが行われる部分に予め溝を形成して、内部リード
のその後の形成時にリードシフトを打ち消すようにした
ので、リードシフトが少なく、内部リードに傷がないリ
ードフレームを製造することができる。
As described in detail above, the present invention provides
Since a groove is formed in advance in a portion where punching is to be performed, and the lead shift is canceled when the internal lead is formed later, it is possible to manufacture a lead frame with less lead shift and no damage to the internal lead.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、半導体装置用リードフレーム全体を示
す平面図である。
FIG. 1 is a plan view showing an entire lead frame for a semiconductor device.

【図2】図2は、本発明の内部リードの拡大平面図であ
る。
FIG. 2 is an enlarged plan view of an internal lead of the present invention.

【図3】図3は、図2の線3−3に沿った断面図であ
る。
FIG. 3 is a sectional view taken along lines 3-3 in FIG. 2;

【図4】図4は、従来の方法により製造された内部リー
ドを示す拡大平面図である。
FIG. 4 is an enlarged plan view showing an internal lead manufactured by a conventional method.

【図5】図5は、従来の修正工程を施した内部リードを
示す拡大平面図である。
FIG. 5 is an enlarged plan view showing an internal lead subjected to a conventional repairing process.

【図6】図6は、図5の線6−6に沿った断面図であ
る。
FIG. 6 is a cross-sectional view taken along line 6-6 of FIG.

【符号の説明】[Explanation of symbols]

10 リードフレーム 12 内部リード 14 打抜きカス 16 溝 DESCRIPTION OF SYMBOLS 10 Lead frame 12 Internal lead 14 Punched waste 16 Groove

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体装置用リードフレームを製造する
方法において、打抜き工程で内部リードを形成する前
に、その後の打抜き工程で抜きカスとなる内部リードの
根元部分に溝を加工する工程と、その後の打抜きにより
抜きカス部分を除去して内部リードを形成する工程とを
含むことを特徴とする半導体装置用リードフレームの製
造方法。
In a method of manufacturing a lead frame for a semiconductor device, before forming an internal lead in a punching step, a step of forming a groove in a root portion of the internal lead which becomes a scrap in a subsequent punching step; Forming a lead frame for a semiconductor device by removing a scrap portion by punching.
【請求項2】 請求項1記載の製造方法において、前記
溝は断面がV形状であることを特徴とする製造方法。
2. The method according to claim 1, wherein said groove has a V-shaped cross section.
JP11811991A 1991-04-22 1991-04-22 Method for manufacturing lead frame for semiconductor device Expired - Fee Related JP3278861B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11811991A JP3278861B2 (en) 1991-04-22 1991-04-22 Method for manufacturing lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11811991A JP3278861B2 (en) 1991-04-22 1991-04-22 Method for manufacturing lead frame for semiconductor device

Publications (2)

Publication Number Publication Date
JPH04322834A JPH04322834A (en) 1992-11-12
JP3278861B2 true JP3278861B2 (en) 2002-04-30

Family

ID=14728506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11811991A Expired - Fee Related JP3278861B2 (en) 1991-04-22 1991-04-22 Method for manufacturing lead frame for semiconductor device

Country Status (1)

Country Link
JP (1) JP3278861B2 (en)

Also Published As

Publication number Publication date
JPH04322834A (en) 1992-11-12

Similar Documents

Publication Publication Date Title
JPH07263607A (en) Semiconductor package with j-lead and bending method of lead frame
JP3278861B2 (en) Method for manufacturing lead frame for semiconductor device
JPH0661581B2 (en) Manufacturing method of long flange products
JPS60261163A (en) Lead frame and manufacture thereof
KR102067706B1 (en) Method for manufacturing bearing shield for motors
JP2576645B2 (en) Manufacturing method of IC lead frame
JPH01192427A (en) Forming method for roof panel
JPH0456693B2 (en)
JPS633164Y2 (en)
JPS6223094Y2 (en)
JP2603814B2 (en) Semiconductor device and manufacturing method thereof
JPH021581B2 (en)
JP2527497B2 (en) Manufacturing method of lead frame
JPH11333529A (en) Burring method of press molded shape
JPH05104328A (en) Manufacture of band saw blade
JPH0689960A (en) Lead frame for semiconductor element
JP2606977B2 (en) Method for manufacturing lead frame for semiconductor device
JPH0511453U (en) Lead frame
JP4369852B2 (en) Lead frame manufacturing method
JPH0425059A (en) Lead frame for semiconductor device and its production
JPH04190928A (en) Method for press forming
JPH01127134A (en) Manufacture of composite gear
JPH01243568A (en) Manufacture of electronic component and lead frame to be used for it
JPH0997866A (en) Lead forming method and mold for forming lead
JPH09253773A (en) Manufacture of snow removing edge member

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees