JPH07262146A - 並列プロセッサシステムの通信制御方法 - Google Patents

並列プロセッサシステムの通信制御方法

Info

Publication number
JPH07262146A
JPH07262146A JP6047245A JP4724594A JPH07262146A JP H07262146 A JPH07262146 A JP H07262146A JP 6047245 A JP6047245 A JP 6047245A JP 4724594 A JP4724594 A JP 4724594A JP H07262146 A JPH07262146 A JP H07262146A
Authority
JP
Japan
Prior art keywords
processor
address
packet
processor unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6047245A
Other languages
English (en)
Other versions
JP3402398B2 (ja
Inventor
Kaoru Suzuki
薫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP04724594A priority Critical patent/JP3402398B2/ja
Priority to US08/403,998 priority patent/US5808886A/en
Publication of JPH07262146A publication Critical patent/JPH07262146A/ja
Application granted granted Critical
Publication of JP3402398B2 publication Critical patent/JP3402398B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/06Deflection routing, e.g. hot-potato routing

Abstract

(57)【要約】 【目的】 パケットのネットワークルーチングの動的再
構成処理を高速かつ効率的に行う。 【構成】 送信元プロセッサユニット101は、受信先
プロセッサユニットの論理アドレスを付加してパケット
を送信する。ネットワークルータ102〜108は、信
号線140を介しプロセッサアドレス変換テーブル12
2を参照して宛先論理アドレスに対応する物理アドレス
を得、ルート112を設定して、受信先プロセッサユニ
ット107にパケットを転送する。受信先107で障害
が発生すると、サービスプロセッサ120は変換テーブ
ル122の論理/物理アドレスの対応を変更する。この
結果、代替プロセッサユニット105へのルート113
が動的に設定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のプロセッサユニ
ットが各々ネットワークルータを介してネットワーク網
で結合され、プロセッサユニット間のデータ転送がパケ
ット送受信によって行われる並列プロセッサシステムに
おける通信制御方法に係り、特にプロセッサユニットの
動的再構成を効率良く行うのに好適な並列プロセッサシ
ステムの通信制御方法に関する。
【0002】
【従来の技術】単一プロセッサの高速化の限界と、大量
のデータの高速処理要求に伴って、例えばSIMD(S
ingle Instruction Stream Multiple Data Strea
m;各プロセッサが異なるデータに対して、同一の命令
を実行する方式)、MIMD(Multiple Instruction
Stream Multiple Data Stream;各プロセッサが独
立に個別の命令を実行する方式)など種々の方式の並列
処理マシンが開発され、実用に供されている。通常、こ
の種の並列プロセッサシステムは、数百から数万のプロ
セッサユニットで構成されている。
【0003】従来、このような並列プロセッサシステム
において、プロセッサユニット間のデータ転送をパケッ
ト送受信によって行う場合、実際にプロセッサユニット
が接続されている物理ネットワークアドレスを用いて、
送受信プロセッサユニットを指定し、該送受信プロセッ
サユニット間でパケットを送受信する方法が採られてい
る。
【0004】
【発明が解決しようとする課題】上記した従来技術で
は、パケット受信動作中、または受信待ち動作中に当該
プロセッサユニットで障害が発生した場合や、定期保守
のために所定のプロセッサユニットをネットワーク網か
ら切り離す必要が生じた場合、処理中のタスクを一旦中
断し、プロセッサユニットの切離し、再構成が完了した
後に、送信元プロセッサユニットのOS(オペレーティ
ングシステム)は、ネットワーク構成情報を変更し、該
変更された物理ネットワークアドレスを用いて、処理中
の通信処理を最初からやりなおす必要があり、OSのオ
ーバヘッドが大きくなり、また、通信処理制御が複雑に
なるという問題があった。
【0005】本発明の目的は、上記従来技術の問題点を
解決し、必要に応じてプロセッサユニットの動的再構成
を高速かつ効率的に行うことのできる並列プロセッサシ
ステムの通信制御方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数のプロセッサユニットが各々ネット
ワークルータを介してネットワーク網で結合され、プロ
セッサユニット間のデータ転送がパケット送受信により
行われる並列プロセッサシステムにおいて、システムの
状態を監視する監視プロセッサ、あるいは、複数のプロ
セッサユニットの各ネットワークルータに、各プロセッ
サユニットの論理アドレスと物理アドレスとの対応を登
録したプロセッサアドレス変換テーブルを用意し、パケ
ット送信元プロセッサユニットは宛先プロセッサユニッ
トアドレスとして論理アドレスを付加したパケットを送
信し、該パケットを受信したネットワークルータは、前
記監視プロセッサに要求を出して前記論理アドレスに対
応する物理アドレスを得、該物理アドレスにもとづいて
ネットワーク網の経路選択を行うようにしたことであ
る。
【0007】
【作用】ネットワーク網から、例えば障害発生プロセッ
サユニットを切り離す必要が生じた場合、プロセッサア
ドレス変換テーブル内の当該プロセッサユニットの論理
アドレスと対の物理アドレスを代替先プロセッサユニッ
トの物理アドレスに変更する。これにより、障害発生プ
ロセッサユニットのネットワーク網からの切り離しが達
成されたことになる。
【0008】ネットワークルータでは、障害発生プロセ
ッサユニットの論理アドレスが付加されたパケットを受
信すると、プロセッサアドレス変換テーブルより代替先
プロセッサユニットの物理アドレスを得、動的に該代替
先プロセッサに対応する経路選択が実施される。また、
送信元プロセッサユニットでは、パケットを再送信する
場合、代替先プロセッサをまったく意識することなく、
送信先プロセッサユニットアドレスとして障害発生プロ
セッサユニットの論理アドレスが付加されたパケットを
そのまま再送信するだけでよい。
【0009】このように、本発明によれば、再構成時の
ソフトウェア処理が容易になり、OSのオーバヘッドを
最小限に抑えることができる。また、高速にネットワー
ク網からの対象プロセッサの切離し、処理中タスクの継
続実行が可能になる。
【0010】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図1は、本発明の一実施例のブロック構
成図である。図において、101、103、105、1
07はプロセッサユニットであり、各々、ネットワーク
ルータ102、104、106、108を介し、ネット
ワーク網を構成するXおよびYのクロスバスイッチ11
0、111に接続され、並列プロセッサシステムを構成
している。109は受信パケット中の送信元プロセッサ
ユニットの論理アドレスを一時保持する受信アドレステ
ーブルで、便宜上、図1ではネットワークルータ108
についてのみ示したが、他のネットワークルータ10
2、104、106にも同様に具備される。120はシ
ステムのネットワーク網の状態を監視するサービスプロ
セッサ(ネットワーク監視プロセッサ)であり、保守・
診断用等の専用の信号線140により、プロセッサユニ
ット101、103、105、107及びネットワーク
ルータ102、104、106、108と接続されてい
る。122はサービスプロセッサ120が管理するプロ
セッサアドレス変換テーブルであり、各プロセッサユニ
ット101、103、105、107の仮想的なアドレ
ス(論理プロセッサアドレス)とネットワーク網上の物
理的なアドレス(物理プロセッサアドレス)との対応を
保持している。130はシステムコンソールであり、オ
ペレータは該コンソール130を使用してプロセッサア
ドレス変換テーブル122の内容を設定することができ
る。
【0011】なお、ネットワーク網は、通常、X方向、
Y方向、Z方向のクロスバスイッチで構成されている
が、図1では説明を簡単にするためにX方向、Y方向の
二次元のクロスバスイッチのみを示す。また、図1では
4台のプロセッサユニットのみが示されているが、前述
したように、この種の並列プロセッサシステムは数百か
ら数万のプロセッサユニットで構成されている。
【0012】プロセッサユニット間のデ−タ転送はパケ
ットの送受信によって行われる。いま、プロセッサユニ
ット101を送信元、プロセッサユニット107を受信
先として、まず、プロセッサユニット107が正常の場
合の動作を説明する。図4に、この場合のネットワーク
ルータの処理フローチャートを示す。
【0013】ここで、便宜上、プロセッサユニット10
1、ネットワークルータ102の座標位置を原点とし、
右方向をX方向、下方向をY方向とする。従って、プロ
セッサユニット101、ネットワークルータ102の座
標は(0,0)、プロセッサユニット103、ネットワ
ークルータ104の座標は(0,1)、プロセッサユニ
ット105、ネットワークルータ106の座標は(1,
0)、プロセッサユニット107、ネットワークルータ
108の座標は(1,1)となる。これらの座標値を、
各プロセッサユニットの物理プロセッサアドレスとす
る。
【0014】送信元プロセッサユニット101は、ヘッ
ダ部に自プロセッサユニットの論理プロセッサアドレス
(送信元論理アドレス)と受信先プロセッサユニット1
07の論理プロセッサアドレス(宛先論理アドレス)が
付加されたパケットを送信する。ネットワークルータ1
02は、該パケットを受信すると、ヘッダ部から宛先論
理アドレスを読み出し(ステップ401)、信号線14
0を介してサービスプロセッサ120へ、該宛先論理ア
ドレスの付加された物理アドレス取得要求を発行するこ
とで(ステップ402)、サービスプロセッサ120か
ら同じく信号線140を介して、該宛先論理アドレスに
対応する物理アドレス(宛先物理アドレス)を得る(ス
テップ403)。サービスプロセッサ120でのプロセ
ッサアドレス変換テーブル122による論理/物理アド
レス変換動作については、図2により後述する。ネット
ワークルータ102は、自物理アドレスすなわちプロセ
ッサユニット101の物理アドレスと取得した宛先論理
アドレスとを比較し(ステップ404)、同一アドレス
か否か判定し(ステップ405)、本例では同一でない
ので、経路選択アルゴリズムで所定のクロスバを選択し
てパケットを送信する(ステップ406)。具体的に
は、ネットワークルータ102は、サービスプロセッサ
120から宛先物理アドレスとして(1,1)を得て、
自分の物理アドレス(0,0)と該宛先物理アドレス
(1,1)とを比較し、その差分方向にパケットを送
る。ここでは、Y方向のクロスバ111を選択してパケ
ットを送るとする(もちろん、X方向を選択してもよ
く、これは経路選択アルゴリズムによる)。これによ
り、次にパケットはネットワークルータ104で受信さ
れる。
【0015】パケットを受信したネットワークルータ1
04も、同様にしてサービスプロセッサ120から宛先
物理アドレス(1,1)を得て、自分の物理アドレス
(0,1)と宛先物理アドレス(1,1)とを比較し、
一致しないため、その差分方向、つまりここではX方向
のクロスバ112を選択してパケットを送る。
【0016】このようにして、プロセッサユニット10
1が送信したパケットは、112の経路でネットワーク
ルータ108まで到達する。ネットワークルータ108
でも、パケットを受信すると、同様にサービスプロセッ
サ120から宛先物理アドレス(1,1)を得て、自分
の物理アドレス(1,1)と比較する。この結果、アド
レスが一致するので、該ネットワークルータ108は、
受信パケットを自プロセッサユニット107に送る(ス
テップ407)。この時、ネットワークルータ108
は、受信パケットに付加されている送信元論理アドレス
を受信アドレステーブル109に一時登録しておき、受
信パケットがすべて正常にプロセッサユニット107に
取り込まれると、当該送信元論理アドレスを削除する。
この受信アドレステーブル109の詳細は図3により後
述する。
【0017】次に、受信先プロセッサユニット107で
障害が発生した場合について説明する。プロセッサユニ
ット107は、障害が発生すると、信号線140を介し
てサービスプロセッサ120へ障害発生割込みを通知す
る。サービスプロセッサ120は、システムをフリーズ
(凍結)した後、プロセッサアドレス変換テーブル12
2を書き替え、プロセッサユニット107の論理プロセ
ッサアドレスに対応する物理プロセッサアドレスを変更
し、フリーズを解除する。ここでは、プロセッサユニッ
ト105の物理プロセッサアドレス(1,0)に変更さ
れたとする。
【0018】いま、フリーズ時、プロセッサユニット1
01の送信したパケットがネットワークルータ104と
ネットワークルータ108の途中のクロスバ上にあった
とすると、フリーズ解除で、該パケットはネットワーク
ルータ108に到達する。ネットワークルータ108
は、パケットを受信すると、上記と同様にしてサービス
プロセッサ120から宛先物理アドレスを取得するが、
この時、サービスプロセッサ120からは宛先物理アド
レスとしてプロセッサユニット(代替受信先プロセッサ
ユニット)105の物理アドレス(1,0)が返ってく
る。ネットワークルータ108は、自分の物理アドレス
(1,1)と宛先物理アドレス(1,0)とを比較し、
一致しないため、その差分方向、即ち、ここではY方向
のクロスバ111を選択してパケットを送信する。この
結果、113の経路で、パケットは代替受信先プロセッ
サユニット105のネットワークルータ106に受信さ
れる。ネットワークルータ106は、サービスプロセッ
サ120から同様に宛先物理アドレス(1,0)を得、
自分の物理アドレス(1,0)と一致するため、受信パ
ケットを自プロセッサユニット105へ取り込む。
【0019】図2は、サービスプロセッサ120が管理
するプロセッサアドレス変換テーブル122の具体的構
成例、及び、該変換テーブル122を用いたプロセッサ
ユニット間の通信および動的な再構成を説明する図であ
る。
【0020】図1で説明したと同様にして、送信元プロ
セッサユニット201から送信されたパケットは、ネッ
トワークルータ、クロスバスイッチを経由して受信先プ
ロセッサユニット203に転送される。そのとき、各ネ
ットワークルータは、パケットのヘッダ部に付加された
宛先論理アドレスに対応する物理アドレスの取得要求を
サービスプロセッサ120へ発行する。これを受けて、
サービスプロセッサ120では、テーブル参照回路12
1を介してプロセッサアドレス変換テーブル122を参
照し、宛先論理アドレス(物理プロセッサアドレス)に
対応する物理アドレス(物理プロセッサアドレス)を読
み出して、要求のあったネットワークルータへ返送す
る。
【0021】プロセッサアドレス変換テーブル122の
各エントリは、プロセッサグループのクラスを指定する
クラスビット、エントリの有効無効を判断する有効ビッ
ト、論理プロセッサアドレス、及び、論理プロセッサア
ドレスに対応する物理プロセッサアドレスで構成され
る。該プロセッサアドレス変換テーブル122は、サー
ビスプロセッサ120が発行するDIAG(診断)命令
により初期化され、障害が発生した場合は、サービスプ
ロセッサ120により自動的に、又は、システムコンソ
ール130からマニアル指示により書替えられる。
【0022】クラスビットは、サービスプロセッサ12
0のOSが初期化する際に、グループ分けしたプロセッ
サユニット群毎にシリアル番号を持っている。例えば、
n台のプロセッサユニットからなる並列プロセッサシス
テムを、2つのグループに論理的に分けて動作させたと
き、一方のプロセッサグループに例えばクラス001を
割り当て、他方のプロセッサグループにクラス002を
割り当てる。有効ビットは、処理参加中のプロセッサユ
ニットに対応するエントリには“11”(使用中)が設
定され、論理的に切り離されているが、動作可能なプロ
セッサユニットに対応するエントリには“10”(待期
中)が設定され、論理的に切り離されていて、且つ動作
不可であるプロセッサユニットに対応するエントリには
“00”(無効)が設定されている。論理プロセッサア
ドレスはプロセッサユニットに任意に割り当てた仮想ア
ドレス、物理プロセッサアドレスはネットワーク網の実
際の物理アドレスを示す。
【0023】いま、送信元プロセッサユニット201の
論理プロセッサアドレスを“00000001”、その
物理プロセッサアドレスを“00000000”とし、
受信先プロセッサユニット203の論理プロセッサアド
レスを“00000009”、その物理プロセッサアド
レスを“00020002”とする。また、代替受信先
プロセッサユニット205の論理プロセッサアドレスを
“00000004”、その物理プロセッサアドレスを
“00010000”とする。
【0024】送信元プロセッサユニット201から受信
先プロセッサユニット203へデータ転送する場合、プ
ロセッサユニット201は、送信元論理アドレスとして
論理プロセッサアドレス“00000001”、宛先論
理アドレスとして論理プロセッサアドレス“00000
009”を付加したパケットを送信する。該パケットを
受信した各ネットワークルータは、宛先論理アドレス
“00000009”を指定して、それに対応する物理
アドレスの取得要求を、サービスプロセッサ120へ発
行する。サービスプロセッサ120のテーブル参照回路
121は、プロセッサアドレス変換テーブル122より
論理プロセッサアドレス“00000009”に対応す
る論理プロセッサアドレス“00020002”を検索
し、要求のあったネットワークルータへ返送する。この
ようにして、受信先プロセッサユニット203が正常で
あれば、プロセッサユニット201から送信されたパケ
ットは、経路210でプロセッサユニット203に受信
される。
【0025】一方、障害発生時におけるパケットルーチ
ングの動的再構成は、プロセッサアドレス変換テーブル
122により以下のようにして行う。まず、プロセッサ
アドレス変換テーブル122について、障害プロセッサ
ユニットと同一クラス内で有効ビットが“10”となっ
ているエントリに対応するプロセッサユニットを、代替
受信プロセッサユニットとして選択する。次に、障害発
生プロセッサユニットの論理プロセッサアドレスに対応
する物理プロセッサアドレスを、該選択されたプロセッ
サユニットの物理プロセッサアドレスに書き換え、該選
択されたエントリの有効ビットを“10”から“00”
に書き換えて無効にする。
【0026】例えば、受信先プロセッサユニット203
に障害が発生すると、該プロセッサユニット203は、
自論理プロセッサアドレス“00000009”を指定
して、障害発生割込みをサービスプロセッサ120へ通
知する。サービスプロセッサ120は、プロセッサアド
レス変換テーブル122を参照して、同一クラス(00
1)内で有効ビットが“10”となっているエントリと
して、論理プロセッサアドレスが“00000004”
で、物理プロセッサアドレスが“00010000”で
あるプロセッサユニット205を代替受信プロセッサユ
ニットとして選択する。そして、障害が発生したプロセ
ッサユニット203のエントリの論理プロセッサアドレ
ス“00000009”に対応する物理プロセッサアド
レス“00020002”を“00010000”に書
き換えるとともに、選択されたエントリの有効ビット
“10”を“00”に書き換えて無効化する。この結
果、フリーズ解除後、パケットを受信したネットワーク
ルータ204が、宛先論理アドレス“0000000
9”を指定して物理アドレス取得要求をサービスプロセ
ッサ120へ発行すると、サービスプロセッサ120の
テーブル参照回路121は、プロセッサアドレス変換テ
ーブル122より論理アドレス“00000009”に
対応する論理プロセッサアドレス“00010000”
を検索してネットワークルータ204へ返送する。これ
により、経路211を経由して、パケットが代替受信先
プロセッサユニット205で受信可能となる。
【0027】図3は、各ネットワークルータが具備する
受信アドレステーブルの具体的構成例、及び、その働き
を説明する図である。
【0028】図3において、301、303を送信元プ
ロセッサユニット、305を受信先プロセッサユニット
とする。306は受信先プロセッサユニット305のネ
ットワークルータであり、テーブル参照回路310、受
信アドレステーブル311を具備する。受信アドレステ
ーブル311のエントリは、当該エントリの有効・無効
を示すVLDビットと、受信パケットの送信元論理アド
レスが登録される論理アドレスとで構成される。図3で
は、ネットワークルータ306についてのみ示したが、
このような受信アドレステーブルが、すべてのネットワ
ークルータ102に内蔵されている。
【0029】いま、送信元プロセッサユニット301か
ら送信されたパケットが受信先プロセッサユニット30
5のネットワークルータ306に到達すると、当該ネッ
トワークルータ306では、テーブル参照回路310を
介して、受信アドレステーブル311に、受信パケット
に付加されている送信元プロセッサユニット301の論
理アドレス(送信元論理アドレス)を登録し、そのエン
トリのVLDビットに“1”を設定する。そして、当該
送信元プロセッサユニット301からのパケットがすべ
てプロセッサユニット305に取り込まれると(受信完
了)、該ネットワークルータ306は、該当エントリの
VLDビットを“0”に書き換える。テーブル参照回路
310は、1エントリの登録が終了すると、エントリの
ポインタを次のエントリアドレスにポイントし、受信ア
ドレステーブル306がフルになった場合、VLDビッ
トが“0”となっている低位アドレスのエントリの先頭
をポイントする。
【0030】ここで、受信先プロセッサユニット305
で障害が発生した場合、該プロセッサユニット305は
サービスプロセッサに障害発生割込みを通知する。これ
を受けてサービスプロセッサでは、図2で説明したよう
にプロセッサアドレス変換テーブルを書き替えてパケッ
トルーティングの動的再構成を行う。その後、サービス
プロセッサは、該障害発生プロセッサユニット305に
接続されたネットワークルータ306内の受信アドレス
テーブル311の内容をテーブル参照回路310を通し
て読み取り、VLDビットが“1”すなわちパケットの
受信が完了していない論理アドレスに対応する送信元プ
ロセッサユニット(図3では301)に対してパケット
の再送要求割込みを報告する。
【0031】パケットの再送要求に対して、送信元プロ
セッサユニット301のOSでは、受信先プロセッサユ
ニット305の障害発生をまったく意識することなく、
障害発生前と同じ条件設定のままで、パケットの送出指
示を行う。この結果、該送信元プロセッサユニット30
1から再送されたパケットは、図2で説明したようにし
て、所定の代替受信先プロセッサユニットで受信され
る。
【0032】一方、図3において、他の送信元プロセッ
サユニット303からのパケットは、まだクロスバスイ
ッチ上にあり、受信先プロセッサユニット305に到達
していないので、ネットワークルータ306の受信アド
レステーブル311にはその論理アドレスは登録されて
いない。したがって、サービスプロセッサからは該送信
元プロセッサユニット303に対して、パケットの再送
要求割込みを報告されない。これは、途中のパケット
は、フリーズ解除後、自動的に代替受信先プロセッサユ
ニットで受信されることによる。
【0033】また、受信アドレステーブル311内にお
いて、VLDビットが“0”、すなわち、障害発生プロ
セッサユニット305で障害発生前にパケットの受信が
完了した論理アドレスに対応する送信元プロセッサユニ
ットに対しても、サービスプロセッサからはパケットの
再送要求割込みを報告されない。これは、図4で後述す
るように、サービスプロセッサが障害発生プロセッサユ
ニットから代替受信先プロセッサユニットにコピーする
情報に正常なパケット内容が含まれていることによる。
【0034】図5は、任意プロセッサユニットで障害が
発生してから代替プロセッサユニットで処理の継続を開
始するまでの、サービスプロセッサの全体的な処理フロ
ーチャートを示したものである。
【0035】ある受信先プロセッサユニットで障害が発
生すると、該プロセッサユニットは障害発生割込みをサ
ービスプロセッサに対して報告する(ステップ50
1)。サービスプロセッサは、障害報告割込みを受け取
ると、直ちにシステム全体の動作をフリーズ(凍結)す
る(ステップ502)。次いで、図2で説明したよう
に、プロセッサアドレス変換テーブルを参照して、同一
クラス内で代替プロセッサユニットの対象となるエント
リ(有効ビットが“10”のエントリ)を選択し(ステ
ップ503)、該変換テーブルに登録されている障害発
生受信先プロセッサユニットのエントリの物理プロセッ
サアドレスを、選択された代替プロセッサユニットのエ
ントリの物理プロセッサアドレスに書き換え(ステップ
504)、代替プロセッサユニットのエントリを無効化
(有効ビットを“00”)する(ステップ505)。そ
の後、障害が発生した受信先プロセッサユニットのハー
ドウェア情報を、代替受信先プロセッサユニットにコピ
ーする(ステップ506)。
【0036】次いで、サービスプロセッサは障害が発し
た受信先プロセッサユニットに接続されているネットワ
ークルータ内の受信アドレステーブルを読み込み(ステ
ップ507)、VLDビットにより、該障害発生受信先
プロセッサユニットがパケット受信処理中かどうか判定
する(ステップ508)。そして、障害発生受信先プロ
セッサユニットがパケット受信処理中(VLDビットが
“1”)の場合、受信アドレステーブルの当該エントリ
に登録されている論理アドレスの送信元プロセッサユニ
ットに対して、パケットの再送要求割込みを報告し(ス
テップ509)、代替受信先プロセッサユニットに対し
ては、ステップ506でコピーした障害発生プロセッサ
ユニットのハードウェア情報中の受信中パケットの破棄
割込みを報告して(ステップ510)、システムフリー
ズを解除する(ステップ511)。また、障害発生プロ
セッサユニットがパケット受信処理中でない場合は(V
LDビットが“0”)、ステップ509、510の処理
を行うことなく、システムフリーズを解除する。
【0037】図6は、本発明の第2の実施例のブロック
構成図で、各ネットワークルータ602、604、60
6、608にそれぞれプロセッサアドレス変換テーブル
6221〜6224を用意したものである。なお、図6
では省略したが、該変換テーブルの他に、各ネットワー
クルータ602、604、606、608は図3で説明
した受信アドレステーブルを持つことは第1の実施例と
同様である。
【0038】サービスプロセッサ620はマスタプロセ
ッサアドレス変換テーブル622を持っており、システ
ム立上げ時、該マスタプロセッサアドレス変換テーブル
622の内容を信号線640により各ネットワークルー
タ602、604、606、608に配布してプロセッ
サアドレス変換テーブル6221〜6224を初期設定
する。また、任意プロセッサユニットで障害が発生した
場合、サービスプロセッサ620は、図2で説明したと
同様にしてマスタプロセッサアドレス変換テーブル62
2を書き換え、その変更後のマスタプロセッサアドレス
変換テーブル622の内容を、信号線640を介して、
各ネットワークルータ602、604、606、608
のプロセッサアドレス変換テーブル6221〜6224
に再設定する。これにより、各ネットワークルータ内の
プロセッサアドレス変換テーブルの一致性が保証され
る。
【0039】図6の構成によれば、各ネットワークルー
タ602、604、606、608はパケットを受信し
た時、それぞれ自分のアドレス変換テーブル6221、
6222、6223、6224を参照して宛先論理アド
レスに対応する物理アドレスを得ることができ、一々、
サービスプロセッサ620へ物理アドレス取得要求を発
行する必要がなくなる。また、サービスプロセッサ62
0においても、該物理アドレス取得要求に一々応答する
必要がなくなる。
【0040】以上、本発明の一実施例について説明した
が、パケット転送路としては、クロスバスイッチに限定
されるものではなく、他の任意のものを用いることがで
きる。また、並列プロセッサシステムを構成するプロセ
ッサユニット群の1台あるいは複数台のプロセッサユニ
ットにサービスプロセッサの機能を兼ねさせ、サービス
プロセッサが故障した場合、当該プロセッサユニットに
サービスプロセッサの処理を代替させるようにしてもよ
い。
【0041】
【発明の効果】
(1)本発明によれば、ネットワーク網に接続されてい
る全てのプロセッサユニットを論理アドレスと物理アド
レスで管理しているので、ネットワーク網から対象プロ
セッサユニットを容易に切離すことができ、動的な再構
成処理を高速に行うことができ、可用性、保守性が格段
に向上する。
【0042】(2)各プロセッサユニットの論理アドレ
スと物理アドレスの対応を登録したプロセッサアドレス
変換テーブルは、システムの状態を監視する監視プロセ
ッサでの一元管理、あるいは、各プロセッサユニット対
応のネットワークルータでの分散管理のいずれでもよ
い。ここで、監視プロセッサでの一元管理は、保守が簡
単であるが、ネットワークルータが一々、監視プロセッ
サに参加要求を発行する必要があるため、プロセッサユ
ニットの構成数があまり多くない場合に向いている。一
方、各ネットワークルータでの分散管理は、監視プロセ
ッサへの参照要求が不要であり、プロセッサの構成数が
多量の場合に有効である。
【0043】(3)各ネットワークルータは、対応する
プロセッサユニットがパケット受信処理中であるか否か
を示す識別ビット、及び、当該パケットの送信元プロセ
ッサユニットの論理アドレスの対応を管理しているの
で、受信中に障害があった送信元プロセッサユニットに
対してのみ再送信処理を行い、パケット送信途中で、ま
だ受信側に到達していないパケットは、動的に再構成さ
れても再送信処理を行うことなく、新たに割り付けられ
た受信先プロセッサユニットに送信される。従って、プ
ロセッサユニットのOSの再送信処理が簡素化され、処
理オーバヘッドを大幅に削減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のブロック構成図であ
る。
【図2】プロセッサアドレス変換テーブルの構成例およ
びネットワークルーチンの動的な再構成を説明する図で
ある。
【図3】受信アドレステーブルの構成例およびその働き
を説明する図である。
【図4】ネットワークルータのパケット受信時の処理フ
ローチャートである。
【図5】障害発生時のサービスプロセッサの動的再構成
制御の処理フローチャートである。
【図6】本発明の第2の実施例のブロック構成図であ
る。
【符号の説明】
101、103、105、107 プロセッサユニット 102、104、106、108 ネットワークルータ 109 受信アドレステーブル 110、111 クロスバスイッチ 120 サービスプロセッサ 122 プロセッサアドレス変換テーブル

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサユニットが各々ネット
    ワークルータを介してネットワーク網で結合され、プロ
    セッサユニット間のデータ転送がパケット送受信により
    行われる並列プロセッサシステムにおける通信制御方法
    であって、 前記複数のプロセッサユニット中の任意プロセッサユニ
    ットあるいは別に設けた、システムの状態を監視する監
    視プロセッサに、各プロセッサユニットの論理アドレス
    と物理アドレスとの対応を登録したプロセッサアドレス
    変換テーブルを設け、 パケット送信元プロセッサユニットは自プロセッサユニ
    ットアドレス及び受信先プロセッサユニットアドレスと
    して論理アドレスを付加したパケットを送信し、 前記パケットを受信したネットワークルータは、前記監
    視プロセッサに要求を出して受信先プロセッサユニット
    の論理アドレスに対応する物理アドレスを得、該物理ア
    ドレスにもとづいてネットワーク網の経路選択を行う、 ことを特徴とする並列プロセッサシステムの通信制御方
    法。
  2. 【請求項2】 複数のプロセッサユニットが各々ネット
    ワークルータを介してネットワーク網で結合され、プロ
    セッサユニット間のデータ転送がパケット送受信により
    行われる並列プロセッサシステムにおける通信制御方法
    であって、 各ネットワークルータに、該並列プロセッサシステムを
    構成する各プロセッサユニットの論理アドレスと物理ア
    ドレスとの対応を登録したプロセッサアドレス変換テー
    ブルを設け、 パケット送信元プロセッサユニットは自プロセッサユニ
    ットアドレス及び受信先プロセッサユニットアドレスと
    して論理アドレスを付加したパケットを送信し、 前記パケットを受信したネットワークルータは、前記プ
    ロセッサアドレス変換テーブルを参照して受信先プロセ
    ッサユニットの論理アドレスに対応する物理アドレスを
    得、該物理アドレスにもとづいてネットワーク網の経路
    選択を行う、 ことを特徴とする並列プロセッサシステムの通信制御方
    法。
  3. 【請求項3】 請求項1もしくは2記載の並列プロセッ
    サシステムの通信制御方法において、プロセッサアドレ
    ス変換テーブルの論理アドレスと物理アドレスの対応を
    変更して、ネットワーク網から任意プロセッサユニット
    を論理的に切り離すことを特徴とする並列プロセッサシ
    ステムの通信制御方法。
  4. 【請求項4】 請求項3記載の並列プロセッサシステム
    の通信制御方法において、 各ネットワークルータに当該ネットワークルータに接続
    されたプロセッサユニットがパケット受信処理中である
    か否かを示す識別ビットと当該パケットの送信元プロセ
    ッサユニットの論理アドレスとの対応を登録する受信ア
    ドレステーブルを設け、 受信先プロセッサユニットの障害発生時、監視プロセッ
    サが当該障害発生プロセッサユニットに接続されたネッ
    トワークルータの受信アドレステーブルを読み込み、前
    記識別1ビットがパケット受信処理中を示していれば、
    対応する論理アドレスのパケット送信元プロセッサユニ
    ットに対してパケット再送を通知することを特徴とする
    並列プロセッサシステムの通信制御方法。
JP04724594A 1994-03-17 1994-03-17 並列プロセッサシステムの通信制御方法 Expired - Fee Related JP3402398B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04724594A JP3402398B2 (ja) 1994-03-17 1994-03-17 並列プロセッサシステムの通信制御方法
US08/403,998 US5808886A (en) 1994-03-17 1995-03-14 Reconfiguring control system in a parallel processing system by replacing an error-detected processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04724594A JP3402398B2 (ja) 1994-03-17 1994-03-17 並列プロセッサシステムの通信制御方法

Publications (2)

Publication Number Publication Date
JPH07262146A true JPH07262146A (ja) 1995-10-13
JP3402398B2 JP3402398B2 (ja) 2003-05-06

Family

ID=12769860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04724594A Expired - Fee Related JP3402398B2 (ja) 1994-03-17 1994-03-17 並列プロセッサシステムの通信制御方法

Country Status (2)

Country Link
US (1) US5808886A (ja)
JP (1) JP3402398B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882166B2 (en) 2003-02-21 2011-02-01 Nec Corporation Inter-computer data transfer method and inter-computer network system
JP5099222B2 (ja) * 2008-05-30 2012-12-19 富士通株式会社 情報処理装置、転送回路及び情報処理装置のエラー制御方法
US10417173B2 (en) 2016-12-08 2019-09-17 Fujitsu Limited Parallel processing apparatus and non-transitory computer-readable storage medium

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230203B1 (en) 1995-10-20 2001-05-08 Scientific-Atlanta, Inc. System and method for providing statistics for flexible billing in a cable environment
US5966163A (en) 1995-10-20 1999-10-12 Scientific-Atlanta, Inc. Providing constant bit rate upstream data transport in a two way cable system by scheduling preemptive grants for upstream data slots using selected fields of a plurality of grant fields
JP3715991B2 (ja) * 1996-02-09 2005-11-16 株式会社日立製作所 並列プロセッサ
US7028088B1 (en) 1996-04-03 2006-04-11 Scientific-Atlanta, Inc. System and method for providing statistics for flexible billing in a cable environment
US6324267B1 (en) 1997-01-17 2001-11-27 Scientific-Atlanta, Inc. Two-tiered authorization and authentication for a cable data delivery system
US6272150B1 (en) 1997-01-17 2001-08-07 Scientific-Atlanta, Inc. Cable modem map display for network management of a cable data delivery system
US6286058B1 (en) 1997-04-14 2001-09-04 Scientific-Atlanta, Inc. Apparatus and methods for automatically rerouting packets in the event of a link failure
US6381502B1 (en) * 1998-10-19 2002-04-30 Rockwell Technologies, Llc Virtual tool box for use with industrial control system
US6742139B1 (en) * 2000-10-19 2004-05-25 International Business Machines Corporation Service processor reset/reload
EP1676425B1 (en) * 2003-10-09 2010-12-08 Telecom Italia S.p.A. Method and system for fault protection in a communication network
US8819484B2 (en) * 2011-10-07 2014-08-26 International Business Machines Corporation Dynamically reconfiguring a primary processor identity within a multi-processor socket server
JP6179355B2 (ja) * 2013-10-31 2017-08-16 富士通株式会社 情報処理装置、データ転送制御方法及びデータ転送制御プログラム
JP2016029765A (ja) * 2014-07-25 2016-03-03 富士ゼロックス株式会社 通信システムおよびルーター

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453213A (en) * 1981-07-30 1984-06-05 Harris Corporation Error reporting scheme
JPS58501602A (ja) * 1981-09-18 1983-09-22 クリスチャン ロプシング エ−・エス マルチプロセッサ・コンピュ−タシステム
US4484326A (en) * 1982-11-04 1984-11-20 At&T Bell Laboratories Packet load monitoring by trunk controllers
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882166B2 (en) 2003-02-21 2011-02-01 Nec Corporation Inter-computer data transfer method and inter-computer network system
JP5099222B2 (ja) * 2008-05-30 2012-12-19 富士通株式会社 情報処理装置、転送回路及び情報処理装置のエラー制御方法
US10417173B2 (en) 2016-12-08 2019-09-17 Fujitsu Limited Parallel processing apparatus and non-transitory computer-readable storage medium

Also Published As

Publication number Publication date
US5808886A (en) 1998-09-15
JP3402398B2 (ja) 2003-05-06

Similar Documents

Publication Publication Date Title
JP3402398B2 (ja) 並列プロセッサシステムの通信制御方法
US10534632B2 (en) Computer system and maintenance method of computer system
US9276834B2 (en) Load sharing and redundancy scheme
US6981034B2 (en) Decentralized management architecture for a modular communication system
JP6556875B2 (ja) ソフトウェアディファインドデータセンタ及びそこにおけるサービスクラスタの配置方法
JP3956685B2 (ja) ネットワーク間接続方法、仮想ネットワーク間接続装置およびその装置を用いたネットワーク間接続システム
US6208616B1 (en) System for detecting errors in a network
US8560631B2 (en) Storage system
US6134678A (en) Method of detecting network errors
JPH1049507A (ja) 並列計算機
US11336508B2 (en) Transparent failover in a network interface controller
JPH04217136A (ja) データインテグリティを保証する通信システム
JPH1027147A (ja) サーバアドレス管理方式
JPH09259096A (ja) ネットワーク高信頼化方式及びシステム
JP2008283608A (ja) 冗長化された通信経路を切り替える計算機、プログラム及び方法
US5894547A (en) Virtual route synchronization
JP2006100906A (ja) ネットワークシステムの運用管理方法及びストレージ装置
US7830880B2 (en) Selective build fabric (BF) and reconfigure fabric (RCF) flooding
JPH04311251A (ja) マルチプロセッサシステム
JP2000244526A (ja) 多重化したネットワーク接続装置システム
JPH1069467A (ja) 分散計算機システムにおけるサーバのデータアクセス方式
JP2002044178A (ja) I/oチャネルの通信制御方式
JPH0936862A (ja) 通信経路の動的制御方式
JP2000183905A (ja) Nicのフェイル・オーバ装置
JPH02123455A (ja) マルチプロセッサシステムの再構成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees