JPH07245737A - 動画記憶メモリ、動画記憶装置及び動画表示装置、並びに静止画記憶メモリ及び電子ノート - Google Patents

Abstract

(57)【要約】 【目的】 各画面を区別することができて、動画を蓄え
るのに最適な構成の動画記憶メモリを提供する。 【構成】 複数に分割されたメモリセルアレイ９〜１４
を有し、この複数に分割されたメモリセルアレイ９〜１
４は、各々、連続した画像データの１フレーム又は１フ
ィールド分のデータを記憶する。フレーム選択信号発生
部５は、フレームメモリセルアレイ９〜１４を順次選択
する。従って、動画データを各画面別に区別して蓄え
て、各動画データを容易に取り出すことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体記憶メモリの改良
に関し、特に動画像や静止画像を記憶する半導体記憶メ
モリに関する。

【０００２】

【従来の技術】近年、ダイナミックＲＡＭ（以下、ＤＲ
ＡＭと略す）は、３年で４倍のペースで大容量化の道を
進んできている。この大容量化により、ＤＲＡＭの容量
は現在、市場レベルで４Ｍbit 品が数量においてピーク
を迎えようとしており、研究開発においては、６４Ｍbi
t から２５６Ｍbit の段階まできている。また、マルチ
メディアという新しい製品分野が開拓されようとしてお
り、その大きな特徴の一つとして、動画を扱うことが挙
げられる。動画は非常にデータ量が多く且つデータ転送
レートが高いので、動画を記憶するための媒体として大
容量のＤＲＡＭが有望視されている。

【０００３】そこで、従来、デジタル信号処理のために
２５６Ｋbit クラスのＤＲＡＭから画像専用のものがで
てきており、例えば、Ishimoto et al.,“A Screen Siz
eSerial Access Memory for Video Applications, ”1
0th European Solid-State Circuits Conference,pp.14
9-152,Sept.1984) や（Kotani et al.,“A50ＭＨｚ 8Ｍ
b Video ＲＡＭ with a Column Direction Drive Sens
eAmplifier,”1989 Symposium on ＶＬＳＩ circuits,8
-4,pp.105-106,May1989. 等で示されている。

【０００４】図１１は、従来例における半導体記憶メモ
リの概略図を示す。同図において、１５はシステムクロ
ック、１６は書き込み制御信号、９０は前記システムク
ロック１５及び書き込み制御信号に基いて外部データを
入力しまたは内部データを外部出力するデータ入出力
部、９６はメモリセルアレイであって、前記データ入出
力部９０とメモリセルアレイ９６とは、データレジスタ
９５を介して接続される。データレジスタ９５は、デー
タのシリアル／パラレル変換、パラレル／シリアル変換
を行う。

【０００５】また、９２は外部アドレスバス、９７は／
ＣＡＳ信号、９８は／ＲＡＳ信号、９４は前記外部アド
レスバス９２から外部アドレスを入力するアドレス入力
部であって、その内部には、コラムアドレス入力部９９
及びロウアドレス入力部９１が備えられる。前記コラム
アドレス入力部９９は、入力した外部アドレスをシステ
ムクロック１５及び／ＣＡＳ信号９７に基いてプリデコ
ードし、ロウアドレス入力部９１は、入力した外部アド
レスを／ＲＡＳ信号９８に基いてプリデコードし、その
プリデコードしたアドレスを内部アドレスバス９３を介
してメモリセルアレイ９６に出力する。

【０００６】データ入出力部９０内のデータはデータレ
ジスタ９５でパラレルデータに変換された後、メモリセ
ルアレイ９６に入力される。また、外部アドレスバス９
２はアドレス入力部９４に入力され、その内部のロウア
ドレス入力部９１及びコラムアドレス入力部９９によっ
てブリデコードされた後、内部アドレスバス９３を介し
てメモリアレイ９６に送られる。メモリセルアレイ９６
は、前記入力されたデータを前記アドレスバス９３によ
って選ばれた番地に順番に記憶して行く。

【０００７】

【発明が解決しようとする課題】しかしながら、前記従
来の半導体記憶メモリでは、これらのチップは容量が小
さく、静止画（１フィールド、１フレーム）のデータし
か蓄えることができない。従って、これ等のチップの技
術と大容量化の単なる組み合わせでは、非常にデータ量
の大きな静止画（１フィールド、１フレーム）の記憶し
かできない。すなわち動画は連続した静止画と考えるこ
とができるが、従来の技術では、動画又は静止画の各画
面間の区別をすることができないため、１画面単位で扱
うことの多い動画や静止画を蓄えるＤＲＡＭを構成する
のは困難である。

【０００８】そこで、前記欠点を解消するように、例え
ば、各画面間の区別が可能なように、入力されたロウア
ドレスの数を１画面分カウントし、その時のロウアドレ
スを記憶しておく記憶手段を設けることが考えられる
が、このような構成は煩雑であり、多数の画面を扱う動
画や静止画の場合には、事実上、不可能である。

【０００９】本発明は上記問題点に鑑み、その目的は、
各画面間の区別をすることができて、多くの動画や静止
画を蓄えるのに最適な構成の動画記憶メモリ、及びその
動画記憶メモリを使用した動画記憶装置及び動画表示装
置、並びに静止画記憶メモリ及びその静止画記憶メモリ
を使用した電子ノートを提供することにある。

【００１０】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明では、メモリセルアレイを複数のサブメモ
リアレイに区画し、その区画した各々のサブメモリアレ
イの大きさを、１画面分の画像データを記憶する大きさ
に設定する構成とする。

【００１１】即ち、請求項１記載の発明の動画記憶メモ
リの具体的な構成は、メモリアレイを複数に分割して構
成され、連続する画像データのうち１画面分の画像デー
タを記憶する複数のサブメモリアレイと、前記各サブメ
モリアレイにデータを入出力するデータ入出力手段と、
前記複数のサブメモリアレイの何れか１個を選択するサ
ブアレイ選択手段とを設ける構成である。

【００１２】ここに、１画面とは、インターレースされ
る場合は１フィールド及び１フレーム（＝２フィール
ド）の双方をいう。

【００１３】請求項２記載の発明では、前記請求項１記
載の動画記憶メモリの各サブメモリアレイを限定し、連
続する画像データの１フィールド分のデータを記憶する
もので構成する。

【００１４】また、請求項３記載の発明では、前記請求
項１記載の動画記憶メモリの各サブメモリアレイを限定
し、連続する画像データの１フレーム分のデータを記憶
するもので構成する。

【００１５】更に、請求項４記載の発明では、前記請求
項１記載の動画記憶メモリの複数のサブメモリアレイを
特定し、その全体として、連続する画像データの少なく
とも５秒以上の長さの動画を記憶するに相当するフィー
ルド数を有するもので構成する。

【００１６】加えて、請求項５記載の発明では、前記請
求項１記載の動画記憶メモリのサブアレイ選択手段を限
定し、画像表示装置の垂直同期信号をインクリメント信
号としてサブメモリアレイを選択するもので構成する。

【００１７】また、請求項６記載の発明では、前記請求
項１記載の動画記憶メモリのデータ入出力手段を特定
し、動画表示装置のシステムクロックが入力されて、前
記システムクロックにより、データの入出力の周波数が
決定される構成とする。

【００１８】更に、請求項７記載の発明では、前記請求
項１記載の動画記憶メモリのデータ入出力手段を他に特
定し、データの入出力を1.2Gbit/sec 以上の転送レート
で行う構成とする。

【００１９】加えて、請求項８記載の発明では、前記請
求項１記載の動画記憶メモリにおいて、更に、各サブア
メモリアレイのアドレスを発生するアドレス発生部を有
し、前記アドレス発生部は、動画表示装置のシステムク
ロック、水平同期信号及び垂直同期信号の３つのクロッ
クを入力とし、前記システムクロックをインクリメント
信号としてコラムアドレスを発生し、前記水平同期信号
をクリア信号としてコラムアドレスをクリアし、前記水
平同期信号をインクリメント信号としてロウアドレスを
発生し、前記垂直同期信号をクリア信号としてロウアド
レスをクリアするものである構成とする。

【００２０】また、請求項９記載の発明では、前記請求
項８記載の動画記憶メモリのアドレス発生部が発生する
ロウアドレス及びコラムアドレスは、複数のサブメモリ
アレイで共通であって、各サブメモリアレイに記憶され
た画像データのラインアドレス、ドットアドレスとして
用いられる構成とする。

【００２１】更に、請求項１０記載の発明では、前記請
求項１記載の動画記憶メモリのデータ入出力手段と複数
のサブメモリアレイとの間に、直並列変換回路が備えら
れる構成とする。

【００２２】加えて、請求項１１記載の発明では、前記
請求項１記載の動画記憶メモリのデータ入出力手段と複
数のサブメモリアレイとの間に、並直列変換回路が備え
られる構成とする。

【００２３】また、請求項１２記載の発明では、前記請
求項１０又は請求項１１記載の動画記憶メモリの直並列
変換回路又は並直列変換回路は、複数のサブメモリアレ
イで共用される構成とする。

【００２４】更に、請求項１３記載の発明では、前記請
求項１記載の動画記憶メモリの複数のサブメモリアレイ
は、同一チップ内に物理的に１ケ所にまとめて配置され
る構成とする。

【００２５】加えて、請求項１４記載の発明では、前記
請求項１記載の動画記憶メモリのサブアレイ選択手段に
より選択されたサブメモリアレイ以外のサブメモリアレ
イは、前記選択されたサブメモリアレイがデータの入出
力を行なっている間、リフレッシュ動作を行なう構成と
する。

【００２６】また、請求項１５記載の発明では、前記請
求項１記載の動画記憶メモリのサブメモリアレイのデー
タ書込み部分とデータ入出力手段との間に直並列変換回
路が２段階に設けられ、第１段目の直並列変換回路は前
記データ入出力手段に隣接し、第２段目の直並列変換回
路が前記メモリセルアレイのデータ書込み部分に隣接し
て配置され、前記第１段目の直並列変換回路と前記第２
段目の直並列変換回路との間は、系内の最も長い配線で
ある構成とする。

【００２７】更に、請求項１６記載の発明では、前記請
求項１記載の動画記憶メモリのサブメモリアレイのデー
タ読出し部分とデータ入出力手段との間に並直列変換回
路が２段階に設けられ、第１段目の並直列変換回路が前
記データ入出力手段に隣接し、第２段目の並直列変換回
路が前記メモリセルアレイのデータ読出し部分に隣接し
て配置され、前記第１段目の並直列変換回路と前記第２
段目の並直列変換回路との間は、系内の最も長い配線で
ある構成とする。

【００２８】加えて、請求項１７記載の発明では、前記
請求項１５又は請求項１６記載の動画記憶メモリの第１
段目の直並列変換回路又は並直列変換回路と、第２段目
の直並列変換回路又は並直列変換回路との間の配線は、
電源電圧に対して十分に小さい振幅の信号が伝送される
構成とする。

【００２９】また、請求項１８記載の発明の動画記憶装
置は、チューナと、前記チューナの出力信号をアナログ
デジタル変換した信号を入力し記憶する請求項１記載の
動画記憶メモリとにより構成される。

【００３０】更に、請求項１９記載の発明では、前記請
求項１８記載の発明の動画記憶装置の動画記憶メモリ
は、時間経過に従って入力される新しい動画データを古
い動画データの上に書き替える構成とする。

【００３１】加えて、請求項２０記載の発明の動画表示
装置は、前記請求項１８又は請求項１９記載の動画記憶
装置と、動画を表示するモニターと、前記モニターの入
力をチューナの出力信号と動画記憶メモリの出力をデジ
タルアナログ変換した信号とに切り替える切り替え手段
とを備える構成である。

【００３２】また、請求項２１記載の発明では、前記請
求項２０記載の動画記憶装置において、切り替え手段が
モニターの入力を動画記憶メモリ側に切り替えた状態の
とき、動画記憶メモリによる新たな動画データの記憶を
禁止する禁止手段を備える構成としている。

【００３３】更に、請求項２２記載の発明では、前記請
求項２０記載の動画記憶装置において、切り替え手段が
モニターの入力を動画記憶メモリ側に切り替えた状態の
とき、前記動画記憶メモリの出力を異なるサブメモリア
レイの出力に切り替える他の切り替え手段を備える構成
とする。

【００３４】加えて、請求項２３記載の発明では、前記
請求項２０又は請求項２２記載の動画記憶装置におい
て、切り替え手段又は他の切り替え手段は、操作者によ
り手動操作される構成とする。

【００３５】また、請求項２４記載の発明の静止画記憶
メモリでは、メモリアレイを複数に分割して構成され、
各々、１画面を形成する複数の静止画像データを記憶す
る複数のサブメモリアレイと、前記各サブメモリアレイ
にデータを入出力するデータ入出力手段と、前記複数の
サブメモリアレイの何れか１個を選択するサブアレイ選
択手段とを備えたことを特徴とする。

【００３６】更に、請求項２５記載の発明の電子ノート
では、前記請求項２４記載の静止画記憶メモリと、入力
ペンによりデータが入力される表示画面とを備え、前記
表示画面に表示された１画面のデータが前記静止画記憶
メモリに記憶されることを特徴とする。

【００３７】加えて、請求項２６記載の発明では、前記
請求項２５記載の電子ノートにおいて、静止画記憶メモ
リは、表示画面に表示された１画面のデータが、圧縮さ
れず、そのまま記憶されることを特徴とする。

【００３８】更に加えて、請求項２７記載の発明では、
前記請求項２５記載の電子ノートにおいて、表示画面
は、Ｂ５サイズ以上の大きさを有することを特徴とす
る。

【００３９】また、請求項２８記載の発明では、前記請
求項２５記載の電子ノートにおいて、別途、外部インタ
ーフェイスと、コントローラとを有し、前記外部インタ
ーフェースを介して外部から入力されたデータが１画面
別に静止画記憶メモリの各サブメモリアレイに記憶さ
れ、前記コントローラは、前記静止画記憶メモリに記憶
された外部データを表示画面に表示するよう前記静止画
記憶メモリを制御するものであり、静止画記憶メモリ
は、表示画面に表示された画像に対して入力ペンにより
データが追加されたとき、この追加データを有する静止
画データが静止画記憶メモリのサブメモリアレイに記憶
されるものであることを特徴とする。

【００４０】

【作用】以上の構成により、請求項１ないし請求項１９
及び請求項２４ないし請求項２８記載の発明の動画記憶
メモリ、動画記憶装置、静止画記憶メモリ、及び電子ノ
ートでは、動画又は静止画がその１画面別に各サブメモ
リアレイに記憶されるので、動画又は静止画の各画面間
の区別を容易に行なうことができて、動画又は静止画を
蓄えるに最適な構成のＤＲＡＭが実現される。

【００４１】また、請求項２０ないし請求項２３記載の
発明の動画表示装置では、モニターとチューナとを接続
してモニター上に動画を表示している際に、その動画の
１画面又は複数画面を再度見たい場合には、切り替え手
段により動画記憶メモリをモニターに接続すれば、前記
動画記憶メモリに記憶された動画がモニターに表示され
る。

【００４２】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００４３】（第１の実施例）図１は本発明による半導
体記憶装置の第１の実施例の概略図である。

【００４４】図１において、１はデータ入出力部（デー
タ入出力手段）、２はデータ伝送バス、４はアドレス発
生部、５はフレーム選択信号発生部（サブアレイ選択手
段）、６はメモリセルアレイ、７はフレーム選択信号
線、８はアドレスバス、９〜１４は１フレームデータを
蓄えるサブメモリアレイ、１５はシステムクロック入力
端子、１６は書き込み制御信号入力端子、１７は水平同
期信号を入力する入力端子、１８は垂直同期信号を入力
する入力端子であり、前記垂直同期信号は、前記水平同
期信号が設定個数出力される毎に１個出力される。１９
〜２４はデータレジスタ、２５はコラムアドレスカウン
タ、２６はロウアドレスカウンタである。

【００４５】図１に示すように、メモリセルアレイ６
は、複数のサブメモリアレイ９〜１４に分割されてい
る。各サブメモリアレイ９〜１４は、メモリセルアレイ
６が小容量の場合には、インターレースされた１フィー
ルド分を単位として分割され、メモリセルアレイ６が大
容量の場合には、ノンインターレースの１フレーム分を
単位として分割される。各サブメモリアレイ９〜１４に
は、データ入出力時のシリアル／パラレル変換、パラレ
ル／シリアル変換に使用されるデータレジスタ（直並列
変換回路）１９〜２４が接続されていて、データの転送
レートを高くする構成としている。尚、転送レートの低
いものを扱う場合は、データレジスタは特に必要ではな
い。

【００４６】記憶する動画を各サブメモリアレイに対し
て順次１フレームづつ蓄えていくために、各サブメモリ
アレイ９〜１４は、フレーム選択信号発生部５の出力に
より順次選択される。前記フレーム選択信号発生部５
は、カウンタ回路を内蔵していて、垂直同期信号をカウ
ンタのインクリメント信号として制御される。

【００４７】前記アドレス発生部４は、コラムアドレス
カウンタ２５、及びロウアドレスカウンタ２６を有す
る。前記コラムアドレスカウンタ２５は、システムクロ
ック入力端子１５からの動画表示装置のシステムクロッ
クがカウンタのインクリメント信号として、水平同期信
号が各々入力されて制御される。一方、ロウアドレスカ
ウンタ２６は、水平同期信号入力端子１７からの水平同
期信号をインクリメント信号として、垂直同期信号入力
端子１８から垂直同期信号がリセット信号として各々入
力されて制御される。

【００４８】各サブメモリアレイ９〜１４内のメモリセ
ル（図示せず）の選択は、アドレス発生部４の出力をア
ドレスバス８を介して伝送することにより行われる。ア
ドレスバス８によって伝送されるアドレスは、ロウ及び
コラムの両アドレス共に全てのサブメモリアレイ９〜１
４で共通であり、選択されたサブメモリアレイにおいて
のみメモリセルが選択される。前記ロウアドレスは画像
のラインのアドレスであり、コラムアドレスはライン上
のドットアドレスに相当する。

【００４９】前記データ入出力部１は、書き込み制御信
号入力端子１６から入力される書き込み制御信号によっ
て、読み出し及び書き込みの各制御がされ、システムク
ロックの周波数に合せてデータの入出力が行なわれる。
ここで、現在、最もデータの転送レートが高いのはベー
スバンドのHDTVで約1.2Gbut/sec であるので、このデー
タ転送レートが実現できれば、現在の画像表示システム
に十分に対応できる。このデータ転送レートを実現する
には、データ入、出力端子（図示していない）が8 個の
場合には入出力の速度は150MHz、16個の場合には75MHz
程度以上のものが必要になる。この速度での入出力を無
理なく可能にするように、本チップでは、前記シリアル
／パラレル変換、パラレル／シリアル変換に使用される
データレジスタ１９〜２４が設けられていて、チップ内
部の速度をチップ外部の速度よりも遅くすることを行な
っている。

【００５０】尚、前記システムクロック、水平同期信
号、垂直同期信号は、本実施例の半導体記憶装置を用い
て動画の記憶を行なうシステムのものである。

【００５１】図２に第１の実施例における，制御クロッ
クと内部発生信号との関係を表すタイミングチャートを
示す。同図において、VDは垂直同期信号、HDは水平同期
信号、SCはシステムクロック、FNはフレーム選択信号、
LNはラインアドレス、DNはドットアドレスを表す。垂直
同期信号VDはフレーム選択信号FNのインクリメント信号
とラインアドレスLNのリセット信号として働き、水平同
期信号はラインアドレスLNのインクリメント信号とドッ
トアドレスDNのリセット信号として働き、シリアルクロ
ックSCはドットアドレスDNのインクリメント信号として
働いている。

【００５２】尚、前記複数個の物理的にも分割されたメ
モリセルアレイ９〜１４は、同時に動作するセルアレイ
であって、これ等のセルアレイが一箇所に集中して配置
される。この構成により、これ等を共通して制御する制
御回路及び制御信号線のみを動作させ、他の制御回路等
は停止状態として、低消費電力化が図られると共に、待
機状態にあるメモリセルアレイも同一箇所に集中配置で
きる。

【００５３】また、本動画記憶メモリでは、順番にデー
タを蓄え、データが順番に出力されるので、本動画記憶
メモリの記憶容量が大きくてその全データの出力時間が
メモリセルのデータ保持時間よりも長い場合には、選択
されたメモリセルアレイがデータの入出力を行なってい
る間に、前記同一箇所に集中する非撰択のメモリセルア
レイはリフレッシュされる。

【００５４】また、本実施例では、メモリセルアレイ６
を設けたチップ上にフレーム選択信号発生部５を設け
て、フレーム選択信号をチップ内部で発生させている
が、チップの面積、パッケージサイズ等に余裕があれ
ば、フレーム選択信号を外部から入力可能に構成すれ
ば、更にチップの使い勝ってが良くなり、システムの性
能が向上する。アドレスも同様に外部から入力すれば、
ランダムアクセスも可能になり、単なる動画蓄積のため
のメモリでなく、信号処理などの用途にも使用できるよ
うになる。

【００５５】（第２の実施例）図３は、本発明の第２の
実施例における動画記憶メモリの概略の要部構成図であ
り、特に、セルアレイの部分とデータレジスタの部分だ
け示している。

【００５６】前記図１の第１の実施例では、各サブメモ
リアレイ９〜１４毎にデータレジスタ１９〜２４を接続
したが、データレジスタ１９〜２４の中で実際に使われ
るのは、選択されたサブメモリアレイに接続されたもの
だけである点を考慮して、各サブメモリアレイ１９〜２
４でデータレジスタを共有して、チップ面積の縮小化を
図ったものである。

【００５７】図３において、３１はレジスタ、３２はセ
ンスアンプ、３３はデータ線対、３４はビット線対、９
´〜１２´は前記第１の実施例と同様の複数個のサブメ
モリアレイである。

【００５８】前記データレジスタ３１は、データ線対３
３を介して各サブメモリアレイ９´〜12´の各センスア
ンプ３２と接続されており、各サブメモリアレイ９´〜
１２´が共通にデータレジスタ３１を有している形に構
成される。

【００５９】本実施例では、データ線対３３とビット線
対３４とが並行に走っており、この構成により、データ
線対３３と各サブメモリアレイ９´〜１２´の各センス
アンプ３２との接続を可能にしている。

【００６０】図４に前記センスアンプ３２の回路構成図
を示す。同図において、４０はNMOSトランジスタ、４１
はPMOSトランジスタ、４２は転送ゲート制御信号、４３
はイコライズ信号、４４はプリチャージ電源線、４５は
第１のセンスアンプ電源線、４６は第２のセンスアンプ
電源線である。この構成により、データ線対３３とビッ
ト線対３４とを並行に走らせることが可能である。

【００６１】（第３の実施例）図５は、本発明の第３の
実施例における動画記憶メモリの概略図を示す。

【００６２】同図において、９´，１０´，１１´及び
１２´は、前記第２の実施例と同様の複数個のメモリセ
ルアレイであって、各メモリセルアレイ９´〜１２´の
内部には、メモリセルアレイ部８０とデータバス８１を
介して接続されるデータ書き込み／読み出し回路８２が
備えられる。

【００６３】また、１´は、前記図１に示すデータ入出
力部であって、その内部には、入出力回路８８と、入出
力端子８９とが備えられる。

【００６４】更に、８４は、前記各メモリセルアレイ９
´〜１２´のデータ書き込み／読み出し回路８２とデー
タバス８３を介して接続された第１段目の直並列／並直
列変換回路、８６は、前記データ入出力部１´の入出力
回路８８とデータバス８７を介して接続された第２段目
の直並列／並直列変換回路である。

【００６５】前記第１段目の直並列／並直列変換回路８
４と、前記第２段目の直並列／並直列変換回路８６と
は、データバス８５を介して接続される。

【００６６】前記第１段目の直並列／並直列変換回路８
４は、対応するメモリセルアレイ９´〜１２´からデー
タバス８３を経て転送されたデータを１６bit 並列から
２bit 並列に変換し、データ入出力部１´からデータバ
ス８５を経て転送されたデータを２bit 並列から１６bi
t 並列に変換する。

【００６７】一方、前記第２段目の直並列／並直列変換
回路８６は、データ入出力部１´からデータバス８５を
経て転送されたデータを１６bit 並列から２bit 並列に
変換し、各メモリセルアレイ９´〜１２´からデータバ
ス８５を経て転送されたデータを２bit 並列から１６bi
t 並列に変換する。

【００６８】前記第１段目と第２段目の直並列／並直列
変換回路８４，８６の間のデータバス８５は、この系で
一番長いバス長を有する。

【００６９】本実施例の動作をデータの読み出しについ
て説明する。

【００７０】各メモリセルアレイ９´…から読み出され
た１６bit 並列のデータは、内部のデータ書き込み／読
み出し回路８２によって増幅されて、データバス８３に
転送される。第１段目の直並列／並直列変換回路８４
は、転送されてきたデータを１６bit 並列から２bit 並
列に変換し、データバス８５を介して第２段目の直並列
／並直列変換回路８６に転送する。前記第２段目の直並
列／並直列変換回路８６は２bit 並列のデータを１bit
に変換して入出力回路８８に転送し、高速でデータを出
力する。

【００７１】本実施例では、前記のようにメモリセルア
レイ９´〜１２´とデータ入出力部１´との間に直並列
／並直列変換回路８４，８６を２段に設けた構成であっ
て、１６bit 並列のデータバス８３から１bit の高速の
データバス８７への変換を行なう場合に、中間に１６bi
t 並列から２bit 並列のデータに変換して、２bit 並列
のデータバス８５を長く配線するので、少面積で且つデ
ータを高速度で伝送できる。即ち、仮に、１６bit 並列
データから１bit データへの変換を１度に行なう構成と
すると、１６bit 並列のデータバス８３を長く配線し、
又は高速のデータバス８７を長く配線する構成となる
が、１６bit 並列のデータバス８３を長く配線する場合
には面積の増大が、高速のデータバス８７を長く配線す
る場合には速度のマージンの低下が問題になるのに対
し、本実施例ではその両欠点を解消できる。

【００７２】また、本実施例で一番バス長の長いデータ
バス８５は、一般的に容量が大きく、特に入出力が多bi
t 構成になっているチップ等はこの部分の充放電電流が
非常に大きくて、低消費電力化の妨げになるが、データ
バス８５は速度的なマージンが比較的大きくて、このデ
ータバス８５の振幅を電源電圧に対して十分に小さいレ
ベルで行なうことが可能であるので、これにより充放電
電流が小さくでき、低消費電力化が可能になる。

【００７３】尚、書き込み動作については、基本的に前
記読み出し動作と逆の経路を辿るだけで同様な変換を行
なうので、その説明は省略する。

【００７４】（第４の実施例）図６は本発明の第４の実
施例を示す動画表示装置の概略図を示す。

【００７５】同図において、５１はモニター、５２は切
り替え信号線、５３は制御信号発生回路、５４はフレー
ム送り信号線、５５はチューナ、５６はシステムクロッ
ク線、５７は水平同期信号線、５８は垂直同期信号線、
５９はアナログデジタル変換回路、６０は各々が１フレ
ーム（１画面）分のデータを記憶する複数のサブメモリ
アレイＡ１，Ａ２，Ａ３…を有する動画記憶メモリ、６
２はデジタルアナログ変換回路、６３は操作者により手
動操作される信号切り替えスイッチ（切り替え手段）、
６４は操作者により手動操作される他の信号切り替えス
イッチ（他の切り替え手段）、６５は操作者により手動
操作される前画面再生スイッチ、６６は操作者により手
動操作されるフレーム送りスイッチである。

【００７６】前記チューナ５５には、システムロック線
５６、水平同期信号線５７及び垂直同期信号線５８の３
本の信号線が接続され、各信号線を介して入力される信
号によって画像情報を出力させる。

【００７７】前記チューナ５５の出力は２つに分れ、一
方は信号切り替えスイッチ６３を介してモニターに入力
されて、モニター上に動画が表示される。他方は、アナ
ログデジタル変換回路５９を通ってアナログ信号がデジ
タル信号に変換された後、動画記憶メモリ６０にデータ
が蓄積される。前記動画記憶メモリ６０は、前記第１及
び第２の実施例に示したものである。

【００７８】動画記憶メモリ６０には、チューナ５５と
同様にシステムロック線５６、水平同期信号線５７、垂
直同期信号線５８の３本の信号線が接続され、各信号線
を介して入力される信号によって画像情報を入出力させ
る。前記動画記憶メモリ６０は、動画の情報を所定時間
分蓄えることを目的とするが、蓄えている情報は時間経
過と共に次々新しい画面情報に書き換える。即ち、記憶
している一番古いフレームを消去して、その部分に新し
いフレーム情報が書き込まれ、現在より所定時間前まで
の画面情報のみを記憶する。

【００７９】前記動画記憶メモリ６０の出力は、デジタ
ルアナログ変換回路６２及び信号切り替えスイッチ６３
を介してモニター５１に入力される。

【００８０】更に、動画記憶メモリ６０には、切り替え
信号線５２が接続される。この切り替え信号線５２は、
前記前画面再生スイッチ６５の操作により切り替えら
れ、前記図１に示した書き込み制御信号入力端子１６に
入力される信号であって、この切り替え信号線５２によ
り、モニター５１の画面上にチューナ５５の出力がその
まま表示される場合は、動画記憶メモリ６０にもデータ
を書き込み、モニター５１の画面上に動画記憶メモリ６
０のデータが表示される場合には動画記憶メモリ６０に
データを書き込まないように動画記憶メモリ６０が内部
制御する。

【００８１】また、切り替えスイッチ６４にも、前記切
り替え信号線５２が接続されている。この切り替えスイ
ッチ６４は、前記信号切り替えスイッチ６３がチューナ
５５側に切り替っているとき、垂直同期信号線５８側に
切り替り、信号切り替えスイッチ６３がデジタルアナロ
グ変換回路６２側に切り替っているとき、制御信号発生
回路５３側に切り替ってフレーム送り信号線５４の信号
を動画記憶メモリ６０に入力する。即ち、モニター５１
の画面上にチューナ５５の出力がそのまま表示されると
きは、動画記憶メモリ６０にシステムの垂直同期信号が
送られ、モニター５１の画面上に動画記憶メモリ６０の
データが表示される場合には動画記憶メモリ６０にフレ
ーム送り信号が送られる。

【００８２】前記制御信号発生回路５３のフレーム送り
信号線５４は、動画記憶メモリ６０内で必要なフレーム
を検索する場合に、システムの垂直同期信号とは非同期
でフレーム送りを行なうためのものであって、前記フレ
ーム送りスイッチ６６の操作により発生する。即ち、動
画記憶メモリ６０に記憶されている所望のフレームを探
した後、そのフレームを長時間表示したい場合は、フレ
ーム送りスイッチ６６を操作せず、切り替えスイッチ６
４によって動画記憶メモリ６０がシステムの垂直同期信
号５８と切り離されていれば可能である。

【００８３】以上のような動画表示装置を用いると、モ
ニター（テレビの画面）５１に短時間のあいだだけ表示
される情報、例えばはがきの宛先や料理番組のレシピ等
を長時間に渡って表示できる。すなわち、この動画表示
装置の利用者は、モニター５１に表示される情報が短時
間で終了してしまった場合に、直ちに、動画記憶メモリ
６０に記憶している動画を読み出すように、信号切り替
えスイッチ６３及び６４を切り替えて、制御信号発生回
路５３からフレーム送り信号５４を出力させるよう制御
すれば、動画記憶メモリ６０に蓄えられた必要な情報を
モニター５１に表示することができる。このシステムを
実現させるに必要な動画記憶メモリ６０の動画記憶容量
は５〜１０秒分で十分である。

【００８４】次に、図７に本画像表示装置を使用する場
合のフローチャートを示す。

【００８５】図７中の点線で囲んだ部分が本装置の動作
を表し、それ以外は本装置を使用する人の動作を表して
いる。

【００８６】同図のフローチャートにおいて、モニター
５１を見ている状態でスタートし、モニター５１に表示
されていたテロップが消えた場合に、そのテロップを再
度見たい場合には、操作者が前画面再生スイッチ６５を
入れる。これにより、制御信号発生回路５３から切り替
え信号線５２に切り替え信号が出力されて、チューナ５
５からモニター５１及び動画記憶メモリ６０に対するデ
ータの転送が停止すると共に、動画記憶メモリ６０がモ
ニター５１に接続されて、動画記憶メモリ６０に蓄えら
れていた１フレーム（１画面），例えばサブメモリアレ
イＡ1 のデータがモニター５１に転送されて表示され
る。

【００８７】そして、見たいテロップが表示されていな
い場合には、フレーム送りスイッチ６６を繰返し押すこ
とにより、制御信号発生回路５３からフレーム送り信号
がフレーム送り信号線５４に出力されて、動画記憶メモ
リ６０に蓄えられていた次の１フレーム（１画面）の例
えばサブメモリアレイＡ2 のデータがモニター５１に転
送されて表示されることが繰返される。

【００８８】尚、本装置では、フレーム送り信号のみ示
しているが、動画記憶メモリ６０に機能を追加してフレ
ームの戻し信号をも使用しても良い。本装置の場合に
は、フレーム送りにより動画記憶メモリ６０内の先頭フ
レームに戻るよう構成すれば、特に戻し信号を使用する
必要はない。

【００８９】以上、本装置を使用すれば、モニター５１
から消えた動画を再度見たい場合には、動画記憶メモリ
６０に記憶された動画の再生により、その動画を必要に
応じて見ることが可能である。この場合、従来の磁気テ
ープ等を用いた動画の記憶装置では、本装置のように常
に動画を記憶し続ける用途には信頼性等の面で好ましく
なく、本動画表示装置を用いて初めて動画の常時記憶が
可能となる。

【００９０】（第５の実施例）図８は本発明の第５の実
施例を示す携帯型電子ノートの概略構成図である。

【００９１】同図の電子ノートにおいて、７０は液晶画
面（表示画面）であって、入力ペン７７を用いて液晶画
面７０にデータが書かれる。７１は前記液晶画面７０に
書かれたデータを認識する圧電センサ等で構成された入
力認識部、７２は前記液晶画面７１を駆動してデータ液
晶画面７１に表示させる液晶駆動部、７３は前記液晶画
面７０に掛かれたデータ等を記憶するＲＡＭ、７４は外
部インターフェイスであって、ケーブル７６等を介して
接続されたパーソナルコンピュータ７７との間でデータ
を授受を行う。７５は内部にＲＯＭを備えたコントロー
ラ（ＣＰＵ）である。

【００９２】前記液晶画面７０は、Ｂ５サイズ以上の大
きさの表示画面を有し、その縦及び横の画素数は、図９
に示すように、例えば１０２４×１０２４画素である。

【００９３】前記ＲＡＭ７３は、書き込み速度の速いＤ
ＲＡＭ（ダイナミック・ＲＡＭ）より成り、その内部
は、図１０に示すように、メモリセルアレイが複数に区
画されて、前記液晶画面７０の１ページ分（１画面分）
に相当する１Ｍｂの容量より成る多数のセルアレイ領域
（サブメモリアレイ）７３ａ…が備えられる。これ等の
セルアレイ領域７３ａ…は、２５６ＭｂＤＲＡＭの場
合、２５６ページ分のデータを１ページ単位で記憶す
る。各セルアレイ領域７３ａ…には、これ等に対応して
ページ選択用の双方向のシフトレジスタ７３ｂ…を有す
る。

【００９４】更に、前記ＲＡＭ７３は、外部からシステ
ムクロック及びページ切換信号のみを入力し、コラムア
ドレス及びロウアドレスは内部で自動発生する。前記ペ
ージ切換信号は、図１０に示すように、前記各シフトレ
ジスタ７３ｂ…に入力され、何れかのシフトレジスタ７
３ａからページ選択信号が対応するセルアレイ領域７３
ａに出力される。

【００９５】ＲＡＭ７３は、液晶画面７０に書かれた１
ページ（１画面）毎のデータ、又は外部インターフェイ
ス７４から取り込まれた画像データを、データ圧縮せず
に、対応するセルアレイ領域７３ａ…に記憶する。外部
インターフェイス７４から取り込んだ画像データを一端
ＲＡＭ７３に記憶した後、同データをＲＡＭ７３から液
晶画面７０に表示した場合、この液晶画面７０上で操作
者が入力ペン７７を用いてデータを追加して書き込んだ
ときには、この追加データを含む画像データを各セルア
レイ領域７３ａ…に記憶できる。この記憶は、データ圧
縮せずに記憶する構成上、データ量の増大はない。

【００９６】前記ＲＡＭ７３の各セルアレイ領域７３ａ
に記憶されたデータは、同時に（全ページ一括で）リフ
レッシュされる。従って、リフレッシュ動作を行う周辺
回路の動作回数が減少して、低消費電力となる。ＲＡＭ
７３は低電圧の電池で駆動され、低速シリアル動作を行
うが、パーソナルコンピュータ７７へのデータ転送時に
は、外部電源により高電圧で駆動されて、データの高速
伝送が行われる。

【００９７】尚、前記入力ペン７７は、液晶画面７０を
通じた図面入力等を素早く行うためのものである。ま
た、液晶画面７０は、入力ペン７７のペン先が滑らない
ようザラついていると共に、データ書き込み用の罫線と
して例えば５ｍｍ程度の方眼が常時表示される。

【００９８】また、コントローラ７５は、ページ送り機
能、線の太さの変更機能、及びデータを消す消しゴム機
能等の主要な機能のみを備え、付加機能は備えない。

【００９９】本実施例のペン入力される電子ノートのＲ
ＡＭ７３が、液晶画面７０の１画面別に静止画データを
記憶するセルアレイ領域７３ａ…に区画されているの
で、液晶画面７０の各画面（各ページ）相互間の区別を
容易に行なうことができると共に、データ記憶要素とし
てＲＡＭ７３を用いるので、ハードディスク又はフロッ
ピーと比べ、軽量である。

【０１００】

【発明の効果】以上説明したように、請求項１ないし請
求項１９及び請求項２４ないし請求項２８記載の発明の
動画記憶メモリ、動画記憶装置、静止画記憶メモリ及び
電子ノートでは、動画又は静止画をその１画面毎に各サ
ブメモリアレイに記憶したので、動画及び静止画を蓄え
るに最適な構成のＤＲＡＭを実現できる。

【０１０１】また、請求項２０ないし請求項２３記載の
発明の動画表示装置では、モニター上から消えた動画の
１画面又は複数画面を再度見たい場合には、動画記憶メ
モリをモニターに接続すれば、その再度見たい動画をモ
ニターに表示できるので、従来の時期テープを用いて動
画を記憶する場合に比し、装置の部品点数を削減でき、
コストの低減及び低消費電力化が可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例における動画記憶メモリ
の概略構成図である。

【図２】本発明の第１の実施例における回路動作のタイ
ミング図である。

【図３】本発明の第２の実施例における動画記憶メモリ
の要部の概略構成図である。

【図４】本発明の第２の実施例におけるセンスアンプの
回路図である。

【図５】本発明の第３の実施例における動画記憶メモリ
の概略概略図である。

【図６】本発明の第４の実施例における動画表示装置の
概略構成図である。

【図７】本発明の第４の実施例の作動を説明するフロー
チャート図である。

【図８】本発明の第５の実施例における電子ノートの概
略概略図である。

【図９】本発明の第５の実施例の電子ノートの液晶画面
の詳細を示す構成図である。

【図１０】本発明の第５の実施例の電子ノートに備える
ＲＡＭの内部要部構造を示す図である。

【図１１】従来例を示す動画記憶メモリの概略構成図で
ある。

【符号の説明】

１ データ入出力部 ２ データ伝送バス ４ アドレス発生部 ５ フレーム選択信号発生部 ６ メモリセルアレイ ７ フレーム選択信号線 ８ アドレスバス ９〜１４ サブメモリアレイ １５ システムクロック入力端子 １６ 読み出し制御信号入力端子 １７ 水平同期信号入力端子 １８ 垂直同期信号入力端子 １９〜２４ データレジスタ ２５ コラムアドレスカウンタ ２６ ロウアドレスカウンタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 ５１０ Ｖ 9471−5Ｇ Ｍ 9471−5Ｇ

Claims (28)

【特許請求の範囲】
1. 【請求項１】 メモリアレイを複数に分割して構成さ
   れ、各々、連続する画像データのうち１画面分の画像デ
   ータを記憶する複数のサブメモリアレイと、前記各サブ
   メモリアレイにデータを入出力するデータ入出力手段
   と、前記複数のサブメモリアレイの何れか１個を選択す
   るサブアレイ選択手段とを備えたことを特徴とする動画
   記憶メモリ。
2. 【請求項２】 各サブメモリアレイは、連続する画像デ
   ータの１フィールド分のデータを記憶するものであるこ
   とを特徴とする請求項１記載の動画記憶メモリ。
3. 【請求項３】 各サブメモリアレイは、連続する画像デ
   ータの１フレーム分のデータを記憶するものであること
   を特徴とする請求項１記載の動画記憶メモリ。
4. 【請求項４】 複数のサブメモリアレイは、全体とし
   て、連続する画像データの少なくとも５秒以上の長さの
   動画を記憶するに相当するフィールド数を有することを
   特徴とする請求項１記載の動画記憶メモリ。
5. 【請求項５】 サブアレイ選択手段は、画像表示装置の
   垂直同期信号をインクリメント信号としてサブメモリア
   レイを選択するものであることを特徴とする請求項１記
   載の動画記憶メモリ。
6. 【請求項６】 データ入出力手段には、動画表示装置の
   システムクロックが入力されて、前記システムクロック
   により、データの入出力の周波数が決定されることを特
   徴とする請求項１記載の動画記憶メモリ。
7. 【請求項７】 データ入出力手段は、データの入出力を
   1.2Gbit/sec 以上の転送レートで行うことを特徴とする
   請求項１記載の動画記憶メモリ。
8. 【請求項８】 各サブアメモリアレイのアドレスを発生
   するアドレス発生部を有し、前記アドレス発生部は、動
   画表示装置のシステムクロック、水平同期信号及び垂直
   同期信号の３つのクロックを入力とし、前記システムク
   ロックをインクリメント信号としてコラムアドレスを発
   生し、前記水平同期信号をクリア信号としてコラムアド
   レスをクリアし、前記水平同期信号をインクリメント信
   号としてロウアドレスを発生し、前記垂直同期信号をク
   リア信号としてロウアドレスをクリアするものであるこ
   とを特徴とする請求項１記載の動画記憶メモリ。
9. 【請求項９】 アドレス発生部が発生するロウアドレス
   及びコラムアドレスは、複数のサブメモリアレイで共通
   であって、各サブメモリアレイに記憶された画像データ
   のラインアドレス、ドットアドレスとして用いられるこ
   とを特徴とする請求項８記載の動画記憶メモリ。
10. 【請求項１０】 データ入出力手段と複数のサブメモリ
    アレイとの間には、直並列変換回路が備えられることを
    特徴とする請求項１記載の動画記憶メモリ。
11. 【請求項１１】 データ入出力手段と複数のサブメモリ
    アレイとの間には、並直列変換回路が備えられることを
    特徴とする請求項１記載の動画記憶メモリ。
12. 【請求項１２】 直並列変換回路又は並直列変換回路
    は、複数のサブメモリアレイで共用されることを特徴と
    する請求項１０又は請求項１１記載の動画記憶メモリ。
13. 【請求項１３】 複数のサブメモリアレイは、同一チッ
    プ内に物理的に１ケ所にまとめて配置されることを特徴
    とする請求項１記載の動画記憶メモリ。
14. 【請求項１４】 サブアレイ選択手段により選択された
    サブメモリアレイ以外のサブメモリアレイは、前記選択
    されたサブメモリアレイがデータの入出力を行なってい
    る間、リフレッシュ動作を行なうことを特徴とする請求
    項１記載の動画記憶メモリ。
15. 【請求項１５】 サブメモリアレイのデータ書込み部分
    とデータ入出力手段との間に直並列変換回路が２段階に
    設けられ、第１段目の直並列変換回路は前記データ入出
    力手段に隣接し、第２段目の直並列変換回路が前記メモ
    リセルアレイのデータ書込み部分に隣接して配置され、
    前記第１段目の直並列変換回路と前記第２段目の直並列
    変換回路との間は、系内の最も長い配線であることを特
    徴とする請求項１記載の動画記憶メモリ。
16. 【請求項１６】 サブメモリアレイのデータ読出し部分
    とデータ入出力手段との間に並直列変換回路が２段階に
    設けられ、第１段目の並直列変換回路が前記データ入出
    力手段に隣接し、第２段目の並直列変換回路が前記メモ
    リセルアレイのデータ読出し部分に隣接して配置され、
    前記第１段目の並直列変換回路と前記第２段目の並直列
    変換回路との間は、系内の最も長い配線であることを特
    徴とする請求項１記載の動画記憶メモリ。
17. 【請求項１７】 第１段目の直並列変換回路又は並直列
    変換回路と、第２段目の直並列変換回路又は並直列変換
    回路との間の配線は、電源電圧に対して十分に小さい振
    幅の信号が伝送されることを特徴とする請求項１５又は
    請求項１６記載の動画記憶メモリ。
18. 【請求項１８】 チューナと、前記チューナの出力信号
    をアナログデジタル変換した信号を入力し記憶する請求
    項１記載の動画記憶メモリとを備えたことを特徴とする
    動画記憶装置。
19. 【請求項１９】 動画記憶メモリは、時間経過に従って
    入力される新しい動画データを古い動画データの上に書
    き替えることを特徴とする請求項１８記載の動画記憶装
    置。
20. 【請求項２０】 請求項１８又は請求項１９記載の動画
    記憶装置と、動画を表示するモニターと、前記モニター
    の入力をチューナの出力信号と動画記憶メモリの出力を
    デジタルアナログ変換した信号とに切り替える切り替え
    手段とを備えたことを特徴とする動画表示装置。
21. 【請求項２１】 切り替え手段がモニターの入力を動画
    記憶メモリ側に切り替えた状態のとき、動画記憶メモリ
    による新たな動画データの記憶を禁止する禁止手段を備
    えたことを特徴とする請求項２０記載の動画表示装置。
22. 【請求項２２】 切り替え手段がモニターの入力を動画
    記憶メモリ側に切り替えた状態のとき、前記動画記憶メ
    モリの出力を異なるサブメモリアレイの出力に切り替え
    る他の切り替え手段を備えたことを特徴とする請求項２
    ０記載の動画表示装置。
23. 【請求項２３】 切り替え手段又は他の切り替え手段
    は、操作者により手動操作されることを特徴とする請求
    項２０又は請求項２２記載の動画表示装置。
24. 【請求項２４】 メモリアレイを複数に分割して構成さ
    れ、各々、１画面を形成する複数の静止画像データを記
    憶する複数のサブメモリアレイと、前記各サブメモリア
    レイにデータを入出力するデータ入出力手段と、前記複
    数のサブメモリアレイの何れか１個を選択するサブアレ
    イ選択手段とを備えたことを特徴とする静止画記憶メモ
    リ。
25. 【請求項２５】 請求項２４記載の静止画記憶メモリ
    と、入力ペンによりデータが入力される表示画面とを備
    え、前記表示画面に表示された１画面のデータが前記静
    止画記憶メモリに記憶されることを特徴とする電子ノー
    ト。
26. 【請求項２６】 静止画記憶メモリは、表示画面に表示
    された１画面のデータが、圧縮されず、そのまま記憶さ
    れることを特徴とする請求項２５記載の電子ノート。
27. 【請求項２７】 表示画面は、Ｂ５サイズ以上の大きさ
    を有することを特徴とする請求項２５記載の電子ノー
    ト。
28. 【請求項２８】 別途、外部インターフェイスと、コン
    トローラとを有し、前記外部インターフェースを介して
    外部から入力されたデータが１画面別に静止画記憶メモ
    リの各サブメモリアレイに記憶され、前記コントローラ
    は、前記静止画記憶メモリに記憶された外部データを表
    示画面に表示するよう前記静止画記憶メモリを制御する
    ものであり、静止画記憶メモリは、表示画面に表示され
    た画像に対して入力ペンによりデータが追加されたと
    き、この追加データを有する静止画データが静止画記憶
    メモリのサブメモリアレイに記憶されるものであること
    を特徴とする請求項２５記載の電子ノート。