JPH07243875A - Apparatus and method for measuring device - Google Patents

Apparatus and method for measuring device

Info

Publication number
JPH07243875A
JPH07243875A JP6032281A JP3228194A JPH07243875A JP H07243875 A JPH07243875 A JP H07243875A JP 6032281 A JP6032281 A JP 6032281A JP 3228194 A JP3228194 A JP 3228194A JP H07243875 A JPH07243875 A JP H07243875A
Authority
JP
Japan
Prior art keywords
measurement
signal
period
measuring
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6032281A
Other languages
Japanese (ja)
Inventor
Kazuhiro Nishimura
和博 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6032281A priority Critical patent/JPH07243875A/en
Publication of JPH07243875A publication Critical patent/JPH07243875A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To enable the building of a measuring system which allows coping with complication of measurement in a device without increasing a function which a tester should have. CONSTITUTION:A performance board 2 has an arithmetic device 13, a memory 14, first and second signal converters 11 and 12 and switches 5 and 6. Common terminals of the switches 5 and 6 are connected to an output end and an input end of a device 1 separately with signal transmission lines 4 and 3. First terminals of the switches 5 and 6 are connected to a measuring unit block 20 of a tester 17 separately with signal transmission lines 7 and 8. Moreover, the second terminals of the switches 5 and 6 are connected to an input end of a first signal converter and an output end of a second signal converter with signal transmission lines 9 and 10. Therefore, a measurement with the tester 17 and a measurement with the arithmetic device 13 are accomplished separately by turning the switches 5 and 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置などのデ
バイスの測定を行う技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for measuring a device such as a semiconductor device.

【0002】[0002]

【従来の技術】図12は従来のデバイスの測定技術を示
すブロック図である。半導体装置などの測定対象である
デバイス801a,801bは、それぞれパフォーマン
スボード802a,bに搭載される。パフォーマンスボ
ード802a,802bはいずれもテスタ817に接続
される。一般にパフォーマンスボードはテストヘッドと
呼ばれるバッファ機能を有する手段を介してテスタに接
続されるが、図12においては省略している。
2. Description of the Related Art FIG. 12 is a block diagram showing a conventional technique for measuring a device. Devices 801a and 801b to be measured such as semiconductor devices are mounted on performance boards 802a and 802, respectively. Both the performance boards 802a and 802b are connected to the tester 817. In general, the performance board is connected to the tester via a means having a buffer function called a test head, but it is omitted in FIG.

【0003】テスタ817は測定ユニット群820及び
マルチプレクサ819a,819bを備えており、これ
らは互いに信号伝送線路821によって接続されてい
る。またマルチプレクサ819aとパフォーマンスボー
ド802aとは信号伝送線路818aによって、マルチ
プレクサ819bとパフォーマンスボード802bとは
信号伝送線路818bによって、それぞれ接続されてい
る。
The tester 817 includes a measurement unit group 820 and multiplexers 819a and 819b, which are connected to each other by a signal transmission line 821. The multiplexer 819a and the performance board 802a are connected by a signal transmission line 818a, and the multiplexer 819b and the performance board 802b are connected by a signal transmission line 818b.

【0004】デバイス801a,801bを測定するの
に必要な信号の発生およびデバイス801a,bからの
信号の測定はこれらの信号伝送線路818a,818
b,821を介して全て測定ユニット群820によって
行なわれる。パフォーマンスボード802a,802b
はデバイス801a,bの測定に必要な周辺回路、例え
ばプルアップ抵抗などを備えている。
Generation of signals necessary for measuring the devices 801a and 801b and measurement of signals from the devices 801a and 801b are performed by these signal transmission lines 818a and 818.
b, 821 and the measurement unit group 820. Performance boards 802a, 802b
Includes peripheral circuits necessary for measuring the devices 801a and 801b, such as pull-up resistors.

【0005】マルチプレクサ819a,819bが測定
ユニット群820とデバイス801a,801bとの接
続を適宜切り替えることにより、デバイス801a,8
01bの測定が測定ユニット群820を用いて行われ
る。
The multiplexers 819a and 819b appropriately switch the connection between the measurement unit group 820 and the devices 801a and 801b, so that the devices 801a and 801b are connected.
The measurement of 01b is performed using the measurement unit group 820.

【0006】[0006]

【発明が解決しようとする課題】デバイスの測定は、従
来は上記のような構成においてなされていたので、デバ
イス801a,bの有する機能・精度が高まり、複雑化
した場合には、これに対応して測定が行われるように測
定ユニット群820の備えるべき機能が増大して行くと
いう問題点があった。
Since the device measurement has been conventionally performed in the above-described configuration, the functions and precisions of the devices 801a and 801b are increased, and the device 801a and 801b can cope with the increase in complexity. However, there is a problem that the functions that the measurement unit group 820 should have are increased so that the measurement can be performed by the measurement.

【0007】例えば、一般にデバイスの測定はDC信号
の評価が行われるが、アナログ/ディジタル(以下「A
/D」と表記する。同様にして「ディジタル/アナロ
グ」は「D/A」と表記する。)変換機能の測定には、
その変換精度を測定するために更にFFT(高速フーリ
エ変換)を用いて測定を行わなければならない。測定ユ
ニット群820においてこれを用いた測定をも可能にす
るためには、テスタ817の有するべき機能は膨大とな
り、これらの機能をマイコンレベルで構成することは困
難となる。
[0007] For example, generally, in device measurement, DC signals are evaluated, but analog / digital (hereinafter referred to as "A
/ D ". Similarly, "digital / analog" is referred to as "D / A". ) To measure the conversion function,
In order to measure the conversion accuracy, FFT (Fast Fourier Transform) must be used for the measurement. In order to enable measurement using the measurement unit group 820, the functions that the tester 817 should have become enormous, and it becomes difficult to configure these functions at the microcomputer level.

【0008】この発明は上記の問題点を解決するために
なされたもので、テスタの有するべき機能を増大させる
ことなく、デバイスの測定が複雑化しても対応できる技
術を提供することを目的としている。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a technique capable of coping with complicated device measurement without increasing the functions that the tester should have. .

【0009】[0009]

【課題を解決するための手段】この発明のうち請求項1
にかかるものは、(a)測定されるべきデバイスに対し
て第1の測定を行う第1の測定部と、(b)前記第1の
測定部と前記デバイスとの間に介在し、(b−1)第1
の期間において前記第1の測定部と前記デバイスとを接
続して前記第1の測定を許し、(b−2)前記第1の期
間とは異なる第2の期間において前記第1の測定とは異
なる第2の測定を前記デバイスに対して行う第2の測定
部とを備えるデバイスの測定装置である。
[Means for Solving the Problems] Claim 1 of the present invention
(A) a first measuring unit for performing a first measurement on a device to be measured; (b) an intervening device between the first measuring unit and the device; -1) 1st
The first measurement is allowed by connecting the first measurement unit and the device during the period of (b-2) and the first measurement during the second period different from the first period. And a second measurement unit that performs different second measurements on the device.

【0010】この発明のうち請求項2にかかるものは、
請求項1記載のデバイスの測定装置であって、前記第2
の測定部が(b−3)前記第2の測定を行う際に前記デ
バイスに与えるべきテストデータを出力し、前記テスト
データを与えて前記デバイスから得られる前記第2の測
定の測定結果を入力し、前記測定結果を評価する信号処
理部を有する。
According to claim 2 of the present invention,
The device for measuring a device according to claim 1, wherein the second
(B-3) outputting test data to be given to the device when performing the second measurement, giving the test data, and inputting the measurement result of the second measurement obtained from the device. In addition, a signal processing unit that evaluates the measurement result is included.

【0011】この発明のうち請求項3にかかるものは、
請求項2記載のデバイスの測定装置であって、前記第2
の測定部が(b−4)(b−4−1)前記デバイスに接
続された共通端子と、(b−4−2)前記第1の測定部
に接続された第1の端子と、(b−4−3)前記信号処
理部に接続された第2の端子と、を含み、(b−4−
4)前記第1の期間においては前記共通端子は前記第1
の端子に接続され、(b−4−5)前記第2の期間にお
いては前記共通端子は前記第2の端子に接続されるスイ
ッチを更に有する。
According to claim 3 of the present invention,
The measuring device for a device according to claim 2, wherein the second
(B-4) (b-4-1) a common terminal connected to the device, and (b-4-2) a first terminal connected to the first measurement unit, b-4-3) a second terminal connected to the signal processing unit, and (b-4-3)
4) In the first period, the common terminal is the first
And (b-4-5) the common terminal further includes a switch connected to the second terminal in the second period (b-4-5).

【0012】この発明のうち請求項4にかかるものは、
請求項3記載のデバイスの測定装置であって、前記評価
は所定の期待値と前記測定結果との比較によって行われ
る。そして前記第2の測定部は、(b−5)前記期待値
を格納する記憶手段を更に有する。
According to claim 4 of the present invention,
The device measuring apparatus according to claim 3, wherein the evaluation is performed by comparing a predetermined expected value with the measurement result. The second measuring unit further includes (b-5) storage means for storing the expected value.

【0013】この発明のうち請求項5にかかるものは、
請求項4記載のデバイスの測定装置であって、前記信号
処理部が(b−4−1)前記測定結果の信号の態様を変
換して第1の信号を得る第1の信号変換器と、(b−4
−2)前記第1の信号を入力して前記評価を行い、また
第2の信号を出力する演算部と、(b−4−3)前記第
2の信号の態様を変換して前記テストデータを得る第2
の信号変換器とを更に有する。
According to claim 5 of the present invention,
The device for measuring a device according to claim 4, wherein the signal processing unit (b-4-1) converts a mode of a signal of the measurement result to obtain a first signal, (B-4
-2) An operation unit that inputs the first signal to perform the evaluation and outputs a second signal; and (b-4-3) converts the aspect of the second signal into the test data. Second to get
And a signal converter of.

【0014】この発明のうち請求項6にかかるものは、
請求項5記載のデバイスの測定装置であって、前記テス
トデータの信号の態様はシリアル信号であり、前記第2
の信号変換器はパラレル/シリアル変換を行う。
According to claim 6 of the present invention,
The device for measuring a device according to claim 5, wherein the mode of the signal of the test data is a serial signal,
Signal converter performs parallel / serial conversion.

【0015】この発明のうち請求項7にかかるものは、
請求項6記載のデバイスの測定装置であって、前記測定
結果の信号の態様はアナログ信号であり、前記第1の信
号変換器はアナログ/ディジタル変換を行う。
According to claim 7 of the present invention,
7. The device measuring apparatus according to claim 6, wherein the signal form of the measurement result is an analog signal, and the first signal converter performs analog / digital conversion.

【0016】この発明のうち請求項8にかかるものは、
請求項6記載のデバイスの測定装置であって、前記測定
結果の信号の態様はシリアル信号であり、前記第1の信
号変換器はシリアル/アナログ変換を行う。
According to claim 8 of the present invention,
7. The device measuring apparatus according to claim 6, wherein the signal form of the measurement result is a serial signal, and the first signal converter performs serial / analog conversion.

【0017】この発明のうち請求項9にかかるものは、
請求項1記載のデバイスの測定装置であって、前記第2
の測定部は複数設けられ、前記第1の測定部が(a−
1)前記第1の測定を行う際に前記デバイスに与えるべ
きテストデータを出力し、前記テストデータを与えて前
記デバイスから得られる前記第1の測定の測定結果を入
力する測定処理部と、(a−2)前記測定処理部と前記
第2の測定部の各々との間に介挿して設けられるスイッ
チと、を有する。そして、一の前記スイッチに対応する
一の前記第2の測定部が、前記第2の測定を行っている
場合に、他の前記スイッチの少なくとも一つが、その対
応する前記第2の測定部と前記測定処理部とを導通させ
る。
According to claim 9 of the present invention,
The device for measuring a device according to claim 1, wherein the second
A plurality of measuring units are provided, and the first measuring unit is (a-
1) A measurement processing unit which outputs test data to be given to the device when performing the first measurement, inputs the measurement result of the first measurement obtained from the device by giving the test data, and a-2) A switch provided so as to be interposed between the measurement processing unit and each of the second measurement units. Then, when one of the second measurement units corresponding to one of the switches is performing the second measurement, at least one of the other switches is connected to the corresponding second measurement unit. The measurement processing unit is electrically connected.

【0018】この発明のうち請求項10にかかるもの
は、デバイスの測定装置であって、測定されるべきデバ
イスに接続され、(a)第1の期間において前記デバイ
スの入出力を通過させ、(b)前記第1の期間とは異な
る第2の期間において所定の測定を前記デバイスに対し
て行う。
A tenth aspect of the present invention is a device measuring apparatus, which is connected to a device to be measured, and (a) allows the input / output of the device to pass in a first period, b) Performing a predetermined measurement on the device in a second period different from the first period.

【0019】この発明のうち請求項11にかかるもの
は、請求項10記載のデバイスの測定装置であって、
(c)前記所定の測定を行う測定部と、(d)(d−
1)前記デバイスに接続された共通端子と、(d−2)
第1の端子と、(d−3)前記測定部に接続された第2
の端子と、を含む。そして、(d−4)前記第1の期間
においては前記共通端子は前記第1の端子に接続され、
(d−5)前記第2の期間においては前記共通端子は前
記第2の端子に接続されるスイッチとを更に備える。
A tenth aspect of the present invention is a device measuring apparatus according to the tenth aspect,
(C) a measuring unit for performing the predetermined measurement, and (d) (d-
1) a common terminal connected to the device, and (d-2)
A first terminal, and (d-3) a second terminal connected to the measuring unit.
And the terminal of. And (d-4) the common terminal is connected to the first terminal in the first period,
(D-5) The common terminal further includes a switch connected to the second terminal in the second period.

【0020】この発明のうち請求項12にかかるもの
は、請求項11記載のデバイスの測定装置であって、前
記測定部が(c−1)前記所定の測定を行う際に前記デ
バイスに与えるべきテストデータを出力し、前記テスト
データを与えて前記デバイスから得られる前記所定の測
定の測定結果を入力し、前記測定結果を評価する信号処
理部を有する。
According to a twelfth aspect of the present invention, there is provided a measuring device for a device according to the eleventh aspect, wherein the measuring section (c-1) should provide the device when performing the predetermined measurement. A signal processing unit is provided which outputs test data, inputs the measurement result of the predetermined measurement obtained from the device by giving the test data, and evaluates the measurement result.

【0021】この発明のうち請求項13にかかるもの
は、請求項12記載のデバイスの測定装置であって、前
記評価は所定の期待値と前記測定結果との比較によって
行われる。そして、前記測定部が(c−2)前記期待値
を格納する記憶手段を更に有する。
A thirteenth aspect of the present invention is the device measuring apparatus according to the twelfth aspect, wherein the evaluation is performed by comparing a predetermined expected value with the measurement result. The measuring unit further includes (c-2) storage means for storing the expected value.

【0022】この発明のうち請求項14にかかるもの
は、請求項13記載のデバイスの測定装置であって、前
記信号処理部が(c−1−1)前記測定結果の信号の態
様を変換して第1の信号を得る第1の信号変換器と、
(c−1−2)前記第1の信号を入力して前記評価を行
い、また第2の信号を出力する演算部と、(c−1−
3)前記第2の信号の態様を変換して前記テストデータ
を得る第2の信号変換器とを更に有する。
According to a fourteenth aspect of the present invention, in the measuring apparatus for the device according to the thirteenth aspect, the signal processing section (c-1-1) converts the mode of the signal of the measurement result. A first signal converter for obtaining a first signal,
(C-1-2) An arithmetic unit that inputs the first signal to perform the evaluation and outputs a second signal;
3) A second signal converter for converting the mode of the second signal to obtain the test data.

【0023】この発明のうち請求項15にかかるもの
は、請求項14記載のデバイスの測定装置であって、前
記テストデータの信号の態様はシリアル信号であり、前
記第2の信号変換器はパラレル/シリアル変換を行う。
According to a fifteenth aspect of the present invention, in the measuring apparatus for the device according to the fourteenth aspect, the mode of the signal of the test data is a serial signal, and the second signal converter is a parallel signal. / Perform serial conversion.

【0024】この発明のうち請求項16にかかるもの
は、請求項15記載のデバイスの測定装置であって、前
記測定結果の信号の態様はアナログ信号であり、前記第
1の信号変換器はアナログ/ディジタル変換を行う。
According to a sixteenth aspect of the present invention, in the measuring apparatus for the device according to the fifteenth aspect, the mode of the signal of the measurement result is an analog signal, and the first signal converter is an analog signal. / Performs digital conversion.

【0025】この発明のうち請求項17にかかるもの
は、請求項15記載のデバイスの測定装置であって、前
記測定結果の信号の態様はシリアル信号であり、前記第
1の信号変換器はシリアル/パラレル変換を行う。
According to a seventeenth aspect of the present invention, there is provided the device for measuring a device according to the fifteenth aspect, wherein the mode of the signal of the measurement result is a serial signal, and the first signal converter is a serial signal. / Perform parallel conversion.

【0026】この発明のうち請求項18にかかるもの
は、複数のデバイスの各々に対して第1及び第2の測定
を行うデバイスの測定方法であって、前記第1の測定
は、単一の第1の測定部によって、前記デバイスに対応
して設けられた複数のスイッチ及び前記デバイスに対応
して設けられた複数の第2の測定部を介して行われ、前
記第2の測定は前記第2の測定部のみによって行われ、
前記第2の測定部の各々に対して互いに排他的な第1及
び第2の期間が設定され、前記スイッチの各々に対して
互いに排他的な第3及び第4の期間が設定される。そし
て、(a)各々の前記第2の測定部において、前記第2
の測定部がこれに対応する前記デバイスと前記第1の測
定部とを前記第1の期間において導通させる工程と、
(b)各々の前記第2の測定部において、前記第2の測
定部がこれに対応する前記デバイスと前記第1の測定部
とを前記第2の期間において絶縁する工程と、(c)各
々の前記スイッチにおいて、前記スイッチがこれに対応
する前記第2の測定部と前記第1の測定部とを前記第3
の期間において導通させる工程と、(d)各々の前記ス
イッチにおいて、前記スイッチがこれに対応する前記第
2の測定部と前記第1の測定部とを前記第4の期間にお
いて絶縁する工程と、を備える。更に各々の前記第2の
測定部及びこれに対応する前記スイッチにおいて、前記
第3の期間は前記第1の期間に含まれる。
A twenty-eighth aspect of the present invention is a device measuring method for performing a first measurement and a second measurement for each of a plurality of devices, wherein the first measurement is a single measurement. The first measurement unit performs the plurality of switches provided corresponding to the device and the plurality of second measurement units provided corresponding to the device, and the second measurement is performed by the first measurement unit. Performed only by the two measuring units,
Mutually exclusive first and second periods are set for each of the second measurement units, and mutually exclusive third and fourth periods are set for each of the switches. And (a) in each of the second measurement units, the second
The measuring section of (1) makes the corresponding device and the first measuring section conductive during the first period,
(B) In each of the second measurement units, the second measurement unit insulates the corresponding device from the first measurement unit in the second period, and (c) each. In the switch, the switch includes the second measurement unit and the first measurement unit, which correspond to the switch, in the third measurement unit.
And (d) in each of the switches, the switch insulates the corresponding second measurement unit and the first measurement unit from each other during the fourth period. Equipped with. Further, in each of the second measuring units and the switches corresponding thereto, the third period is included in the first period.

【0027】この発明のうち請求項19にかかるもの
は、請求項18記載のデバイスの測定方法であって、一
の前記スイッチに対応する一の前記第2の測定部におけ
る前記第2の期間において、他の前記スイッチにおける
前記第3の期間が含まれる。
According to a nineteenth aspect of the present invention, in the method for measuring a device according to the eighteenth aspect, in the second period in the one second measuring section corresponding to the one switch, , The third period in the other switch is included.

【0028】この発明のうち請求項20にかかるもの
は、請求項19記載のデバイスの測定方法であって、前
記一の第2の測定部における前記第2の期間と、前記他
のスイッチにおける前記第3の期間とは同時に開始す
る。
According to a twentieth aspect of the present invention, there is provided the device measuring method according to the nineteenth aspect, wherein the second period in the one second measuring section and the other period in the other switch are the same. It starts at the same time as the third period.

【0029】[0029]

【作用】この発明のうち請求項1にかかるものにおいて
は、第1の測定を第1の測定部が担当し、第2の測定を
第2の測定部が担当するので、第1の測定部が有すべき
機能を低減することができる。
According to the first aspect of the present invention, the first measurement section is in charge of the first measurement, and the second measurement section is in charge of the second measurement. Therefore, the first measurement section is in charge. It is possible to reduce the functions that should have.

【0030】この発明のうち請求項2にかかるものにお
いては、第2の測定部の有する信号処理部が、テストデ
ータを出力し、測定結果を入力して評価して第2の測定
を行う。
In the second aspect of the present invention, the signal processing section of the second measuring section outputs the test data, inputs the measurement result and evaluates it to perform the second measurement.

【0031】この発明のうち請求項3にかかるものにお
いては、第1の期間においてデバイスを第1の測定部に
接続し、第2の期間においてデバイスを信号処理部に接
続するスイッチを第2の測定部が有しているので、デバ
イスの第1及び第2の測定のいずれもが第2の測定部を
介して行われる。
According to claim 3 of the present invention, in the first period, the device is connected to the first measuring section, and in the second period, the switch connecting the device to the signal processing section is the second switch. Since the measuring part has, both the first and second measurements of the device are performed via the second measuring part.

【0032】この発明のうち請求項4にかかるものにお
いては、期待値が記憶手段に格納されており、信号処理
部が期待値との比較を行う。
In the fourth aspect of the present invention, the expected value is stored in the storage means, and the signal processing section compares it with the expected value.

【0033】この発明のうち請求項5にかかるものにお
いては、第1の信号変換器が測定結果の信号の態様を変
換し、第2の信号変換器がテストデータの信号の態様を
変換するので、測定結果とテストデータとで信号の態様
が異なっていても信号処理部は第2の測定を行うことが
できる。
In the fifth aspect of the present invention, the first signal converter converts the signal form of the measurement result, and the second signal converter converts the signal form of the test data. The signal processing unit can perform the second measurement even if the signal form differs between the measurement result and the test data.

【0034】この発明のうち請求項6にかかるものにお
いては、第2の信号変換器がパラレル/シリアル変換を
行うので、演算部の取り扱う信号の態様がパラレル信号
であっても、デバイスに対してシリアル信号を与えるこ
とができる。
According to the sixth aspect of the present invention, since the second signal converter performs parallel / serial conversion, even if the mode of the signal handled by the arithmetic unit is a parallel signal, the device is A serial signal can be given.

【0035】この発明のうち請求項7にかかるものにお
いては、第1の信号変換器がアナログ/ディジタル変換
を行うので、デバイスが出力する信号の態様がアナログ
信号であっても、演算部はディジタル信号を入力するこ
とができる。
According to a seventh aspect of the present invention, since the first signal converter performs analog / digital conversion, even if the mode of the signal output from the device is an analog signal, the operation section is digital. A signal can be input.

【0036】この発明のうち請求項8にかかるものにお
いては、第1の信号変換器がシリアル/パラレル変換を
行うので、デバイスが出力する信号の態様がシリアル信
号であっても、演算部はパラレル信号を入力することが
できる。
According to claim 8 of the present invention, since the first signal converter performs serial / parallel conversion, even if the mode of the signal output from the device is a serial signal, the operation section is parallel. A signal can be input.

【0037】この発明のうち請求項9にかかるものにお
いては、第2の測定部が複数設けられ、これらの各々に
対応して第1の測定部に設けられたスイッチが、何れの
第2の測定部に対して第1の測定を行うかを設定する。
According to a ninth aspect of the present invention, a plurality of second measuring sections are provided, and a switch provided in the first measuring section corresponding to each of the second measuring sections is provided in any of the second measuring sections. It is set whether to perform the first measurement for the measurement unit.

【0038】この発明のうち請求項10にかかるものに
おいては、第1の期間においてデバイスの入出力を通過
させるので、第1の期間において所定の測定以外の他の
測定をも行うことができる。
According to the tenth aspect of the present invention, since the input and output of the device are passed in the first period, it is possible to perform other measurement than the predetermined measurement in the first period.

【0039】この発明のうち請求項11にかかるものに
おいては、第1の期間においてデバイスに対する当該デ
バイスの測定装置以外のアクセスを許し、第2の期間に
おいてデバイスを測定部に接続するスイッチが設けられ
ているので、所定の測定以外の測定を行う際にも当該デ
バイスの測定装置を介して行われる。
According to claim 11 of the present invention, a switch is provided which permits access to the device other than the measuring device of the device during the first period and connects the device to the measuring section during the second period. Therefore, even when a measurement other than the predetermined measurement is performed, the measurement is performed via the measurement device of the device.

【0040】この発明のうち請求項12にかかるものに
おいては、信号処理部が、テストデータを出力し、測定
結果を入力して評価して所定の測定を行う。
In the twelfth aspect of the present invention, the signal processing section outputs the test data, inputs the measurement result, evaluates and performs a predetermined measurement.

【0041】この発明のうち請求項13にかかるものに
おいては、期待値が記憶手段に格納されており、信号処
理部が期待値との比較を行う。
In the thirteenth aspect of the present invention, the expected value is stored in the storage means, and the signal processing section compares it with the expected value.

【0042】この発明のうち請求項14にかかるものに
おいては、第1の信号変換器が測定結果の信号の態様を
変換し、第2の信号変換器がテストデータの信号の態様
を変換するので、測定結果とテストデータとで信号の態
様が異なっていても演算部は所定の測定を行うことがで
きる。
In the fourteenth aspect of the present invention, the first signal converter converts the signal form of the measurement result and the second signal converter converts the signal form of the test data. Even if the measurement result and the test data have different signal modes, the arithmetic unit can perform a predetermined measurement.

【0043】この発明のうち請求項15にかかるものに
おいては、第2の信号変換器がパラレル/シリアル変換
を行うので、演算部の取り扱う信号の態様がパラレル信
号であっても、デバイスに対してシリアル信号を与える
ことができる。
According to the fifteenth aspect of the present invention, since the second signal converter performs parallel / serial conversion, even if the mode of the signal handled by the arithmetic unit is a parallel signal, it can be transmitted to the device. A serial signal can be given.

【0044】この発明のうち請求項16にかかるものに
おいては、第1の信号変換器がアナログ/ディジタル変
換を行うので、デバイスが出力する信号の態様がアナロ
グ信号であっても、演算部はディジタル信号を入力する
ことができる。
In the sixteenth aspect of the present invention, since the first signal converter performs analog / digital conversion, even if the mode of the signal output from the device is an analog signal, the arithmetic unit is digital. A signal can be input.

【0045】この発明のうち請求項17にかかるものに
おいては、第1の信号変換器がシリアル/パラレル変換
を行うので、デバイスが出力する信号の態様がシリアル
信号であっても、演算部はパラレル信号を入力すること
ができる。
According to the seventeenth aspect of the present invention, since the first signal converter performs serial / parallel conversion, even if the mode of the signal output by the device is a serial signal, the arithmetic unit is parallel. A signal can be input.

【0046】この発明のうち請求項18にかかるものに
おいては、第2の測定部が複数設けられ、これらの各々
に対応して第1の測定部に設けられたスイッチが、何れ
の第2の測定部に対して第1の測定を行うかを設定す
る。
In the eighteenth aspect of the present invention, a plurality of second measuring sections are provided, and the switch provided in the first measuring section corresponding to each of the second measuring sections is provided in any of the second measuring sections. It is set whether to perform the first measurement for the measurement unit.

【0047】この発明のうち請求項19にかかるものに
おいては、一のスイッチがこれに対応する一の第2の測
定部と第1の測定部とを接続する期間と、他のスイッチ
がこれに対応する他の第2の測定部と第1の測定部とを
接続する期間とが重なることがない。
According to a nineteenth aspect of the present invention, a period in which one switch connects the corresponding one second measuring section and the corresponding one measuring section, and another switch applies to this period. The corresponding period in which the second measuring unit and the corresponding other measuring unit are connected does not overlap.

【0048】この発明のうち請求項20にかかるものに
おいては、一のデバイスに対して第2の測定を開始する
時刻と、他のデバイスに対して第1の測定を開始する時
刻とを一致させる。
In the twentieth aspect of the present invention, the time when the second measurement is started for one device and the time when the first measurement is started for the other device are made to coincide with each other. .

【0049】[0049]

【実施例】以下、この発明の諸実施例を図を用いて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0050】実施例1:図1はこの発明にかかる実施例
1を示すブロック図である。第1の測定部たるテスタ1
7が被測定デバイス1と直接にではなく、第2の測定部
たるパフォーマンスボード2を介して接続される。デバ
イス1はパフォーマンスボード2に搭載される。図1に
おいては省略されているが、従来の技術と同様にしてパ
フォーマンスボード2はテストヘッドと呼ばれる構造に
載置される。詳細には実施例7において説明されるが、
テストヘッドはテスタ17とパフォーマンスボード2の
間に介在している。テストヘッドの主な機械的機能はパ
フォーマンスボード2を支持することであり、主な電気
的機能はテスタ17からパフォーマンスボード2に与え
られる信号の波形整形を行うことである。
First Embodiment FIG. 1 is a block diagram showing a first embodiment according to the present invention. Tester 1 as the first measuring unit
7 is connected not directly to the device under test 1 but via the performance board 2 which is the second measuring section. The device 1 is mounted on the performance board 2. Although not shown in FIG. 1, the performance board 2 is mounted on a structure called a test head as in the conventional technique. Details are described in Example 7,
The test head is interposed between the tester 17 and the performance board 2. The main mechanical function of the test head is to support the performance board 2, and the main electrical function is to shape the waveform of the signal supplied from the tester 17 to the performance board 2.

【0051】テスタ17は測定ユニット群20、CPU
22を備えている。測定ユニット群20は電圧計、電流
計などを有して主としてDCに関する測定を行うが、パ
ルスジェネレータやファンクションジェネレータ、ロジ
ックアナライザを有してこれらによって可能な測定を行
うこともできる。CPU22は測定ユニット群20の動
作を制御している。
The tester 17 comprises a measuring unit group 20 and a CPU
22 is provided. The measurement unit group 20 has a voltmeter, an ammeter, and the like to perform measurement mainly on DC, but it can also have a pulse generator, a function generator, and a logic analyzer to perform possible measurements. The CPU 22 controls the operation of the measurement unit group 20.

【0052】一方、パフォーマンスボード2は演算器1
3、メモリ14、第1及び第2の信号変換器11,1
2、スイッチ5,6を備えている。演算器13は第1の
信号変換器11の出力端と、また第2の信号変換器12
の入力端と、それぞれ接続されている。また演算器13
は信号伝送線路15によってメモリ14及びテスタ17
のCPU22とも接続されている。
On the other hand, the performance board 2 is the arithmetic unit 1
3, memory 14, first and second signal converters 11, 1
2, equipped with switches 5 and 6. The arithmetic unit 13 has an output end of the first signal converter 11 and a second signal converter 12
Are connected to the input terminals of. In addition, the calculator 13
The signal transmission line 15 allows the memory 14 and the tester 17 to operate.
Is also connected to the CPU 22.

【0053】スイッチ5,6の共通端子は、それぞれ信
号伝送線路4,3によってデバイス1の出力端及び入力
端に接続されている。またスイッチ5,6の第1端子
は、それぞれ信号伝送線路7,8によってテスタ17の
測定ユニット群20と接続されている。更にスイッチ
5,6の第2端子は、それぞれ信号伝送線路9,10に
よって第1の信号変換器の入力端及び第2の信号変換器
の出力端と接続されている。スイッチ5,6の共通端子
が第1及び第2端子のいずれと接続されるかは、制御線
19を介してテスタ17の備えるCPU22によって制
御される。
The common terminals of the switches 5 and 6 are connected to the output terminal and the input terminal of the device 1 by the signal transmission lines 4 and 3, respectively. The first terminals of the switches 5 and 6 are connected to the measurement unit group 20 of the tester 17 by the signal transmission lines 7 and 8, respectively. Further, the second terminals of the switches 5 and 6 are connected to the input end of the first signal converter and the output end of the second signal converter by signal transmission lines 9 and 10, respectively. Whether the common terminal of the switches 5 and 6 is connected to the first terminal or the second terminal is controlled by the CPU 22 included in the tester 17 via the control line 19.

【0054】なお、デバイス1に対して電源を供給する
電源線16が、パフォーマンスボード2を介してテスタ
17からデバイス1に到るまで設けられている。
A power line 16 for supplying power to the device 1 is provided from the tester 17 to the device 1 via the performance board 2.

【0055】以上の構成における動作を説明する。まず
制御線19を介したCPU22の制御によって、スイッ
チ5,6の共通端子が第1端子側に接続される(第1の
期間)。この第1の期間において信号伝送線路7,8
は、それぞれ信号伝送線路4,3を介してデバイスの出
力端及び入力端に接続される。よって測定ユニット20
はこれらの信号伝送線路3,4,7,8及びスイッチ
5,6を介して接続され、デバイス1の各端子の電位の
測定や、リーク電流の測定などの測定(第1の測定)が
行なわれる。
The operation of the above configuration will be described. First, under the control of the CPU 22 via the control line 19, the common terminals of the switches 5 and 6 are connected to the first terminal side (first period). In this first period, the signal transmission lines 7, 8
Are connected to the output terminal and the input terminal of the device via signal transmission lines 4 and 3, respectively. Therefore, the measurement unit 20
Are connected via these signal transmission lines 3, 4, 7, 8 and switches 5, 6 to perform measurement (first measurement) such as measurement of the potential of each terminal of the device 1 and measurement of leak current. Be done.

【0056】次に制御線19を介したCPU22の制御
によって、スイッチ5,6の共通端子が第2端子側に接
続される(第2の期間)。この第2の期間において信号
伝送線路4,3は、それぞれスイッチ5,6を介して信
号伝送線路9,10に接続される。
Next, by the control of the CPU 22 via the control line 19, the common terminals of the switches 5 and 6 are connected to the second terminal side (second period). In the second period, the signal transmission lines 4 and 3 are connected to the signal transmission lines 9 and 10 via the switches 5 and 6, respectively.

【0057】信号伝送線路9,10はそれぞれ第1の信
号変換器11の入力端及び第2の信号変換器12の出力
端に接続されており、第1の信号変換器11の出力端及
び第2の信号変換器12の入力端は演算器13に接続さ
れているので、第2の期間においては演算器13の行う
処理に従って第2の測定を行うことができる。ここで第
2の測定を第1の測定と異なる測定に選定する事によ
り、第1の測定部たるテスタ17においては第2の測定
に必要な機能を省略する事ができ、テスタ17の機能の
負担を軽減する事ができる。
The signal transmission lines 9 and 10 are connected to the input end of the first signal converter 11 and the output end of the second signal converter 12, respectively, and are connected to the output end of the first signal converter 11 and the output end of the first signal converter 11, respectively. Since the input ends of the two signal converters 12 are connected to the arithmetic unit 13, the second measurement can be performed according to the processing performed by the arithmetic unit 13 in the second period. Here, by selecting the second measurement as a measurement different from the first measurement, it is possible to omit the function required for the second measurement in the tester 17, which is the first measurement unit, and The burden can be reduced.

【0058】具体的には第2の測定は、演算器13にプ
ログラムを実行させることにより可能となる。このプロ
グラムはメモリ14に格納されている。メモリ14への
プログラムの格納は信号伝送線路15を介してテスタ1
7から与えられるデータを用いて行うことができる。
Specifically, the second measurement can be performed by causing the calculator 13 to execute a program. This program is stored in the memory 14. The program is stored in the memory 14 via the signal transmission line 15 in the tester 1
It can be performed using the data given from 7.

【0059】このプログラムに従ってなされる演算器1
3の出力は、第2の信号変換器において第2の測定を行
うに際してデバイス1に与えるべきテストデータへと変
換される。この様な変換によってテストデータはデバイ
ス1が入力できる態様(シリアルであるとかパラレルで
あるとか、アナログであるとかディジタルであるとか)
を有する事となる。
Arithmetic unit 1 made according to this program
The output of 3 is converted into test data to be provided to the device 1 in making the second measurement in the second signal converter. By such conversion, the test data can be input to the device 1 (serial or parallel, analog or digital).
Will have.

【0060】テストデータは信号伝送線路10、スイッ
チ6、信号伝送線路3をこの順に経由してデバイス1の
入力端に与えられる。デバイス1はこれに対応してその
出力端に信号(第2の測定の測定結果)を与え、信号伝
送線路4、スイッチ5、信号伝送線路9をこの順に経由
して第1の信号変換器11に与えられる。第1の信号変
換器はこれを演算器13が処理できる態様に変換して得
られる第1の信号を演算器13に与える。
The test data is applied to the input end of the device 1 via the signal transmission line 10, the switch 6 and the signal transmission line 3 in this order. Correspondingly to this, the device 1 gives a signal (measurement result of the second measurement) to its output end, and passes through the signal transmission line 4, the switch 5, and the signal transmission line 9 in this order to obtain the first signal converter 11 Given to. The first signal converter gives the first signal obtained by converting this into a form that can be processed by the calculator 13, to the calculator 13.

【0061】演算器13は先に第2の信号変換器12に
与えた出力(第2の信号)に対応した期待値と、第1の
信号とを比較して、デバイスを第2の測定に関して評価
する。かかる期待値はメモリ14において格納しておく
ことができる。
The calculator 13 compares the expected value corresponding to the output (second signal) previously given to the second signal converter 12 with the first signal, and determines the device for the second measurement. evaluate. The expected value can be stored in the memory 14.

【0062】評価の結果、デバイス1が良品であるか不
良品であるかが判断され、信号伝送線路15を介してテ
スタ17に伝送される。
As a result of the evaluation, it is determined whether the device 1 is a non-defective product or a defective product, and the data is transmitted to the tester 17 via the signal transmission line 15.

【0063】デバイスの測定系をこの様に構成する事に
より、複数種のデバイスの測定を行う際、それらに共通
する測定事項を第1の測定としてテスタ17に負担さ
せ、各デバイスにおいて固有の測定事項を第2の測定と
してパフォーマンスボード2に負担させることができ
る。従ってテスタ17は大規模なものにしなくてよく、
高価になることもない。もちろん、第1の測定を行って
いるときにパフォーマンスボード2からデバイス1を外
す必要もない。
By configuring the device measurement system in this way, when measuring a plurality of types of devices, the measurement items common to them are assigned to the tester 17 as the first measurement, and the measurement unique to each device is performed. Items can be borne by the performance board 2 as a second measurement. Therefore, the tester 17 does not have to be a large one,
It will not be expensive. Of course, it is not necessary to remove the device 1 from the performance board 2 during the first measurement.

【0064】更にまた、通常はデバイス1がパフォーマ
ンスボード2上に搭載され、信号伝送線路3,4は非常
に短く、第2の測定がパフォーマンスボード2内で行な
われるので、テスタ17に第2の測定を負担させる場合
と比較して、テストの高速化や信号の劣化回避が容易に
なる利点がある。この意味において第1の測定と比較し
て第2の測定は高い周波数を扱う測定であることが望ま
しい。
Furthermore, since the device 1 is usually mounted on the performance board 2, the signal transmission lines 3 and 4 are very short, and the second measurement is carried out in the performance board 2, the tester 17 receives the second measurement. Compared with the case of burdening the measurement, there is an advantage that the test speed can be increased and the deterioration of the signal can be avoided easily. In this sense, it is desirable that the second measurement is a measurement dealing with a high frequency as compared with the first measurement.

【0065】第2の測定が具体的に如何なる種類のもの
であるかは限定されないが、いくつかの例が実施例2及
び3において明らかにされる。しかし、第2の測定に必
要なテストデータや、その測定結果の信号の態様が、直
接に演算器13において扱えるものであれば、第1及び
第2の信号変換器は不要である。図2はこの様な場合の
変形を示すブロック図である。信号伝送線路9,10は
演算器13に直接に接続される。
There is no limitation as to what kind of second measurement is specifically, but some examples are given in Examples 2 and 3. However, if the test data necessary for the second measurement and the mode of the signal of the measurement result can be directly handled by the calculator 13, the first and second signal converters are not necessary. FIG. 2 is a block diagram showing a modification in such a case. The signal transmission lines 9 and 10 are directly connected to the calculator 13.

【0066】なお、スイッチ5,6はメカニカルリレー
や半導体リレーを用いて構成することができる。また、
第1及び第2の信号変換器としてはA/D変換器、D/
A変換器、レベルシフタ、シリアル/パラレル変換器、
パラレル/シリアル変換器、光−電気変換器、電気−光
変換器などを用いることもできる。
The switches 5 and 6 can be constructed by using mechanical relays or semiconductor relays. Also,
The first and second signal converters are A / D converters and D / D converters.
A converter, level shifter, serial / parallel converter,
A parallel / serial converter, an optical-electrical converter, an electric-optical converter, etc. can also be used.

【0067】また、メモリ14はDRAM,SRAM,
EPROMなどを用いることができる。その記憶する内
容も、電源投入時に読み書きされる演算器13のシステ
ムプログラムや、プログラム実行中に随時記憶されるデ
ータなどを含み得る。
The memory 14 is a DRAM, SRAM,
EPROM or the like can be used. The stored contents may also include a system program of the arithmetic unit 13 that is read and written when the power is turned on, data that is stored as needed during program execution, and the like.

【0068】実施例2:実施例2は実施例1をより具体
的に示すものである。図3はこの発明にかかる実施例2
の構成を示すブロック図である。実施例2のテスタ21
7は実施例1のテスタ17に対応しており、測定ユニッ
ト群220、CPU222を備えている。これらはそれ
ぞれ実施例1の測定ユニット群20、CPU22に対応
しており、実施例1と同様にしてCPU222が測定ユ
ニット群220の動作を制御する。
Example 2 Example 2 is a more specific example of Example 1. FIG. 3 shows a second embodiment according to the present invention.
3 is a block diagram showing the configuration of FIG. Tester 21 of Example 2
7 corresponds to the tester 17 of the first embodiment, and includes a measurement unit group 220 and a CPU 222. These correspond to the measurement unit group 20 and the CPU 22 of the first embodiment, respectively, and the CPU 222 controls the operation of the measurement unit group 220 as in the first embodiment.

【0069】テスタ217は、被測定デバイスたるD/
Aコンバータ201と直接にではなく、第2の測定部た
るパフォーマンスボード202を介して接続される。D
/Aコンバータ201、パフォーマンスボード202は
それぞれ実施例1のデバイス1、パフォーマンスボード
2に対応している。実施例2では第2の測定としてパフ
ォーマンスボード202がD/Aコンバータの精度評価
を行う場合を例示する。
The tester 217 is a device under test D /
It is not directly connected to the A converter 201, but is connected via the performance board 202 which is the second measurement unit. D
The A / A converter 201 and the performance board 202 correspond to the device 1 and the performance board 2 of the first embodiment, respectively. The second embodiment exemplifies a case where the performance board 202 evaluates the accuracy of the D / A converter as the second measurement.

【0070】パフォーマンスボード202において、実
施例1のスイッチ5,6、第1の信号変換器11及び第
2の信号変換器12、並びに演算器13にそれぞれ対応
するスイッチ205,206、A/D変換器211及び
パラレル/シリアル変換器212、並びに浮動小数点演
算器213が設けられている。これらは、それぞれ実施
例1の信号伝送線路9,10に対応して設けられた信号
伝送線路209,210によって、実施例1と同様に接
続されている。
On the performance board 202, switches 205 and 206 corresponding to the switches 5 and 6, the first signal converter 11 and the second signal converter 12, and the arithmetic unit 13 of the first embodiment, and A / D conversion, respectively. A device 211, a parallel / serial converter 212, and a floating point arithmetic unit 213 are provided. These are connected in the same manner as in the first embodiment by signal transmission lines 209 and 210 provided corresponding to the signal transmission lines 9 and 10 of the first embodiment, respectively.

【0071】また実施例1のメモリ14に対応してメモ
リ214が設けられ、信号伝送線路215によってテス
タ217のCPU222及び浮動小数点演算器213と
接続されている。また、実施例1の制御線19に対応す
る制御線219によってCPU222はスイッチ20
5,206の動作の制御を行う。スイッチ205,20
6の第1端子には実施例1と同様にして測定ユニット群
220とそれぞれ信号伝送線路207,208によって
接続されている。
A memory 214 is provided corresponding to the memory 14 of the first embodiment, and is connected to the CPU 222 and the floating point arithmetic unit 213 of the tester 217 by the signal transmission line 215. In addition, the control line 219 corresponding to the control line 19 of the first embodiment causes the CPU 222 to switch the switch 20.
The operation of 5,206 is controlled. Switches 205, 20
Similar to the first embodiment, the first terminal 6 is connected to the measurement unit group 220 by signal transmission lines 207 and 208, respectively.

【0072】D/A変換器201にはテスタ217から
電源線216によって電源が供給され、その入力端には
信号伝送線路203によってスイッチ206の共通端子
が、出力端には信号伝送線路204によってスイッチ2
05の共通端子が、それぞれ接続されている。
Power is supplied to the D / A converter 201 from the tester 217 by the power supply line 216, the input terminal thereof is switched by the signal transmission line 203 to the common terminal of the switch 206, and the output terminal thereof is switched by the signal transmission line 204. Two
05 common terminals are connected to each other.

【0073】実施例1と同様に、第1の期間においてス
イッチ205,206がテスタ217の測定ユニット群
220とD/A変換器201の入力端及び出力端とを接
続する。そして測定ユニット群220によって電位測定
や、リーク測定などの第1の測定が行われる。
Similar to the first embodiment, the switches 205 and 206 connect the measurement unit group 220 of the tester 217 and the input terminal and the output terminal of the D / A converter 201 during the first period. Then, the measurement unit group 220 performs a first measurement such as a potential measurement and a leak measurement.

【0074】一方、第2の期間においては、パフォーマ
ンスボード202の内部において第2の測定が行われ
る。ここでは第2の測定としてFFTを用いて被測定デ
バイスたるD/A変換器201の精度を評価する場合に
ついて述べる。D/A変換器201の精度をFFTで評
価する理由は後述する。
On the other hand, in the second period, the second measurement is performed inside the performance board 202. Here, a case will be described in which the accuracy of the D / A converter 201, which is the device under measurement, is evaluated using FFT as the second measurement. The reason why the accuracy of the D / A converter 201 is evaluated by FFT will be described later.

【0075】制御線219を介したCPU222の制御
によって、スイッチ206,205はそれぞれD/A変
換器201の入力端及び出力端に信号伝送線路210,
209を接続する。これにより、D/A変換器201の
入力端にはパラレル/シリアル変換器212の出力が与
えられ、A/D変換器211の入力端にはD/A変換器
201の出力が与えられる。
Under the control of the CPU 222 via the control line 219, the switches 206 and 205 are connected to the signal transmission line 210 and the signal transmission line 210 at the input and output ends of the D / A converter 201, respectively.
209 is connected. As a result, the output of the parallel / serial converter 212 is given to the input terminal of the D / A converter 201, and the output of the D / A converter 201 is given to the input terminal of the A / D converter 211.

【0076】一方、メモリ214からFFTに用いられ
るプログラムに従って、浮動小数点演算器213はパラ
レル/シリアル変換器212に第2の信号、例えば1k
Hzの正弦波のデータを与える。このようなテスト用の
プログラムは、信号伝送線路215を介してテスタ21
7からメモリ214にロードされている。
On the other hand, according to the program used for the FFT from the memory 214, the floating point arithmetic unit 213 causes the parallel / serial converter 212 to output a second signal, for example, 1 k.
Data of sine wave of Hz is given. Such a test program is used by the tester 21 via the signal transmission line 215.
7 to memory 214.

【0077】浮動小数点演算器213の出力するデータ
はパラレル信号であり、これはパラレル/シリアル変換
器212によってシリアル信号に変換される。このよう
にパラレル/シリアル変換器212を設けることによっ
て、浮動小数点演算器213の取り扱う信号の態様がパ
ラレル信号であり、被測定デバイスたるD/A変換器2
01に入力されるべき信号の態様がシリアル信号であっ
ても第2の測定の実行が可能となる。
The data output from the floating point arithmetic unit 213 is a parallel signal, which is converted into a serial signal by the parallel / serial converter 212. By providing the parallel / serial converter 212 in this way, the mode of the signal handled by the floating point arithmetic unit 213 is a parallel signal, and the D / A converter 2 that is the device under test is used.
Even if the mode of the signal to be input to 01 is a serial signal, the second measurement can be executed.

【0078】スイッチ206及び信号伝送線路203,
210を介して1kHzの正弦波のデータがD/A変換
器201に入力される。D/A変換器201はこのデー
タをアナログ信号に変換して第2の測定の測定結果とし
て出力する。この測定結果は信号伝送線路204,20
9、スイッチ205を介してA/D変換器211の入力
端に与えられる。A/D変換器211はD/A変換器2
01の出力のレベルに対応するデジタル信号を浮動小数
点演算器213に与える。このようにA/D変換器21
1を設けることによって、浮動小数点演算器213の取
り扱う信号の態様がディジタル信号であり、被測定デバ
イスたるD/A変換器201が出力する信号の態様がア
ナログ信号であっても第2の測定の実行が可能となる。
The switch 206 and the signal transmission line 203,
1 kHz sine wave data is input to the D / A converter 201 via 210. The D / A converter 201 converts this data into an analog signal and outputs it as the measurement result of the second measurement. This measurement result is the signal transmission lines 204, 20.
9 and switch 205, and is given to the input terminal of A / D converter 211. The A / D converter 211 is the D / A converter 2
A digital signal corresponding to the output level of 01 is given to the floating point arithmetic unit 213. In this way, the A / D converter 21
By providing 1, the mode of the signal handled by the floating point arithmetic unit 213 is a digital signal, and the mode of the signal output from the D / A converter 201, which is the device under measurement, is an analog signal. Execution becomes possible.

【0079】浮動小数点演算器213はA/D変換器2
11の出力を第1の信号として入力する。そしてこのデ
ィジタル信号に対してFFTの処理を行う。D/A変換
器201に与えたデータは1kHzの正弦波のデータで
あるので、D/A変換器201の精度が低い場合にはこ
の正弦波に歪が生じる。そしてこの歪は1kHz以外の
周波数成分に起因している。従って、FFT処理によっ
て検出された1kHz以外の周波数成分が大きいほどD
/A変換器201の精度が低いことを意味する。つまり
A/D変換器211の出力における周波数成分1kHz
に対するS/N比を浮動小数点演算器213において求
めることにより、D/A変換器201の精度を評価する
ことができる。この故にD/A変換器201の評価にF
FTを用いた測定を行うのである。
The floating point arithmetic unit 213 is the A / D converter 2
The output of 11 is input as the first signal. Then, FFT processing is performed on this digital signal. Since the data applied to the D / A converter 201 is 1 kHz sine wave data, if the accuracy of the D / A converter 201 is low, the sine wave will be distorted. And this distortion is caused by frequency components other than 1 kHz. Therefore, the greater the frequency components other than 1 kHz detected by the FFT process, the more D
This means that the accuracy of the / A converter 201 is low. That is, the frequency component at the output of the A / D converter 211 is 1 kHz.
The accuracy of the D / A converter 201 can be evaluated by obtaining the S / N ratio for the floating point arithmetic unit 213. Therefore, the evaluation of the D / A converter 201 is F
The measurement using FT is performed.

【0080】例えばS/N比に関する判定基準をメモリ
214に格納しておき、これを浮動小数点演算器213
に読み込んで、第2の測定の測定結果がこれを満足する
か否かが判定され、信号伝送線路215を介してテスタ
217に伝送される。
For example, the judgment standard regarding the S / N ratio is stored in the memory 214, and this is stored in the floating point arithmetic unit 213.
Then, it is determined whether or not the measurement result of the second measurement satisfies this, and it is transmitted to the tester 217 via the signal transmission line 215.

【0081】上記のように実施例2では、テスタ217
にFFT演算機能を有する高価な大型汎用テスタを使用
しないでよく、またD/A変換器201の入出力信号を
テスタ217から送付する必要がなく、パフォーマンス
ボード202内で信号の伝送が行なわれるため、高速D
/Aコンバータに容易に対処できる利点がある。
As described above, in the second embodiment, the tester 217 is used.
Since it is not necessary to use an expensive large-scale general-purpose tester having an FFT calculation function, and it is not necessary to send the input / output signal of the D / A converter 201 from the tester 217, the signal is transmitted within the performance board 202. , High speed D
There is an advantage that the A / A converter can be easily dealt with.

【0082】なお、本実施例と類似して、この発明をA
/Dコンバータの測定・評価にも適用できるのは当然で
ある。
The present invention is similar to the present embodiment.
Naturally, it can be applied to the measurement and evaluation of the / D converter.

【0083】実施例3:実施例3も実施例1をより具体
的に示すものである。図4はこの発明にかかる実施例3
の構成を示すブロック図である。実施例3においては被
測定デバイスはスキャンデザインされたデバイス301
である。実施例3は実施例2におけるテスタ217、電
源線216、制御線219、スイッチ205,206、
信号伝送線路203,204,207,208,20
9,210,215、メモリ214、浮動小数点演算器
213、A/D変換器211及びパラレル/シリアル変
換器212を、それぞれテスタ317、電源線316、
制御線319、スイッチ305,306、信号伝送線路
303,304,307,308,309,310,3
15、メモリ314、MCU(マイクロコントロールユ
ニット)313、シリアル/パラレル変換器311及び
パラレル/シリアル変換器312に置換した構成を有し
ている。テスタ317は測定ユニット群320とCPU
322を備えており、これらはそれぞれ実施例2におけ
る測定ユニット群220とCPU222に対応するもの
の、測定ユニット群320はスキャンデザインされたデ
バイス301と測定線340で結ばれている。測定線3
40は、信号伝送線路307,308とは異なり、スイ
ッチ305,306を介することなく直接にスキャンデ
ザインされたデバイス301と接続されている。
Example 3 Example 3 also shows Example 1 more specifically. FIG. 4 shows a third embodiment according to the present invention.
3 is a block diagram showing the configuration of FIG. In the third embodiment, the device under test is the scan-designed device 301.
Is. In the third embodiment, the tester 217, the power supply line 216, the control line 219, the switches 205 and 206 in the second embodiment,
Signal transmission lines 203, 204, 207, 208, 20
9, 210, 215, memory 214, floating point arithmetic unit 213, A / D converter 211 and parallel / serial converter 212 are connected to a tester 317, a power supply line 316,
Control line 319, switches 305, 306, signal transmission lines 303, 304, 307, 308, 309, 310, 3
15, the memory 314, the MCU (micro control unit) 313, the serial / parallel converter 311 and the parallel / serial converter 312 are replaced. The tester 317 is a measurement unit group 320 and a CPU
322, which correspond to the measurement unit group 220 and the CPU 222 in the second embodiment, respectively, but the measurement unit group 320 is connected to the scan-designed device 301 by the measurement line 340. Measuring line 3
Unlike the signal transmission lines 307 and 308, 40 is directly connected to the scan-designed device 301 without passing through the switches 305 and 306.

【0084】実施例1及び2と同様にして、第1の期間
においてスイッチ305,306はスキャンデザインさ
れたデバイス301をテスタ317と接続し、電位測定
やリーク測定などの第1の測定がテスタ317によって
行われる。この際、測定線340を用いて第1の測定が
行われるのみならず、測定線340が接続されないスキ
ャン入力端及びスキャン出力端にも第1の測定が行われ
る。
Similar to the first and second embodiments, the switches 305 and 306 connect the scan-designed device 301 to the tester 317 in the first period, and the first measurement such as potential measurement or leak measurement is performed by the tester 317. Done by At this time, not only the first measurement is performed using the measurement line 340, but also the first measurement is performed at the scan input end and the scan output end to which the measurement line 340 is not connected.

【0085】第2の測定においては実施例1及び2と同
様にしてスイッチ306,305はそれぞれスキャンデ
ザインされたデバイス301のスキャン入力端及びスキ
ャン出力端に信号伝送線路303,304を介して信号
伝送線路310,309を接続する。これにより、スキ
ャンデザインされたデバイス301のスキャン入力端に
はパラレル/シリアル変換器312の出力が与えられ、
シリアル/パラレル変換器309の入力端にはスキャン
デザインされたデバイス301の出力が与えられる。
In the second measurement, similarly to the first and second embodiments, the switches 306 and 305 transmit signals to the scan input terminal and the scan output terminal of the scan-designed device 301 through the signal transmission lines 303 and 304, respectively. The lines 310 and 309 are connected. As a result, the output of the parallel / serial converter 312 is given to the scan input terminal of the scan-designed device 301,
The output of the scan-designed device 301 is given to the input terminal of the serial / parallel converter 309.

【0086】MCU313は、テスタ317から信号伝
送線路315を介してメモリ314にロードされたプロ
グラムに従って、スキャンデザインされたデバイス30
1にスキャンデータを入力する。本実施例の場合、この
プログラムはスキャンテスト用のプログラムであり、ス
キャンデザインされたデバイス301のシリアル信号で
あるスキャン出力をチェックし、判定を行う。この結果
は信号伝送線路315を介してテスタ317に伝送され
る。
The MCU 313 scans the device 30 according to the program loaded from the tester 317 to the memory 314 via the signal transmission line 315.
Input the scan data in 1. In the case of the present embodiment, this program is a scan test program, and the scan output which is the serial signal of the scan-designed device 301 is checked to make a determination. This result is transmitted to the tester 317 via the signal transmission line 315.

【0087】なお、第2の測定を行っている際には測定
線340を介した測定は行われない。そのような制御は
測定ユニット群320をCPU322によって制御する
事によって可能となる。
Note that the measurement via the measurement line 340 is not performed during the second measurement. Such control is possible by controlling the measurement unit group 320 by the CPU 322.

【0088】この実施例では以上の様に構成したので、
テスタ317に、スキャン対応可能な高価な大型汎用テ
スタを使用しないでよい利点がある。
Since this embodiment has the above-mentioned configuration,
The tester 317 has an advantage that an expensive large-scale general-purpose tester capable of scanning is not used.

【0089】実施例4:図5はこの発明の実施例4の構
成を示すブロック図である。実施例4は実施例1におけ
るテスタ17、電源線16、制御線19、スイッチ5,
6、信号伝送線路3,4,7,8,9,10、メモリ1
4、演算器13、第1及び第2の信号変換器11,12
を、それぞれテスタ417、電源線416、制御線41
9、スイッチ405,406、信号伝送線路403,4
04,407,408,409,410、メモリ41
4、演算器413、第1及び第2の信号変換器411,
412に置換した構成を有している。但し、実施例1に
おける信号伝送線路15は実施例4においては2つの信
号伝送線路415,416に置換されている。実施例4
では簡単のためにテスタ417の内部を省略して示して
いる。
Fourth Embodiment: FIG. 5 is a block diagram showing the structure of a fourth embodiment of the present invention. In the fourth embodiment, the tester 17, power supply line 16, control line 19, switch 5,
6, signal transmission lines 3, 4, 7, 8, 9, 10, memory 1
4, arithmetic unit 13, first and second signal converters 11, 12
, A tester 417, a power supply line 416, and a control line 41, respectively.
9, switches 405, 406, signal transmission lines 403, 4
04, 407, 408, 409, 410, memory 41
4, arithmetic unit 413, first and second signal converters 411,
412 has been replaced. However, the signal transmission line 15 in the first embodiment is replaced with the two signal transmission lines 415 and 416 in the fourth embodiment. Example 4
In the figure, the inside of the tester 417 is omitted for simplicity.

【0090】信号伝送線路415は演算器413とテス
タ417とを接続し、デバイス401の評価結果の伝送
などに用いられる。一方、信号伝送線路416は演算器
413と、メモリ414との接続に用いられ、これを用
いて期待値やプログラムの授受が行われる。つまり、実
施例4においては実施例1とは異なり、メモリ414と
テスタ417とは直接には接続されていない。テスト用
のプログラムやデータなどはテスタ417から送付せ
ず、メモリ414に書き込み、消去しないようにする。
The signal transmission line 415 connects the arithmetic unit 413 and the tester 417 and is used for transmitting the evaluation result of the device 401 and the like. On the other hand, the signal transmission line 416 is used to connect the arithmetic unit 413 and the memory 414, and the expected value and the program are exchanged using this. That is, in the fourth embodiment, unlike the first embodiment, the memory 414 and the tester 417 are not directly connected. The test program and data are not sent from the tester 417, and are written in the memory 414 so as not to be erased.

【0091】実施例4では以上のように測定系が構成さ
れるので、テスタ417からデータをパフォーマンスボ
ード402上のメモリへ伝送する必要がなくなり、テス
ト時間が短縮されまた、テスタ417を動作させるテス
トプログラムがより簡単なものになるという利点があ
る。
In the fourth embodiment, since the measurement system is configured as described above, it is not necessary to transfer the data from the tester 417 to the memory on the performance board 402, the test time is shortened, and the test for operating the tester 417 is reduced. The advantage is that the program is simpler.

【0092】実施例5:図6はこの発明の実施例5の構
成を示すブロック図である。テスタ617は実施例1の
テスタ17に対応しており、その内部に測定ユニット群
20に対応する測定ユニット群620を有している。更
にテスタ617はマルチプレクサ619a〜619dを
有しており、これらの各々は信号伝送線路621によっ
て測定ユニット群620と接続されている。一方、パフ
ォーマンスボード602a〜602dが信号伝送線路6
18a〜618dによって、それぞれマルチプレクサ6
19a〜619dに接続されている。テスタ617は更
にCPU622を備えており、これが測定ユニット62
0やマルチプレクサ619a〜619dの動作の制御を
行う。そして信号伝送線路615によってパフォーマン
スボード602a〜602dがCPU622に接続され
ている。
Fifth Embodiment: FIG. 6 is a block diagram showing the structure of a fifth embodiment of the present invention. The tester 617 corresponds to the tester 17 of the first embodiment, and has a measurement unit group 620 corresponding to the measurement unit group 20 therein. Further, the tester 617 has multiplexers 619a to 619d, each of which is connected to the measurement unit group 620 by a signal transmission line 621. On the other hand, the performance boards 602a to 602d are the signal transmission lines 6
18a to 618d, the multiplexer 6
19a to 619d. The tester 617 further includes a CPU 622, which is a measuring unit 62.
0 and the operations of the multiplexers 619a to 619d are controlled. The performance boards 602a to 602d are connected to the CPU 622 by the signal transmission line 615.

【0093】ここでパフォーマンスボード602a〜6
02dはいずれも実施例1に説明されたパフォーマンス
ボード2と同様の機能を有しており、それぞれ図示され
ないテストヘッドを介して信号伝送線路618a〜61
8dに接続されている。そして、やはり図示されない
が、各パフォーマンスボード602a〜602dにはそ
れぞれ被測定デバイスが搭載されている。なお、各パフ
ォーマンスボードを介して被測定デバイスに接続される
電源線は、図面の煩雑を避けるために省略されている。
Here, the performance boards 602a-6
02d all have the same function as the performance board 2 described in the first embodiment, and the signal transmission lines 618a to 618 are provided via test heads (not shown).
It is connected to 8d. Although not shown, each device under test is mounted on each of the performance boards 602a to 602d. The power supply line connected to the device under test via each performance board is omitted in order to avoid complexity of the drawing.

【0094】マルチプレクサ619a〜619dによっ
て信号伝送線路621に接続する信号伝送線路を選択す
ることにより、パフォーマンスボード602a〜602
dの搭載する何れの被測定デバイスに対して測定ユニッ
ト群620による測定を行うか、を設定する事ができ
る。
By selecting the signal transmission line connected to the signal transmission line 621 by the multiplexers 619a to 619d, the performance boards 602a to 602 are selected.
It is possible to set which of the devices under measurement of d is to be measured by the measurement unit group 620.

【0095】そしてあるパフォーマンスボード(例えば
602a)が第2の測定を行っているとき(つまりパフ
ォーマンスボード602aにとっての第2の期間)にお
いて他のパフォーマンスボード(例えば602b)を第
1の測定に供することが可能である。したがって、複数
の被測定デバイスの測定を効率よく迅速に行うことがで
きる。つまりあるパフォーマンスボードにとっての第2
の期間において、他の少なくとも一つのパフォーマンス
ボードにとっての第1の期間を設けることにより、効率
の良い測定が可能となる。
Then, while one performance board (for example, 602a) is performing the second measurement (that is, the second period for the performance board 602a), another performance board (for example, 602b) is used for the first measurement. Is possible. Therefore, it is possible to efficiently and quickly measure a plurality of devices under measurement. In other words, the second for a certain performance board
By providing the first period for the other at least one performance board in the period, the efficient measurement becomes possible.

【0096】実施例6:実施例6は実施例5によって構
成された測定系のより具体的且つ望ましい動作について
説明する。
Example 6 Example 6 describes a more specific and desirable operation of the measurement system constructed according to Example 5.

【0097】図7はこの発明の実施例6を説明するタイ
ミングチャートであり、簡単のためパフォーマンスボー
ド602a、602b及びこれに対応するマルチプレク
サ619a,619bに関してのみ示している。
FIG. 7 is a timing chart for explaining the sixth embodiment of the present invention, and only the performance boards 602a and 602b and the corresponding multiplexers 619a and 619b are shown for simplification.

【0098】マルチプレクサ619aはその第3の期間
(t10〜t11,t17〜t18)において信号伝送線路62
1,618aを互いに導通させる。そしてその第4の期
間(時刻t11〜t17,t18〜)において信号伝送線路6
21,618aを導通させない。マルチプレクサ619
bも同様にして、その第3の期間(t14〜t15,t
20〜)において信号伝送線路621,618aを互いに
導通させ、その第4の期間(〜t14,t15〜t20)にお
いて導通させない。
[0098] The multiplexer 619a thereof third period (t 10 ~t 11, t 17 ~t 18) in the signal transmission line 62
1, 618a are electrically connected to each other. Then, in the fourth period (time t 11 to t 17 , t 18 ...), the signal transmission line 6
21 and 618a are not conducted. Multiplexer 619
Similarly for b, the third period (t 14 to t 15 , t
20 ~) is connected to each other signal transmission lines 621,618a in, it does not conduct in its fourth period (~t 14, t 15 ~t 20 ).

【0099】一方、マルチプレクサ619aに対応して
信号伝送線路618aに接続されたパフォーマンスボー
ド602aでは、その内蔵するスイッチ(図示しない
が、実施例1におけるスイッチ5,6に対応する)が、
その第1の期間(t9 〜t12,t16〜t18)において、
パフォーマンスボード602aに搭載された被測定デバ
イス(以下「DUT(デバイス・アンダー・テスト)と
いう)601a(図示しない)と信号伝送線路618a
を導通させる。一方、第2の期間(t12〜t16,t
18〜)においては導通させない。同様にしてマルチプレ
クサ619bに対応して信号伝送線路618bに接続さ
れたパフォーマンスボード602bでは、その内蔵する
スイッチ(図示しない)が、その第1の期間(t13〜t
16,t19〜)において、パフォーマンスボード602b
に搭載されたDUT601b(図示しない)と信号伝送
線路618bを導通させる。一方、第2の期間(〜
13,t16〜t19)においては導通させない。
On the other hand, in the performance board 602a connected to the signal transmission line 618a corresponding to the multiplexer 619a, the built-in switches (not shown but corresponding to the switches 5 and 6 in the first embodiment) are
In its first period (t 9 ~t 12, t 16 ~t 18),
A device under test (hereinafter referred to as "DUT (device under test)) 601a (not shown) mounted on the performance board 602a and a signal transmission line 618a.
To conduct. On the other hand, the second period (t 12 to t 16 , t
Not conduct in 18 ~). In performance board 602b connected to the corresponding multiplexer 619b to the signal transmission line 618b in a similar manner, the switch (not shown) to the built-in, its first period (t 13 ~t
16, t in 19 ~), the performance board 602b
The DUT 601b (not shown) mounted on the board is electrically connected to the signal transmission line 618b. On the other hand, the second period (~
t 13, t 16 ~t 19) does not conduct in.

【0100】マルチプレクサ619aが導通状態にある
第3の期間(t10〜t11,t17〜t18)は、これに対応
するパフォーマンスボード602aの第1の期間(t9
〜t12,t16〜t18)に含まれている。このように各期
間を設定することにより、DUT601aに対する第1
の測定(測定ユニット群620による測定、例えばリー
ク測定)が可能となる。同様にして、マルチプレクサ6
19bが導通状態にある第3の期間(t14〜t15,t20
〜)は、これに対応するパフォーマンスボード602b
の第1の期間(t13〜t16,t19〜)に含まれる。従っ
て、DUT601bに対する第1の測定が可能となる。
The third period (t 10 to t 11 , t 17 to t 18 ) in which the multiplexer 619a is in the conductive state is the first period (t 9 of the performance board 602a corresponding thereto).
~t 12, t 16 are included in ~t 18). By setting each period in this way, the first for the DUT 601a
(Measurement by the measurement unit group 620, for example, leak measurement) can be performed. Similarly, the multiplexer 6
19b is the third period in the conductive state (t 14 ~t 15, t 20
~) Is the performance board 602b corresponding to this.
Is included in the first period (t 13 to t 16 , t 19 ). Therefore, the first measurement for the DUT 601b becomes possible.

【0101】一方、DUT601aに対する第2の測定
(パフォーマンスボード602aの行う固有の測定、例
えば実施例2にいうFFTを用いたS/N測定)が実行
されるパフォーマンスボード602aの第2の期間(t
12〜t16,t18〜)内において、マルチプレクサ619
bが導通状態にある第3の期間(t14〜t15,t20〜)
が設定される。つまり、DUT601aに対する第2の
測定が行われている間に、DUT601bに対する第1
の測定が可能となる。従って、実施例5の構成に対して
このように各期間を設定することにより、デバイスの迅
速な測定が可能となる。
On the other hand, the second period (t) of the performance board 602a in which the second measurement (specific measurement performed by the performance board 602a, for example, S / N measurement using FFT according to the second embodiment) for the DUT 601a is executed.
In 12 ~t 16, t 18 ~) in the multiplexer 619
third period b is conducting (t 14 ~t 15, t 20 ~)
Is set. That is, while the second measurement is being performed on the DUT 601a, the first measurement on the DUT 601b is performed.
Can be measured. Therefore, by setting each period in this way with respect to the configuration of the fifth embodiment, it is possible to quickly measure the device.

【0102】なお、パフォーマンスボード602aの第
1の期間(t9 〜t12,t16〜t18)と、その第2の期
間(t12〜t16、t18〜)とはスイッチの動作に起因し
て排他的に設定される。よって、マルチプレクサ619
aの第3の期間(t10〜t11,t17〜t18)とマルチプ
レクサ619bが導通状態にある第3の期間(t14〜t
15,t20〜)とが重なることはない。このため、2つの
DUTの測定を行う場合には、第1の測定に混乱が生じ
ることはない。
[0102] Note that the first period of the performance board 602a (t 9 ~t 12, t 16 ~t 18), the behavior of the switch and its second period (t 12 ~t 16, t 18 ~) Due to this, it is set exclusively. Therefore, the multiplexer 619
a during the third period (t 10 to t 11 , t 17 to t 18 ) and the third period during which the multiplexer 619b is in the conducting state (t 14 to t 18 ).
15, t 20 ~) and there is no overlap. Therefore, when two DUTs are measured, the first measurement will not be confused.

【0103】図8はあるDUTに対して第2の測定を行
っている間に他のDUTの測定を2つ分行うことができ
る場合のタイミングチャートである。但し、パフォーマ
ンスボード602c,602dに搭載されたDUTをそ
れぞれ601c,601dとして表記している。
FIG. 8 is a timing chart in the case where two DUTs can be measured while another DUT is being measured. However, the DUTs mounted on the performance boards 602c and 602d are described as 601c and 601d, respectively.

【0104】まず時刻t0 において期間1aが開始す
る。期間1aにおいてはDUT601aに対して測定ユ
ニット群620によって第1の測定が行われる。続いて
時刻t1 において期間1aが終了し、期間2aにおいて
DUT601aに対してパフォーマンスボード602a
によって第2の測定が行われる。即ち時刻t1 において
パフォーマンスボード602a内のスイッチ(実施例1
のスイッチ5,6に対応する)の切り替えが行われる。
First, at time t 0 , the period 1a starts. In the period 1a, the first measurement is performed by the measurement unit group 620 on the DUT 601a. Subsequently, the period 1a ends at time t 1 , and the performance board 602a does not correspond to the DUT 601a in the period 2a.
Makes a second measurement. That is, at the time t 1 , the switch in the performance board 602a (Example 1)
(Corresponding to the switches 5 and 6).

【0105】この期間2aが開始すると同時に期間1b
が開始する。期間1bにおいては、DUT601bに対
して測定ユニット群620によって第1の測定が行われ
る。即ち、パフォーマンスボード602aにおけるスイ
ッチの切り替えのタイミングと、マルチプレクサ619
aが非導通状態になるタイミングと、マルチプレクサ6
19bが導通状態になるタイミングとが時刻t1 におい
て一致している。この様な制御は既に述べたことから解
るように、テスタ617の有するCPU622によって
行われる。
At the same time that this period 2a starts, the period 1b
Will start. In the period 1b, the first measurement is performed on the DUT 601b by the measurement unit group 620. That is, the switch switching timing on the performance board 602a and the multiplexer 619
The timing at which a becomes non-conductive and the multiplexer 6
The timing at which 19b enters the conducting state matches at time t 1 . Such control is performed by the CPU 622 of the tester 617, as can be seen from the above description.

【0106】期間1bは期間2aの半分であり、期間1
bが時刻t2 において終了すると同時に期間1cが開始
する。期間1cにおいてはDUT601cに対して測定
ユニット群620によって第1の測定が行われる。即ち
マルチプレクサ619bが非導通状態になるタイミング
と、マルチプレクサ619cが導通状態になるタイミン
グとが時刻t2 において一致している。
Period 1b is half of period 2a, and period 1b
At the same time when b ends at time t 2 , the period 1c starts. In the period 1c, the first measurement is performed on the DUT 601c by the measurement unit group 620. That is, the timing at which the multiplexer 619b is turned off and the timing at which the multiplexer 619c is turned on match at time t 2 .

【0107】期間1cは期間2aの半分であり、時刻t
3 において期間1cが終了すると同時に期間2aも終了
する。これと同時に期間1dが開始して、DUT601
dに対して測定ユニット群620によって第1の測定が
行われる。即ちパフォーマンスボード602aにおける
スイッチの切り替えのタイミングと、マルチプレクサ6
19bが非導通状態になるタイミングと、マルチプレク
サ619cが導通状態になるタイミングとが時刻t3
おいて一致している。
The period 1c is half of the period 2a, and the time t
In 3 the period 1c ends and the period 2a ends at the same time. At the same time, the period 1d starts and the DUT 601
The first measurement is performed on the d by the measurement unit group 620. That is, the switching timing of the switch on the performance board 602a and the multiplexer 6
The timing at which 19b becomes non-conductive and the timing at which multiplexer 619c becomes conductive match at time t 3 .

【0108】このようにして、DUT601aに対して
パフォーマンスボード602aによって第2の測定が行
われるている期間2aにおいて、2つのDUT601
b,601cに対する第1の測定が行われ、迅速な測定
が可能となる。
In this way, in the period 2a during which the performance board 602a performs the second measurement on the DUT 601a, two DUTs 601 are generated.
The first measurement for b and 601c is performed, and quick measurement is possible.

【0109】期間2aの終了、即ち期間1cの終了であ
って期間1dの開始でもある時刻t3 の後、DUT60
1aの交換が行われる。既に第1の測定のみならず第2
の測定も終了したので、他のデバイスに交換するのであ
る。このために必要な期間が期間3aで示されている。
期間3aは期間1dと長さが等しく、いずれも時刻t4
において終了する。一方、時刻t4 においては期間2b
も終了する。期間2bはDUT602bに対して第2の
測定が行われている期間であり、この間に2つのDUT
601c,601dに対する第1の測定が行われ、迅速
な測定が可能となる。
After the end of the period 2a, that is, the time t 3 at the end of the period 1c and the start of the period 1d, the DUT 60
1a is exchanged. Already the first measurement as well as the second
Since the measurement of was completed, it is replaced with another device. The period required for this is indicated by period 3a.
Period 3a are of equal duration 1d and length, both time t 4
Ends in. On the other hand, at time t 4 , period 2b
Also ends. The period 2b is a period during which the second measurement is performed on the DUT 602b, and two DUTs are measured during this period.
The first measurement is performed on 601c and 601d, which enables quick measurement.

【0110】以上のような動作が時刻t4 以降もデバイ
スが交換されつつ繰り返される。期間3b,3c,3d
はそれぞれDUT601b,601c,601dが交換
される期間であり、期間2c,2dはそれぞれDUT6
01c,601dに対して第2の測定が行われる期間で
ある。また期間11a,12a,13a,11b,12
b,11c,12c,11dはそれぞれ期間1a,2
a,3a,1b,2b,1c,2c,1dに対応してお
り、交換後のデバイスについて設定された期間である。
そして時刻t4 ,t5 ,t6 ,t7 ,t8 はそれぞれt
1 ,t2 ,t3 ,t4 に対応している。
The above operation is repeated after the time t 4 while the device is replaced. Period 3b, 3c, 3d
Is a period in which the DUTs 601b, 601c, and 601d are exchanged, and the periods 2c and 2d are in the DUT 6 respectively.
This is a period during which the second measurement is performed on 01c and 601d. Also, the periods 11a, 12a, 13a, 11b, 12
b, 11c, 12c and 11d are periods 1a and 2 respectively.
It corresponds to a, 3a, 1b, 2b, 1c, 2c, 1d, and is the period set for the device after replacement.
And the times t 4 , t 5 , t 6 , t 7 , and t 8 are respectively t
It corresponds to 1 , t 2 , t 3 , and t 4 .

【0111】以上のように期間を設定した場合には、1
台のテスタ617で3個のDUTを同時に測定し、また
同時に1個のDUTの交換をすることができるので、複
数個の被測定デバイスの測定を迅速にできるという効果
がある。
When the period is set as described above, 1
Since three DUTs can be simultaneously measured by the tester 617 of one stand and one DUT can be replaced at the same time, there is an effect that the measurement of a plurality of devices under test can be performed quickly.

【0112】実施例7:図9は実施例7を示す断面図で
ある。被測定デバイス701がソケット725に載置さ
れ、ソケット725はパフォーマンスボード702に設
けられている。そしてパフォーマンスボード702は、
テストヘッド721上に固定されている。
Seventh Embodiment: FIG. 9 is a sectional view showing a seventh embodiment. The device under test 701 is placed on the socket 725, and the socket 725 is provided on the performance board 702. And the performance board 702
It is fixed on the test head 721.

【0113】ケーブル724は、図示されないテスタ7
17とテストヘッド721とを接続するものであり、図
1に示された信号伝送線路7,8,15、電源線16及
び制御線19を含む。一方、パフォーマンスボード70
2とテストヘッド721とはポゴ・ピン(pogo pin)7
22によって電気的に接続される。従って、パフォーマ
ンスボード702がテスタ717と接続されることにな
る。
The cable 724 is a tester 7 (not shown).
17 is connected to the test head 721, and includes the signal transmission lines 7, 8, 15 shown in FIG. 1, the power supply line 16 and the control line 19. On the other hand, performance board 70
2 and the test head 721 are the pogo pin 7
It is electrically connected by 22. Therefore, the performance board 702 is connected to the tester 717.

【0114】パフォーマンスボード702には測定用の
デバイス723が設けられており、これは図1に示す演
算器13、メモリ14、第1及び第2の信号変換回路1
1,12及びスイッチ5,6を1つのチップ内に内蔵す
るよう構成したものである。
The performance board 702 is provided with a device 723 for measurement, which is the arithmetic unit 13, the memory 14, the first and second signal conversion circuits 1 shown in FIG.
1, 12 and the switches 5 and 6 are built in one chip.

【0115】図10はパフォーマンスボード702の構
成を示す平面図である。パッド702aがポゴ・ピン7
22と接触される。そして領域702bにおいて測定用
のデバイス723が設けられ、その裏側においてソケッ
ト725が設けられる。
FIG. 10 is a plan view showing the structure of the performance board 702. Pad 702a is pogo pin 7
22 is contacted. Then, the device 723 for measurement is provided in the region 702b, and the socket 725 is provided on the back side thereof.

【0116】図11はテストヘッド721、及びこれと
ケーブル724によって接続されるテスタ717を示す
模式図である。テストヘッド721の構成を明瞭にする
ため、その上に固定されるパフォーマンスボード702
は省略している。
FIG. 11 is a schematic diagram showing a test head 721 and a tester 717 connected to the test head 721 by a cable 724. A performance board 702 fixed on the test head 721 for the sake of clarity.
Is omitted.

【0117】テスタ717は測定ユニット群720及び
CPU722を備えており、これらはそれぞれ実施例1
におけるテスタ17、測定ユニット群20及びCPU2
2に対応している。測定ユニット群720はピンエレク
トロニクスカード720aを複数枚有しており、これら
はCPU722とともに信号伝送線路724によってテ
ストヘッド721に接続される。テストヘッド721に
おいては、信号伝送線路724によって接続されるバッ
ファ721aがピンエレクトロニクスカード720aに
対応して設けられており、ポゴピン722がバッファ7
21aに対応して設けられ、これらに接続されている。
The tester 717 is equipped with a measurement unit group 720 and a CPU 722, which are each of the first embodiment.
Tester 17, measurement unit group 20 and CPU 2 in
Corresponds to 2. The measurement unit group 720 has a plurality of pin electronics cards 720a, which are connected to the test head 721 by a signal transmission line 724 together with the CPU 722. In the test head 721, the buffer 721a connected by the signal transmission line 724 is provided corresponding to the pin electronics card 720a, and the pogo pin 722 is the buffer 7.
21a is provided corresponding to and is connected to these.

【0118】このように実施例7においては実施例1で
述べた演算器13、メモリ14、第1及び第2の信号変
換回路11,12及びスイッチ5,6が測定用デバイス
723に内蔵され、1チップ化されたので、信号伝送線
路3,4,9,10を短かくでき、より高速で、精度の
高い測定が可能となる。
As described above, in the seventh embodiment, the arithmetic unit 13, the memory 14, the first and second signal conversion circuits 11 and 12 and the switches 5 and 6 described in the first embodiment are built in the measuring device 723. Since it is made into one chip, the signal transmission lines 3, 4, 9 and 10 can be shortened, and higher speed and highly accurate measurement becomes possible.

【0119】[0119]

【発明の効果】この発明のうち請求項1にかかるデバイ
スの測定装置においては、第1の測定部が有すべき機能
を低減する事ができるので、第1の測定部の構成が増大
することを抑制することができる。
In the measuring apparatus for a device according to claim 1 of the present invention, the function that the first measuring section should have can be reduced, so that the configuration of the first measuring section is increased. Can be suppressed.

【0120】この発明のうち請求項2にかかるデバイス
の測定装置においては、信号処理部によって第2の測定
を行うことができる。
In the device measuring apparatus according to the second aspect of the present invention, the signal processing unit can perform the second measurement.

【0121】この発明のうち請求項3にかかるデバイス
の測定装置においては、第1及び第2の測定のいずれも
が第2の測定部を介して行われるので、第1の測定の際
にもデバイスを第2の測定部から外す必要がなく、簡便
に第1の測定が行われることができる。
In the measuring device for a device according to claim 3 of the present invention, both the first and second measurements are performed via the second measuring section, so that the first measurement is also performed. The first measurement can be easily performed without removing the device from the second measurement unit.

【0122】この発明のうち請求項4にかかるデバイス
の測定装置においては、信号処理部が期待値との比較を
行うので、測定結果の評価が行われることによって第2
の測定が行われる。
In the measuring device for a device according to claim 4 of the present invention, the signal processing section compares the expected value, so that the measurement result is evaluated so that the second result is obtained.
Is measured.

【0123】この発明のうち請求項5にかかるデバイス
の測定装置においては、測定結果とテストデータとで信
号の態様が異なっていても信号処理部は第2の測定を行
うことができるので、演算部の取り扱う信号の態様と、
デバイスの取り扱う信号の態様とが異なっていても第2
の測定を行うことができる。また、デバイスが信号の態
様を変換する機能を有している場合に、第2の測定とし
て当該機能をテストすることができる。
In the measuring device of the device according to the fifth aspect of the present invention, the signal processing unit can perform the second measurement even if the signal form differs between the measurement result and the test data. Of the signals handled by the department,
Even if the aspect of the signal handled by the device is different, the second
Can be measured. Also, if the device has the ability to translate aspects of the signal, it can be tested as a second measurement.

【0124】この発明のうち請求項6にかかるデバイス
の測定装置においては、演算部の取り扱う信号の態様が
パラレル信号であっても、デバイスに対してシリアル信
号を与えることができるので、デバイスの取り扱う信号
の態様がシリアル信号であっても第2の測定を行うこと
ができる。
In the device measuring apparatus according to claim 6 of the present invention, since the serial signal can be given to the device even if the signal handled by the arithmetic unit is a parallel signal, the device handling is performed. The second measurement can be performed even if the mode of the signal is a serial signal.

【0125】この発明のうち請求項7にかかるデバイス
の測定装置においては、デバイスが出力する信号の態様
がアナログ信号であっても、演算部はディジタル信号を
入力することができるので、デバイスがディジタル/ア
ナログ変換を行う機能を有していても、当該機能のテス
トを第2の測定として行うことができる。
In the device measuring apparatus according to claim 7 of the present invention, even if the signal output from the device is an analog signal, the arithmetic unit can input a digital signal. / Even if it has a function of performing analog conversion, the test of the function can be performed as the second measurement.

【0126】この発明のうち請求項8にかかるデバイス
の測定装置においては、デバイスが出力する信号の態様
がシリアル信号であっても、演算部はパラレル信号を入
力することができるので、デバイスが取り扱う信号の態
様がシリアル信号であり、演算部の取り扱う信号の態様
がパラレル信号であっても、第2の測定を行うことがで
きる。
In the device measuring apparatus according to claim 8 of the present invention, even if the mode of the signal output by the device is a serial signal, the arithmetic unit can input a parallel signal, so the device handles it. Even if the mode of the signal is a serial signal and the mode of the signal handled by the arithmetic unit is a parallel signal, the second measurement can be performed.

【0127】この発明のうち請求項9にかかるデバイス
の測定装置においては、一の第2の測定部がこれに対応
するデバイスに対して第2の測定を行っている間に、他
の第2の測定部がこれに対応するデバイスに対して第1
の測定を行うことができ、複数のデバイスを迅速に測定
することができる。
In the measuring apparatus for a device according to claim 9 of the present invention, while one second measuring section is performing the second measurement for the corresponding device, the other second measuring section is used. The measurement unit of the first
Can be performed, and multiple devices can be quickly measured.

【0128】この発明のうち請求項10にかかるデバイ
スの測定装置においては、第1の期間において所定の測
定以外の他の測定を行うことができるので、テスタに他
の測定を担当させる一方で、第2の期間において所定の
測定を担当させることができる。
In the device measuring apparatus according to the tenth aspect of the present invention, since the measurement other than the predetermined measurement can be performed in the first period, the tester is in charge of the other measurement. It is possible to take charge of a predetermined measurement in the second period.

【0129】この発明のうち請求項11にかかるデバイ
スの測定装置においては、第1の期間においてデバイス
に対するアクセスが当該デバイスの測定装置を介して行
われるので、第1の期間において測定部が行う所定の測
定以外に測定を行う際にも、デバイスを移動する必要が
なく、簡便に複数種の測定を行うことができる。
In the device measuring apparatus according to claim 11 of the present invention, since the device is accessed through the measuring apparatus of the device in the first period, the measuring unit performs the predetermined operation in the first period. It is not necessary to move the device when performing a measurement other than the above measurement, and a plurality of types of measurement can be easily performed.

【0130】この発明のうち請求項12にかかるデバイ
スの測定装置においては、信号処理部によって所定の測
定を行うことができる。
In the device measuring apparatus according to the twelfth aspect of the present invention, the signal processing section can perform a predetermined measurement.

【0131】この発明のうち請求項13にかかるデバイ
スの測定装置においては、信号処理部が期待値との比較
を行うので、測定結果の評価が行われることによって所
定の測定が行われる。
In the measuring apparatus for a device according to claim 13 of the present invention, since the signal processing section compares with the expected value, the predetermined measurement is performed by evaluating the measurement result.

【0132】この発明のうち請求項14にかかるデバイ
スの測定装置においては、測定結果とテストデータとで
信号の態様が異なっていても信号処理部は所定の測定を
行うことができるので、演算部の取り扱う信号の態様
と、デバイスの取り扱う信号の態様とが異なっていても
所定の測定を行うことができる。また、デバイスが信号
の態様を変換する機能を有している場合に、所定の測定
として当該機能をテストすることができる。
In the measuring apparatus for a device according to claim 14 of the present invention, the signal processing section can perform a predetermined measurement even if the signal form differs between the measurement result and the test data. Even if the aspect of the signal handled by the device and the aspect of the signal handled by the device are different, the predetermined measurement can be performed. Also, if the device has the ability to transform aspects of the signal, it can be tested as a given measurement.

【0133】この発明のうち請求項15にかかるデバイ
スの測定装置においては、演算部の取り扱う信号の態様
がパラレル信号であっても、デバイスに対してシリアル
信号を与えることができるので、デバイスの取り扱う信
号の態様がシリアル信号であっても所定の測定を行うこ
とができる。
In the device measuring apparatus according to the fifteenth aspect of the present invention, since the serial signal can be given to the device even if the mode of the signal handled by the arithmetic unit is the parallel signal, the device handling is performed. Predetermined measurement can be performed even if the mode of the signal is a serial signal.

【0134】この発明のうち請求項16にかかるデバイ
スの測定装置においては、デバイスが出力する信号の態
様がアナログ信号であっても、演算部はディジタル信号
を入力することができるので、デバイスがディジタル/
アナログ変換を行う機能有していても、当該機能のテス
トを所定の測定として行うことができる。
According to the sixteenth aspect of the present invention, in the measuring device for a device, even if the signal output by the device is an analog signal, the arithmetic unit can input a digital signal. /
Even if it has a function of performing analog conversion, the test of the function can be performed as a predetermined measurement.

【0135】この発明のうち請求項17にかかるデバイ
スの測定装置においては、デバイスが出力する信号の態
様がシリアル信号であっても、演算部はパラレル信号を
入力することができるので、デバイスが取り扱う信号の
態様がシリアル信号であり、演算部の取り扱う信号の態
様がパラレル信号であっても、所定の測定を行うことが
できる。
In the measuring apparatus for a device according to claim 17 of the present invention, even if the mode of the signal output by the device is a serial signal, the arithmetic unit can input a parallel signal, so the device handles it. Even if the mode of the signal is a serial signal and the mode of the signal handled by the arithmetic unit is a parallel signal, a predetermined measurement can be performed.

【0136】この発明のうち請求項18にかかるデバイ
スの測定方法においては、一の第2の測定部がこれに対
応するデバイスに対して第2の測定を行っている間に、
他の第2の測定部がこれに対応するデバイスに対して第
1の測定を行うことができ、複数のデバイスを迅速に測
定することができる。
According to the eighteenth aspect of the present invention, in the device measuring method according to the eighteenth aspect, while one second measuring section is performing the second measurement on the corresponding device,
The other second measurement unit can perform the first measurement on the corresponding device, and can quickly measure the plurality of devices.

【0137】この発明のうち請求項19にかかるデバイ
スの測定方法においては、一のスイッチと他のスイッチ
とにおいて第3の期間が重なることがないので、第1の
測定を異なるデバイスに対して適切に実行することがで
きる。
In the method for measuring a device according to claim 19 of the present invention, the third period does not overlap in one switch and another switch, and therefore the first measurement is appropriate for different devices. Can be run to.

【0138】この発明のうち請求項20にかかるデバイ
スの測定方法においては、異なるデバイスに対する第1
の測定を連続して実行する事ができるので、複数のデバ
イスの測定を迅速に行うことができる。
In the device measuring method according to claim 20 of the present invention, the first method for different devices is provided.
Since it is possible to continuously perform the measurement of, the measurement of a plurality of devices can be performed quickly.

【0139】従って、この発明によれば、安価なテスタ
で複雑な測定が可能となる。また高速高精度テストが容
易に実現できる。
Therefore, according to the present invention, complicated measurement can be performed with an inexpensive tester. In addition, high-speed and high-precision tests can be easily realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】この発明の実施例1を示すブロック図である。FIG. 2 is a block diagram showing a first embodiment of the present invention.

【図3】この発明の実施例2を示すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】この発明の実施例3を示すブロック図である。FIG. 4 is a block diagram showing a third embodiment of the present invention.

【図5】この発明の実施例4を示すブロック図である。FIG. 5 is a block diagram showing a fourth embodiment of the present invention.

【図6】この発明の実施例5を示すブロック図である。FIG. 6 is a block diagram showing a fifth embodiment of the present invention.

【図7】この発明の実施例6を説明するタイミングチャ
ートである。
FIG. 7 is a timing chart illustrating a sixth embodiment of the present invention.

【図8】この発明の実施例6を説明するタイミングチャ
ートである。
FIG. 8 is a timing chart illustrating a sixth embodiment of the present invention.

【図9】この発明の実施例7を示す断面図である。FIG. 9 is a sectional view showing Embodiment 7 of the present invention.

【図10】この発明の実施例7を示す平面図である。FIG. 10 is a plan view showing Embodiment 7 of the present invention.

【図11】この発明の実施例7を示す模式図である。FIG. 11 is a schematic diagram showing Embodiment 7 of the present invention.

【図12】従来の技術を示すブロック図である。FIG. 12 is a block diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

1 被測定デバイス 2 パフォーマンスボード(第2の測定部) 4 メモリ(記憶手段) 5,6 スイッチ 11 第1の信号変換器 12 第2の信号変換器 13 演算器(演算部) 17 テスタ(第1の測定部) 201 D/A変換器(デバイス) 205,206 スイッチ 211 A/D変換器(第1の信号変換器) 212 パラレル/シリアル変換器(第2の信号変換
器) 214 メモリ(記憶手段) 213 浮動小数点演算器213(演算部) 217 テスタ(第1の測定部) 301 スキャンデザインされたデバイス 305,306 スイッチ 311 シリアル/パラレル変換器(第1の信号変換
器) 312 パラレル/シリアル変換器(第2の信号変換
器) 313 MCU(マイクロコントロールユニット)(演
算部) 314 メモリ(記憶手段) 317 テスタ(第1の測定部) 405,406 スイッチ 411 第1の信号変換器 412 第2の信号変換器 413 演算器(演算部) 414 メモリ(記憶手段) 417 テスタ(第1の測定部) 602a,602b,602c,602d パフォーマ
ンスボード(第2の測定部) 619a,619b,619c,619d マルチプレ
クサ(スイッチ) 620 測定ユニット群(測定処理部)
DESCRIPTION OF SYMBOLS 1 Device under test 2 Performance board (2nd measurement part) 4 Memory (storage means) 5, 6 switch 11 1st signal converter 12 2nd signal converter 13 Arithmetic unit (arithmetic part) 17 Tester (1st Measurement unit) 201 D / A converter (device) 205, 206 switch 211 A / D converter (first signal converter) 212 parallel / serial converter (second signal converter) 214 memory (storage means) ) 213 floating-point arithmetic unit 213 (arithmetic unit) 217 tester (first measurement unit) 301 scan-designed device 305, 306 switch 311 serial / parallel converter (first signal converter) 312 parallel / serial converter (Second signal converter) 313 MCU (micro control unit) (arithmetic unit) 314 Memory (storage means 317 Tester (first measurement unit) 405, 406 switch 411 First signal converter 412 Second signal converter 413 Operation unit (operation unit) 414 Memory (storage unit) 417 Tester (first measurement unit) 602a , 602b, 602c, 602d Performance board (second measuring section) 619a, 619b, 619c, 619d Multiplexer (switch) 620 Measuring unit group (measurement processing section)

【手続補正書】[Procedure amendment]

【提出日】平成6年8月29日[Submission date] August 29, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項11[Name of item to be corrected] Claim 11

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0019[Correction target item name] 0019

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0019】この発明のうち請求項11にかかるもの
は、請求項10記載のデバイスの測定装置であって、
(c)前記所定の測定を行う測定部と、(d)(d−
1)前記デバイスに接続された共通端子と、(d−2)
第1の端子と、(d−3)前記測定部に接続された第2
の端子と、を含む。そして、(d−4)前記第1の期間
においては前記共通端子は前記第1の端子に接続され、
(d−5)前記第2の期間においては前記共通端子は前
記第2の端子に接続されるスイッチとを備える。
A tenth aspect of the present invention is a device measuring apparatus according to the tenth aspect,
(C) a measuring unit for performing the predetermined measurement, and (d) (d-
1) a common terminal connected to the device, and (d-2)
A first terminal, and (d-3) a second terminal connected to the measuring unit.
And the terminal of. And (d-4) the common terminal is connected to the first terminal in the first period,
The common terminal in (d-5) the second period of time obtaining Bei a switch connected to the second terminal.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0089[Correction target item name] 0089

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0089】実施例4:図5はこの発明の実施例4の構
成を示すブロック図である。実施例4は実施例1におけ
るテスタ17、電源線16、制御線19、スイッチ5,
6、信号伝送線路3,4,7,8,9,10、メモリ1
4、演算器13、第1及び第2の信号変換器11,12
を、それぞれテスタ417、電源線416、制御線4
19、スイッチ405,406、信号伝送線路403,
404,407,408,409,410、メモリ41
4、演算器413、第1及び第2の信号変換器411,
412に置換した構成を有している。但し、実施例1に
おける信号伝送線路15は実施例4においては2つの信
号伝送線路415,416に置換されている。実施例
4では簡単のためにテスタ417の内部を省略して示し
ている。
Fourth Embodiment: FIG. 5 is a block diagram showing the structure of a fourth embodiment of the present invention. In the fourth embodiment, the tester 17, power supply line 16, control line 19, switch 5,
6, signal transmission lines 3, 4, 7, 8, 9, 10, memory 1
4, arithmetic unit 13, first and second signal converters 11, 12
And each tester 417, the power supply line 416 a, the control line 4
19, switches 405 and 406, signal transmission line 403,
404, 407, 408, 409, 410, memory 41
4, arithmetic unit 413, first and second signal converters 411,
412 has been replaced. However, the signal transmission line 15 in the first embodiment is replaced by two signal transmission lines 415 and 416 b in Example 4. In the fourth embodiment, the inside of the tester 417 is omitted for simplicity.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0090[Correction target item name] 0090

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0090】信号伝送線路415は演算器413とテス
タ417とを接続し、デバイス401の評価結果の伝送
などに用いられる。一方、信号伝送線路416は演算
器413と、メモリ414との接続に用いられ、これを
用いて期待値やプログラムの授受が行われる。つまり、
実施例4においては実施例1とは異なり、メモリ414
とテスタ417とは直接には接続されていない。テスト
用のプログラムやデータなどはテスタ417から送付せ
ず、メモリ414に書き込み、消去しないようにする。
The signal transmission line 415 connects the arithmetic unit 413 and the tester 417 and is used for transmitting the evaluation result of the device 401 and the like. On the other hand, the signal transmission line 416 b is an arithmetic unit 413, used in connection with the memory 414, transfer of the expected value and program using this occurs. That is,
In the fourth embodiment, unlike the first embodiment, the memory 414
And the tester 417 are not directly connected. The test program and data are not sent from the tester 417, and are written in the memory 414 so as not to be erased.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0098[Correction target item name] 0098

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0098】マルチプレクサ619aはその第3の期間
(t10〜t11,t17〜t18)において信号伝送線路62
1,618aを互いに導通させる。そしてその第4の期
間(時刻t11〜t17,t18〜)において信号伝送線路6
21,618aを導通させない。マルチプレクサ619
bも同様にして、その第3の期間(t14〜t15,t
20〜)において信号伝送線路621,618を互いに
導通させ、その第4の期間(〜t14,t15〜t20)にお
いて導通させない。
[0098] The multiplexer 619a thereof third period (t 10 ~t 11, t 17 ~t 18) in the signal transmission line 62
1, 618a are electrically connected to each other. Then, in the fourth period (time t 11 to t 17 , t 18 ...), the signal transmission line 6
21 and 618a are not conducted. Multiplexer 619
Similarly for b, the third period (t 14 to t 15 , t
20 ~) is connected to each other signal transmission lines 621,618 b in, it does not conduct in its fourth period (~t 14, t 15 ~t 20 ).

【手続補正6】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0099[Correction target item name] 0099

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0099】一方、マルチプレクサ619aに対応して
信号伝送線路618aに接続されたパフォーマンスボー
ド602aでは、その内蔵するスイッチ(図示しない
が、実施例1におけるスイッチ5,6に対応する)が、
その第1の期間(t9 〜t12,t16〜t18)において、
パフォーマンスボード602aに搭載された被測定デバ
イス(以下「DUT(デバイス・アンダー・テスト)
という)601a(図示しない)と信号伝送線路618
aを導通させる。一方、第2の期間(t12〜t16,t18
〜)においては導通させない。同様にしてマルチプレク
サ619bに対応して信号伝送線路618bに接続され
たパフォーマンスボード602bでは、その内蔵するス
イッチ(図示しない)が、その第1の期間(t13
16,t19〜)において、パフォーマンスボード602
bに搭載されたDUT601b(図示しない)と信号伝
送線路618bを導通させる。一方、第2の期間(〜t
13,t16〜t19)においては導通させない。
On the other hand, in the performance board 602a connected to the signal transmission line 618a corresponding to the multiplexer 619a, the built-in switches (not shown but corresponding to the switches 5 and 6 in the first embodiment) are
In its first period (t 9 ~t 12, t 16 ~t 18),
Device under test mounted on performance board 602a (hereinafter referred to as "DUT (device under test) " )
601a (not shown) and signal transmission line 618
Conduct a. On the other hand, the second period (t 12 to t 16 , t 18
~) Do not conduct. In performance board 602b connected to the corresponding multiplexer 619b to the signal transmission line 618b in a similar manner, the switch to its internal (not shown), the first period (t 13 ~
In t 16, t 19 ~), the performance board 602
The DUT 601b (not shown) mounted on the device b is electrically connected to the signal transmission line 618b. On the other hand, the second period (~ t
13, t 16 ~t 19) does not conduct in.

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0103[Correction target item name] 0103

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0103】図8はあるDUTに対して第2の測定を行
っている間に他のDUTの第1の測定を2つ分行うこと
ができる場合のタイミングチャートである。但し、パフ
ォーマンスボード602c,602dに搭載されたDU
Tをそれぞれ601c,601dとして表記している。
FIG. 8 is a timing chart when two DUT first measurements can be performed while another DUT is second measurement. However, the DU mounted on the performance boards 602c and 602d
T is described as 601c and 601d, respectively.

【手続補正8】[Procedure Amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0110[Correction target item name] 0110

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0110】以上のような動作が時刻t4 以降もデバイ
スが交換されつつ繰り返される。期間3b,3c,3d
はそれぞれDUT601b,601c,601dが交換
される期間であり、期間2c,2dはそれぞれDUT6
01c,601dに対して第2の測定が行われる期間で
ある。また期間11a,12a,13a,11b,12
b,11c,12c,11dはそれぞれ期間1a,2
a,3a,1b,2b,1c,2c,1dに対応してお
り、交換後のデバイスについて設定された期間である。
そして時刻t4 ,t5 ,t6 ,t7 ,t8 はそれぞれ
0 1 ,t2 ,t3 ,t4 に対応している。
The above operation is repeated after the time t 4 while the device is replaced. Period 3b, 3c, 3d
Is a period in which the DUTs 601b, 601c, and 601d are exchanged, and the periods 2c and 2d are in the DUT 6 respectively.
This is a period during which the second measurement is performed on 01c and 601d. Also, the periods 11a, 12a, 13a, 11b, 12
b, 11c, 12c and 11d are periods 1a and 2 respectively.
It corresponds to a, 3a, 1b, 2b, 1c, 2c, 1d, and is the period set for the device after replacement.
And the times t 4 , t 5 , t 6 , t 7 , and t 8 are respectively t
0 , T 1 , t 2 , t 3 , t 4 .

【手続補正9】[Procedure Amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0113[Name of item to be corrected] 0113

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0113】ケーブル724は、図示されないテスタ7
17とテストヘッド721とを接続するものであり、図
1に示された信号伝送線路7,8,15、電源線16及
び制御線19を含む。一方、パフォーマンスボード70
2とテストヘッド721とはポゴ・ピン(pogo pin)7
22によって電気的に接続される。従って、パフォー
マンスボード702がテスタ717と接続されることに
なる。
The cable 724 is a tester 7 (not shown).
17 is connected to the test head 721, and includes the signal transmission lines 7, 8, 15 shown in FIG. 1, the power supply line 16 and the control line 19. On the other hand, performance board 70
2 and the test head 721 are the pogo pin 7
22a electrically connects. Therefore, the performance board 702 is connected to the tester 717.

【手続補正10】[Procedure Amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0115[Correction target item name] 0115

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0115】図10はパフォーマンスボード702の構
成を示す平面図である。パッド702aがポゴ・ピン7
22と接触される。そして領域702bにおいて測定
用のデバイス723が設けられ、その裏側においてソケ
ット725が設けられる。
FIG. 10 is a plan view showing the structure of the performance board 702. Pad 702a is pogo pin 7
22 a . Then, the device 723 for measurement is provided in the region 702b, and the socket 725 is provided on the back side thereof.

【手続補正11】[Procedure Amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0117[Correction target item name] 0117

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0117】テスタ717は測定ユニット群720及び
CPU722を備えており、これらはそれぞれ実施例
1におけるテスタ17、測定ユニット群20及びCPU
22に対応している。測定ユニット群720はピンエレ
クトロニクスカード720aを複数枚有しており、これ
らはCPU722とともに信号伝送線路724によっ
てテストヘッド721に接続される。テストヘッド72
1においては、信号伝送線路724によって接続される
バッファ721aがピンエレクトロニクスカード720
aに対応して設けられており、ポゴピン722がバッ
ファ721aに対応して設けられ、これらに接続されて
いる。
[0117] The tester 717 includes a measuring unit group 720 and CPU722 b, tester 17 in each of these Examples 1, measurement unit group 20 and the CPU
It corresponds to 22. Measurement unit group 720 has a plurality of pin electronics cards 720a, which are connected to the test head 721 by signal transmission line 724 with CPU722 b. Test head 72
1, the buffer 721a connected by the signal transmission line 724 is connected to the pin electronics card 720.
A pogo pin 722 a is provided corresponding to a and a buffer 721 a is provided corresponding to the buffer 721 a.

【手続補正12】[Procedure Amendment 12]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図5[Name of item to be corrected] Figure 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図5】 [Figure 5]

【手続補正13】[Procedure Amendment 13]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図9[Correction target item name] Figure 9

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図9】 [Figure 9]

【手続補正14】[Procedure Amendment 14]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図11[Name of item to be corrected] Fig. 11

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図11】 FIG. 11

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 (a)測定されるべきデバイスに対して
第1の測定を行う第1の測定部と、 (b)前記第1の測定部と前記デバイスとの間に介在
し、(b−1)第1の期間において前記第1の測定部と
前記デバイスとを接続して前記第1の測定を許し、(b
−2)前記第1の期間とは異なる第2の期間において、
前記第1の測定とは異なる第2の測定を、前記デバイス
に対して行う、第2の測定部とを備える、デバイスの測
定装置。
1. (a) a first measuring unit for performing a first measurement on a device to be measured; (b) being interposed between the first measuring unit and the device; -1) Connecting the first measurement unit and the device during the first period to allow the first measurement, (b
-2) In a second period different from the first period,
A device measuring apparatus, comprising: a second measuring unit that performs a second measurement different from the first measurement on the device.
【請求項2】 前記第2の測定部は、(b−3)前記第
2の測定を行う際に前記デバイスに与えるべきテストデ
ータを出力し、前記テストデータを与えて前記デバイス
から得られる前記第2の測定の測定結果を入力し、前記
測定結果を評価する信号処理部を有する、請求項1記載
のデバイスの測定装置。
2. The second measuring section outputs (b-3) test data to be given to the device when performing the second measurement, and gives the test data to obtain the test data. The device measuring apparatus according to claim 1, further comprising a signal processing unit that inputs a measurement result of the second measurement and evaluates the measurement result.
【請求項3】 前記第2の測定部は、 (b−4)(b−4−1)前記デバイスに接続された共
通端子と、 (b−4−2)前記第1の測定部に接続された第1の端
子と、 (b−4−3)前記信号処理部に接続された第2の端子
と、を含み、 (b−4−4)前記第1の期間においては前記共通端子
は前記第1の端子に接続され、 (b−4−5)前記第2の期間においては前記共通端子
は前記第2の端子に接続されるスイッチを更に有する、
請求項2記載のデバイスの測定装置。
3. The second measuring section comprises: (b-4) (b-4-1) a common terminal connected to the device; and (b-4-2) connecting to the first measuring section. A second terminal connected to the signal processing unit, and (b-4-4) the common terminal in the first period, A switch connected to the first terminal, and (b-4-5) the common terminal further includes a switch connected to the second terminal in the second period.
The device for measuring a device according to claim 2.
【請求項4】 前記評価は所定の期待値と前記測定結果
との比較によって行われ、 前記第2の測定部は、(b−5)前記期待値を格納する
記憶手段を更に有する、請求項3記載のデバイスの測定
装置。
4. The evaluation is performed by comparing a predetermined expected value with the measurement result, and the second measurement unit further includes (b-5) a storage unit that stores the expected value. The measuring device of the device according to 3.
【請求項5】 前記信号処理部は、 (b−3−1)前記測定結果の信号の態様を変換して第
1の信号を得る第1の信号変換器と、 (b−3−2)前記第1の信号を入力して前記評価を行
い、また第2の信号を出力する演算部と、 (b−3−3)前記第2の信号の態様を変換して前記テ
ストデータを得る第2の信号変換器とを更に有する、請
求項4記載のデバイスの測定装置。
5. The signal processing unit comprises: (b-3-1) a first signal converter that obtains a first signal by converting the signal form of the measurement result; and (b-3-2). An arithmetic unit that inputs the first signal to perform the evaluation and outputs a second signal; and (b-3-3) obtains the test data by converting the aspect of the second signal. The device for measuring a device according to claim 4, further comprising two signal converters.
【請求項6】 前記テストデータの信号の態様はシリア
ル信号であり、 前記第2の信号変換器はパラレル/シリアル変換を行
う、請求項5記載のデバイスの測定装置。
6. The device measuring apparatus according to claim 5, wherein the mode of the signal of the test data is a serial signal, and the second signal converter performs parallel / serial conversion.
【請求項7】 前記測定結果の信号の態様はアナログ信
号であり、 前記第1の信号変換器はアナログ/ディジタル変換を行
う、請求項6記載のデバイスの測定装置。
7. The device measuring apparatus according to claim 6, wherein the mode of the signal of the measurement result is an analog signal, and the first signal converter performs analog / digital conversion.
【請求項8】 前記測定結果の信号の態様はシリアル信
号であり、 前記第1の信号変換器はシリアル/パラレル変換を行
う、請求項6記載のデバイスの測定装置。
8. The device measuring apparatus according to claim 6, wherein the mode of the signal of the measurement result is a serial signal, and the first signal converter performs serial / parallel conversion.
【請求項9】 前記第2の測定部は複数設けられ、 前記第1の測定部は、(a−1)前記第1の測定を行う
際に前記デバイスに与えるべきテストデータを出力し、
前記テストデータを与えて前記デバイスから得られる前
記第1の測定の測定結果を入力する、測定処理部と、
(a−2)前記測定処理部と前記第2の測定部の各々と
の間に介挿して設けられるスイッチと、を有し、 一の前記スイッチに対応する一の前記第2の測定部が、
前記第2の測定を行っている場合に、他の前記スイッチ
の少なくとも一つが、その対応する前記第2の測定部と
前記測定処理部とを導通させる、請求項1記載のデバイ
スの測定装置。
9. A plurality of the second measurement units are provided, and the first measurement unit outputs (a-1) test data to be given to the device when performing the first measurement,
A measurement processing unit which gives the test data and inputs the measurement result of the first measurement obtained from the device;
(A-2) a switch provided by being inserted between each of the measurement processing unit and each of the second measurement units, wherein one second measurement unit corresponding to one switch is ,
The device measuring apparatus according to claim 1, wherein at least one of the other switches electrically connects the corresponding second measurement unit and the measurement processing unit to each other when performing the second measurement.
【請求項10】 測定されるべきデバイスに接続され、 (a)第1の期間において前記デバイスの入出力を通過
させ、 (b)前記第1の期間とは異なる第2の期間において所
定の測定を前記デバイスに対して行う、デバイスの測定
装置。
10. Connected to a device to be measured, (a) passing the input and output of the device in a first period, and (b) performing a predetermined measurement in a second period different from the first period. A device measuring apparatus for performing the above-mentioned device.
【請求項11】 (c)前記所定の測定を行う測定部
と、 (d)(d−1)前記デバイスに接続された共通端子
と、(d−2)第1の端子と、(d−3)前記測定部に
接続された第2の端子と、を含み、(d−4)前記第1
の期間においては前記共通端子は前記第1の端子に接続
され、(d−5)前記第2の期間においては前記共通端
子は前記第2の端子に接続されるスイッチとを更に備え
る、請求項10記載のデバイスの測定装置。
11. (c) a measuring unit for performing the predetermined measurement; (d) (d-1) a common terminal connected to the device; (d-2) a first terminal; and (d- 3) A second terminal connected to the measuring unit, and (d-4) the first terminal.
The switch further comprises: (d-5) the common terminal connected to the first terminal during the period, and (d-5) the common terminal connected to the second terminal during the second period. 10. The measuring device of the device according to 10.
【請求項12】 前記測定部は、(c−1)前記所定の
測定を行う際に前記デバイスに与えるべきテストデータ
を出力し、前記テストデータを与えて前記デバイスから
得られる前記所定の測定の測定結果を入力し、前記測定
結果を評価する信号処理部を有する、請求項11記載の
デバイスの測定装置。
12. The measuring section outputs (c-1) test data to be given to the device when performing the predetermined measurement, and gives the test data to obtain the predetermined measurement of the device. The device measuring apparatus according to claim 11, further comprising a signal processing unit that inputs a measurement result and evaluates the measurement result.
【請求項13】 前記評価は所定の期待値と前記測定結
果との比較によって行われ、 前記測定部は、(c−2)前記期待値を格納する記憶手
段を更に有する、請求項12記載のデバイスの測定装
置。
13. The method according to claim 12, wherein the evaluation is performed by comparing a predetermined expected value with the measurement result, and the measuring unit further includes (c-2) a storage unit that stores the expected value. Device measuring equipment.
【請求項14】 前記信号処理部は、 (c−1−1)前記測定結果の信号の態様を変換して第
1の信号を得る第1の信号変換器と、 (c−1−2)前記第1の信号を入力して前記評価を行
い、また第2の信号を出力する演算部と、 (c−1−3)前記第2の信号の態様を変換して前記テ
ストデータを得る第2の信号変換器とを更に有する、請
求項13記載のデバイスの測定装置。
14. The signal processing unit comprises: (c-1-1) a first signal converter that obtains a first signal by converting a signal aspect of the measurement result; and (c-1-2). An arithmetic unit for inputting the first signal to perform the evaluation and outputting a second signal; and (c-1-3) converting the aspect of the second signal to obtain the test data. 14. The device measuring apparatus according to claim 13, further comprising two signal converters.
【請求項15】 前記テストデータの信号の態様はシリ
アル信号であり、 前記第2の信号変換器はパラレル/シリアル変換を行
う、請求項14記載のデバイスの測定装置。
15. The device measuring apparatus according to claim 14, wherein a mode of the signal of the test data is a serial signal, and the second signal converter performs parallel / serial conversion.
【請求項16】 前記測定結果の信号の態様はアナログ
信号であり、 前記第1の信号変換器はアナログ/ディジタル変換を行
う、請求項15記載のデバイスの測定装置。
16. The device measuring apparatus according to claim 15, wherein the signal form of the measurement result is an analog signal, and the first signal converter performs analog / digital conversion.
【請求項17】 前記測定結果の信号の態様はシリアル
信号であり、 前記第1の信号変換器はシリアル/パラレル変換を行
う、請求項15記載のデバイスの測定装置。
17. The device measuring apparatus according to claim 15, wherein the signal form of the measurement result is a serial signal, and the first signal converter performs serial / parallel conversion.
【請求項18】 複数のデバイスの各々に対して第1及
び第2の測定を行うデバイスの測定方法であって、 前記第1の測定は、単一の第1の測定部によって、前記
デバイスに対応して設けられた複数のスイッチ及び前記
デバイスに対応して設けられた複数の第2の測定部を介
して行われ、 前記第2の測定は前記第2の測定部のみによって行わ
れ、 前記第2の測定部の各々に対して互いに排他的な第1及
び第2の期間が設定され、 前記スイッチの各々に対して互いに排他的な第3及び第
4の期間が設定され、 (a)各々の前記第2の測定部において、前記第2の測
定部がこれに対応する前記デバイスと前記第1の測定部
とを前記第1の期間において導通させる工程と、 (b)各々の前記第2の測定部において、前記第2の測
定部がこれに対応する前記デバイスと前記第1の測定部
とを前記第2の期間において絶縁する工程と、 (c)各々の前記スイッチにおいて、前記スイッチがこ
れに対応する前記第2の測定部と前記第1の測定部とを
前記第3の期間において導通させる工程と、 (d)各々の前記スイッチにおいて、前記スイッチがこ
れに対応する前記第2の測定部と前記第1の測定部とを
前記第4の期間において絶縁する工程と、を備え、 各々の前記第2の測定部及びこれに対応する前記スイッ
チにおいて、前記第3の期間は前記第1の期間に含まれ
る、デバイスの測定方法。
18. A device measuring method for performing a first measurement and a second measurement on each of a plurality of devices, wherein the first measurement is performed on the device by a single first measurement unit. Performed through a plurality of switches provided correspondingly and a plurality of second measurement units provided corresponding to the device, wherein the second measurement is performed only by the second measurement unit, Mutually exclusive first and second periods are set for each of the second measurement units, and mutually exclusive third and fourth periods are set for each of the switches, (a) In each of the second measurement units, the second measurement unit electrically connects the corresponding device to the first measurement unit in the first period, and (b) each of the second measurement units. In the second measuring section, the second measuring section corresponds to this. Insulating the device from the first measurement unit during the second period, and (c) in each of the switches, the switch corresponds to the second measurement unit and the first measurement unit. A step of electrically connecting the measuring section to the third period; and (d) in each of the switches, the second measuring section and the first measuring section corresponding to the switch are connected to the fourth measuring section. And a step of insulating during a period, wherein in each of the second measuring units and the switches corresponding thereto, the third period is included in the first period.
【請求項19】 一の前記スイッチに対応する一の前記
第2の測定部における前記第2の期間において、他の前
記スイッチにおける前記第3の期間が含まれる、請求項
18記載のデバイスの測定方法。
19. The device measurement according to claim 18, wherein the second period in one of the second measurement units corresponding to one of the switches includes the third period in another of the switches. Method.
【請求項20】 前記一の第2の測定部における前記第
2の期間と、前記他のスイッチにおける前記第3の期間
とは同時に開始する、請求項19記載のデバイスの測定
方法。
20. The device measuring method according to claim 19, wherein the second period in the one second measuring unit and the third period in the other switch are started at the same time.
JP6032281A 1994-03-02 1994-03-02 Apparatus and method for measuring device Pending JPH07243875A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6032281A JPH07243875A (en) 1994-03-02 1994-03-02 Apparatus and method for measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6032281A JPH07243875A (en) 1994-03-02 1994-03-02 Apparatus and method for measuring device

Publications (1)

Publication Number Publication Date
JPH07243875A true JPH07243875A (en) 1995-09-19

Family

ID=12354598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6032281A Pending JPH07243875A (en) 1994-03-02 1994-03-02 Apparatus and method for measuring device

Country Status (1)

Country Link
JP (1) JPH07243875A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132844B2 (en) 2002-11-21 2006-11-07 Advantest Corporation Testing device and testing method for testing an electronic device
JP2008128705A (en) * 2006-11-17 2008-06-05 Yokogawa Electric Corp Ic tester
JP2010197389A (en) * 2009-02-24 2010-09-09 Advantest Corp Test section unit, test head, and electronic component testing device
JP2012119647A (en) * 2010-11-30 2012-06-21 King Yuan Electronics Co Ltd Wafer inspection system
CN103852101A (en) * 2014-02-20 2014-06-11 中国商用飞机有限责任公司 Aircraft airspeed system lag time measuring device
JP2016537619A (en) * 2013-09-26 2016-12-01 日本テキサス・インスツルメンツ株式会社 Programmable interface-based verification and debugging

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132844B2 (en) 2002-11-21 2006-11-07 Advantest Corporation Testing device and testing method for testing an electronic device
JP2008128705A (en) * 2006-11-17 2008-06-05 Yokogawa Electric Corp Ic tester
JP2010197389A (en) * 2009-02-24 2010-09-09 Advantest Corp Test section unit, test head, and electronic component testing device
JP2012119647A (en) * 2010-11-30 2012-06-21 King Yuan Electronics Co Ltd Wafer inspection system
JP2016537619A (en) * 2013-09-26 2016-12-01 日本テキサス・インスツルメンツ株式会社 Programmable interface-based verification and debugging
CN103852101A (en) * 2014-02-20 2014-06-11 中国商用飞机有限责任公司 Aircraft airspeed system lag time measuring device

Similar Documents

Publication Publication Date Title
US7609081B2 (en) Testing system and method for testing an electronic device
JP4083117B2 (en) Electronic circuit optimum parallel inspection access method and apparatus
US6456102B1 (en) External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device
JP2002517762A (en) Integrated circuit tester with amorphous logic
US20180267096A1 (en) Method and Apparatus for Simultaneously Testing a Component at Multiple Frequencies
JP2002236152A (en) Testing device and test method of semiconductor integrated circuit
US6690189B2 (en) Apparatus and method for testing semiconductor integrated circuit
WO2006071635A2 (en) Using a parametric measurement unit for converter testing
JPH07243875A (en) Apparatus and method for measuring device
US6651023B2 (en) Semiconductor test apparatus, and method of testing semiconductor device
JPH10160808A (en) Ic-testing device
CN112006709A (en) Labview-based automatic exposure testing system and method for X-ray high-voltage generator
JP2002286800A (en) Semiconductor testing device
KR100861788B1 (en) Integration measuring instrument
JPH11190761A (en) Semiconductor test apparatus
JP3145283B2 (en) Register test method for IC test equipment
JP2903443B2 (en) IC test equipment
JP3210236B2 (en) Pattern generator for IC test equipment
JP3555679B2 (en) IC tester
JP2001147254A (en) Device and method for testing semiconductor integrated circuit
JP3374087B2 (en) Test method for semiconductor integrated circuit
JP3215600B2 (en) IC test equipment
Plice Automatic analog testing-1979 style
Xue et al. APPLICATION OF VIRTUAL INSTRUMENT IN AUTOMATIC TEST OF HIGH-SPEED MIXED SIGNAL
JP2001221829A (en) Reference potential setting apparatus and method for semiconductor tester