JPH07239781A

JPH07239781A - 情報処理装置

Info

Publication number: JPH07239781A
Application number: JP5331594A
Authority: JP
Inventors: Tomonaga Itoi; 朋永糸井; Hiroshi Kurokawa; 黒川　　洋; 健 ▲吉▼永; Takeshi Yoshinaga
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-02-25
Filing date: 1994-02-25
Publication date: 1995-09-12

Abstract

(57)【要約】【目的】既にプリフェッチされている分岐先命令を使
用することによって、分岐命令の処理を高速化する。【構成】バッファ２１８Ａが現在有効なバッファであ
るとする。無条件分岐命令を解読し、その分岐命令が短
距離前方分岐であって、分岐先アドレスがバッファ２１
８Ａに既に先取りされてれば、バッファの出力ポインタ
３３０Ａを分岐先アドレスに設定し、また、条件分岐命
令を解読し、その分岐命令が短距離前方分岐であって、
分岐先アドレスがバッファ２１８Ａに既に先取りされて
れば、セレクタ２１２Ａでバッファ２１８Ａからのデー
タを選択し、バッファ２２０Ａへ格納する。セレクタ２
２６Ａでバッファ２２０Ａを選択し、バッファの出力ポ
インタ３３０Ａを分岐先アドレスに設定する。これによ
り、上記何れの場合も、キャッシュに命令要求を出すこ
となく、高速に分岐先命令を読み出すことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パイプライン処理を行
なう情報処理装置に係り、特に命令プリフェッチ機構を
有する情報処理装置に関する。

【０００２】

【従来の技術】一般に高速の計算機では、予め主記憶あ
るいはキャッシュより先取り（プリフェッチ）された命
令を、高速にアクセス可能な小容量の命令プリフェッチ
バッファに格納することによって、命令フェッチ時のメ
モリアクセスにより生じる実行の遅れを実質的に削減す
る命令プリフェッチ制御が行われている。

【０００３】図５は、記憶装置から命令を先取りする命
令プリフェッチ機構を有する情報処理装置の従来技術の
一実例を示す図であり、以下、この図を参照して命令プ
リフェッチ機構を説明する。図５において、１００は命
令プリフェッチ機構、２００は先取りした命令を格納
し、また格納された命令を取り出す命令プリフェッチバ
ッファ、３００はキャッシュ７００からの命令の取り出
し、またバッファに格納されている命令の取り出し等の
指示制御を行なう命令プリフェッチ制御部、４００は取
り出された命令の解読を行なう命令制御部、４０２は命
令レジスタ、４０６は命令レジスタ４０２に格納されて
いる命令を解読するデコーダ、４１２はデコーダ４０６
によって解読された命令が分岐命令の場合に分岐先アド
レスを生成する分岐先アドレス生成回路、５００はパイ
プライン処理により命令を実行する算術論理演算回路
（以下、ＡＬＵという）、６００は解読された命令が分
岐命令であるとき分岐命令が分岐するか否かを予測する
分岐予測機構、７００はキャッシュである。

【０００４】図５に示す命令プリフェッチ機構を有する
情報処理装置において、命令フェッチ処理は次の４個の
ステージに分割して処理される。まず、命令解読のステ
ージが実行される。命令レジスタ４０２に格納された命
令は、デコーダ４０６に転送される。デコーダ４０６は
命令を解読して、命令長４１４を命令プリフェッチ制御
部に転送するとともに、命令解読結果４０８をＡＬＵ５
００に転送する。また、デコーダ４０６は、解読してい
る命令が分岐命令である場合には、解読結果を分岐先ア
ドレス生成回路４１２に転送する。さらに、デコーダ４
０６は、解読している命令が無条件分岐命令である場合
には、デコード時分岐成立信号４１６を出力し、命令プ
リフェッチ制御部３００に転送し、解読している命令が
条件分岐命令である場合には、条件分岐命令であること
を示す条件分岐命令信号４１５を出力し、命令プリフェ
ッチ制御部３００に転送する。また、デコーダ４０６
は、命令の解読が終了すると、デコード終了信号４１３
を出力し、命令プリフェッチ制御部３００に転送する。
一方、分岐予測機構６００は、命令プリフェッチ制御部
から転送される分岐命令の命令アドレス３０４を利用し
て分岐成立予測信号６０２を出力し、命令プリフェッチ
制御部３００に転送する。命令プリフェッチ制御部３０
０は、デコード時分岐成立信号４１６と条件分岐命令信
号４１５とのいずれも出力されていない場合、すなわ
ち、分岐命令でない場合、命令プリフェッチバッファ２
００の使用状態を調べ、命令プリフェッチバッファ２０
０に空きがあれば、既に命令プリフェッチバッファ２０
０に格納されている命令列に続く命令の読み出しを要求
する命令読み出し要求信号３０６、および命令読み出し
要求アドレス３０７を出力し、キャッシュ７００に転送
する。デコード時分岐成立信号４１４と条件分岐命令信
号４１５とのいずれかが出力されている場合、分岐先ア
ドレス４１８の命令の読み出しを要求する命令読み出し
要求信号３０６、および命令読み出し要求アドレス３０
７を出力し、キャッシュ７００に転送する。

【０００５】次のアドレス変換のステージでは、キャッ
シュ７００は、命令読み出し要求信号３０６にもとづ
き、要求アドレスを物理アドレスに変換する処理を行な
う。次のキャッシュアクセスのステージでは、キャッシ
ュ７００は、前のステージで変換された物理アドレスに
よって、キャッシュメモリをアクセスし、要求アドレス
に格納されているデータを取り出し、キャッシュ読み出
しデータ７０２が命令プリフェッチバッファ２００に格
納される。

【０００６】次の命令バッファ読み出しのステージで
は、次の処理が実行される。命令プリフェッチ制御部３
００からの制御信号３０２によって、命令プリフェッチ
バッファ２００から、次のマシンサイクルに解読する命
令が読み出される。また、ＡＬＵ５００はデコーダ４０
６から転送された命令解読結果４０８にもとづいて、各
種の演算を実行する。ＡＬＵ５００は、条件分岐命令に
対しては、分岐を起こすか否かの分岐判定を行ない、分
岐成立と判定した場合には分岐成立信号５０２を分岐予
測機構６００に転送する。分岐予測機構６００は、分岐
成立予測信号６０２と分岐成立信号５０２とを比較し、
一致していなければ、分岐予測に失敗したことを示す分
岐予測失敗信号６０４を命令プリフェッチ制御部３００
に転送する。命令プリフェッチ制御部３００は、分岐予
測失敗信号６０４が出力されている場合、命令プリフェ
ッチバッファ２００および命令プリフェッチバッファ制
御情報を分岐予測以前の状態に復帰する処理を行なう。
なお、分岐先アドレス生成回路４１２、分岐予測機構６
００、キャッシュ７００に関する詳細は、本発明の範囲
外であるため、ここでは省略する。

【０００７】図６は従来技術による命令プリフェッチ機
構の一実例を示すブロック図、図７、図８は従来技術の
一実例における命令プリフェッチ制御部を示す図、図９
は従来技術の一実例における命令プリフェッチポインタ
制御を示す図であり、以下これらの図を参照して従来技
術を説明する。

【０００８】図６において、２１８Ｂはフェッチされた
命令列を格納するバッファ番号０のバッファ、２２０Ｂ
はフェッチされた命令列を格納するバッファ番号１のバ
ッファ、２２６Ｂはバッファ番号０のバッファ２１８Ｂ
とバッファ番号１のバッファ２２０Ｂとのいずれかを選
択するセレクタ、２３０Ｂはセレクタ２２６Ｂで選択さ
れたバッファから目的の命令を取り出すためのセレクタ
である。また、図７、図８において、３４０Ｂはバッフ
ァ番号０のバッファ２１８Ｂとバッファ番号１のバッフ
ァ２２０Ｂのいずれが有効であるかを示すバッファ番号
を格納するレジスタ、８００Ｂは命令プリフェッチバッ
ファ２００に格納されている命令列を示す各種ポインタ
（後述）を制御するポインタ制御部、３５６Ｂは命令プ
リフェッチバッファの空きを検出するバッファ空き判定
回路、３５７Ｂは分岐命令による命令要求とバッファの
空きによる命令要求とを調停する調停回路である。ま
た、図９において、８１２Ｂ、８１４Ｂはそれぞれ、バ
ッファ番号０のバッファ２２２Ｂ、バッファ番号１の２
２４Ｂに格納されている命令列の先頭アドレスを示すバ
ッファ出力ポインタを格納するレジスタであり、８１６
Ｂ、８１８Ｂはそれぞれ、バッファ番号０のバッファ２
２２Ｂ、バッファ番号１のバッファ２２４Ｂに格納され
ている命令列の最後尾アドレスを示すバッファ入力ポイ
ンタを格納するレジスタである。８２２Ｂはバッファ出
力ポインタ８１２Ｂ、８１４Ｂのいずれかを選択するセ
レクタであり、８２４Ｂはバッファ入力ポインタ８１６
Ｂ、８１８Ｂのいずれかを選択するセレクタである。各
図において、同一の符号は同一あるいは対応する対象を
表わす。図６において、バッファを複数持つ理由は、条
件分岐命令の分岐判定に先行して、分岐不成立の場合の
後続命令列と分岐成立の場合の後続命令列とを先取り
し、命令プリフェッチバッファに格納するためである。
これによって、分岐判定が下った時に次に実行すべき命
令を速やかに命令プリフェッチバッファから取り出すこ
とが可能になる。

【０００９】図６、図７、図８、図９を用いて、命令フ
ェッチ処理をより詳細に説明する。まず、命令解読のス
テージでは、次の処理が実行される。命令プリフェッチ
制御部３００Ｂでは、命令制御部４００から条件分岐命
令信号４１５とデコード時分岐成立信号４１６を、分岐
予測機構６００から分岐成立予測信号６０２と分岐予測
失敗信号６０４とを受け取る。デコード時分岐成立信号
４１６、分岐成立予測信号６０２、分岐予測失敗信号６
０４のいずれかが出力されている場合には、次のマシン
サイクルからは現在有効でないバッファから命令が読み
出されるので、バッファ切り替え信号３３４Ｂによっ
て、現在のバッファ番号を反転し、レジスタ３４０Ｂに
格納する。また、デコード時分岐成立信号４１６、条件
分岐命令信号４１５のいずれかが出力されている場合に
は、分岐成立の場合の後続命令を先取して現在有効でな
いバッファに格納するために、現在有効でないバッファ
を初期化するためのバッファ初期化信号３５０Ｂがポイ
ンタ制御部８００Ｂと要求調停回路３５７Ｂへ転送され
る。

【００１０】また、条件分岐命令信号４１５、デコード
時分岐成立信号４１６のいずれも出力されていない場合
は、現在有効なバッファに格納されている命令列の先頭
アドレスを示すバッファ出力ポインタ３３０Ｂおよび、
現在有効なバッファに格納されている命令列の最後尾ア
ドレスを示すバッファ入力ポインタ３２８Ｂが、バッフ
ァ空き判定回路３５６Ｂに転送され、比較される。本従
来技術の一例では、一つのバッファの容量は３２バイ
ト、一回のキャッシュからのデータの読み出しサイズは
８バイトであり、バッファの空きが８バイト以上である
場合に、バッファ空き信号３５５Ｂが要求調停回路３５
７Ｂへ転送される。要求調停回路３５７Ｂでは、バッフ
ァ初期化信号３５０Ｂを優先的に選択して、キャッシュ
７００へ命令プリフェッチのための命令読み出し要求信
号３０６Ｂおよび命令読み出し要求アドレス３０７Ｂと
を出力する。

【００１１】ポインタ制御部８００Ｂでは、命令読み出
し要求信号３０６Ｂ、現在のバッファ番号３２６Ｂ、バ
ッファ初期化信号３５０Ｂ、デコード終了信号４１３、
命令長４１４、分岐先アドレス４１８が、ポインタ初期
化・更新回路８２０Ｂに転送される。ポインタ初期化・
更新回路８２０Ｂは、バッファ初期化信号３５０Ｂが出
力されている場合に、現在有効でないバッファのバッフ
ァ出力ポインタ（図中では他ＯＰＴ）と現在有効でない
バッファのバッファ入力ポインタ（図中では他ＩＰＴ）
とに分岐先アドレスを初期値として格納する。また、ポ
インタ初期化・更新回路８２０Ｂは、デコード終了信号
４１３が出力されるごとに現在有効なバッファのバッフ
ァ出力ポインタ（図中では自ＯＰＴ）に命令長４１４を
加算し、命令読み出し要求信号３０６Ｂ出力されるごと
に現在有効なバッファのバッファ入力ポインタ（図中で
は自ＩＰＴ）に一回のキャッシュからのデータの読み出
しサイズ（本従来技術の一例では８バイト）を加算す
る。また、命令読み出し要求３０６Ｂがレジスタ３７０
に格納され、命令読み出し要求３０６Ｂによって読み出
されるデータを格納すべきバッファの番号３２６Ｂがレ
ジスタ３７２Ｂに格納される。

【００１２】次のアドレス変換のステージでは、キャッ
シュ７００において、命令読み出し要求アドレス３０７
Ｂが物理アドレスに変換される。次のキャッシュアクセ
スのステージでは、レジスタ３７０Ｂ、および３７２Ｂ
に格納された命令読み出し要求、およびバッファ番号か
ら、バッファ書き込み信号３１８Ｂ、３２０Ｂが生成さ
れ、命令プリフェッチバッファ２００Ｂへ転送される。
命令プリフェッチバッファ２００Ｂでは、キャッシュ７
００から転送されたキャッシュ読み出しデータ７０２
を、バッファ書き込み信号３１８Ｂ、３２０Ｂの出力さ
れいるバッファへ格納する。

【００１３】次の命令バッファ読み出しのステージで
は、以下の処理が行われる。命令プリフェッチバッファ
２００Ｂでは、命令プリフェッチ制御部３００Ｂから現
在のバッファ番号３２６Ｂが、セレクタ２２６Ｂに転送
され、現在有効なバッファを選択し、セレクタ２３０Ｂ
に転送する。セレクタ２３０Ｂは、命令プリフェッチ制
御部３００Ｂから転送される現在有効なバッファのバッ
ファ出力ポインタ３３０Ｂによって、セレクタ２２６Ｂ
の出力から目的の命令を取り出し、命令レジスタ４０２
に転送する。これによって、命令プリフェッチバッファ
２００に空きが生じてから３マシンサイクル、あるいは
分岐命令を解読してから３マシンサイクル後に、命令が
命令プリフェッチバッファ２００に格納される。本従来
技術の一例では一つの命令プリフェッチバッファの容量
は３２バイトであり、命令長は最大６バイトであるの
で、分岐命令による以外の命令フェッチ時の処理の遅れ
を削減することができる。この種の命令プリフェッチ方
法に関する技術として、例えば、特開昭５４−９５１３
９、特開昭５７−２９１５４、特開昭６０−１７５１４
７、特開昭６２−１２７９４３などが知られている。

【００１４】

【発明が解決しようとする課題】前述した従来技術は、
分岐命令が分岐成立または分岐成立予測であるという条
件によって分岐先命令をフェッチするため、既に分岐先
命令がプリフェッチされている場合でも再び分岐先命令
をフェッチし、キャッシュアクセスによる実行の遅れを
生じ、分岐命令の処理性能が低下するという問題点を有
している。図１０は、図５に示した命令プリフェッチ機
構を有する情報処理装置の一例における命令処理のタイ
ムチャートを示しており、理想的には、パイプラインの
原理によって各命令はオーバーラップして処理され、毎
マシンサイクルに一つの命令を扱うことが可能である。
しかし、分岐命令が発生すると、この理想的なオーバー
ラップは可能ではなくなる。図１２は、図６、図７、図
８、図９に示した従来技術による命令プリフェッチ機構
を備えた情報処理装置における分岐命令処理のタイムチ
ャートを示している。図１２に示すように、従来技術
は、分岐先命令をキャッシュから取り出してくるまで分
岐先命令を実行できないため、命令フェッチ時のキャッ
シュアクセスによる実行の遅れが生じ、分岐命令の処理
性能が低下する。本発明の目的は、前記従来技術の問題
点を解決し、既に分岐先命令がプリフェッチされている
場合には該既にプリフェッチされた命令を使用すること
によって、分岐命令の処理性能の高速化を図ることので
きる命令プリフェッチ機構を有する情報処理装置を提供
することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、記憶装置から命令を先取りする命令先取
り手段と、該命令先取り手段によって取り出された命令
を解読する解読手段と、該解読手段によって解読された
命令をパイプライン処理により実行する命令実行手段を
備え、さらに、前記命令先取り手段は、先取りされた命
令を格納する命令格納手段と、前記命令格納手段から取
り出すべき命令の位置を指示する指示手段と、該指示手
段によって前記命令格納手段から命令を取り出す命令取
出し手段を備える情報処理装置において、取り出された
命令を前記解読手段で解読した結果が分岐命令である場
合に前記分岐命令の分岐先命令が既に前記命令格納手段
に格納されていることを判定する判定手段を前記命令先
取り手段に設け、該判定手段が前記分岐命令の分岐先命
令が既に前記命令格納手段に格納されていることを示す
とき、前記指示手段は前記命令格納手段における分岐先
命令位置を指示し、該指示に基づき前記命令取出し手段
が分岐先命令を取り出すよう構成している。また、記憶
装置から命令を先取りする命令先取り手段と、該命令先
取り手段によって取り出された命令を解読する解読手段
と、該解読手段によって解読された命令をパイプライン
処理により実行する命令実行手段を備え、さらに、前記
命令先取り手段は、先取りされた命令を格納する複数の
命令格納手段と、該複数の命令格納手段のいずれが有効
であるかを指示する第１の指示手段と、該第１の指示手
段により指示された有効な命令格納手段の内容のうち取
り出すべき命令の位置を指示する第２の指示手段と、前
記第１の指示手段によって前記複数の命令格納手段のう
ち有効な１つを選択する第１の選択手段と前記第２の指
示手段の指示により前記第１の選択手段により選択され
た命令格納手段の内容から取り出すべき命令を選択する
第２の選択手段を有する命令取出し手段とを備える情報
処理装置において、取り出された命令を前記解読手段で
解読した結果が分岐命令である場合に前記分岐命令の分
岐先命令が既に前記命令格納手段に格納されていること
を判定する判定手段と、前記有効な命令格納手段の内容
を他の命令格納手段に複写する複写手段とを前記命令先
取り手段に設け、該判定手段が前記分岐命令の分岐先命
令が既に前記有効な命令格納手段に格納されていること
を示すとき、前記複写手段によって前記有効な命令格納
手段の内容を他の命令格納手段に複写し、前記第１の指
示手段は前記他の命令格納手段が有効であることを指示
し、前記第２の指示手段は分岐先命令位置を指示するよ
う構成し、前記命令取出し手段によって分岐先命令を取
り出すようにしている。

【００１６】

【作用】本発明は、解読された命令が分岐命令の場合、
分岐命令の分岐先命令が既にプリフェッチされているか
否かを判定し、判定結果が既にプリフェッチされている
ことを示すときは、既にプリフェッチされている命令を
使用するようにしているので、分岐命令の処理性能を高
速化することができる。

【００１７】

【実施例】以下、本発明の一実施例を図面により詳細に
説明する。図１は本発明の一実施例の構成を示すブロッ
ク図、図２、図３は本発明の一実施例における命令プリ
フェッチ制御部を示す図、図４は本発明の一実施例にお
ける命令プリフェッチポインタ制御を示す図であり、以
下これらの図を参照して本発明を説明する。図１におい
て、２１０Ａ、２１２Ａはキャッシュ７００から転送さ
れたキャッシュ読み出しデータ７０２と他方のバッファ
から転送されたデータとを選択するセレクタ、２１８
Ａ、２２０Ａはプリフェッチされた命令列を格納するバ
ッファ、２２６Ａはバッファ２１８Ａとバッファ２２０
Ａとのいずれかを選択するセレクタである。また、図
２、図３において、８００Ａは命令プリフェッチバッフ
ァ２００に格納されている命令列を示す各種ポインタを
制御するポインタ制御部、３５２Ａは分岐が短距離前方
分岐であることを判定する短距離前方分岐判定回路、３
５７Ａは分岐命令による命令要求とバッファの空きによ
る命令要求とを調停する調停回路、３８０Ａはアドレス
を比較するアドレス比較回路である。各図において、同
一の符号は同一あるいは対応する対象を表わす。また、
各図において、図５、図６、図７、図８、図９と同じ機
能を有するものは、末尾文字をＢからＡに変更した符号
で表わす。

【００１８】図１、図２、図３、図４に示す本発明の一
実施例において、無条件分岐命令は次のように実行され
る。まず、命令解読のステージが実行される。命令制御
部４００（図５参照）は、無条件分岐命令を解読する
と、無条件に分岐することを示すデコード時分岐成立信
号４１６と分岐先アドレス４１８を出力し、条件分岐命
令であることを示す条件分岐命令信号４１５は出力され
ない。また、分岐予測機構６００は無条件分岐命令に対
しては分岐予測を行わないため、分岐成立予測信号６０
２は出力されない。また、分岐予測失敗信号６０４は過
去に予測した条件分岐命令の分岐予測が失敗であったと
判明した場合に出力される信号であり、失敗した分岐予
測以前の状態に復旧するために使用される。

【００１９】以下では、分岐予測失敗信号６０４が出力
されていない場合を考える。命令プリフェッチ制御部３
００Ａは、命令制御部４００から、デコード時分岐成立
信号４１６と分岐先アドレス４１８を受ける。分岐先ア
ドレス４１８は、短距離前方分岐判定回路３５２Ａに転
送され、現在有効なバッファに格納されている命令列の
先頭を示すバッファ出力ポインタ３３０Ａおよび、現在
有効なバッファに格納されている命令列の最後尾を示す
バッファ入力ポインタ３２８Ａと比較され、分岐先アド
レス４１８がバッファ出力ポインタ３３０Ａとバッファ
入力ポインタ３２８Ａとの間にあれば、分岐先命令は既
にキャッシュに対して読み出し要求されているので、す
なわち、分岐先命令は既にバッファに格納されている
か、またはキャッシュに対して読み出し要求中であると
判定されるので、短距離前方分岐信号３５４Ａを出力す
る。無条件分岐命令に対して短距離前方分岐信号３５４
Ａが出力されると、３３２Ａ、３４２Ａ、３４４Ａ、３
４８Ａから成る回路によって、バッファ切り替え信号３
３４Ａとバッファ初期化信号３５０Ａは抑止され、ま
た、回路３４３Ａによって分岐先命令読み出し要求信号
３４５Ａは抑止される。

【００２０】レジスタ３４０Ａは現在有効なバッファの
番号（’０’又は’１’）を格納しており、バッファ切
り替え信号３３４Ａが出力されると、バッファ番号反転
回路３３６Ａによって反転（’０’→’１’又は’１’
→’０’）される。無条件分岐命令に対して短距離前方
分岐信号３５４Ａが出力されると、バッファ切り替え信
号３３４Ａが抑止されるため、現在有効なバッファの番
号３２６Ａは変わらない。

【００２１】要求調停回路３５７Ａは、分岐先命令読み
出し要求信号３４５Ａと、バッファ空き判定回路３５６
Ａによって現在有効なバッファに８バイト以上の空きが
あることが検出された場合に出力される後続命令列の読
み出し要求３５５Ａが、同時に出力された場合に、分岐
先命令読み出し要求信号３４５Ａを優先的に選択し、命
令読み出し要求信号３０６Ａと命令読み出し要求アドレ
ス３０７Ａを出力する回路である。以下では、後続命令
列の読み出し要求３５５Ａが出力されていない場合を考
える。無条件分岐命令に対して短距離前方分岐信号３５
４Ａが出力されると、分岐先命令読み出し要求信号３４
５Ａが抑止されるため、命令読み出し要求信号３０６Ａ
と命令読み出し要求アドレス３０７Ａは出力されない。

【００２２】一方、ポインタ制御部８００Ａは以下のよ
うに動作する。図４において、８１２Ａ、８１４Ａはそ
れぞれ、バッファ＃０、＃１の出力ポインタを格納する
レジスタであり、８１６Ａ、８１８Ａはそれぞれ、バッ
ファ＃０、＃１の入力ポインタを格納するレジスタであ
る。また、ポインタ初期化・更新回路８２０Ａ中の自Ｉ
ＰＴ、自ＯＰＴはそれぞれ、現在有効なバッファの入力
ポインタ、出力ポインタを示しており、他ＩＰＴ、他Ｏ
ＰＴはそれぞれ、現在有効なバッファの入力ポインタ、
出力ポインタを示している。無条件分岐命令に対して短
距離前方分岐信号３５４Ａが出力されると、バッファ初
期化信号３５０Ａは抑止されるため、分岐先アドレス４
１８が現在有効なバッファの出力ポインタ（自ＯＰＴ）
に設定される。また、セレクタ８２２Ａ、８２４Ａによ
って、現在有効なバッファの出力ポインタが３３０Ａ
に、現在有効なバッファの入力ポインタが３２８Ａに出
力される。次のサイクルでは、バッファが切り替わら
ず、現在有効なバッファの出力ポインタが分岐先アドレ
スを指している。セレクタ２２６Ａは現在有効なバッフ
ァ番号３２６Ａによって、現在有効なバッファのデータ
を選択し、セレクタ２３０Ａは現在有効なバッファの出
力ポインタ３３０Ａによって、セレクタ２２６Ａの出力
データ２２８Ａから、分岐先命令を選択し、命令レジス
タ４０２に転送する。このため、分岐先命令が当該無条
件分岐命令の解読以前にキャッシュ７００へプリフェッ
チ要求されており、既にバッファに格納されている場合
は分岐先命令が命令レジスタ４０２へ格納される。分岐
先命令が当該無条件分岐命令の解読以前にキャッシュ７
００へプリフェッチ要求されているが、未だバッファに
格納されていない場合は、分岐先命令がバッファに格納
されるのを待って分岐先命令が命令レジスタ４０２へ格
納される。いずれの場合も、当該無条件分岐命令の解読
後新たに分岐先命令をキャッシュ７００へフェッチ要求
することに比べて、高速に分岐先命令を命令レジスタ４
０２に格納することができる。以上の動作によって、無
条件分岐命令が短距離前方分岐である場合には、分岐先
命令をキャッシュ７００に要求せず、既にプリフェッチ
されている命令を使用することが可能になる。

【００２３】また、図１、図２、図３、図４に示す本発
明の一実施例において、条件分岐命令は次のように実行
される。まず、命令解読のステージが実行される。命令
制御部４００は、条件分岐命令を解読すると、条件分岐
命令であることを示す条件分岐命令信号４１５と分岐先
アドレス４１８を出力し、無条件に分岐することを示す
デコード時分岐成立信号４１６は出力されない。また、
分岐予測機構６００は条件分岐命令に対しては分岐予測
を行う。以下では、分岐成立予測の場合を考える。この
時、分岐成立予測信号６０２が出力される。また、分岐
予測失敗信号６０４は過去に予測した条件分岐命令の分
岐予測が失敗であったと判明した場合に出力される信号
であり、失敗した分岐予測以前の状態に復旧するために
使用される。以下では、分岐予測失敗信号６０４が出力
されていない場合を考える。命令プリフェッチ制御部３
００Ａは、命令制御部４００から、条件分岐命令信号４
１５と分岐先アドレス４１８を受け取り、分岐予測機構
６００から、分岐成立予測信号６０２を受ける。条件分
岐命令信号４１５は、回路３４８Ａに転送され、バッフ
ァ初期化信号３５０Ａが出力され、分岐成立予測信号６
０２は、回路３３２Ａに転送され、バッファ切り替え信
号３３４Ａが出力される。この信号３３４により次のマ
シンサイクルでレジスタ３４０Ａは現在のバッファ番号
を反転し、次のマシンサイクルからは現在有効でないバ
ッファが有効なバッファに切り替わる。現マシンサイク
ルでは現在有効なバッファはそのまま有効である。分岐
先アドレス４１８は、短距離前方分岐判定回路３５２Ａ
に転送され、現在有効なバッファに格納されている命令
列の先頭を示すバッファ出力ポインタ３３０Ａおよび、
現在有効なバッファに格納されている命令列の最後尾を
示すバッファ入力ポインタ３２８Ａと比較され、分岐先
アドレス４１８がバッファ出力ポインタ３３０Ａとバッ
ファ入力ポインタ３２８Ａとの間にあれば、分岐先命令
は既にキャッシュに対して読み出し要求されているの
で、すなわち、分岐先命令は既にバッファに格納されて
いるか、またはキャッシュに対して読み出し要求中であ
ると判定されるので、短距離前方分岐信号３５４Ａを出
力する。条件分岐命令に対して、短距離前方分岐信号３
５４Ａが出力されると、回路３４３Ａによって分岐先命
令読み出し要求信号３４５Ａは抑止される。

【００２４】要求調停回路３５７Ａは、分岐先命令読み
出し要求信号３４５Ａと、バッファ空き判定回路３５６
Ａによって現在有効なバッファに８バイト以上の空きが
あることが検出された場合に出力される後続命令列の読
み出し要求３５５Ａが、同時に出力された場合に、分岐
先命令読み出し要求信号３４５Ａを優先的に選択し、命
令読み出し要求信号３０６Ａと命令読み出し要求アドレ
ス３０７Ａを出力する回路である。以下では、後続命令
列の読み出し要求３５５Ａが出力されていない場合を考
える。条件分岐命令に対して短距離前方分岐信号３５４
Ａが出力されると、分岐先命令読み出し要求信号３４５
Ａが抑止されるため、命令読み出し要求信号３０６Ａと
命令読み出し要求アドレス３０７Ａは出力されない。レ
ジスタ３４０Ａは現在有効なバッファの番号（’０’又
は’１’）を格納しており、バッファ切り替え信号３３
４Ａが出力されると、次のサイクルでバッファ番号反転
回路３３６Ａによって反転（’０’→’１’又は’１’
→’０’）される。３５８Ａ〜３６６Ａからなる回路
は、バッファ入力セレクト信号３１０Ａ、３１２Ａを生
成する回路である。以下では、現在有効なバッファがバ
ッファ＃０である場合を考える。この時、３２６Ａは現
在有効なバッファ番号’０’を示している。短距離前方
分岐信号３５４Ａとバッファ初期化信号３５０Ａが出力
されると、現在有効なバッファ（＃０）のバッファ入力
セレクト信号３１０Ａは出力されず、現在有効でないバ
ッファ（＃１）のバッファ入力セレクト信号３１２Ａが
出力される。これによって、セレクタ２１０Ａは、バッ
ファ＃０の入力としてキャッシュ７００からの読み出し
データ７０２を選択し、セレクタ２１２Ａは、バッファ
＃１の入力としてバッファ＃０に格納されているデータ
２２２Ａを選択する。また、バッファ入力セレクト信号
３１０Ａ、３１２Ａは、それぞれ、回路３９０Ａ、３９
２Ａに転送され、バッファ書き込み信号３１８Ａ、３２
０Ａを生成する。現在有効でないバッファ（＃１）のバ
ッファ入力セレクト信号３１２Ａが出力されている場合
は、バッファ＃１のバッファ書き込み信号３２０Ａが出
力され、セレクタ２１２Ａで選択されたデータ２１６を
バッファ＃１（２２０Ａ）に格納する。これにより、現
在有効なバッファ（＃０）の内容は現在有効でないバッ
ファ（＃１）へ複写される。これによって、現在有効で
ないバッファ（＃１）に、現在有効なバッファ（＃０）
の内容が初期値として格納される。

【００２５】一方、ポインタ制御部８００Ａでは以下の
ように動作する。条件分岐命令に対して短距離前方分岐
信号３５４Ａが出力されると、バッファ初期化信号３５
０Ａが出力されるため、ポインタ初期化・更新回路８２
０Ａによって、分岐先アドレス４１８が現在有効でない
バッファの出力ポインタ（他ＯＰＴ）に設定され、現在
有効なバッファの入力ポインタ（自ＩＰＴ）が現在有効
でないバッファの入力ポインタ（他ＩＰＴ）に設定され
る。また、セレクタ８２２Ａ、８２４Ａによって、現在
有効なバッファの出力ポインタが３３０Ａに、現在有効
なバッファの入力ポインタが３２８Ａに出力される。ま
た、３７０Ａ〜３９２Ａからなる回路では、データ７０
２を書き込むべきバッファを示すバッファ書き込み信号
３１８Ａ、３２０Ａを生成する。レジスタ３７０Ａ、３
７２Ａ、３７４Ａは、それぞれ、キャッシュ７００の読
み出しデータ７０２に対応する命令読み出し要求、バッ
ファ番号、命令読み出し要求アドレスを保持している。
レジスタ３７６Ａは、条件分岐命令に対して短距離前方
分岐信号３５４Ａが出力された時には、この時点におい
て有効なバッファの入力ポインタ３２８Ａが格納され、
それ以外の分岐命令に対しては’０’が格納され、以
後、保持される。レジスタ３７４Ａの内容とレジスタ３
７６Ａの内容はアドレス比較回路３８０Ａで比較され
る。レジスタ３７４Ａの内容の方が大きい場合には、レ
ジスタ３７２Ａで示されるバッファに対応するバッファ
書き込み信号が生成される。逆に、レジスタ３７４Ａの
内容の方が小さい場合には、キャッシュ７００の読み出
しデータ７０２は、短距離前方分岐信号３５４Ａが出力
された時点ではキャッシュ７００で処理中であった命令
読み出し要求に対応するものであるので、両方のバッフ
ァに対してバッファ書き込み信号３１８Ａと３２０Ａと
を出力する。これによって、分岐先命令が、短距離前方
分岐信号３５４Ａが出力された時点ではキャッシュ７０
０へプリフェッチ要求されているが、未だバッファには
格納されていない場合も、キャッシュに命令読み出し要
求を出すことなく、キャッシュに命令読み出し要求を出
すよりも早く、命令プリフェッチバッファから分岐先命
令を読み出すことができる。

【００２６】次のサイクルでは、バッファが切り替わ
り、現在有効なバッファの出力ポインタが分岐先アドレ
スを指している。このため、分岐先命令が当該条件分岐
命令の解読以前にキャッシュ７００へプリフェッチ要求
されており、既にバッファに格納されている場合は分岐
先命令が命令レジスタ４０２へ格納される。分岐先命令
が当該条件分岐命令の解読以前にキャッシュ７００へプ
リフェッチ要求されているが、未だバッファに格納され
ていない場合は、分岐先命令がバッファに格納されるの
を待って分岐先命令が命令レジスタ４０２へ格納され
る。いずれの場合も、当該条件分岐命令の解読後新たに
分岐先命令をキャッシュ７００へフェッチ要求すること
に比べて、高速に分岐先命令を命令レジスタ４０２に格
納することができる。以上の動作によって、無条件分岐
命令が短距離前方分岐である場合には、分岐先命令をキ
ャッシュ７００に要求せず、既にプリフェッチされてい
る命令を使用することが可能になる。

【００２７】図１１は、図１、図２、図３、図４に示し
た本発明の一実施例による命令プリフェッチ機構を備え
た情報処理装置における分岐命令処理のタイムチャート
を示している。図１１に示すように、本発明は、既に分
岐先命令がプリフェッチ要求されている場合には、分岐
先命令をキャッシュに要求せず、プリフェッチ要求され
たデータを使用するため、分岐命令の処理性能が向上す
る。

【００２８】なお、前述した本発明の一実施例は、特に
説明を簡単にするために選ばれたもので、他の多くの構
成を取れることはいうまでもない。先取りした命令を格
納するバッファが２個であることや、バッファの容量が
３２バイトであることや、１回の命令読み出し要求でキ
ャッシュから読み出されるデータのサイズが８バイトで
あることは、本発明の適用を制限するものではない。ま
た、構成によっては、無条件分岐命令に対しても、バッ
ファの内容を複写する方式をとってもよい。

【００２９】

【発明の効果】以上説明したように本発明によれば、既
に分岐先命令がプリフェッチされている場合にはプリフ
ェッチされている命令を使用することができ、分岐先命
令を改めてフェッチする必要がないため、高速な分岐命
令処理速度を得ることができる。また、これによりシス
テムの性能を向上することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の一実施例における命令プリフェッチ
制御部の部分を示す図である。

【図３】本発明の一実施例における命令プリフェッチ
制御部の残りの部分を示す図である。

【図４】本発明の一実施例における命令プリフェッチ
ポインタ制御を示す図である。

【図５】命令プリフェッチ機構を有する情報処理装置
の一例を示す図である。

【図６】従来技術の一例を示す図である。

【図７】従来技術の一例における命令プリフェッチ制
御部の部分を示す図である。

【図８】従来技術の一例における命令プリフェッチ制
御部の残りの部分を示す図である。

【図９】従来技術の一例における命令プリフェッチポ
インタ制御を示す図である。

【図１０】命令プリフェッチ機構を有する情報処理装
置における命令処理タイムチャートを示す図である。

【図１１】本発明の一実施例における分岐命令処理タ
イムチャートを示す図である。

【図１２】従来技術の一例における分岐命令処理タイ
ムチャートを示す図である。

【符号の説明】１００命令プリフェッチ機構２００，２００Ａ，２００Ｂ命令プリフェッチバッフ
ァ２１０Ａ，２１２Ａセレクタ２１８Ａ，２２０Ａ，２１８Ｂ，２２０Ｂバッファ２２６Ａ，２３０Ａ，２２６Ｂ、２３０Ｂセレクタ３００，３００Ａ，３００Ｂ命令プリフェッチ機構３０２，３０２Ａ，３０２Ｂ命令プリフェッチ制御信
号３０４，３０４Ａ，３０４Ｂ命令アドレス３０６，３０６Ａ，３０６Ｂ命令読み出し要求信号
（ＲＥＱ）３０７，３０７Ａ，３０７Ｂ命令読み出し要求アドレ
ス（ＡＤＲ）３１０Ａ，３１２Ａバッファ入力セレクト信号３１８Ａ、３２０Ａ，３１８Ｂ、３２０Ｂバッファ書
き込み信号３２６Ａ，３２６Ｂ現在有効なバッファ番号３２８Ａ，３２８Ｂバッファ入力ポインタ３３０Ａ，３３０Ｂバッファ出力ポインタ３３４Ａ，３３４Ｂバッファ切り替え信号３３６Ａ，３３６Ｂバッファ番号反転回路３５０Ａ，３５０Ｂバッファ初期化信号（ＮＥＷ）３５２Ａ短距離前方分岐判定回路３５４Ａ短距離前方分岐信号（ＳＢ）３５６Ａ，３５６Ｂバッファ空き判定回路３５７Ａ，３５７Ｂ要求調停回路３８０Ａアドレス比較回路３４０Ａ，３７０Ａ〜３７６Ａ，３４０Ｂ，３７０Ｂ〜
３７２Ｂレジスタ３３２Ａ，３４８Ａ，３８２Ａ、３８４Ａ，３９０Ａ，
３９２Ａ，３３２Ｂ，３４８Ｂ論理和回路３４３Ａ，３４４Ａ，３５８Ａ，３６４Ａ，３６６Ａ，
３８６Ａ，３８８Ａ，３８６Ｂ，３８８Ｂ論理積回路３４２Ａ，３６２Ａ、３７８Ａ，３７８Ｂ否定回路４００命令制御部４０２命令レジスタ（ＩＲ）４０６デコーダ４０８ＡＬＵセットアップ信号４１２分岐先アドレス生成回路４１３デコード終了信号（ＤＥＮＤ）４１４命令長（ＩＬ）４１５条件分岐命令信号（ＣＢ）４１６デコード時分岐成立信号（ＤＴＫＮ）４１８分岐先アドレス（ＴＡ）５００算術論理演算回路（ＡＬＵ）５０２分岐成立信号（ＴＫＮ）６００分岐予測機構６０２分岐成立予測信号（ＰＴＫＮ）６０４分岐予測失敗信号（ＦＡＩＬ）７００キャッシュ７０２キャッシュ読み出しデータ８００，８００Ａ，８００Ｂ命令プリフェッチ・ポイ
ンタ制御部８１２Ａ〜８１８Ａ，８１２Ｂ〜８１８Ｂレジスタ８２０Ａ，８２０Ｂポインタ初期化・更新回路８２２Ａ，８２４Ａ，８２２Ｂ，８２４Ｂセレクタ

Claims

【特許請求の範囲】

【請求項１】記憶装置から命令を先取りする命令先取
り手段と、該命令先取り手段によって取り出された命令
を解読する解読手段と、該解読手段によって解読された
命令をパイプライン処理により実行する命令実行手段を
備え、さらに、前記命令先取り手段は、先取りされた命
令を格納する命令格納手段と、前記命令格納手段から取
り出すべき命令の位置を指示する指示手段と、該指示手
段によって前記命令格納手段から命令を取り出す命令取
出し手段を備える情報処理装置において、取り出された命令を前記解読手段で解読した結果が分岐
命令である場合に前記分岐命令の分岐先命令が既に前記
命令格納手段に格納されていることを判定する判定手段
を前記命令先取り手段に設け、該判定手段が前記分岐命令の分岐先命令が既に前記命令
格納手段に格納されていることを示すとき、前記指示手
段は前記命令格納手段における分岐先命令位置を指示
し、該指示に基づき前記命令取出し手段が分岐先命令を
取り出すよう構成したことを特徴とする情報処理装置。
【請求項２】記憶装置から命令を先取りする命令先取
り手段と、該命令先取り手段によって取り出された命令
を解読する解読手段と、該解読手段によって解読された
命令をパイプライン処理により実行する命令実行手段を
備え、さらに、前記命令先取り手段は、先取りされた命
令を格納する複数の命令格納手段と、該複数の命令格納
手段のいずれが有効であるかを指示する第１の指示手段
と、該第１の指示手段により指示された有効な命令格納
手段の内容のうち取り出すべき命令の位置を指示する第
２の指示手段と、前記第１の指示手段によって前記複数
の命令格納手段のうち有効な１つを選択する第１の選択
手段と前記第２の指示手段の指示により前記第１の選択
手段により選択された命令格納手段の内容から取り出す
べき命令を選択する第２の選択手段を有する命令取出し
手段とを備える情報処理装置において、取り出された命令を前記解読手段で解読した結果が分岐
命令である場合に前記分岐命令の分岐先命令が既に前記
命令格納手段に格納されていることを判定する判定手段
と、前記有効な命令格納手段の内容を他の命令格納手段
に複写する複写手段とを前記命令先取り手段に設け、該判定手段が前記分岐命令の分岐先命令が既に前記有効
な命令格納手段に格納されていることを示すとき、前記
複写手段によって前記有効な命令格納手段の内容を他の
命令格納手段に複写し、前記第１の指示手段は前記他の
命令格納手段が有効であることを指示し、前記第２の指
示手段は分岐先命令位置を指示するよう構成し、前記命
令取出し手段によって分岐先命令を取り出すことを特徴
とする情報処理装置。