JPH07226634A - モノリシックに集積されたマイクロ波広帯域増幅器 - Google Patents
モノリシックに集積されたマイクロ波広帯域増幅器Info
- Publication number
- JPH07226634A JPH07226634A JP3300595A JP3300595A JPH07226634A JP H07226634 A JPH07226634 A JP H07226634A JP 3300595 A JP3300595 A JP 3300595A JP 3300595 A JP3300595 A JP 3300595A JP H07226634 A JPH07226634 A JP H07226634A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- amplifier
- electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 claims abstract description 45
- 239000003990 capacitor Substances 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 高い増幅率およびわずかな雑音において比較
的大きい電圧範囲内の低い電流消費および低い作動電圧
を有し、また多様な高周波応用に対する機能セルとして
適しているマイクロ波広帯域増幅器を提供する。 【構成】 第１の電界効果トランジスタＱ１のドレイン
電極Ｄ１と第２の電界効果トランジスタＱ２のソース電
極Ｓ２との間に第１の抵抗Ｒ１を接続し、第１の電界効
果トランジスタＱ１のドレイン電極Ｄ１を第２の電界効
果トランジスタＱ２のゲート電極Ｇ２と高周波的に接続
し、第１の電界効果トランジスタＱ１のゲート電極Ｇ１
またはソース電極Ｓ１を高周波信号入力端として用い、
それぞれ第２の電極Ｓ１またはＧ１を高周波的に接地電
位と接続し、第２の電界効果トランジスタＱ２のソース
電極Ｓ２を増幅器の高周波信号出力端とする。
的大きい電圧範囲内の低い電流消費および低い作動電圧
を有し、また多様な高周波応用に対する機能セルとして
適しているマイクロ波広帯域増幅器を提供する。 【構成】 第１の電界効果トランジスタＱ１のドレイン
電極Ｄ１と第２の電界効果トランジスタＱ２のソース電
極Ｓ２との間に第１の抵抗Ｒ１を接続し、第１の電界効
果トランジスタＱ１のドレイン電極Ｄ１を第２の電界効
果トランジスタＱ２のゲート電極Ｇ２と高周波的に接続
し、第１の電界効果トランジスタＱ１のゲート電極Ｇ１
またはソース電極Ｓ１を高周波信号入力端として用い、
それぞれ第２の電極Ｓ１またはＧ１を高周波的に接地電
位と接続し、第２の電界効果トランジスタＱ２のソース
電極Ｓ２を増幅器の高周波信号出力端とする。
Description
【０００１】
【産業上の利用分野】本発明は、２つの直列に接続され
たＧａＡｓ電界効果トランジスタを有するモノリシック
に集積されたマイクロ波広帯域増幅器に関する。
たＧａＡｓ電界効果トランジスタを有するモノリシック
に集積されたマイクロ波広帯域増幅器に関する。
【０００２】
【従来の技術】マイクロ波範囲の低雑音増幅器に周知の
ように電界効果トランジスタ増幅器も属している。この
ような増幅器はたとえば半導体モジュールとしてモノリ
シックに集積されたマイクロ波回路ＭＭＩＣ（マイクロ
波モノリシック集積回路）の形態で存在するＧａＡｓ電
界効果トランジスタから構成することができる。
ように電界効果トランジスタ増幅器も属している。この
ような増幅器はたとえば半導体モジュールとしてモノリ
シックに集積されたマイクロ波回路ＭＭＩＣ（マイクロ
波モノリシック集積回路）の形態で存在するＧａＡｓ電
界効果トランジスタから構成することができる。
【０００３】しかしながら、マイクロ波範囲の広帯域増
幅器を実現するためには、比較的高い作動電流を甘受し
なければならず、または広帯域性を制限するマッチング
回路網を使用しなければならないであろう。
幅器を実現するためには、比較的高い作動電流を甘受し
なければならず、または広帯域性を制限するマッチング
回路網を使用しなければならないであろう。
【０００４】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した種類のマイクロ波広帯域増幅器であって、高
い増幅率およびわずかな雑音において比較的大きい電圧
範囲内の低い電流消費および低い作動電圧により優れて
おり、また多様な高周波応用に対する機能セルとして適
しているマイクロ波広帯域増幅器を提供することであ
る。
に記載した種類のマイクロ波広帯域増幅器であって、高
い増幅率およびわずかな雑音において比較的大きい電圧
範囲内の低い電流消費および低い作動電圧により優れて
おり、また多様な高周波応用に対する機能セルとして適
しているマイクロ波広帯域増幅器を提供することであ
る。
【０００５】
【課題を解決するための手段】この課題を解決するた
め、本発明によれば、第１の電界効果トランジスタのド
レイン電極と第２の電界効果トランジスタのソース電極
との間に第１の抵抗が接続されており、第１の電界効果
トランジスタのドレイン電極が第２の電界効果トランジ
スタのゲート電極と高周波的に接続されており、第１の
電界効果トランジスタのゲート電極またはソース電極が
高周波信号入力端としての役割をし、それぞれ第２の電
極が高周波的に接地電位と接続されており、また第２の
電界効果トランジスタのソース電極が増幅器の高周波信
号出力端を形成している。
め、本発明によれば、第１の電界効果トランジスタのド
レイン電極と第２の電界効果トランジスタのソース電極
との間に第１の抵抗が接続されており、第１の電界効果
トランジスタのドレイン電極が第２の電界効果トランジ
スタのゲート電極と高周波的に接続されており、第１の
電界効果トランジスタのゲート電極またはソース電極が
高周波信号入力端としての役割をし、それぞれ第２の電
極が高周波的に接地電位と接続されており、また第２の
電界効果トランジスタのソース電極が増幅器の高周波信
号出力端を形成している。
【０００６】本発明の有利な構成は請求項２以下に記載
されており、また図面による実施例に示されている。
されており、また図面による実施例に示されている。
【０００７】
【発明の効果】ＧａＡｓ‐ＭＭＩＣ技術による機能セル
として開発された本発明による広帯域増幅器は特に下記
の利点を有する。 −集積に適していること、 −作動電圧供給経路にＤＣリアクトルを必要としないの
で、全周波数帯域幅の制限されない利用が可能であるこ
と、 −電流需要がわずかであること（たとえば２ｍＡないし
１０ｍＡ）、 −作動電圧範囲が非常に大きいこと（たとえば２．５Ｖ
ないし１５Ｖ）、 −増幅率が高いこと（実施例に応じて代表的に８ｄＢな
いし１６ｄＢ）、 −ほぼ１０ＭＨｚの下から３ＧＨｚの上まで機能範囲が
大きいこと、 −低雑音であること（実施例に応じて代表的に１ｄＢな
いし３．５ｄＢ）、 −逆方向絶縁が高いこと（｜Ｓ１２｜＞２５ｄＢ）、 −安定性が高いこと（わずかな振動傾向）、 −ゲート（ソース接地）またはソース（ゲート接地）へ
の信号入力が可能であること、 −相い異なる構成の問題のない需要最適化された入力マ
ッチングが集積されてまたは外部で可能であること、 −出力インピーダンスが低抵抗であること（実施例に応
じて代表的に３０Ωないし１００Ω）、 −ＤＣ電力消費に関する高い（最適化された）出力電力
が得られること、 −種々の作動電流設定が実施可能であること、 −問題なくカスケード可能であること（ゲインブロッ
ク）、 −前置およびドライバー増幅器として他の増幅器と問題
なく組み合わせ可能であること、 −他の機能ユニットと問題なく組み合わせ可能であるこ
と。
として開発された本発明による広帯域増幅器は特に下記
の利点を有する。 −集積に適していること、 −作動電圧供給経路にＤＣリアクトルを必要としないの
で、全周波数帯域幅の制限されない利用が可能であるこ
と、 −電流需要がわずかであること（たとえば２ｍＡないし
１０ｍＡ）、 −作動電圧範囲が非常に大きいこと（たとえば２．５Ｖ
ないし１５Ｖ）、 −増幅率が高いこと（実施例に応じて代表的に８ｄＢな
いし１６ｄＢ）、 −ほぼ１０ＭＨｚの下から３ＧＨｚの上まで機能範囲が
大きいこと、 −低雑音であること（実施例に応じて代表的に１ｄＢな
いし３．５ｄＢ）、 −逆方向絶縁が高いこと（｜Ｓ１２｜＞２５ｄＢ）、 −安定性が高いこと（わずかな振動傾向）、 −ゲート（ソース接地）またはソース（ゲート接地）へ
の信号入力が可能であること、 −相い異なる構成の問題のない需要最適化された入力マ
ッチングが集積されてまたは外部で可能であること、 −出力インピーダンスが低抵抗であること（実施例に応
じて代表的に３０Ωないし１００Ω）、 −ＤＣ電力消費に関する高い（最適化された）出力電力
が得られること、 −種々の作動電流設定が実施可能であること、 −問題なくカスケード可能であること（ゲインブロッ
ク）、 −前置およびドライバー増幅器として他の増幅器と問題
なく組み合わせ可能であること、 −他の機能ユニットと問題なく組み合わせ可能であるこ
と。
【０００８】
【実施例】以下、図面に示されている実施例により本発
明を一層詳細に説明する。多数の回路変形例があるの
で、機能セル、マッチングおよびＤＣ供給は完全な増幅
器ＭＭＩＣに対する例が続く個別の例により説明する。
明を一層詳細に説明する。多数の回路変形例があるの
で、機能セル、マッチングおよびＤＣ供給は完全な増幅
器ＭＭＩＣに対する例が続く個別の例により説明する。
【０００９】図１および図２には電界効果トランジスタ
Ｑ１のゲート電極Ｇ１（図１）またはソース電極Ｓ１
（図２）への信号入力点を有するＭＭＩＣ広帯域増幅器
の機能セルの原理回路が示されている。両ＧａＡｓ電界
効果トランジスタＱ１およびＱ２は直列に接続されてい
る。第１のトランジスタＱ１のドレイン電極Ｄ１と第２
のトランジスタＱ２のソース電極Ｓ２との間に第１の抵
抗Ｒ１が接続されている。第１のトランジスタＱ１のド
レイン電極Ｄ１は第２のトランジスタＱ２のゲート電極
Ｇ２と高周波的に接続されている。第１のトランジスタ
Ｑ１のゲート電極Ｇ１（図１）またはソース電極Ｓ１
（図２）は高周波入力端としての役割をし、その際にそ
れぞれ第２の電極、すなわちソース電極Ｓ１（図１）ま
たはゲート電極Ｇ１（図２）は高周波的に接地電位と接
続されている。第２のトランジスタＱ２のソース電極Ｓ
２は増幅器の高周波信号出力端を形成している。
Ｑ１のゲート電極Ｇ１（図１）またはソース電極Ｓ１
（図２）への信号入力点を有するＭＭＩＣ広帯域増幅器
の機能セルの原理回路が示されている。両ＧａＡｓ電界
効果トランジスタＱ１およびＱ２は直列に接続されてい
る。第１のトランジスタＱ１のドレイン電極Ｄ１と第２
のトランジスタＱ２のソース電極Ｓ２との間に第１の抵
抗Ｒ１が接続されている。第１のトランジスタＱ１のド
レイン電極Ｄ１は第２のトランジスタＱ２のゲート電極
Ｇ２と高周波的に接続されている。第１のトランジスタ
Ｑ１のゲート電極Ｇ１（図１）またはソース電極Ｓ１
（図２）は高周波入力端としての役割をし、その際にそ
れぞれ第２の電極、すなわちソース電極Ｓ１（図１）ま
たはゲート電極Ｇ１（図２）は高周波的に接地電位と接
続されている。第２のトランジスタＱ２のソース電極Ｓ
２は増幅器の高周波信号出力端を形成している。
【００１０】両基本実施例の基礎となっているのは、ト
ランジスタＱ１に入力された信号がそこで増幅され（電
圧増幅）、またトランジスタＱ１のドレインからトラン
ジスタＱ２のゲートに供給される機能原理である。第２
の電界効果トランジスタＱ２はその際に次の３つの主要
な機能を一つにまとめている。 ａ）それは第１の電界効果トランジスタＱ１に作動電圧
を与える、 ｂ）トランジスタＱ２と抵抗Ｒ１との接合回路はトラン
ジスタＱ１のドレイン電極Ｄ１において高抵抗の負荷を
形成し、それによってドレイン電極Ｄ１からの信号電流
が高い信号電圧に変換される、 ｃ）この信号電圧はゲート電極Ｇ２‐ソース電極Ｓ２間
パスを介して電流増幅され（インピーダンス変換）、ま
たソース電極Ｓ２において低抵抗で導きだされる。
ランジスタＱ１に入力された信号がそこで増幅され（電
圧増幅）、またトランジスタＱ１のドレインからトラン
ジスタＱ２のゲートに供給される機能原理である。第２
の電界効果トランジスタＱ２はその際に次の３つの主要
な機能を一つにまとめている。 ａ）それは第１の電界効果トランジスタＱ１に作動電圧
を与える、 ｂ）トランジスタＱ２と抵抗Ｒ１との接合回路はトラン
ジスタＱ１のドレイン電極Ｄ１において高抵抗の負荷を
形成し、それによってドレイン電極Ｄ１からの信号電流
が高い信号電圧に変換される、 ｃ）この信号電圧はゲート電極Ｇ２‐ソース電極Ｓ２間
パスを介して電流増幅され（インピーダンス変換）、ま
たソース電極Ｓ２において低抵抗で導きだされる。
【００１１】説明される機能セルの非常にわずかな反作
用は各マッチング措置を顕著に容易にする。トランジス
タＱ１のゲート電極Ｇ１への信号入力の際の機能セルの
入力インピーダンスは高抵抗であり、また一般に低抵抗
の源インピーダンス、特に５０Ωにマッチングされなけ
ればならない。そのために２つの基本的な可能性および
両者の組み合わせが与えられている。すなわち図３によ
る抵抗フィードバックによるマッチング、図４による変
成器またはサセプタンスのような変成要素によるマッチ
ングである。
用は各マッチング措置を顕著に容易にする。トランジス
タＱ１のゲート電極Ｇ１への信号入力の際の機能セルの
入力インピーダンスは高抵抗であり、また一般に低抵抗
の源インピーダンス、特に５０Ωにマッチングされなけ
ればならない。そのために２つの基本的な可能性および
両者の組み合わせが与えられている。すなわち図３によ
る抵抗フィードバックによるマッチング、図４による変
成器またはサセプタンスのような変成要素によるマッチ
ングである。
【００１２】図３には入力マッチングのために抵抗フィ
ードバックを有する機能セルの原理回路が示されてい
る。ＤＣの必要性はその際に顧慮されていない。第１の
電界効果トランジスタＱ１のドレイン電極Ｄ１とゲート
電極Ｇ１との間に、この例ではフィードバック抵抗Ｒ２
から形成されているフィードバック回路網が設けられて
いる。しかし、フィードバック回路網としてオーム抵抗
とコンデンサとの直列回路を使用することも目的にかな
っている。ドレイン電極Ｄ１からゲート電極Ｇ１へのフ
ィードバックはこの例ではフィードバック抵抗Ｒ２を介
して行われる。ソース電極Ｓ２からゲート電極Ｇ１への
パスにくらべての利点は全装置のわずかな反作用、等し
いマッチング作用の際の高抵抗の抵抗Ｒ２、またこうし
てより大きい増幅率ならびにより低い雑音である。抵抗
フィードバックは下記の特性を有する広帯域のマッチン
グに適している。すなわち、高い帯域幅、たとえば１０
ＭＨｚないし３０ＭＨｚ、改善された相互変調リギディ
ティ、約８ｄＢないし１３ｄＢの増幅率、約３ｄＢない
し４ｄＢの雑音指数および｜Ｓ１２｜＞２５ｄＢのわず
かな反作用である。
ードバックを有する機能セルの原理回路が示されてい
る。ＤＣの必要性はその際に顧慮されていない。第１の
電界効果トランジスタＱ１のドレイン電極Ｄ１とゲート
電極Ｇ１との間に、この例ではフィードバック抵抗Ｒ２
から形成されているフィードバック回路網が設けられて
いる。しかし、フィードバック回路網としてオーム抵抗
とコンデンサとの直列回路を使用することも目的にかな
っている。ドレイン電極Ｄ１からゲート電極Ｇ１へのフ
ィードバックはこの例ではフィードバック抵抗Ｒ２を介
して行われる。ソース電極Ｓ２からゲート電極Ｇ１への
パスにくらべての利点は全装置のわずかな反作用、等し
いマッチング作用の際の高抵抗の抵抗Ｒ２、またこうし
てより大きい増幅率ならびにより低い雑音である。抵抗
フィードバックは下記の特性を有する広帯域のマッチン
グに適している。すなわち、高い帯域幅、たとえば１０
ＭＨｚないし３０ＭＨｚ、改善された相互変調リギディ
ティ、約８ｄＢないし１３ｄＢの増幅率、約３ｄＢない
し４ｄＢの雑音指数および｜Ｓ１２｜＞２５ｄＢのわず
かな反作用である。
【００１３】図４には、ＤＣの必要性を顧慮することな
く入力端に変成マッチングを有する機能セルの原理回路
が示されている。高周波信号入力端と第１の電界効果ト
ランジスタＱ１の電極Ｇ１との間に、この例では直列イ
ンダクタンスＬ１からなるマッチング回路網が設けられ
ている。変成マッチングは変成器又はリアクタンスの通
常の組合せにより構成することができる。１ＧＨｚない
し３ＧＨｚの周波数範囲では、第１の電界効果トランジ
スタＱ１の高周波入力端とゲートＧ１との間のここで使
用された簡単な直列インダクタンスで十分である。マッ
チング装置はモノリシックに集積するか、外部に構成す
るか、又はその両方を組み合わせることができる。変成
マッチングは、若干限定された帯域幅において高い増幅
率及び低い雑音に対し適している。特性は、約１２ｄＢ
ないし１８ｄＢの高い増幅率、約１ｄＢないし２ｄＢの
低い雑音指数および｜Ｓ１２｜＞２５ｄＢのわずかな反
作用である。
く入力端に変成マッチングを有する機能セルの原理回路
が示されている。高周波信号入力端と第１の電界効果ト
ランジスタＱ１の電極Ｇ１との間に、この例では直列イ
ンダクタンスＬ１からなるマッチング回路網が設けられ
ている。変成マッチングは変成器又はリアクタンスの通
常の組合せにより構成することができる。１ＧＨｚない
し３ＧＨｚの周波数範囲では、第１の電界効果トランジ
スタＱ１の高周波入力端とゲートＧ１との間のここで使
用された簡単な直列インダクタンスで十分である。マッ
チング装置はモノリシックに集積するか、外部に構成す
るか、又はその両方を組み合わせることができる。変成
マッチングは、若干限定された帯域幅において高い増幅
率及び低い雑音に対し適している。特性は、約１２ｄＢ
ないし１８ｄＢの高い増幅率、約１ｄＢないし２ｄＢの
低い雑音指数および｜Ｓ１２｜＞２５ｄＢのわずかな反
作用である。
【００１４】トランジスタＱ１のソース電極Ｓ１への信
号入力の際に、たいてい必要性を満足し、またはトラン
ジスタＱ１の特性およびその作動条件（一次電流）の相
応の選択によりマッチングされ得る低抵抗の入力インピ
ーダンスが与えられている。
号入力の際に、たいてい必要性を満足し、またはトラン
ジスタＱ１の特性およびその作動条件（一次電流）の相
応の選択によりマッチングされ得る低抵抗の入力インピ
ーダンスが与えられている。
【００１５】ソース電極Ｓ２における出力インピーダン
スは機能により条件付けられて低抵抗である（代表的に
３０Ωないし１００Ω）。それは本質的にトランジスタ
Ｑ２のパラメータおよび抵抗Ｒ１の大きさにより決定さ
れる。トランジスタＱ２のパラメータはトランジスタ特
性（トランジスタテクノロジー、トランジスタジオメト
リ）および選択された作動条件（第１に作動電流）によ
り制御可能である。多くの場合に出力インピーダンスは
システムの必要性を満足する。必要な場合には出力イン
ピーダンスは抵抗回路網または変成回路網またはトラン
ジスタＱ２のスプリッティングを介してさらにマッチン
グされ得る。目標値の下に位置する出力インピーダンス
の際にはトランジスタＱ２および抵抗Ｒ１は２つの部分
枝路に分割され得る。その際にただ１つの部分枝路が出
力端と接続されている。
スは機能により条件付けられて低抵抗である（代表的に
３０Ωないし１００Ω）。それは本質的にトランジスタ
Ｑ２のパラメータおよび抵抗Ｒ１の大きさにより決定さ
れる。トランジスタＱ２のパラメータはトランジスタ特
性（トランジスタテクノロジー、トランジスタジオメト
リ）および選択された作動条件（第１に作動電流）によ
り制御可能である。多くの場合に出力インピーダンスは
システムの必要性を満足する。必要な場合には出力イン
ピーダンスは抵抗回路網または変成回路網またはトラン
ジスタＱ２のスプリッティングを介してさらにマッチン
グされ得る。目標値の下に位置する出力インピーダンス
の際にはトランジスタＱ２および抵抗Ｒ１は２つの部分
枝路に分割され得る。その際にただ１つの部分枝路が出
力端と接続されている。
【００１６】機能セルに対するＤＣ作動条件を設定する
複数の相異なる可能性がある。有利な原理は図５ないし
図８に示されている。図面を見易くするため，ＤＣ設定
のために重要な要素のみが示されている。そのつどの増
幅器セルまたは応用に対して分離およびブロックコンデ
ンサのようなＨＦ‐ＤＣ分離のために重要なモジュール
を挿入することができる。
複数の相異なる可能性がある。有利な原理は図５ないし
図８に示されている。図面を見易くするため，ＤＣ設定
のために重要な要素のみが示されている。そのつどの増
幅器セルまたは応用に対して分離およびブロックコンデ
ンサのようなＨＦ‐ＤＣ分離のために重要なモジュール
を挿入することができる。
【００１７】機能セルのＤＣ配線の図５に示されている
原理図では、作動電流Ｉｂは電界効果トランジスタおよ
び抵抗により予め定められる。最も簡単なＤＣ配線は２
つの電気的に値の等しいセルＱ１、ＲａおよびＱ２、Ｒ
１により行われる。第１の電界効果トランジスタＱ１の
ドレイン電極Ｄ１に電位Ｕｂ／２が生ずる。そのための
前提は、トランジスタＱ１および設定抵抗Ｒａがトラン
ジスタＱ２および抵抗Ｒ１と電気的に等しい値を有する
ことである。この装置の利点は、簡単さおよびわずかな
占有面積である。しかしながら作動電流Ｉｂが調節可能
でなく、またＩｂの相対的変動幅がＦＥＴのＩｄｓｓの
ばらつきにほぼ比例している。
原理図では、作動電流Ｉｂは電界効果トランジスタおよ
び抵抗により予め定められる。最も簡単なＤＣ配線は２
つの電気的に値の等しいセルＱ１、ＲａおよびＱ２、Ｒ
１により行われる。第１の電界効果トランジスタＱ１の
ドレイン電極Ｄ１に電位Ｕｂ／２が生ずる。そのための
前提は、トランジスタＱ１および設定抵抗Ｒａがトラン
ジスタＱ２および抵抗Ｒ１と電気的に等しい値を有する
ことである。この装置の利点は、簡単さおよびわずかな
占有面積である。しかしながら作動電流Ｉｂが調節可能
でなく、またＩｂの相対的変動幅がＦＥＴのＩｄｓｓの
ばらつきにほぼ比例している。
【００１８】機能セルのＤＣ配線の図６に示されている
原理図では作動電流ＩｂはＵｇｓＱ１を介して設定可能
である。両電界効果トランジスタＱ１およびＱ２に対す
る作動電圧は分圧抵抗の分圧比Ｒｄ／Ｒｅにより予め定
められる。一般に等しい抵抗ＲｄおよびＲｅが選ばれ
る。この回路の利点は、Ｉｄの選択およびトランジスタ
Ｑ１、Ｑ２および抵抗Ｒ１の選択にある程度の自由度が
得られることにある。ノーマリー・オン形式およびノー
マリー・オフ形式のＦＥＴが使用可能である。しかしな
がらＵｇｓＱ１によるＩｄの外部設定も必要である。
原理図では作動電流ＩｂはＵｇｓＱ１を介して設定可能
である。両電界効果トランジスタＱ１およびＱ２に対す
る作動電圧は分圧抵抗の分圧比Ｒｄ／Ｒｅにより予め定
められる。一般に等しい抵抗ＲｄおよびＲｅが選ばれ
る。この回路の利点は、Ｉｄの選択およびトランジスタ
Ｑ１、Ｑ２および抵抗Ｒ１の選択にある程度の自由度が
得られることにある。ノーマリー・オン形式およびノー
マリー・オフ形式のＦＥＴが使用可能である。しかしな
がらＵｇｓＱ１によるＩｄの外部設定も必要である。
【００１９】図７に示されているＤＣ配線の際には作動
電流Ｉｂは外部のＵｇｓＱ１を介して設定可能であり、
または作動電流Ｉｂは補助電圧Ｕｈにより、または外部
の補助電圧Ｕｈｈおよび外部の補助抵抗Ｒｈｈにより調
節されて設定可能である。この回路では正の補助電圧Ｕ
ｈおよび補助電界効果トランジスタＱｈに対する補助抵
抗Ｒｈを介して、調節ループ、トランジスタＱｈのドレ
インおよびトランジスタＱｈのゲートにおけるダイオー
ド連鎖Ｄｌ、を介して、トランジスタＱｈのなかでドレ
イン電流をＩｈに相応して生じさせる電圧ＵｇｓＱｈを
調節する補助電流Ｉｈが予め定められる。ノーマリー・
オン形式のＦＥＴでは一般に負のゲート電圧が必要であ
る。これは調節回路を介して、トランジスタＱｈのゲー
トおよびダイオード連鎖Ｄｋの接続個所が負の電流を供
給されるときにのみ達成される。最も簡単な場合には、
このことは追加的な負の補助電圧−Ｕｈおよび抵抗Ｒｇ
により達成される。正の補助電圧Ｕｈ又はＵｈｈは作動
電圧Ｕｂと一致し得る。固定的に予め定められた補助電
圧Ｕｈｈの際には補助電流Ｉｈは外部抵抗Ｒｈｈの選択
により設定され得る。両電界効果トランジスタＱｈおよ
びＱ１は等しいゲート電位ＵｇｓＱｈ＝ＵｇｓＱ１に接
続されているので、トランジスタＱ１に作動電流Ｉｂ＝
Ｉｈ´（ｗｇＱ１／ｗｇＱｈ）が設定される。その際に
ｗｇＱ１／ｗｇＱｈは等しいゲート長さを有する相応の
ＦＥＴのゲート幅比である。端子ＵｇｓＱ１は調節に無
関係なＩｂ設定を許す。
電流Ｉｂは外部のＵｇｓＱ１を介して設定可能であり、
または作動電流Ｉｂは補助電圧Ｕｈにより、または外部
の補助電圧Ｕｈｈおよび外部の補助抵抗Ｒｈｈにより調
節されて設定可能である。この回路では正の補助電圧Ｕ
ｈおよび補助電界効果トランジスタＱｈに対する補助抵
抗Ｒｈを介して、調節ループ、トランジスタＱｈのドレ
インおよびトランジスタＱｈのゲートにおけるダイオー
ド連鎖Ｄｌ、を介して、トランジスタＱｈのなかでドレ
イン電流をＩｈに相応して生じさせる電圧ＵｇｓＱｈを
調節する補助電流Ｉｈが予め定められる。ノーマリー・
オン形式のＦＥＴでは一般に負のゲート電圧が必要であ
る。これは調節回路を介して、トランジスタＱｈのゲー
トおよびダイオード連鎖Ｄｋの接続個所が負の電流を供
給されるときにのみ達成される。最も簡単な場合には、
このことは追加的な負の補助電圧−Ｕｈおよび抵抗Ｒｇ
により達成される。正の補助電圧Ｕｈ又はＵｈｈは作動
電圧Ｕｂと一致し得る。固定的に予め定められた補助電
圧Ｕｈｈの際には補助電流Ｉｈは外部抵抗Ｒｈｈの選択
により設定され得る。両電界効果トランジスタＱｈおよ
びＱ１は等しいゲート電位ＵｇｓＱｈ＝ＵｇｓＱ１に接
続されているので、トランジスタＱ１に作動電流Ｉｂ＝
Ｉｈ´（ｗｇＱ１／ｗｇＱｈ）が設定される。その際に
ｗｇＱ１／ｗｇＱｈは等しいゲート長さを有する相応の
ＦＥＴのゲート幅比である。端子ＵｇｓＱ１は調節に無
関係なＩｂ設定を許す。
【００２０】図８による回路は図７による回路とノーマ
リー・オフ電界効果トランジスタの使用により相違す
る。
リー・オフ電界効果トランジスタの使用により相違す
る。
【００２１】両回路の利点は、作動電流Ｉｂがほぼ選択
された大きさＲｈおよびＵｈまたは外部抵抗Ｒｈｈによ
ってのみ決定され得ることにある。
された大きさＲｈおよびＵｈまたは外部抵抗Ｒｈｈによ
ってのみ決定され得ることにある。
【００２２】両回路において補助電圧ＵｈまたはＵｈｈ
の代わりに予め定められた補助電流を有する外部補助電
流源が接続されていてもよい。その場合、調節は電圧に
無関係である。
の代わりに予め定められた補助電流を有する外部補助電
流源が接続されていてもよい。その場合、調節は電圧に
無関係である。
【００２３】電界効果トランジスタにおいて通常のＩｄ
ｓｓ変動がその影響を最小化される。
ｓｓ変動がその影響を最小化される。
【００２４】ノーマリー・オフ形式の電界効果トランジ
スタを有する図８による回路はさらに、負の補助電圧−
Ｕｈが必要とされないという利点を有する。端子Ｕｇｓ
Ｑ１はここでも調節に無関係なＩｄ設定を許す。
スタを有する図８による回路はさらに、負の補助電圧−
Ｕｈが必要とされないという利点を有する。端子Ｕｇｓ
Ｑ１はここでも調節に無関係なＩｄ設定を許す。
【００２５】図９は回路装置として、Ｒ２、Ｃ２を有す
る抵抗フィードバックおよびＩｂ調節なしのＬ１を有す
る変成入力マッチングを有する組み合わされた入力マッ
チングを有する完全な増幅器セルを示す。簡単な構成の
この増幅器ブロック（ゲインブロック）は、所望の特性
に応じて相い異なって重み付けされていてよい組み合わ
された入力マッチングを設けられている。変成マッチン
グは複数のリアクタンスによっても構成され得る。コン
デンサＣ２はＤ１、Ｇ１のＤＣ分離の役割をする。コン
デンサＣｋは第２の電界効果トランジスタＱ２のドレイ
ンＤ２の内部高周波接地のために設けられている。抵抗
Ｒｋ（低抵抗、たとえば１０Ω）はたとえば別の外部接
地コンデンサとの寄生的共振を阻止する。コンデンサＣ
ｅｘｔは電界効果トランジスタＱ１のソースＳ１の高周
波接地の役割をする。
る抵抗フィードバックおよびＩｂ調節なしのＬ１を有す
る変成入力マッチングを有する組み合わされた入力マッ
チングを有する完全な増幅器セルを示す。簡単な構成の
この増幅器ブロック（ゲインブロック）は、所望の特性
に応じて相い異なって重み付けされていてよい組み合わ
された入力マッチングを設けられている。変成マッチン
グは複数のリアクタンスによっても構成され得る。コン
デンサＣ２はＤ１、Ｇ１のＤＣ分離の役割をする。コン
デンサＣｋは第２の電界効果トランジスタＱ２のドレイ
ンＤ２の内部高周波接地のために設けられている。抵抗
Ｒｋ（低抵抗、たとえば１０Ω）はたとえば別の外部接
地コンデンサとの寄生的共振を阻止する。コンデンサＣ
ｅｘｔは電界効果トランジスタＱ１のソースＳ１の高周
波接地の役割をする。
【００２６】図１０には外部入力マッチングに対する作
動電流Ｉｂにより調節される増幅器セルの回路装置が簡
単な構成で示されている。コンデンサＣ１はＤＣ分離お
よびトランジスタＱ１のドレインおよびトランジスタＱ
２のゲートＧ２の高周波接続の役割をする。トランジス
タＱ２のゲート電極Ｇ２に対する電圧は分圧器Ｒｅ、Ｒ
ｂを介してＵｂから得られ、また高周波分離のために抵
抗Ｒｆを介して電界効果トランジスタＱ２のゲートＧ２
に供給される。
動電流Ｉｂにより調節される増幅器セルの回路装置が簡
単な構成で示されている。コンデンサＣ１はＤＣ分離お
よびトランジスタＱ１のドレインおよびトランジスタＱ
２のゲートＧ２の高周波接続の役割をする。トランジス
タＱ２のゲート電極Ｇ２に対する電圧は分圧器Ｒｅ、Ｒ
ｂを介してＵｂから得られ、また高周波分離のために抵
抗Ｒｆを介して電界効果トランジスタＱ２のゲートＧ２
に供給される。
【００２７】図１１は回路例として、入力マッチングの
ための内部の抵抗広帯域フィードバックを有する作動電
流Ｉｂにより調節される増幅器セルを示す。コンデンサ
Ｃ１、Ｃ２およびＣ３はＤＣ分離の役割をし、また高周
波信号に対して通路を形成する。この実施例では補助電
流は外部で予め定められ、また電界効果トランジスタＱ
２に対する電圧Ｕｇｓは補助トランジスタＱｈにおいて
生ずるドレイン電圧から得られる。
ための内部の抵抗広帯域フィードバックを有する作動電
流Ｉｂにより調節される増幅器セルを示す。コンデンサ
Ｃ１、Ｃ２およびＣ３はＤＣ分離の役割をし、また高周
波信号に対して通路を形成する。この実施例では補助電
流は外部で予め定められ、また電界効果トランジスタＱ
２に対する電圧Ｕｇｓは補助トランジスタＱｈにおいて
生ずるドレイン電圧から得られる。
【００２８】図１２にはゲート接地回路としての作動電
流Ｉｂにより調節される増幅器セルの回路装置が示され
ている。このような増幅器セルは特に１ＧＨｚ以下の周
波数における低周波の使用に適している。入力インピー
ダンスは低抵抗であり、ほぼ５０Ωであり、また作動電
流Ｉｂおよび第１の電界効果トランジスタＱ１の構成に
より簡単に実現可能である。コンデンサＣｓ１は第１の
電界効果トランジスタＱ１のゲート１の高周波接地の役
割をする。要素Ｌｓ、ＲｓおよびＣｓは広帯域増幅器の
安定化（振動抑制）の役割をする。
流Ｉｂにより調節される増幅器セルの回路装置が示され
ている。このような増幅器セルは特に１ＧＨｚ以下の周
波数における低周波の使用に適している。入力インピー
ダンスは低抵抗であり、ほぼ５０Ωであり、また作動電
流Ｉｂおよび第１の電界効果トランジスタＱ１の構成に
より簡単に実現可能である。コンデンサＣｓ１は第１の
電界効果トランジスタＱ１のゲート１の高周波接地の役
割をする。要素Ｌｓ、ＲｓおよびＣｓは広帯域増幅器の
安定化（振動抑制）の役割をする。
【図１】機能セルの原理回路の接続図。
【図２】機能セルの原理回路の接続図。
【図３】マッチングのための原理回路の接続図。
【図４】マッチングのための原理回路の接続図。
【図５】ＤＣ設定のための原理回路の接続図。
【図６】ＤＣ設定のための原理回路の接続図。
【図７】ＤＣ設定のための原理回路の接続図。
【図８】ＤＣ設定のための原理回路の接続図。
【図９】完全な増幅器セルの回路変形例の接続図。
【図１０】完全な増幅器セルの回路変形例の接続図。
【図１１】完全な増幅器セルの回路変形例の接続図。
【図１２】完全な増幅器セルの回路変形例の接続図。
Ｄ１、Ｄ２ ドレイン電極 Ｇ１、Ｇ２ ゲート電極 Ｉｂ 作動電流 Ｌ１ 直列インダクタンス Ｑ１ 第１の電界効果トランジスタ Ｑ２ 第２の電界効果トランジスタ Ｑｈ 補助電界効果トランジスタ Ｒ１ 第１の抵抗 Ｒ２ フィードバック抵抗 Ｓ１、Ｓ２ ソース電極
Claims (6)
- 【請求項１】 ２つの直列に接続されたＧａＡｓ電界効
果トランジスタを有するモノリシックに集積されたマイ
クロ波広帯域増幅器において、第１の電界効果トランジ
スタ（Ｑ１）のドレイン電極（Ｄ１）と第２の電界効果
トランジスタ（Ｑ２）のソース電極（Ｓ２）との間に第
１の抵抗（Ｒ１）が接続されており、第１の電界効果ト
ランジスタ（Ｑ１）のドレイン電極（Ｄ１）が第２の電
界効果トランジスタ（Ｑ２）のゲート電極（Ｇ２）と高
周波的に接続されており、第１の電界効果トランジスタ
（Ｑ１）のゲート電極（Ｇ１）またはソース電極（Ｓ
１）が高周波信号入力端としての役割をし、それぞれ第
２の電極（Ｓ１またはＧ１）が高周波的に接地電位と接
続されており、また第２の電界効果トランジスタ（Ｑ
２）のソース電極（Ｓ２）が増幅器の高周波信号出力端
を形成していることを特徴とするモノリシックに集積さ
れたマイクロ波広帯域増幅器。 - 【請求項２】 第１の電界効果トランジスタ（Ｑ１）の
ドレイン電極（Ｄ１）とゲート電極（Ｇ１）との間に帰
還結合回路網が設けられていることを特徴とする請求項
１記載の増幅器。 - 【請求項３】 帰還結合回路網が帰還結合抵抗（Ｒ２）
または抵抗とコンデンサとの直列回路から形成されてい
ることを特徴とする請求項２記載の増幅器。 - 【請求項４】 第１の電界効果トランジスタ（Ｑ１）の
高周波信号入力端とゲート電極（Ｇ１）との間にマッチ
ング回路網が設けられていることを特徴とする請求項１
記載の増幅器。 - 【請求項５】 マッチング回路網として直列インダクタ
ンス（Ｌ１）が設けられていることを特徴とする請求項
４記載の増幅器。 - 【請求項６】 第１の電界効果トランジスタ（Ｑ１）の
ソース電極（Ｓ１）と接地電位との間に設定抵抗（Ｒ
ａ）が接続されており、その電気的値が第１の抵抗（Ｒ
１）のそれに相当し、また第１および第２の電界効果ト
ランジスタ（Ｑ１、Ｑ２）が等しい電気的値を有するこ
とを特徴とする請求項１ないし５の１つに記載の増幅
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AT94101733.7 | 1994-02-04 | ||
| EP94101733A EP0666644A1 (de) | 1994-02-04 | 1994-02-04 | Monolithisch integrierter Mikrowellen-Breitbandverstärker |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226634A true JPH07226634A (ja) | 1995-08-22 |
Family
ID=8215656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300595A Withdrawn JPH07226634A (ja) | 1994-02-04 | 1995-01-30 | モノリシックに集積されたマイクロ波広帯域増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0666644A1 (ja) |
| JP (1) | JPH07226634A (ja) |
| FI (1) | FI950489A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3286189A (en) * | 1964-01-20 | 1966-11-15 | Ithaco | High gain field-effect transistor-loaded amplifier |
| JPS51132061A (en) * | 1975-05-12 | 1976-11-16 | Trio Kenwood Corp | Amplification circuit |
| GB1582138A (en) * | 1976-07-19 | 1980-12-31 | Rca Corp | Video amplifier circuit |
-
1994
- 1994-02-04 EP EP94101733A patent/EP0666644A1/de not_active Withdrawn
-
1995
- 1995-01-30 JP JP3300595A patent/JPH07226634A/ja not_active Withdrawn
- 1995-02-03 FI FI950489A patent/FI950489A/fi not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| FI950489A0 (fi) | 1995-02-03 |
| FI950489A (fi) | 1995-08-05 |
| EP0666644A1 (de) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8130043B2 (en) | Multi-stage power amplifier with enhanced efficiency | |
| US7265619B2 (en) | Two stage microwave Class E power amplifier | |
| US5726603A (en) | Linear RF power amplifier | |
| US5548248A (en) | RF amplifier circuit | |
| US4788511A (en) | Distributed power amplifier | |
| US6046641A (en) | Parallel HV MOSFET high power stable amplifier | |
| EP1547394B1 (en) | Packaged rf power transistor having rf bypassing/output matching network | |
| US6201445B1 (en) | High frequency power amplifier | |
| US5517688A (en) | MMIC FET mixer and method | |
| US20020113655A1 (en) | Divided-voltage fet power amplifiers | |
| US20030076173A1 (en) | Multi-stage, high frequency, high power signal amplifier | |
| US20040000952A1 (en) | Shared-current electronic systems | |
| US4864250A (en) | Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance | |
| US4912430A (en) | Current source as a microwave biasing element | |
| US6778036B2 (en) | High-frequency circuit device having isolator ports each having two terminals | |
| CN110417357B (zh) | 一种紧凑型集成多赫蒂放大器 | |
| US7215221B1 (en) | Harmonic termination circuit for medium bandwidth microwave power amplifiers | |
| US4532480A (en) | High power amplifier arrangements | |
| JPH07226634A (ja) | モノリシックに集積されたマイクロ波広帯域増幅器 | |
| JP2001127557A (ja) | 歪補償回路並びにその使用方法 | |
| CN110417355B (zh) | 一种集成高阻线多赫蒂放大器 | |
| US5017887A (en) | High frequency IC power amplifier | |
| JP2008236354A (ja) | 増幅器 | |
| US7199667B2 (en) | Integrated power amplifier arrangement | |
| JPH0983268A (ja) | 高周波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |