JPH07221132A - Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof - Google Patents

Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof

Info

Publication number
JPH07221132A
JPH07221132A JP6301175A JP30117594A JPH07221132A JP H07221132 A JPH07221132 A JP H07221132A JP 6301175 A JP6301175 A JP 6301175A JP 30117594 A JP30117594 A JP 30117594A JP H07221132 A JPH07221132 A JP H07221132A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
resin
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6301175A
Other languages
Japanese (ja)
Inventor
Toshisane Kawahara
登志実 川原
Mitsuhiro Oosawa
満洋 大澤
Sadatsugu Katou
禎胤 加藤
Hiroyuki Ishiguro
宏幸 石黒
Yuji Sakurai
祐司 櫻井
Shinya Nakaseko
進也 中世古
Junichi Kasai
純一 河西
Shinichiro Taniguchi
伸一郎 谷口
Mayumi Osumi
真弓 大隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP6301175A priority Critical patent/JPH07221132A/en
Publication of JPH07221132A publication Critical patent/JPH07221132A/en
Priority to US08/944,511 priority patent/US6111306A/en
Priority to US09/593,658 priority patent/US6379997B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE:To improve the mold release characteristics of a metal mold and the reliability of a semiconductor device while a miniaturization of the device is contrived in the semiconductor device, wherein a semiconductor element is resin-sealed, and a method of manufacturing the device. CONSTITUTION:In a semiconductor device, which is provided with a semiconductor element 1, a substrate 2 to be mounted with this element 1 and a resin 3 for sealing the element 1, a resin filling hole 14 is formed in the substrate 2 and the resin 3 is introduced through the surface different from the surface, which is arranged with the element 7, of this substrate 2 via the hole 14 to seal the element 1. Accordingly, it becomes possible that the resin 3 is directly introduced on the substrate via the hole 14 to seal the element 1. Thereby, the need to provide a cull part, a runner part or the like, through which the resin 3 is hardly passed, in a metal mold like a conventional method is eliminated and it becomes possible to lessen the contact area of the resin 3 with the metal mold. As a result, the kinds of a mold release agent and the addition amount of the resin can be selected without paying regard to the mold release characteristics of the metal mold.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置及びその製造
方法並びに半導体装置ユニット及びその製造方法に関す
る。近年、パーソナルコンピュータを始めとする電子機
器はダウンサイジング化，小型化が指向されており、こ
れに伴い電子機器に搭載される半導体装置の小型化が要
求されている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a manufacturing method thereof, a semiconductor device unit and a manufacturing method thereof. In recent years, downsizing and downsizing of electronic devices such as personal computers have been directed, and accordingly, downsizing of semiconductor devices mounted on the electronic devices has been demanded.

【０００２】また、半導体装置は、半導体素子の大きさ
に対して、半導体素子を保持する基板或いは封止樹脂の
容積が大きいため、小型化を図るためには基板，封止樹
脂を適切に形成する必要がある。一方、半導体装置を小
型化することにより放熱特性は低下するため、効率のよ
い放熱手段を講じる必要がある。In a semiconductor device, the volume of a substrate or a sealing resin that holds the semiconductor element is large relative to the size of the semiconductor element. Therefore, in order to reduce the size, the substrate and the sealing resin are appropriately formed. There is a need to. On the other hand, since the heat radiation characteristic is reduced by downsizing the semiconductor device, it is necessary to provide an efficient heat radiation means.

【０００３】よって、小型化を実現できると共に成形性
及び熱効率性の良好な半導体装置が望まれている。Therefore, there is a demand for a semiconductor device which can be miniaturized and has excellent moldability and thermal efficiency.

【０００４】[0004]

【従来の技術】図７４は従来の半導体装置６０の構造及
びその製造方法を示している。図７４（Ｃ）に示される
ように、従来の半導体装置６０は半導体素子１，モール
ド樹脂３，リードフレーム４６等により構成されてい
る。半導体素子１はリードフレーム４６に形成されたダ
イパッド部３９上にダイボンディングされており、また
半導体素子１の上面に形成された電極パッド部４０（図
７４（Ａ）に示す）とリードフレーム４６のインナーリ
ード部との間にはワイヤ１０が配設されている。またモ
ールド樹脂３は、半導体素子１，ワイヤ１０及びリード
フレーム４６のインナーリード部分を封止するよう配設
されており、これにより半導体素子１及びワイヤ１０を
保護している。2. Description of the Related Art FIG. 74 shows a structure of a conventional semiconductor device 60 and a manufacturing method thereof. As shown in FIG. 74 (C), a conventional semiconductor device 60 is composed of a semiconductor element 1, a mold resin 3, a lead frame 46 and the like. The semiconductor element 1 is die-bonded on the die pad portion 39 formed on the lead frame 46, and the electrode pad portion 40 (shown in FIG. 74 (A)) formed on the upper surface of the semiconductor element 1 and the lead frame 46. The wire 10 is arranged between the inner lead portion. The mold resin 3 is disposed so as to seal the semiconductor element 1, the wire 10 and the inner lead portion of the lead frame 46, and thereby protects the semiconductor element 1 and the wire 10.

【０００５】図７４（Ｂ）はモールド樹脂３の形成方法
を説明するための図である。同図において、２０ａは上
型であり、２０ｂは下型であり、両者２０ａ，２０ｂは
協働してトランスファーモールド金型を構成する。図７
４（Ａ）に示すように半導体素子１が搭載されると共に
ワイヤ１０がボンディングされたリードフレーム４６
は、上型２０ａと下型２０ｂとの間に装着される。FIG. 74 (B) is a view for explaining a method of forming the mold resin 3. In the figure, 20a is an upper mold, 20b is a lower mold, and both 20a and 20b cooperate to form a transfer mold. Figure 7
As shown in FIG. 4A, the lead frame 46 on which the semiconductor element 1 is mounted and the wires 10 are bonded
Is mounted between the upper die 20a and the lower die 20b.

【０００６】そして、上型２０ａに配設されたプランジ
ャ２２が樹脂タブレット（梨地で示す）を加熱しつつ押
圧することにより、溶けた樹脂タブレット（モールド樹
脂３）はカル部４３，ランナー部４４，ゲート部４５を
介して上型２０ａ及び下型２０ｂに形成されているキャ
ビティ部内に導入される。上型２０ａ及び下型２０ｂに
形成されたキャビティ部（凹部）は半導体装置６０の外
形に対応した形状とされており、よってこのキャビティ
部内に樹脂が充填されることによりモールド樹脂３は所
定形状のパッケージを構成する。The plunger 22 disposed on the upper die 20a presses the resin tablet (shown in satin) while heating it, so that the melted resin tablet (mold resin 3) has a cull portion 43, a runner portion 44, It is introduced into the cavity formed in the upper die 20a and the lower die 20b via the gate portion 45. The cavity (recess) formed in the upper mold 20a and the lower mold 20b has a shape corresponding to the outer shape of the semiconductor device 60. Therefore, by filling the cavity with resin, the mold resin 3 has a predetermined shape. Make up the package.

【０００７】上記の従来の樹脂充填方法では、モールド
樹脂３がカル部４３，ランナー部４４，ゲート部４５に
夫々半導体装置６０のパッケージ部分と一体的に残留す
るため、半導体装置６０を上型２０ａ及び下型２０ｂか
ら離型した後、残留した樹脂をゲートブレイクして廃棄
物として処理することが行われていた。一方、周知のよ
うに半導体素子１は駆動することにより発熱するが、上
記の如く製造される半導体装置６０においては、半導体
素子１で発生する熱はモールド樹脂３を介して熱伝導し
てゆき、特に肉厚の薄いパッケージ背面（図中、下部の
面）より放熱する構成とされていた。In the conventional resin filling method described above, the mold resin 3 remains in the cull portion 43, the runner portion 44, and the gate portion 45 integrally with the package portion of the semiconductor device 60. In addition, after the mold is released from the lower mold 20b, the remaining resin is subjected to gate break and treated as a waste. On the other hand, as is well known, the semiconductor element 1 generates heat when driven, but in the semiconductor device 60 manufactured as described above, the heat generated in the semiconductor element 1 is conducted to the heat through the mold resin 3. In particular, the heat was radiated from the back surface (the lower surface in the figure) of the thin package.

【０００８】[0008]

【発明が解決しようとする課題】上記のように、モール
ド樹脂３は半導体素子１及びワイヤ１０を保護すること
を主な機能とするが、その特性上は接着強度が要求され
る。即ち、内設される半導体素子１及びワイヤ１０との
接着強度が弱い場合には、パッケージ内で半導体素子１
及びワイヤ１０の移動が生じるおそれがあり、半導体素
子１及びワイヤ１０を確実に保護することができなくな
り、半導体装置６０の信頼性が低下してしまう。As described above, the mold resin 3 has a main function of protecting the semiconductor element 1 and the wire 10. However, adhesive strength is required due to its characteristics. That is, when the adhesive strength between the semiconductor element 1 and the wire 10 provided therein is weak, the semiconductor element 1 is packaged in the package.
In addition, the wire 10 may be moved, and the semiconductor element 1 and the wire 10 cannot be reliably protected, which reduces the reliability of the semiconductor device 60.

【０００９】また、トランスファー成形を行う場合に
は、必然的に成形物を上型２０ａ及び下型２０ｂから離
型する必要があり、この離型に際しては上記接着強度が
強くない方が離型特性は良好となる。よって、従来で
は、樹脂３に離型剤を添加することが行われており、上
記の半導体装置６０の信頼性と、上型２０ａ及び下型２
０ｂからの離型性とのバランスが最も適当となるよう離
型剤の添加量及び種類を選定することが行われていた。
具体的には、カル部４３，ランナー部４４，ゲート部４
５の内、離型性が悪化し易いのは一番絞りこまれて細く
なっているゲート部４５である。従って、一般にゲート
部４５における離型性を基準として離型剤の添加量及び
種類を選定することが行われている。When transfer molding is performed, it is inevitable that the molded product is released from the upper mold 20a and the lower mold 20b. At the time of this mold release, it is preferable that the adhesive strength is not strong. Will be good. Therefore, conventionally, a release agent is added to the resin 3, and the reliability of the semiconductor device 60 and the upper mold 20a and the lower mold 2 are improved.
It has been practiced to select the addition amount and type of the releasing agent so that the balance with the releasing property from 0b is most appropriate.
Specifically, the cull portion 43, the runner portion 44, the gate portion 4
Among the five, it is the gate portion 45 that is most narrowed and thinned that the releasability is likely to deteriorate. Therefore, generally, the amount and type of the release agent added is selected on the basis of the releasability of the gate portion 45.

【００１０】しかるに、近年のように半導体装置６０の
小型化が進みパッケージ形状が小さくなると、これに伴
いカル部４３，ランナー部４４，ゲート部４５も小型化
され離型性が悪化する。従って、小型化に伴い添加され
る離型剤の量を増大する必要があるが、離型剤の量を増
大すると上記の如く半導体装置６０の信頼性が低下して
しまうという問題点があった。However, as the size of the semiconductor device 60 becomes smaller and the package shape becomes smaller as in recent years, the cull portion 43, the runner portion 44, and the gate portion 45 are also made smaller and the releasability deteriorates. Therefore, it is necessary to increase the amount of the release agent added with the miniaturization, but there is a problem that the reliability of the semiconductor device 60 is lowered as described above when the amount of the release agent is increased. .

【００１１】一方、放熱性に注目すると、従来構成の半
導体装置６０では、パッケージ背面より放熱する構成と
されていたため、半導体素子１からの発熱を効率よく放
熱することができないという問題点があった。また、こ
れを解決するために、パッケージに別個に多数の放熱フ
ィンを有した放熱部材を設けた構成も用いられている
が、この放熱部材を設けた構成では半導体装置全体の形
状が大型化してしまい、小型化に反するという問題点が
あった。On the other hand, paying attention to the heat dissipation, the conventional semiconductor device 60 has a problem that the heat generated from the semiconductor element 1 cannot be efficiently dissipated because the semiconductor device 60 is structured to dissipate heat from the back surface of the package. . Further, in order to solve this, a structure in which a heat dissipation member having a large number of heat dissipation fins is separately provided in the package is also used. However, the structure in which this heat dissipation member is provided increases the size of the entire semiconductor device. There was a problem that it was against the miniaturization.

【００１２】本発明は上記の点に鑑みてなされたもので
あり、小型化を図りつつ離型性及び信頼性を向上し得る
半導体装置及びその製造方法並びに半導体装置ユニット
及びその製造方法を提供することを目的とする。また、
本発明の他の目的は、小型化を図りつつ放熱性の良好な
半導体装置及びその製造方法並びに半導体装置ユニット
及びその製造方法を提供することにある。The present invention has been made in view of the above points, and provides a semiconductor device, a method of manufacturing the same, a semiconductor device unit and a method of manufacturing the semiconductor device, which can improve the releasability and reliability while achieving miniaturization. The purpose is to Also,
Another object of the present invention is to provide a semiconductor device having a good heat dissipation property while achieving miniaturization, a manufacturing method thereof, a semiconductor device unit and a manufacturing method thereof.

【００１３】[0013]

【課題を解決するための手段】上記課題は下記の手段を
講じることにより解決することができる。請求項１の発
明では、半導体素子と、この半導体素子が搭載される基
板と、半導体素子を封止する樹脂とを具備する半導体装
置において、上記基板に樹脂充填孔を形成し、この基板
の半導体素子の配設面と異なる面より、上記樹脂充填孔
を介して樹脂を導入して半導体素子を封止してなる構成
としたことを特徴とするものである。The above-mentioned problems can be solved by taking the following measures. According to the invention of claim 1, in a semiconductor device comprising a semiconductor element, a substrate on which the semiconductor element is mounted, and a resin for sealing the semiconductor element, a resin filling hole is formed in the substrate, and the semiconductor of the substrate is formed. It is characterized in that a semiconductor element is sealed by introducing a resin from the surface different from the surface on which the element is provided through the resin filling hole.

【００１４】また、請求項２の発明では、上記基板の半
導体素子の配設面と異なる面に、上記樹脂充填孔が開口
される凹部を形成してなることを特徴とするものであ
る。また、請求項３の発明では、上記樹脂として離型剤
を含まない封止樹脂材を選定してなることを特徴とする
ものである。Further, the invention of claim 2 is characterized in that a concave portion for opening the resin filling hole is formed on a surface of the substrate different from a surface on which the semiconductor element is arranged. The invention of claim 3 is characterized in that a sealing resin material containing no release agent is selected as the resin.

【００１５】また、請求項４の発明では、上記半導体素
子を基板に配設された配線基板に電気的に接続すると共
に、この配線基板に外部接続用の外部接続端子を形成し
たことを特徴とするものである。また、請求項５の発明
では、上記半導体素子と配線基板とをワイヤにより接続
したことを特徴とするものである。According to a fourth aspect of the invention, the semiconductor element is electrically connected to a wiring board disposed on the board, and an external connection terminal for external connection is formed on the wiring board. To do. Further, the invention of claim 5 is characterized in that the semiconductor element and the wiring board are connected by a wire.

【００１６】また、請求項６の発明では、上記半導体素
子と配線基板とをバンプにより接続したことを特徴とす
るものである。また、請求項７の発明では、上記外部接
続端子をリード部材により形成したことを特徴とするも
のである。The invention according to claim 6 is characterized in that the semiconductor element and the wiring board are connected by bumps. Further, the invention of claim 7 is characterized in that the external connection terminal is formed by a lead member.

【００１７】また、請求項８の発明では、上記外部接続
端子をバンプにより形成したことを特徴とするものであ
る。また、請求項９の発明では、上記外部接続端子をビ
アにより構成したことを特徴とするものである。また、
請求項１０の発明では、上記配線基板を多層配線基板と
したことを特徴とするものである。Further, the invention of claim 8 is characterized in that the external connection terminals are formed by bumps. The invention according to claim 9 is characterized in that the external connection terminal is constituted by a via. Also,
The invention of claim 10 is characterized in that the wiring board is a multilayer wiring board.

【００１８】また、請求項１１の発明では、上記多層配
線基板を配線層と絶縁層を交互に積層した構造とし、こ
の配線層間の電気的接続をメカニカルバンプにより行う
構成としたことを特徴とするものである。また、請求項
１２の発明では、上記樹脂充填孔を複数個形成してなる
ことを特徴とするものである。The invention of claim 11 is characterized in that the multilayer wiring board has a structure in which wiring layers and insulating layers are alternately laminated, and the electrical connection between the wiring layers is made by mechanical bumps. It is a thing. The invention of claim 12 is characterized in that a plurality of the resin filling holes are formed.

【００１９】また、請求項１３の発明では、上記樹脂の
上部に貫通孔が形成された蓋体を配設し、この貫通孔を
樹脂に含まれる水分の逃げ孔としたことを特徴とするも
のである。また、請求項１４の発明では、上記蓋体を高
熱伝導率材により形成したことを特徴とするものであ
る。Further, the invention of claim 13 is characterized in that a lid having a through hole is formed on the resin, and the through hole is used as an escape hole for water contained in the resin. Is. The invention according to claim 14 is characterized in that the lid is formed of a material having a high thermal conductivity.

【００２０】また、請求項１５の発明では、半導体素子
と、この半導体素子が搭載される配線基板と、この配線
基板上に半導体素子を対向離間した状態で囲繞するよう
配設されると共に内部に樹脂が充填されることにより半
導体素子を封止する構成とされた枠体とを具備する半導
体装置において、上記枠体に樹脂充填孔を形成し、この
枠体の半導体素子との対向面と異なる面より枠体内に樹
脂充填孔を介して樹脂を導入して半導体素子を封止する
構成としたことを特徴とするものである。According to a fifteenth aspect of the present invention, the semiconductor element, the wiring board on which the semiconductor element is mounted, the semiconductor element on the wiring board are arranged so as to surround the semiconductor element in a state of being opposed to each other, and are internally provided. In a semiconductor device including a frame body configured to seal a semiconductor element by being filled with a resin, a resin filling hole is formed in the frame body, and the frame body is different from a surface facing the semiconductor element. The semiconductor device is characterized in that a resin is introduced into the frame from the surface through a resin filling hole to seal the semiconductor element.

【００２１】また、請求項１６の発明方法では、基板に
この基板を貫通する樹脂充填孔を形成すると共に、この
基板の半導体素子配設面に配線基板を配設する基板形成
工程と、上記基板に半導体素子を搭載すると共に、この
半導体素子と配線基板を電気的に接続する半導体素子搭
載工程と、上記半導体素子が搭載された基板を、上記樹
脂充填孔の半導体素子の配設側と異なる側の開口が樹脂
充填用金型に形成された樹脂充填機構と直結する構成と
なるよう樹脂充填用金型に装着し、上記樹脂充填機構に
より供給される樹脂を樹脂充填孔を介して基板の半導体
素子の配設側に充填する樹脂充填工程と、上記配線基板
に外部接続用の外部接続端子を形成する外部接続端子形
成工程とを少なくとも有することを特徴とするものであ
る。In the method of the sixteenth aspect of the present invention, a substrate forming step of forming a resin filling hole penetrating the substrate in the substrate and arranging a wiring substrate on the semiconductor element mounting surface of the substrate, and the substrate And a semiconductor element mounting step of electrically connecting the semiconductor element to a wiring board, and a substrate on which the semiconductor element is mounted on a side different from the side on which the semiconductor element is disposed in the resin filling hole. Is mounted on the resin filling mold so that the opening of the resin is directly connected to the resin filling mechanism formed on the resin filling mold, and the resin supplied by the resin filling mechanism is applied to the semiconductor of the substrate through the resin filling hole. The method is characterized by at least including a resin filling step of filling the side where the element is provided and an external connection terminal forming step of forming external connection terminals for external connection on the wiring board.

【００２２】また、請求項１７の発明方法では、上記基
板形成工程において、上記基板の半導体素子の配設位置
と異なる面で、上記樹脂充填孔の形成位置を含む位置
に、上記樹脂充填工程で用いる樹脂充填機構を構成する
プランジャポットと略同一面積を有しこのプランジャポ
ットと接続される凹部を形成することを特徴とするもの
である。According to a seventeenth aspect of the present invention, in the substrate forming step, the resin filling step is performed at a position including the resin filling hole forming position on a surface different from the semiconductor element disposition position of the substrate. The present invention is characterized in that a concave portion having substantially the same area as the plunger pot constituting the resin filling mechanism to be used and having a connection with the plunger pot is formed.

【００２３】また、請求項１８の発明方法では、上記樹
脂充填工程において、上記基板と樹脂充填機構が設けら
れた樹脂充填金型との間に、樹脂の漏洩を防止するプレ
ートを配設し、このプレートを介して樹脂充填孔に上記
樹脂充填機構より樹脂を充填することを特徴とするもの
である。また、請求項１９の発明方法では、上記樹脂充
填工程において、上記凹部に嵌合しうる形状の樹脂タブ
レットを形成し、この樹脂タブレットを凹部に嵌入装着
した状態で上記基板を樹脂充填金型に装着した上で、上
記樹脂充填機構を構成するプランジャにより樹脂タブレ
ットを押圧し、樹脂を樹脂充填孔を介して基板の半導体
素子の配設側に充填することを特徴とするものである。According to the eighteenth aspect of the present invention, in the resin filling step, a plate for preventing resin leakage is disposed between the substrate and the resin filling mold provided with the resin filling mechanism, The resin filling hole is filled with the resin through the plate by the resin filling mechanism. Further, in the invention method of claim 19, in the resin filling step, a resin tablet having a shape that can be fitted into the recess is formed, and the resin tablet is fitted and mounted in the recess to mount the substrate on a resin-filled mold. After mounting, the resin tablet is pressed by the plunger that constitutes the resin filling mechanism, and the resin is filled into the side of the substrate on which the semiconductor element is provided through the resin filling hole.

【００２４】また、請求項２０の発明では、半導体素子
と、この半導体素子を保持する基板と、上記半導体素子
と接続されると共に外部接続用の外部接続端子が形成さ
れてなる配線基板と、上記半導体素子を封止する樹脂と
を具備する半導体装置において、上記基板を、上記半導
体素子の側面と当接し半導体素子を囲繞するよう構成し
たことを特徴とするものである。According to a twentieth aspect of the invention, a semiconductor element, a substrate holding the semiconductor element, a wiring board connected to the semiconductor element and having external connection terminals for external connection formed thereon, In a semiconductor device including a resin for sealing a semiconductor element, the substrate is configured to abut on a side surface of the semiconductor element so as to surround the semiconductor element.

【００２５】また、請求項２１の発明では、上記基板を
放熱特性の良好な材料により形成したことを特徴とする
ものである。また、請求項２２の発明では、上記基板は
複数の分割基板により構成されており、この分割基板を
組み合わせて上記半導体素子を囲繞する構成としたこと
を特徴とするものである。The invention according to claim 21 is characterized in that the substrate is formed of a material having a good heat dissipation characteristic. In the invention of claim 22, the substrate is composed of a plurality of divided substrates, and the divided substrates are combined to surround the semiconductor element.

【００２６】また、請求項２３の発明では、上記分割基
板を熱伝導性の良好な接合材により接合したことを特徴
とするものである。また、請求項２４の発明では、上記
基板に樹脂充填孔を形成し、この基板の配線基板の配設
面と異なる面より、上記樹脂充填孔を介して樹脂を導入
して半導体素子を封止する構成としたことを特徴とする
ものである。The twenty-third aspect of the invention is characterized in that the divided substrates are joined by a joining material having good thermal conductivity. Further, in the invention of claim 24, a resin filling hole is formed in the substrate, and a resin is introduced through the resin filling hole from a surface of the substrate different from a surface on which the wiring board is arranged to seal the semiconductor element. It is characterized by having a configuration.

【００２７】また、請求項２５の発明では、上記半導体
素子の配線基板と電気的接続が行われる接続面と、上記
基板の配線基板が配設される配設面とが略面一となるよ
う構成したことを特徴とするものである。また、請求項
２６の発明では、上記半導体素子の基板に囲繞されてい
ない面と熱伝導可能な構成で接続された放熱部材を設け
たことを特徴とするものである。Further, in the invention of claim 25, the connection surface of the semiconductor element for electrically connecting to the wiring board and the surface of the substrate on which the wiring board is arranged are substantially flush with each other. It is characterized by being configured. Further, the invention of claim 26 is characterized in that a heat radiating member connected to the surface of the semiconductor element which is not surrounded by the substrate in a structure capable of conducting heat is provided.

【００２８】また、請求項２７の発明方法では、基板を
構成する複数の分割基板を形成する分割基板形成工程
と、上記分割基板を接合剤を介して半導体素子に接合
し、この半導体素子を囲繞する基板を形成する基板形成
工程と、上記基板に配線基板を配設すると共に、この配
線基板と半導体素子を電気的に接続する接続工程と、上
記半導体素子を保持した基板を樹脂充填機構が設けられ
た樹脂充填用金型に装着し、この樹脂充填機構により上
記基板上に樹脂を充填し、半導体素子の配線基板と接続
される面を樹脂封止する樹脂充填工程と、上記配線基板
に外部接続用の外部接続端子を形成する外部接続端子形
成工程とを少なくとも有することを特徴とするものであ
る。Further, in the method of the 27th aspect of the present invention, a divided substrate forming step of forming a plurality of divided substrates constituting the substrate, the divided substrate is bonded to a semiconductor element through a bonding agent, and the semiconductor element is surrounded. A substrate forming step of forming a substrate, a wiring board disposed on the substrate, a connecting step of electrically connecting the wiring board and a semiconductor element, and a resin holding mechanism for the substrate holding the semiconductor element. A resin-filling die, and a resin-filling step of filling the resin on the substrate by this resin-filling mechanism and sealing the surface of the semiconductor element connected to the wiring board with a resin; It has at least an external connection terminal forming step of forming an external connection terminal for connection.

【００２９】また、請求項２８の発明方法では、上記分
割基板形成工程において、上記基板を構成する分割基板
の少なくとも一つに樹脂を充填する際用いる樹脂充填孔
を形成し、かつ、上記樹脂充填工程において、この樹脂
充填孔が樹脂充填機構と直結する構成となるよう基板を
樹脂充填用金型に装着し、樹脂充填機構により供給され
る樹脂を上記樹脂充填孔を介して半導体素子の配線基板
と接続される面に充填することを特徴とするものであ
る。Further, in the invention method of claim 28, in the divided substrate forming step, at least one of the divided substrates forming the substrate is provided with a resin filling hole used for filling a resin, and the resin filling is performed. In the step, the substrate is mounted on the resin filling mold so that the resin filling hole is directly connected to the resin filling mechanism, and the resin supplied by the resin filling mechanism is passed through the resin filling hole to the wiring board of the semiconductor element. It is characterized in that the surface to be connected with is filled.

【００３０】また、請求項２９の発明では、上記接続工
程において、配線基板と半導体装置を接続する方法とし
て、フリップ・チップ法またはＴＡＢ(Tape Automated
Bonding)法またはワイヤボンディング法のいずれかを採
用したことを特徴とするものである。また、請求項３０
の発明では、半導体素子と、この半導体素子を保持する
保持基板と、この保持基板上に半導体素子を囲繞するよ
う配設される枠体と、保持基板と枠体が形成する空間部
分に充填される封止樹脂と、半導体素子と接続されるイ
ンナーリード部と枠体より外部に延出するアウターリー
ド部とを有するリードとを具備する半導体装置におい
て、上記保持基板に樹脂充填孔を形成し、この樹脂孔を
介して上記空間部分に封止樹脂を充填し半導体素子を封
止すると共に、全てのリードが、保持基板と枠体が形成
する筐体の一辺から外部に延出する構成としたことを特
徴とするものである。According to a twenty-ninth aspect of the invention, in the connecting step, as a method of connecting the wiring board and the semiconductor device, a flip chip method or a TAB (Tape Automated) method is used.
It is characterized by adopting either the Bonding) method or the wire bonding method. In addition, claim 30
In the invention, the semiconductor element, the holding substrate that holds the semiconductor element, the frame body that is disposed on the holding substrate so as to surround the semiconductor element, and the space portion formed by the holding substrate and the frame body are filled. In a semiconductor device having a sealing resin, a lead having an inner lead portion connected to a semiconductor element and an outer lead portion extending from the frame body, a resin filling hole is formed in the holding substrate, The space is filled with a sealing resin through the resin hole to seal the semiconductor element, and all the leads are extended from one side of the housing formed by the holding substrate and the frame body to the outside. It is characterized by that.

【００３１】また、請求項３１の発明では、上記保持基
板の外形形状を枠体の外形形状に対して大きくしたこと
を特徴とするものである。また、請求項３２の発明で
は、上記の請求項３０または３１記載の半導体装置を複
数個積層すると共に、半導体装置のリードの延出位置が
同一面となるよう構成したことを特徴とするものであ
る。Further, the invention of claim 31 is characterized in that the outer shape of the holding substrate is made larger than the outer shape of the frame body. According to a thirty-second aspect of the present invention, a plurality of the semiconductor devices according to the thirty-third or thirty-first aspects are stacked, and the extension positions of the leads of the semiconductor device are on the same plane. is there.

【００３２】また、請求項３３の発明では、表裏面を貫
通する樹脂充填孔が形成された保持基板に半導体素子を
配設し、この保持基板により半導体素子を保持させる半
導体素子配設工程と、アウターリード部を保持基板の一
辺のみに集約的に位置するよう配置して取り付けるリー
ド配設工程と、リードが配設された保持基板上に、配設
状態において半導体素子を囲繞する枠形状を有した枠体
を配設する枠体配設工程と、半導体素子とリードとを電
気的に接続する配線工程と、保持基板と枠体が形成する
空間部分に樹脂充填孔を介して封止樹脂を充填すること
により、半導体素子を樹脂封止する樹脂封止工程と、上
記の半導体素子配設工程，リード配設工程，枠体配設工
程，配線工程，樹脂封止工程を経ることにより形成され
る半導体装置を、アウターリード部の延出位置が同一の
辺となるよう位置決めして複数個積層する半導体装置積
層工程とを有することを特徴とする。According to a thirty-third aspect of the present invention, a semiconductor element disposing step of disposing a semiconductor element on a holding substrate having resin filling holes penetrating the front and back surfaces and holding the semiconductor element by the holding substrate, There is a lead disposing step in which the outer lead portions are arranged and attached so as to be collectively positioned only on one side of the holding substrate, and a frame shape surrounding the semiconductor element in the disposition state is provided on the holding substrate on which the leads are arranged. The frame body disposing step of disposing the frame body, the wiring step of electrically connecting the semiconductor element and the lead, and the sealing resin through the resin filling hole in the space portion formed by the holding substrate and the frame body. It is formed by passing through a resin encapsulation step of encapsulating the semiconductor element with resin by filling, and the semiconductor element disposition step, lead disposition step, frame body disposition step, wiring step, and resin encapsulation step described above. Semiconductor device And having a semiconductor device stacking step of stacking a plurality of extended positions of Utarido portion is positioned to be the same side.

【００３３】また、請求項３４の発明では、表裏面を貫
通する樹脂充填孔が形成された保持基板に半導体素子を
配設し、この保持基板により半導体素子を保持させる半
導体素子配設工程と、アウターリード部を保持基板の一
辺のみに集約的に位置するよう配置し取り付けるリード
配設工程と、リードが配設された保持基板上に、配設状
態において半導体素子を囲繞する枠形状を有した枠体を
配設する枠体配設工程と、半導体素子とリードとを電気
的に接続する配線工程と、上記の半導体素子配設工程，
リード配設工程，枠体配設工程，配線工程，樹脂封止工
程を経ることにより形成される半導体装置組立体を、ア
ウターリード部の延出位置が同一の辺となるよう位置決
めして複数個積層する積層工程と半導体装置組立体の
内、最外部に位置する半導体装置組立体に形成された樹
脂充填孔より封止樹脂を充填することにより、隣接する
各半導体装置組立体間に保持基板と枠体とが協働して形
成する複数の空間部分に、封止樹脂を一括的に充填する
ことにより半導体素子を樹脂封止する樹脂封止工程とを
有することを特徴とするものである。According to a thirty-fourth aspect of the present invention, a semiconductor element arranging step of arranging a semiconductor element on a holding substrate having a resin filling hole penetrating the front and back surfaces and holding the semiconductor element by the holding substrate, The outer lead portion is arranged and attached such that the outer lead portions are collectively arranged only on one side of the holding substrate, and a frame shape surrounding the semiconductor element in the arranged state is provided on the holding substrate on which the leads are arranged. A frame body disposing step of disposing the frame body, a wiring step of electrically connecting the semiconductor element and the lead, the semiconductor element disposing step,
A plurality of semiconductor device assemblies formed by going through the lead disposing process, the frame disposing process, the wiring process, and the resin sealing process are positioned so that the extension positions of the outer lead parts are on the same side. In the stacking step of stacking and the semiconductor device assembly, a holding substrate is provided between adjacent semiconductor device assemblies by filling a sealing resin through a resin filling hole formed in the outermost semiconductor device assembly. A resin encapsulation step of encapsulating the semiconductor element with a resin by collectively encapsulating a plurality of space portions formed in cooperation with the frame body with an encapsulation resin.

【００３４】また、請求項３５の発明では、半導体素子
と、この半導体素子が搭載される半導体素子搭載基板
と、可撓性を有するベース部材上に、半導体素子と電気
的に接続される電極部と、外部に接続される外部接続端
子部と、電極部と外部接続端子部とを接続する配線部と
が形成されており、半導体素子搭載基板を内包するよう
配設される可撓配線基板と、少なくとも該半導体素子を
封止する封止樹脂とを設けたことを特徴とするものであ
る。According to a thirty-fifth aspect of the present invention, a semiconductor element, a semiconductor element mounting substrate on which the semiconductor element is mounted, and a flexible base member are provided with an electrode portion electrically connected to the semiconductor element. An external connection terminal portion connected to the outside, and a wiring portion connecting the electrode portion and the external connection terminal portion to each other, and a flexible wiring substrate arranged so as to include the semiconductor element mounting substrate. And at least a sealing resin for sealing the semiconductor element is provided.

【００３５】また、請求項３６の発明では、上記可撓配
線基板の中央部分に外部接続端子部を形成すると共に外
縁近傍位置に電極部を形成し、半導体素子の搭載位置と
異なる面より、半導体素子搭載基板を包み込む構成とし
たことを特徴とするものである。According to a thirty-sixth aspect of the invention, the external connection terminal portion is formed in the central portion of the flexible wiring board and the electrode portion is formed in the vicinity of the outer edge, and the semiconductor element is different from the mounting position of the semiconductor element in the semiconductor. It is characterized in that the device mounting board is wrapped.

【００３６】また、請求項３７の発明では、上記可撓配
線基板の中央部分に半導体素子が挿通される半導体素子
挿通開口を形成すると共に半導体素子挿通開口の縁部近
傍位置に電極部を形成し、かつ可撓配線基板の外縁近傍
位置に外部接続端子部を形成し、半導体素子配設位置と
なる面より、半導体素子搭載基板を包み込む構成とした
ことを特徴とするものである。According to a thirty-seventh aspect of the present invention, a semiconductor element insertion opening through which a semiconductor element is inserted is formed in the central portion of the flexible wiring board, and an electrode portion is formed near the edge of the semiconductor element insertion opening. The external connection terminal portion is formed at a position near the outer edge of the flexible wiring board, and the semiconductor element mounting board is wrapped around the semiconductor element mounting position.

【００３７】また、請求項３８の発明では、上記外部接
続端子部を、半導体素子搭載基板の半導体素子の搭載面
及び半導体素子搭載面と対向する面と異なる外周四面の
内、一の面に集約的に配設したことを特徴とするもので
ある。また、請求項３９の発明では、上記外部接続端子
部をメカニカルバンプにより構成したことを特徴とする
ものである。Further, in the invention of claim 38, the external connection terminal portion is gathered on one surface of the outer peripheral four surfaces different from the semiconductor element mounting surface of the semiconductor element mounting substrate and the surface facing the semiconductor element mounting surface. It is characterized in that it is arranged in a special manner. Further, the invention of claim 39 is characterized in that the external connection terminal portion is constituted by a mechanical bump.

【００３８】また、請求項４０の発明では、半導体素子
搭載基板のメカニカルバンプ形成位置に対応する位置に
メカニカルバンプ形成用突起を形成したことを特徴とす
るものである。また、請求項４１の発明では、半導体素
子と、可撓性を有するベース部材上に、この半導体素子
と電気的に接続される電極部と、外部に接続される外部
接続端子部と、電極部と外部接続端子部とを接続する配
線部とが形成されており、半導体素子を内包するよう配
設される可撓配線基板と、少なくとも該半導体素子を封
止する封止樹脂とを設けたことを特徴とするものであ
る。Further, the invention of claim 40 is characterized in that the mechanical bump forming projection is formed at a position corresponding to the mechanical bump forming position of the semiconductor element mounting substrate. According to the invention of claim 41, on a semiconductor element, a flexible base member, an electrode portion electrically connected to the semiconductor element, an external connection terminal portion externally connected, and an electrode portion. A flexible wiring board disposed so as to enclose the semiconductor element, and a sealing resin for sealing at least the semiconductor element. It is characterized by.

【００３９】また、請求項４２の発明では、上記外部接
続端子部を、側部外周四面の内、一の面に集約的に配設
したことを特徴とするものである。また、請求項４３の
発明では、上記外部接続端子部をメカニカルバンプによ
り構成したことを特徴とするものである。The invention of claim 42 is characterized in that the external connection terminal portions are collectively arranged on one of the four outer peripheral side surfaces. The invention of claim 43 is characterized in that the external connection terminal portion is constituted by a mechanical bump.

【００４０】また、請求項４４の発明では、可撓性を有
するベース部材上に、半導体素子と電気的に接続される
電極部と、外部に接続される外部接続端子部と、電極部
と外部接続端子部とを接続する配線部とを配設すること
により可撓配線基板を形成する可撓配線基板形成工程
と、半導体素子が搭載される半導体素子搭載基板に沿っ
て可撓配線基板を折曲または湾曲することにより、可撓
性配線基板により半導体素子搭載基板を内包する可撓配
線基板配設工程と、半導体素子搭載基板上に半導体素子
を搭載すると共に、半導体素子と可撓性配線基板に形成
されている電極部とを電気的に接続する半導体素子搭載
工程と、外部接続端子部に外部接続端子を形成する外部
接続端子形成工程と、半導体素子を封止樹脂により封止
する樹脂封止工程とを有することを特徴とするものであ
る。Further, in the invention of claim 44, on the flexible base member, the electrode portion electrically connected to the semiconductor element, the external connection terminal portion connected to the outside, the electrode portion and the outside are provided. A flexible wiring board forming step of forming a flexible wiring board by arranging a wiring section for connecting to a connection terminal section, and folding the flexible wiring board along a semiconductor element mounting board on which a semiconductor element is mounted. A flexible wiring board disposing step of enclosing the semiconductor element mounting board by the flexible wiring board by bending or bending, and mounting the semiconductor element on the semiconductor element mounting board, as well as the semiconductor element and the flexible wiring board. The semiconductor element mounting step of electrically connecting the electrode section formed on the substrate, the external connection terminal forming step of forming the external connection terminal on the external connection terminal section, and the resin sealing for sealing the semiconductor element with the sealing resin. Stop process It is characterized in that it has.

【００４１】また、請求項４５の発明では、上記可撓配
線基板配設工程において、ローラを用いて可撓配線基板
を折曲または湾曲することを特徴とするものである。ま
た、請求項４６の発明では、上記可撓配線基板配設工程
において、金型を用いて可撓配線基板を折曲または湾曲
することを特徴とするものである。The invention of a forty-fifth aspect is characterized in that, in the step of disposing the flexible wiring board, the flexible wiring board is bent or curved using a roller. The invention of claim 46 is characterized in that, in the step of disposing the flexible wiring board, the flexible wiring board is bent or curved using a mold.

【００４２】また、請求項４７の発明では、予め半導体
素子搭載基板の外部接続端子が形成される位置に対応す
る位置に突起を形成しておき、上記外部接続端子形成工
程において、突起により外部接続端子部を変形させるこ
とによりメカニカルバンプを形成し、このメカニカルバ
ンプを外部接続端子とすることを特徴とするものであ
る。According to the forty-seventh aspect of the present invention, a protrusion is previously formed at a position corresponding to the position where the external connection terminal of the semiconductor element mounting substrate is formed, and in the step of forming the external connection terminal, the external connection is made by the protrusion. The mechanical bumps are formed by deforming the terminal portions, and the mechanical bumps are used as external connection terminals.

【００４３】また、請求項４８の発明では、半導体素子
と、この半導体素子が搭載される半導体素子搭載基板
と、半導体素子を封止する封止樹脂とを具備する半導体
装置において、上記半導体素子搭載基板を、絶縁材によ
り構成されるベース材と、このベース材の半導体素子が
配設される面と異なる面に形成された単層の第１のリー
ド配線層とにより構成し、かつ、第１のリード配線層に
メカニカルバンプを形成し、メカニカルバンプを外部と
接続するための外部接続端子として用いる構成としたこ
とを特徴とするものである。また、請求項４９の発明で
は、上記第１のリード配線層を、半導体素子とワイヤを
用いて接続されるインナーリード部と、メカニカルバン
プが形成されるアウターリード部とにより構成し、ベー
ス材のワイヤとインナーリード部とが接続される接続位
置にワイヤ挿通孔を形成し、ワイヤがこのワイヤ挿通孔
を挿通してインナーリード部と接続される構成としたこ
とを特徴とするものである。また、請求項５０の発明で
は、上記ベース材の半導体素子が搭載される搭載面に第
２のリード配線層を配設し、 第２のリード配線層のイ
ンナーリード部にワイヤを接続すると共に、第２のリー
ド配線層のアウターリード部が第１のリード配線層のア
ウターリード部に接続される構成としたことを特徴とす
るものである。According to a forty-eighth aspect of the present invention, in the semiconductor device including a semiconductor element, a semiconductor element mounting substrate on which the semiconductor element is mounted, and a sealing resin for sealing the semiconductor element, the semiconductor element mounting The substrate is composed of a base material made of an insulating material, and a single-layer first lead wiring layer formed on a surface of the base material different from the surface on which the semiconductor element is arranged. Is characterized in that a mechanical bump is formed on the lead wiring layer and is used as an external connection terminal for connecting the mechanical bump to the outside. Further, in the invention of claim 49, the first lead wiring layer is constituted by an inner lead portion connected to the semiconductor element using a wire and an outer lead portion on which mechanical bumps are formed. A wire insertion hole is formed at a connection position where the wire and the inner lead portion are connected, and the wire is inserted through the wire insertion hole to be connected to the inner lead portion. According to the invention of claim 50, a second lead wiring layer is disposed on a mounting surface of the base material on which the semiconductor element is mounted, and a wire is connected to an inner lead portion of the second lead wiring layer, The outer lead portion of the second lead wiring layer is connected to the outer lead portion of the first lead wiring layer.

【００４４】また、請求項５１の発明では、上記第２の
リード配線層のアウターリード部にメカニカルバンプを
形成すると共に、ベース材の該メカニカルバンプ形成位
置に貫通孔を形成し、メカニカルバンプが貫通孔を貫通
して第１のリード配線層と接続される構成としたことを
特徴とするものである。According to a fifty-first aspect of the invention, a mechanical bump is formed in the outer lead portion of the second lead wiring layer, and a through hole is formed in the mechanical bump forming position of the base material so that the mechanical bump penetrates. It is characterized in that it is configured to penetrate the hole and be connected to the first lead wiring layer.

【００４５】また、請求項５２の発明では、上記の請求
項４８記載乃至５１のいずれかに記載の半導体装置にお
いて、半導体素子搭載基板上に、半導体素子を対向離間
した状態で囲繞する構成とされると共に封止樹脂が充填
される樹脂充填孔を形成してなる枠体を配設し、この枠
体と半導体素子搭載基板が形成する空間内に、樹脂充填
孔を介して樹脂を導入して半導体素子を封止した構成と
したことを特徴とするものである。Further, in the invention of claim 52, in the semiconductor device according to any one of claims 48 to 51, the semiconductor elements are surrounded by the semiconductor element mounting substrate so as to face each other. In addition, a frame body is formed by forming a resin filling hole filled with the sealing resin, and the resin is introduced through the resin filling hole into the space formed by the frame body and the semiconductor element mounting substrate. It is characterized in that the semiconductor element is sealed.

【００４６】また、請求項５３の発明では、上記外部接
続端子として用いられるメカニカルバンプに、導電性金
属膜を形成したことを特徴とするものである。また、請
求項５４の発明では、絶縁材により構成されるベース材
の所定位置に半導体配設孔及びワイヤ挿通孔を形成し、
この半導体配設孔及びワイヤ挿通孔が形成されたベース
材の片面に導電性材を配設し、続いて該導電性材を所定
の形状にパターニングすることにより単層の第１のリー
ド配線層を形成し、次に第１のリード配線層に外部接続
端子として用いるメカニカルバンプを形成することによ
り半導体素子搭載基板を形成する基板形成工程と、半導
体素子搭載基板に半導体素子を搭載すると共に、半導体
素子と第１のリード配線層との間にワイヤ挿通孔を介し
てワイヤを配設することにより、半導体素子と第１のリ
ード配線層とを電気的に接続する半導体素子搭載工程
と、半導体素子を樹脂封止する樹脂封止工程とを有する
ことを特徴とするものである。また、請求項５５の発明
では、上記の請求項５４記載の半導体装置の製造方法に
おいて、メカニカルバンプの表面に導電性金属膜を形成
する導電性金属膜形成工程を設けたことを特徴とするも
のである。The invention of claim 53 is characterized in that a conductive metal film is formed on the mechanical bump used as the external connection terminal. Further, in the invention of claim 54, the semiconductor mounting hole and the wire insertion hole are formed at predetermined positions of the base member made of an insulating material,
A single-layer first lead wiring layer is formed by disposing a conductive material on one surface of the base material in which the semiconductor mounting hole and the wire insertion hole are formed, and then patterning the conductive material into a predetermined shape. And then forming mechanical bumps to be used as external connection terminals on the first lead wiring layer to form a semiconductor element mounting substrate, and mounting the semiconductor element on the semiconductor element mounting substrate. A semiconductor element mounting step of electrically connecting the semiconductor element and the first lead wiring layer by disposing a wire between the element and the first lead wiring layer through a wire insertion hole, and a semiconductor element. And a resin sealing step of sealing the resin with. Further, the invention of claim 55 is characterized in that, in the method of manufacturing a semiconductor device according to claim 54, a conductive metal film forming step of forming a conductive metal film on the surface of the mechanical bump is provided. Is.

【００４７】また、請求項５６の発明では、上記導電性
金属膜形成工程において、先ず、メカニカルバンプの形
成位置に対応する位置に凹部が形成された治具を用意
し、凹部に導電性金属膜となる導電金属が含有されたペ
ーストを充填し、続いて、治具に半導体素子搭載基板を
装着することにより、ペーストが配設された凹部にメカ
ニカルバンプを挿入し、続いて、加熱処理を行うことに
より導電金属を溶融させ、導電金属をメカニカルバンプ
の表面に付着させることにより、メカニカルバンプに導
電性金属膜を形成することを特徴とするものである。Further, in the 56th aspect of the present invention, in the conductive metal film forming step, first, a jig having a recessed portion at a position corresponding to a mechanical bump formation position is prepared, and the conductive metal film is provided in the recessed portion. By filling the paste containing the conductive metal to be the following, then by mounting the semiconductor element mounting substrate to the jig, to insert the mechanical bumps in the recess where the paste is arranged, and then perform the heat treatment Thus, the conductive metal is melted, and the conductive metal is adhered to the surface of the mechanical bump to form a conductive metal film on the mechanical bump.

【００４８】更に、請求項５７の発明では、上記導電性
金属膜形成工程において、先ず、メカニカルバンプの形
成位置に対応する位置に孔が形成されたマスクを用意
し、このマスクを半導体素子搭載基板に装着した上で、
マスクの上部から導電性金属膜となる導電金属を該メカ
ニカルバンプ上にスクリーン印刷し、続いて、マスクを
外した上で加熱処理を行うことにより、メカニカルバン
プ上に配設された導電金属を溶融させ、導電金属を含有
するペーストをメカニカルバンプの表面に付着させて導
電性金属膜を形成することを特徴とするものである。Further, in the fifty-seventh aspect of the invention, in the step of forming the conductive metal film, first, a mask having holes formed at positions corresponding to the positions where the mechanical bumps are formed is prepared, and this mask is used as the semiconductor element mounting substrate. On the
The conductive metal that will become the conductive metal film is screen-printed on the mechanical bumps from the top of the mask, and then the mask is removed and heat treatment is performed to melt the conductive metal arranged on the mechanical bumps. Then, a paste containing a conductive metal is attached to the surface of the mechanical bump to form a conductive metal film.

【００４９】[0049]

【作用】上記の手段は下記のように作用する。請求項１
の発明，請求項１６，請求項２４または請求項２７の発
明方法によれば、基板に形成された樹脂充填孔を介して
直接的に基板上に樹脂を導入して半導体素子を封止する
ことが可能となる。よって、従来のように金型にカル
部，ランナー部，ゲート部等を設ける必要はなくなり、
また樹脂と金型との接触面積を小さくすることが可能と
なり、離型性を考慮に入れることなく離型剤の種類や添
加量を選定することができる。これにより、接着強度の
大なる樹脂を用いることが可能となり、小型化を図って
も半導体装置の信頼性を向上させることができる。The above-described means operates as follows. Claim 1
According to the present invention, the method according to claim 16, claim 24 or claim 27, the resin is directly introduced into the substrate through the resin filling hole formed in the substrate to seal the semiconductor element. Is possible. Therefore, it is not necessary to provide a cull part, a runner part, a gate part, etc. in the mold as in the past.
Further, it is possible to reduce the contact area between the resin and the mold, and it is possible to select the type and addition amount of the release agent without considering the releasability. As a result, it becomes possible to use a resin having a high adhesive strength, and the reliability of the semiconductor device can be improved even if the size is reduced.

【００５０】また、請求項２，請求項１７または請求項
１９の発明によれば、基板の半導体素子の配設面と異な
る面に、樹脂充填孔が開口される凹部を形成することに
より、この凹部と金型に形成されたプランジャポツトと
を連通させることにより、樹脂の漏洩を防止できると共
に樹脂の樹脂充填孔への導入を円滑に行うことができ
る。Further, according to the invention of claim 2, claim 17 or claim 19, by forming a concave portion in which the resin filling hole is opened on the surface of the substrate different from the surface on which the semiconductor element is arranged, By communicating the recess and the plunger pot formed in the mold, it is possible to prevent the resin from leaking and to smoothly introduce the resin into the resin filling hole.

【００５１】また、請求項３の発明によれば、樹脂とし
て離型剤を含まない封止樹脂材を選定することにより、
接着強度は更に強いものとなり半導体装置の信頼性を向
上させることができる。また、請求項４の発明によれ
ば、半導体素子を基板に配設された配線基板に電気的に
接続すると共に、この配線基板に外部接続用の外部接続
端子を形成したことにより、半導体素子からの電気配線
の引き出しを簡単な構成で容易に行うことができる。Further, according to the invention of claim 3, by selecting the sealing resin material containing no release agent as the resin,
The adhesive strength becomes stronger, and the reliability of the semiconductor device can be improved. According to the invention of claim 4, the semiconductor element is electrically connected to the wiring board disposed on the board, and the wiring board is formed with the external connection terminal for external connection. It is possible to easily draw out the electric wiring of the above with a simple configuration.

【００５２】また、請求項５乃至は請求項８の発明によ
れば、半導体素子と配線基板との接続をワイヤまたはバ
ンプにより行うことにより、半導体素子と配線基板との
接続を容易かつ高密度に行うことができる。また、請求
項７の発明によれば、外部接続端子をリード部材により
形成したことにより、半導体装置を実装する際の実装性
を向上させることができる。According to the fifth to eighth aspects of the invention, the connection between the semiconductor element and the wiring board is made easily and with high density by connecting the semiconductor element and the wiring board with a wire or a bump. It can be carried out. According to the invention of claim 7, since the external connection terminal is formed of the lead member, the mountability when mounting the semiconductor device can be improved.

【００５３】また、請求項８の発明によれば、外部接続
端子をバンプにより形成したことにより、半導体装置を
実装する際の端子接続を高密度に行うことができる。ま
た、請求項９の発明によれば、外部接続端子をビアによ
り構成することにより、外部接続端子の配設位置に自由
度を持たせることができると共に端子接続を高密度に行
うことができる。また、上記のリード部材及びバンプと
の併用も可能となる。Further, according to the invention of claim 8, since the external connection terminals are formed by the bumps, it is possible to perform high-density terminal connection when mounting the semiconductor device. According to the ninth aspect of the present invention, by forming the external connection terminal by the via, it is possible to provide the external connection terminal with a degree of freedom in the arrangement position and to perform the terminal connection with high density. It is also possible to use the lead member and the bump together.

【００５４】また、請求項１０の発明によれば、配線基
板を多層配線基板としたことにより、半導体素子から外
部接続端子に到るまでの配線経路の選定に自由度を持た
せることができる。また、請求項１１の発明によれば、
多層配線基板を配線層と絶縁層を交互に積層した構造と
し、この配線層間の電気的接続をメカニカルバンプによ
り行うことにより、各配線層間の接続は絶縁層に形成さ
れた孔を介して各配線層を塑性加工することにより行う
ことができる。このため、各配線層間の電気的接続を簡
単にかつ確実に行うことができる。According to the tenth aspect of the invention, since the wiring board is a multi-layer wiring board, it is possible to give flexibility to the selection of the wiring path from the semiconductor element to the external connection terminal. According to the invention of claim 11,
The multilayer wiring board has a structure in which wiring layers and insulating layers are alternately laminated, and the electrical connection between the wiring layers is made by mechanical bumps, so that the wiring layers are connected to each other via holes formed in the insulating layer. This can be done by plastically working the layer. Therefore, electrical connection between the wiring layers can be easily and surely made.

【００５５】また、請求項１２の発明によれば、樹脂充
填孔を複数個形成することにより、樹脂の充填偏りを防
止することできると共に、樹脂充填量が増大し充填時間
の短縮を図ることができる。また、請求項１３の発明に
よれば、樹脂の上部に貫通孔が形成された蓋体を配設す
ることにより、樹脂に含まれる水分は半導体装置を実装
する際印加される熱により水蒸気となって排除されるた
め、半導体装置の信頼性を向上させることができる。According to the twelfth aspect of the present invention, by forming a plurality of resin filling holes, it is possible to prevent uneven filling of the resin, and to increase the amount of resin filling and shorten the filling time. it can. Further, according to the invention of claim 13, by disposing the lid body having the through hole formed above the resin, the moisture contained in the resin becomes steam due to the heat applied when the semiconductor device is mounted. Therefore, the reliability of the semiconductor device can be improved.

【００５６】また、請求項１４の発明によれば、上記蓋
体を高熱伝導率材により形成したことにより、半導体装
置の放熱特性を向上することができる。また、請求項１
５の発明によれば、枠体の半導体素子との対向面と異な
る面より枠体内に樹脂充填孔を介して樹脂を導入して半
導体素子を封止する構成としたことにより、本発明の構
成においても樹脂と金型との接触面積を小さくすること
が可能となり、離型性を考慮に入れることなく離型剤の
種類や添加量を選定することができる。よって、接着強
度の大なる樹脂を用いることが可能となり、小型化を図
っても半導体装置の信頼性を向上させることができる。According to the fourteenth aspect of the present invention, since the lid is made of a material having a high thermal conductivity, the heat dissipation characteristics of the semiconductor device can be improved. In addition, claim 1
According to the fifth aspect of the invention, the semiconductor element is sealed by introducing a resin into the frame through a resin filling hole from a surface different from the surface of the frame facing the semiconductor element. Also in this case, it is possible to reduce the contact area between the resin and the mold, and it is possible to select the type and addition amount of the release agent without considering the releasability. Therefore, it is possible to use a resin having a high adhesive strength, and it is possible to improve the reliability of the semiconductor device even if the size is reduced.

【００５７】また、請求項１８の発明方法によれば、樹
脂充填金型との間に樹脂の漏洩を防止するプレートを配
設することにより、樹脂の漏洩は防止され樹脂の消費量
を低減できると共に、漏洩した樹脂の除去作業を不要と
することができる。また、請求項２０または請求項２７
の発明によれば、基板が半導体素子の側面と当接し半導
体素子を囲繞するよう構成することにより、半導体素子
と基板の当接面積は大きくなり、この基板を介して半導
体素子で発生した熱を逃がすことができる。よって、半
導体素子の放熱特性を向上させることができる。また、
放熱は半導体素子を保持する基板を利用して行ってるた
め、半導体装置が大型化してしまうようなことはない。Further, according to the method of the eighteenth aspect, by disposing the plate for preventing the resin from leaking between the resin-filled mold and the resin-filled mold, the resin can be prevented from leaking and the consumption of the resin can be reduced. At the same time, it is possible to eliminate the work of removing the leaked resin. Further, claim 20 or claim 27.
According to the invention of claim 1, the substrate is configured so as to contact the side surface of the semiconductor element and surround the semiconductor element, so that the contact area between the semiconductor element and the substrate becomes large, and the heat generated in the semiconductor element through the substrate is prevented. You can escape. Therefore, the heat dissipation characteristics of the semiconductor element can be improved. Also,
Since the heat is dissipated by using the substrate holding the semiconductor element, the size of the semiconductor device does not increase.

【００５８】また、請求項２１の発明によれば、基板を
放熱特性の良好な材料により形成することにより、半導
体装置の放熱特性を向上させることができる。また、請
求項２２の発明によれば、基板を複数の分割基板により
構成し、この分割基板を組み合わせて半導体素子を囲繞
する構成としたことにより、半導体素子と分割基板との
接合を容易に行うことができ、組立て性を向上させるこ
とができる。According to the twenty-first aspect of the invention, the heat radiation characteristic of the semiconductor device can be improved by forming the substrate with a material having a good heat radiation characteristic. According to the invention of claim 22, the substrate is composed of a plurality of divided substrates, and the divided substrates are combined to surround the semiconductor element, so that the semiconductor element and the divided substrate are easily joined. Therefore, the assemblability can be improved.

【００５９】また、請求項２３の発明によれば、分割基
板を熱伝導性の良好な接合材により接合したことによ
り、半導体素子と分割基板との間、及び分割基板同士の
熱伝導を良好とすることができ、半導体装置の放熱特性
を向上されることができる。また、請求項２５の発明に
よれば、半導体素子の配線基板と電気的接続が行われる
接続面と、上記基板の配線基板が配設される配設面とが
略面一となるよう構成したことにより、半導体素子と配
線基板の電気的接続を容易に行うことができる。According to the twenty-third aspect of the present invention, since the divided substrates are joined by the joining material having a good thermal conductivity, the heat conduction between the semiconductor element and the divided substrates and between the divided substrates is improved. Therefore, the heat dissipation characteristics of the semiconductor device can be improved. According to a twenty-fifth aspect of the present invention, the connection surface for electrically connecting to the wiring board of the semiconductor element and the surface of the board on which the wiring board is arranged are substantially flush with each other. As a result, the semiconductor element and the wiring board can be easily electrically connected.

【００６０】また、請求項２６の発明によれば、半導体
素子の基板に囲繞されていない面に放熱部材を熱伝導可
能な構成で接続することにより、半導体素子の放熱をよ
り有効に行うことができる。また、請求項２９の発明に
よれば、配線基板と半導体装置を接続する方法として、
フリップ・チップ法またはＴＡＢ(Tape Automated Bond
ing)法またはワイヤボンディング法のいずれかを採用す
ることにより、配線基板と半導体装置の接続を高密度
に、また容易かつ確実に行うことが可能となる。According to the twenty-sixth aspect of the invention, the heat dissipation of the semiconductor element can be more effectively performed by connecting the heat dissipation member to the surface of the semiconductor element which is not surrounded by the substrate in a structure capable of conducting heat. it can. According to the invention of claim 29, as a method of connecting the wiring board and the semiconductor device,
Flip chip method or TAB (Tape Automated Bond)
By adopting either the (ing) method or the wire bonding method, it becomes possible to connect the wiring board and the semiconductor device at a high density and easily and reliably.

【００６１】また、請求項３０の発明によれば、全ての
リードが保持基板と枠体が形成する筐体の一辺から外部
に延出した構成としたことにより、半導体装置を立設し
て実装することが可能となり、実装密度を向上させるこ
とができる。また、請求項３１の発明によれば、保持基
板の外形形状を枠体の外形形状に対して大きくしたこと
により、保持基板と枠体との間に段差が形成され、外部
との接触面積が広くなる。よって、放熱面が広くなるこ
とにより、半導体素子の放熱効率を向上させることがで
きる。According to the invention of claim 30, all the leads are extended from one side of the housing formed by the holding substrate and the frame body to the outside, so that the semiconductor device is mounted upright. It is possible to improve the packaging density. According to the thirty-first aspect of the invention, since the outer shape of the holding substrate is made larger than the outer shape of the frame body, a step is formed between the holding substrate and the frame body, and the contact area with the outside is reduced. Get wider Therefore, the heat dissipation efficiency of the semiconductor element can be improved by widening the heat dissipation surface.

【００６２】また、請求項３２の発明によれば、半導体
装置が立設状態で複数個積層されるため、更に実装密度
を向上させることができる。また、請求項３３の発明に
よれば、保持基板に形成された樹脂充填孔を用いて保持
基板と枠体が形成する空間部分に樹脂を充填することが
できるため、複雑な金型を用いることなく樹脂封止を行
うことが可能となり、樹脂封止工程を効率よくかつ低コ
ストで実施することができる。According to the thirty-second aspect of the invention, since a plurality of semiconductor devices are stacked in a standing state, the packaging density can be further improved. Further, according to the invention of claim 33, since the resin can be filled in the space portion formed by the holding substrate and the frame by using the resin filling hole formed in the holding substrate, a complicated mold is used. It is possible to perform resin sealing without using the resin, and the resin sealing process can be performed efficiently and at low cost.

【００６３】また、請求項３４の発明によれば、半導体
装置組立体を複数個積層した後に、各半導体装置組立体
間に形成されている複数の空間部分に一括的に封止樹脂
を充填することができるため、樹脂封止工程を効率よく
実施することができる。また、請求項３５の発明によれ
ば、半導体素子搭載基板は単に半導体素子を搭載するだ
けの機能を有すればたり、また半導体素子と外部接続端
子との電気的接続は、可撓性を有するベース部材上に電
極部，外部接続端子部，配線部とが形成された可撓配線
基板を用いて行っている。可撓配線基板は、比較的安価
であるため、半導体装置の低コスト化を図ることができ
る。また、可撓配線基板は半導体素子搭載基板を内包す
るよう配設されるため、配設することにより自動的に電
極部を半導体素子近傍に、また外部接続端子部を半導体
素子搭載基板の底面部に位置させることができるため、
配線の引回しを用意に行うことができる。更に、可撓配
線基板は半導体素子搭載基板を内包するため、可撓配線
基板を設けても半導体装置の小型化を図ることができ
る。According to the invention of claim 34, after stacking a plurality of semiconductor device assemblies, a plurality of spaces formed between the semiconductor device assemblies are collectively filled with the sealing resin. Therefore, the resin sealing step can be efficiently performed. Further, according to the invention of claim 35, the semiconductor element mounting substrate has a function of merely mounting the semiconductor element, and the electrical connection between the semiconductor element and the external connection terminal is flexible. This is done using a flexible wiring board in which an electrode portion, an external connection terminal portion, and a wiring portion are formed on a base member. Since the flexible wiring board is relatively inexpensive, the cost of the semiconductor device can be reduced. Further, since the flexible wiring board is arranged so as to enclose the semiconductor element mounting board, by arranging the flexible wiring board, the electrode section is automatically placed in the vicinity of the semiconductor element and the external connection terminal section is arranged on the bottom surface section of the semiconductor element mounting board. Can be located at
Wiring can be easily routed. Further, since the flexible wiring board includes the semiconductor element mounting board, the semiconductor device can be downsized even if the flexible wiring board is provided.

【００６４】また、請求項３６の発明によれば、可撓配
線基板の中央部分に外部接続端子部を形成すると共に外
縁近傍位置に電極部を形成し、半導体素子の搭載位置と
異なる面より半導体素子搭載基板を包み込むことによ
り、樹脂が充填される位置に可撓配線基板の縁部が位置
することとなり、この縁部は樹脂により固定されるた
め、経時的な使用によっても可撓配線基板が半導体素子
搭載基板から剥がれるのを防止することができる。According to the thirty-sixth aspect of the present invention, the external connection terminal portion is formed in the central portion of the flexible wiring board and the electrode portion is formed in the vicinity of the outer edge, and the semiconductor is different from the mounting position of the semiconductor element. By enclosing the element mounting board, the edge of the flexible wiring board is located at the position where the flexible wiring board is filled with the resin, and since this edge is fixed by the resin, the flexible wiring board can be used even with time. It is possible to prevent the semiconductor element mounting substrate from peeling off.

【００６５】また、請求項３７の発明によれば、可撓配
線基板の中央部分に半導体素子が挿通される半導体素子
挿通開口を形成すると共に半導体素子挿通開口の縁部近
傍位置に電極部を形成し、かつ可撓配線基板の外縁近傍
位置に外部接続端子部を形成することにより、半導体素
子配設位置となる面より半導体素子搭載基板を包み込む
構成としたことにより、半導体素子挿通開口に半導体素
子を挿通することにより、半導体素子と可撓配線基板と
の位置決めがされる。このため、半導体素子に形成され
ている電極パッドと、可撓配線基板に形成された電極部
との位置決めが高精度に行われることにより、電気的接
続を確実に行うことができる。According to the thirty-seventh aspect of the present invention, a semiconductor element insertion opening through which the semiconductor element is inserted is formed in the central portion of the flexible wiring board, and an electrode portion is formed near the edge of the semiconductor element insertion opening. In addition, by forming the external connection terminal portion in the vicinity of the outer edge of the flexible wiring board to wrap the semiconductor element mounting substrate from the surface on which the semiconductor element is arranged, the semiconductor element insertion opening is provided with the semiconductor element. The semiconductor element and the flexible wiring board are positioned by inserting the flexible wiring board. Therefore, the electrode pads formed on the semiconductor element and the electrode portions formed on the flexible wiring board are positioned with high accuracy, so that electrical connection can be surely made.

【００６６】また、請求項３８の発明によれば、請求項
３５の作用を維持しつつ、半導体装置を立設して実装す
ることが可能となり、実装性を向上させることができ
る。また、請求項３９及び請求項４３の発明によれば、
外部接続端子部を形成の容易なメカニカルバンプにより
構成したことにより、製造工程の簡単化及び低コスト化
を図ることができる。According to the thirty-eighth aspect of the invention, the semiconductor device can be erected and mounted while maintaining the action of the thirty-fifth aspect, and the mountability can be improved. Further, according to the inventions of claim 39 and claim 43,
Since the external connection terminal portion is composed of mechanical bumps that can be easily formed, the manufacturing process can be simplified and the cost can be reduced.

【００６７】また、請求項４０及び請求項４７の発明に
よれば、半導体素子搭載基板のメカニカルバンプ形成位
置に対応する位置にメカニカルバンプ形成用突起が形成
されているため、この突起を用いて外部接続端子部を変
形させて複数のメカニカルバンプを一括的に形成するこ
とが可能となり、製造工程の簡単化及び低コスト化を図
ることができる。また、メカニカルバンプ形成後は、半
導体素子搭載基板によりメカニカルバンプの変形発生を
防止することができ、信頼性を向上させることができ
る。Further, according to the inventions of claim 40 and claim 47, since the mechanical bump forming projection is formed at a position corresponding to the mechanical bump forming position of the semiconductor element mounting substrate, this external projection is used. It is possible to collectively form a plurality of mechanical bumps by deforming the connection terminal portion, so that the manufacturing process can be simplified and the cost can be reduced. Further, after the mechanical bumps are formed, the semiconductor element mounting substrate can prevent the mechanical bumps from being deformed, and the reliability can be improved.

【００６８】また、請求項４１の発明によれば、可撓配
線基板が直接半導体素子を内包するよう配設されるた
め、いわゆるチップサイズパッケージを実現することが
でき、半導体装置の小型化を図ることができる。また、
請求項４２の発明によれば、請求項４１の作用を維持し
つつ半導体装置を立設して実装することが可能となり、
実装性を更に向上させることができる。According to the forty-first aspect of the invention, since the flexible wiring board is arranged so as to directly enclose the semiconductor element, a so-called chip size package can be realized and the semiconductor device can be miniaturized. be able to. Also,
According to the invention of claim 42, it becomes possible to stand and mount the semiconductor device while maintaining the effect of claim 41.
The mountability can be further improved.

【００６９】また、請求項４４の発明によれば、可撓配
線基板形成工程において可撓性を有するベース部材上に
電極部，外部接続端子部，配線部を形成することは、例
えばプリント配線技術等を用いることにより容易に行う
ことができる。また、可撓配線基板配設工程において行
われる半導体搭載基板の内包処理は、単に半導体素子搭
載基板に沿って可撓配線基板を折曲または湾曲する処理
であるため、これも容易に行うことができる。よって、
請求項３５記載の半導体装置を容易にかつ低コストで製
造することができる。According to the forty-fourth aspect of the present invention, in the flexible wiring substrate forming step, the electrode portion, the external connection terminal portion, and the wiring portion are formed on the flexible base member by, for example, a printed wiring technique. And the like can be easily used. Further, since the semiconductor mounting substrate enclosing process performed in the flexible wiring substrate disposing step is simply a process of bending or bending the flexible wiring substrate along the semiconductor element mounting substrate, it can be easily performed. it can. Therefore,
The semiconductor device according to claim 35 can be easily manufactured at low cost.

【００７０】また、請求項４５の発明によれば、可撓配
線基板配設工程においてローラを用いて可撓配線基板を
折曲または湾曲することにより、簡単に可撓配線基板の
折曲処理を行うことができる。また、請求項４６の発明
によれば、可撓配線基板配設工程において金型を用いて
可撓配線基板を折曲または湾曲することにより、精度の
高い折曲処理が可能となり、半導体素子と可撓配線基板
との電気的接続処理等において精度の高い処理を担保す
ることができる。According to the forty-fifth aspect of the present invention, the bending process of the flexible wiring substrate is easily performed by bending or bending the flexible wiring substrate using a roller in the flexible wiring substrate arranging step. It can be carried out. According to the forty-sixth aspect of the invention, by bending or bending the flexible wiring board using a mold in the flexible wiring board arranging step, it is possible to perform a highly accurate bending process, and the semiconductor element and It is possible to ensure highly accurate processing such as electrical connection processing with the flexible wiring board.

【００７１】また、請求項４８の発明によれば、メカニ
カルバンプが形成される第１のリード配線層をベース材
の半導体素子が配設される面と異なる面に形成し、かつ
単層構造としたため、メカニカルバンプの形成を容易に
行うことができる。また、請求項４９の発明によれば、
ワイヤがベース材に形成されたワイヤ挿通孔を挿通して
インナーリード部と接続されるため、半導体素子と第１
のリード配線層を直接ワイヤで接続することが可能とな
る。このため、半導体素子搭載基板に形成が面倒なスル
ーホール等の接続構造を設ける必要はなくなり、半導体
素子とメカニカルバンプとの電気的接続を容易かつ低コ
ストで行うことができる。また、ワイヤ挿通孔は第１の
リード配線層で塞がれた構成となるため、半導体素子を
樹脂封止した際に、封止樹脂がワイヤ挿通孔を介して第
１のリード配線層の配線面に漏出することを防止でき、
外部接続端子として機能するメカニカルバンプの電気的
接続性を担保することができる。According to the 48th aspect of the invention, the first lead wiring layer on which the mechanical bumps are formed is formed on a surface different from the surface on which the semiconductor element of the base material is arranged, and has a single-layer structure. Therefore, the mechanical bumps can be easily formed. According to the invention of claim 49,
Since the wire is inserted through the wire insertion hole formed in the base material and connected to the inner lead portion, the semiconductor element and the first
It is possible to directly connect the lead wiring layers of the above with a wire. Therefore, it is not necessary to provide a connection structure such as a through hole, which is troublesome to form on the semiconductor element mounting substrate, and the electrical connection between the semiconductor element and the mechanical bump can be performed easily and at low cost. In addition, since the wire insertion hole is closed by the first lead wiring layer, when the semiconductor element is resin-sealed, the sealing resin is wired through the wire insertion hole in the first lead wiring layer. You can prevent it from leaking to the surface,
The electrical connectivity of the mechanical bump that functions as an external connection terminal can be ensured.

【００７２】また、請求項５０の発明によれば、第１の
リード配線層に加え、第２のリード配線層がベース材の
半導体素子が搭載される搭載面に配設されることによ
り、配線の引回しの自由度を向上させることができ、高
密度化された半導体素子に対応することが可能となる。
また、請求項５１の発明によれば、第１のリード配線層
のアウターリード部と第２のリード配線層のアウターリ
ード部とをメカニカルバンプを用いて電気的に接続する
ことにより、第１のリード配線層と第２のリード配線層
との接続を容易かつ確実に行うことができる。According to the invention of claim 50, in addition to the first lead wiring layer, the second lead wiring layer is arranged on the mounting surface on which the semiconductor element of the base material is mounted, whereby the wiring is formed. It is possible to improve the degree of freedom in routing, and it is possible to cope with a semiconductor element having a high density.
Further, according to the invention of claim 51, the outer lead portion of the first lead wiring layer and the outer lead portion of the second lead wiring layer are electrically connected using the mechanical bumps, whereby the first lead wiring layer is formed. The lead wiring layer and the second lead wiring layer can be connected easily and reliably.

【００７３】また、請求項５２の発明によれば、枠体に
形成された樹脂充填孔を用いて半導体素子搭載基板と枠
体が形成する空間部分に樹脂を充填することができるた
め、複雑な金型を用いることなく樹脂封止を行うことが
可能となり、樹脂封止工程を効率よくかつ低コストで実
施することができる。また、請求項５３及び請求項５５
の発明によれば、外部接続端子として用いられるメカニ
カルバンプに導電性金属膜を形成したことにより、メカ
ニカルバンプの腐食を防止できると共に、半導体装置が
実装される実装基板とメカニカルバンプとの電気的接続
性を向上させることができる。Further, according to the invention of claim 52, since the resin can be filled in the space formed by the semiconductor element mounting substrate and the frame by using the resin filling hole formed in the frame, the structure is complicated. It becomes possible to perform resin encapsulation without using a mold, and the resin encapsulation process can be performed efficiently and at low cost. Further, claim 53 and claim 55
According to the invention, by forming a conductive metal film on the mechanical bumps used as external connection terminals, corrosion of the mechanical bumps can be prevented, and electrical connection between the mounting substrate on which the semiconductor device is mounted and the mechanical bumps is achieved. It is possible to improve the sex.

【００７４】また、請求項５４の発明によれば、基板形
成工程において実施される半導体配設孔及びワイヤ挿通
孔の形成処理、第１のリード配線層の形成及びパターニ
ング処理，及びメカニカルバンプの形成処理は共に容易
に行いうる処理であるため、半導体素子搭載基板を容易
に形成することができる。また、半導体素子搭載工程に
おいて実施されるワイヤの配設処理も汎用されているワ
イヤボンディング装置を用いて容易に行うことができ
る。更に、樹脂封止工程もポッティング及びモールド等
の周知の技術を利用することができる。よって、半導体
装置を生産性よく製造することができる。According to a fifty-fourth aspect of the present invention, the semiconductor forming hole and the wire insertion hole forming process, the first lead wiring layer forming and patterning process, and the mechanical bump forming process which are performed in the substrate forming process are performed. Since both of the treatments can be easily performed, the semiconductor element mounting substrate can be easily formed. Further, the wire disposing process performed in the semiconductor element mounting process can be easily performed by using a commonly used wire bonding apparatus. Furthermore, well-known techniques such as potting and molding can be used for the resin sealing step. Therefore, the semiconductor device can be manufactured with high productivity.

【００７５】また、請求項５６の発明によれば、メカニ
カルバンプに導電性金属膜を形成するに際し、治具に形
成された凹部に導電性金属膜となる導電金属が含有され
たペーストを充填し、この凹部にメカニカルバンプを挿
入した上で加熱処理して導電金属を溶融させることによ
りメカニカルバンプの表面に導電性金属膜を形成するた
め、複数のメカニカルバンプに一括的に導電性金属膜を
形成することができる。また、個々のメカニカルバンプ
に被膜される導電性金属膜の量は凹部の大きさにより決
まるため、凹部の大きさを等しく設定しておくことによ
り、メカニカルバンプに被膜される導電性金属膜の被膜
量を容易に均一化することができる。Further, according to the invention of claim 56, when the conductive metal film is formed on the mechanical bump, the concave portion formed in the jig is filled with the paste containing the conductive metal to be the conductive metal film. , The conductive metal film is formed on the surface of the mechanical bump by inserting the mechanical bump into this recess and then heat-treating it to melt the conductive metal. can do. Further, the amount of the conductive metal film coated on each mechanical bump is determined by the size of the recess. Therefore, by setting the size of the recess equal, the conductive metal film coated on the mechanical bump is coated. The amount can be easily made uniform.

【００７６】更に、請求項５７の発明によれば、メカニ
カルバンプに導電性金属膜を形成するに際し、汎用され
ているスクリーン印刷技術を用いて導電性金属膜をメカ
ニカルバンプに形成するため、複数のメカニカルバンプ
に一括的に導電性金属膜を形成することができ、かつ安
価に導電性金属膜の被膜形成を行うことができる。Further, according to the fifty-seventh aspect of the invention, when the conductive metal film is formed on the mechanical bumps, the conductive metal film is formed on the mechanical bumps by using a commonly used screen printing technique. The conductive metal film can be collectively formed on the mechanical bumps, and the conductive metal film can be formed at low cost.

【００７７】[0077]

【実施例】次に本発明の実施例について図面と共に説明
する。図１乃至図３３は本願発明の第１の発明を説明す
るための図、図３４乃至図７３は本願発明の第２の発明
を説明するための図、図７５乃至図９０は本願発明の第
３の発明を説明するための図、図９１乃至図１２１は本
願発明の第４の発明を説明するための図、図１２２乃至
図１４８は本願発明の第５の発明を説明するための図で
ある。先ず図１乃至図３３を用いて第１の発明について
説明する。Embodiments of the present invention will now be described with reference to the drawings. 1 to 33 are views for explaining the first invention of the present invention, FIGS. 34 to 73 are views for explaining the second invention of the present invention, and FIGS. 75 to 90 are the first invention of the present application. 91 to 121 are diagrams for explaining the fourth invention of the present invention, and FIGS. 122 to 148 are diagrams for explaining the fifth invention of the present invention. is there. First, the first invention will be described with reference to FIGS. 1 to 33.

【００７８】図１乃至図３は、第１の発明の第１実施例
である半導体装置２００を示している。図１は図２にお
けるＡ−Ａ線に沿った断面図であり、また図３は図２に
おけるＢ−Ｂ線に沿った断面図である。各図において、
１は半導体素子でありベース基板２（以下、単に基板と
いう）のダイパッド３９上にダイボンド層１８により固
定されている。この基板２は熱伝導性が良好な金属材料
により構成されており、その下部には樹脂充填凹部５３
が形成されている。また、基板２には樹脂充填孔１４が
基板２を貫通するよう形成されており、この樹脂充填孔
１４の上部開口部は基板２の半導体素子１の配設側の面
に開口しており、また樹脂充填孔１４の下部開口部は樹
脂充填凹部５３内に開口している（図３に詳しい）。1 to 3 show a semiconductor device 200 which is a first embodiment of the first invention. 1 is a sectional view taken along line AA in FIG. 2, and FIG. 3 is a sectional view taken along line BB in FIG. In each figure,
A semiconductor element 1 is fixed on a die pad 39 of a base substrate 2 (hereinafter, simply referred to as a substrate) by a die bond layer 18. The substrate 2 is made of a metal material having a good thermal conductivity, and a resin-filled recess 53 is formed below the substrate 2.
Are formed. Further, a resin filling hole 14 is formed in the substrate 2 so as to penetrate the substrate 2, and an upper opening portion of the resin filling hole 14 is opened on a surface of the substrate 2 on the side where the semiconductor element 1 is disposed. Further, the lower opening portion of the resin filling hole 14 is opened in the resin filling concave portion 53 (details are shown in FIG. 3).

【００７９】また、基板２の半導体素子１の配設面には
多層配線基板５５が配設されている。この多層配線基板
５５は絶縁層９と配線層１５とにより構成されており、
本実施例においては多層配線基板５５が絶縁層９に挟ま
れて絶縁された構成とされている。この多層配線基板５
５は、その内側端部において半導体素子１の上面に形成
された電極パッド４０とワイヤ１０により電気的に接続
されており、また多層配線基板５５の外側端部には実装
基板（図示せず）に形成された接続端子と半導体装置２
００を接続するための外部接続端子となるアウターリー
ド４が配設されている。このアウターリード４は、配線
層１５に導電接合剤１６により接合されており、また図
中下方に折り曲げ形成されてガルウイング状に成形され
ている。尚、このアウターリード４の上面部は、バーイ
ン試験等を行う際プルーブピンが接続されるテストバッ
ド部５２とされている。A multilayer wiring board 55 is arranged on the surface of the substrate 2 on which the semiconductor element 1 is arranged. The multilayer wiring board 55 is composed of the insulating layer 9 and the wiring layer 15,
In this embodiment, the multilayer wiring board 55 is sandwiched between the insulating layers 9 and insulated. This multilayer wiring board 5
5 is electrically connected to the electrode pad 40 formed on the upper surface of the semiconductor element 1 by the wire 10 at the inner end thereof, and a mounting substrate (not shown) is provided at the outer end of the multilayer wiring board 55. Terminal and semiconductor device 2 formed on
Outer leads 4 serving as external connection terminals for connecting 00 are provided. The outer lead 4 is joined to the wiring layer 15 by a conductive adhesive 16, and is bent downward in the drawing to be formed in a gull wing shape. The upper surface portion of the outer lead 4 is a test pad portion 52 to which a probe pin is connected when performing a burn-in test or the like.

【００８０】また、基板２の上部所定位置には枠体５が
半導体素子１を囲繞するよう配設されており、更にこの
枠体５の上部には上部蓋体７ａが配設されている。この
枠体５及び上部蓋体７ａは共に熱伝導性が良好な金属材
料により形成されており、ロウ付け，接着，或いは溶着
等により接合されている。図３３（Ａ）〜（Ｅ）は枠体
５と上部蓋体７ａの接合形態を示している。図３３
（Ａ）は枠体５の上部に上部蓋体７ａを載置した状態で
接合したものである。また、図３３（Ｂ）は枠体５の側
部に上部蓋体７ａを接合した状態で接合したものであ
る。また、図３３（Ｃ）は上部蓋体７ａの外周部に鍔部
を設けこの鍔部が枠体５の外周上縁部に接合されるよう
構成したものである。また、図３３（Ｄ）は枠体５の上
縁部に段部を形成し、この段部に上部蓋体７ａを嵌入し
て接合したものである。また、図３３（Ｅ）は上部蓋体
７ａの外周側縁部に段部を形成し、この段部を枠体５に
嵌入して接合したものである。A frame 5 is arranged at a predetermined position on the substrate 2 so as to surround the semiconductor element 1, and an upper lid 7a is arranged above the frame 5. Both the frame 5 and the upper lid 7a are made of a metal material having good thermal conductivity, and are joined by brazing, bonding, welding, or the like. 33 (A) to 33 (E) show how the frame 5 and the upper lid 7a are joined together. FIG. 33
In (A), the upper lid 7a is mounted on the upper part of the frame 5 and joined together. Further, FIG. 33B shows the upper body 7 a joined to the side of the frame body 5 in a joined state. Further, FIG. 33C shows a structure in which a flange portion is provided on the outer peripheral portion of the upper lid body 7 a and the flange portion is joined to the outer peripheral upper edge portion of the frame body 5. Further, in FIG. 33 (D), a step portion is formed on the upper edge portion of the frame body 5, and the upper lid body 7a is fitted and joined to this step portion. Further, FIG. 33 (E) shows a step portion formed on the outer peripheral side edge portion of the upper lid 7a, and the step portion is fitted into the frame body 5 and joined.

【００８１】再び図１乃至３に戻り説明を続ける。上記
のように枠体５及び上部蓋体７ａを基板２の半導体素子
１の配設面に設けることにより、半導体素子１は基板
２，枠体５及び上部蓋体７ａにより形成される空間内に
位置することになる。この基板２，枠体５及び上部蓋体
７ａにより形成される空間内には樹脂３（梨地で示す）
が充填されている。Returning to FIGS. 1 to 3 again, the description will be continued. By providing the frame body 5 and the upper lid body 7a on the surface of the substrate 2 on which the semiconductor element 1 is arranged as described above, the semiconductor element 1 is placed in the space formed by the substrate 2, the frame body 5 and the upper lid body 7a. Will be located. In the space formed by the substrate 2, the frame 5 and the upper lid 7a, the resin 3 (shown in satin)
Is filled.

【００８２】この樹脂３は後述する半導体装置２００の
製造方法で詳述するように、樹脂充填凹部５３から充填
され、樹脂充填孔１４を介して基板２，枠体５及び上部
蓋体７ａにより形成される空間内に充填される。即ち、
樹脂３は樹脂充填凹部５３及び樹脂充填孔１４を介して
直接的に基板２，枠体５及び上部蓋体７ａにより形成さ
れる空間内に充填される。また、樹脂充填凹部５３の樹
脂３が充填された底面部には下部蓋体７ｂが配設されて
おり、樹脂３が基板２の外部に漏洩することを防止して
いる。The resin 3 is filled from the resin filling recess 53 and is formed by the substrate 2, the frame 5 and the upper lid 7a through the resin filling hole 14 as will be described later in detail in the method of manufacturing the semiconductor device 200. Is filled in the space. That is,
The resin 3 is directly filled into the space formed by the substrate 2, the frame 5 and the upper lid 7a through the resin filling recess 53 and the resin filling hole 14. Further, a lower lid 7 b is provided on the bottom surface of the resin-filled recess 53 filled with the resin 3 to prevent the resin 3 from leaking to the outside of the substrate 2.

【００８３】このように、樹脂充填凹部５３及び樹脂充
填孔１４を介して直接的に樹脂３を基板２の半導体素子
１の配設面に充填することが可能となるため、樹脂３の
充填を行う際に用いる金型にカル部，ランナー部，ゲー
ト部等を設ける必要はなくなり、また樹脂３と金型との
接触面積を小さくすることが可能となり、離型性を考慮
に入れることなく離型剤の種類や添加量を選定すること
が可能となる。As described above, since it becomes possible to directly fill the surface of the substrate 2 on which the semiconductor element 1 is provided with the resin 3 through the resin-filled recess 53 and the resin-filled hole 14, the resin 3 is filled. It is not necessary to provide a cull part, a runner part, a gate part, etc. in the mold used when performing, and it is possible to reduce the contact area between the resin 3 and the mold, so that the mold release property is not taken into consideration. It is possible to select the type and amount of the mold agent.

【００８４】よって、接着強度の大なる樹脂を用いるこ
とができ、半導体装置２００の小型化を図っても半導体
装置２００の信頼性を向上させることができる。また、
カル部，ランナー部，ゲート部に残留する樹脂がなくな
るため、樹脂３の消費量を低減することができ、半導体
装置２００の低コスト化を図ることもできる。尚、本実
施例におては、樹脂３として離型材を添加しない接着性
が強いものを用いている。Therefore, a resin having a high adhesive strength can be used, and the reliability of the semiconductor device 200 can be improved even if the size of the semiconductor device 200 is reduced. Also,
Since the resin that remains in the cull portion, the runner portion, and the gate portion is eliminated, the consumption amount of the resin 3 can be reduced, and the cost of the semiconductor device 200 can be reduced. In addition, in this embodiment, as the resin 3, a resin having a strong adhesive property without adding a release material is used.

【００８５】図４は第１の発明の第２実施例である半導
体装置２０１を示している。尚、同図に示す半導体装置
２０１において、図１乃至図４に示した第１実施例に係
る半導体装置２００と同一構成要素については同一符号
付してその説明を省略する。同図に示す半導体装置２０
１は、図１乃至図４に示した第１実施例に係る半導体装
置２００と基本構成は同一であるが、多層配線基板５５
の外側端部に配設されたアウターリード４が上方に向け
折り曲げ加工されてガルウイング状に成形されているこ
とを特徴とする。FIG. 4 shows a semiconductor device 201 which is a second embodiment of the first invention. In the semiconductor device 201 shown in the figure, the same components as those of the semiconductor device 200 according to the first embodiment shown in FIGS. 1 to 4 are designated by the same reference numerals, and the description thereof will be omitted. A semiconductor device 20 shown in FIG.
1 has the same basic structure as the semiconductor device 200 according to the first embodiment shown in FIGS.
The outer lead 4 disposed at the outer end of the is bent upward and formed into a gull wing shape.

【００８６】この構成とすることにより、半導体装置２
０１を実装基板に実装する場合に、半導体装置２０１は
図４に示す状態と上下逆さの状態で実装されることにな
る。即ち、上部に基板２が位置し、下部に枠体５及び上
部蓋体７ａが位置する構成となる。この実装形態とする
ことにより、基板２に対して比較的強度の弱い枠体５及
び上部蓋体７ａを基板２により保護することができ、半
導体装置２０１の実装後における信頼性を向上させるこ
とができる。また、上記のように実装の形態を２種類選
定可能となるため実装の自由度を向上させることができ
る。With this configuration, the semiconductor device 2
When 01 is mounted on the mounting substrate, the semiconductor device 201 is mounted upside down from the state shown in FIG. That is, the substrate 2 is located on the upper side, and the frame 5 and the upper lid 7a are located on the lower side. With this mounting mode, the frame 5 and the upper lid 7a, which are relatively weak against the substrate 2, can be protected by the substrate 2, and the reliability after mounting the semiconductor device 201 can be improved. it can. In addition, since two types of mounting modes can be selected as described above, the flexibility of mounting can be improved.

【００８７】図５は第１の発明の第３実施例である半導
体装置２０２を示している。尚、同図に示す半導体装置
２０２においても、図１乃至図４に示した第１実施例に
係る半導体装置２００と同一構成要素については同一符
号付してその説明を省略する。第３実施例に係る半導体
装置２０２は、多層配線基板５５として配線層１５を三
層積層した構造のものを用いた点、実装基板と接続する
ための外部接続端子としてバンプ１１を用いた点、及び
基板２のダイパッド部３９にザクリ部５４を形成した点
を特徴とするものである。FIG. 5 shows a semiconductor device 202 which is a third embodiment of the first invention. Also in the semiconductor device 202 shown in the figure, the same components as those of the semiconductor device 200 according to the first embodiment shown in FIGS. 1 to 4 are designated by the same reference numerals, and the description thereof will be omitted. In the semiconductor device 202 according to the third embodiment, a multilayer wiring board 55 having a structure in which three wiring layers 15 are laminated is used, and a bump 11 is used as an external connection terminal for connecting to a mounting board. And the point of forming the countersunk portion 54 on the die pad portion 39 of the substrate 2.

【００８８】多層配線基板５５は、三層の配線層１５の
各層の間に絶縁層９を介装した構造を有し、図中右端部
及び左端部は夫々階段状に形成され、各配線層１５が露
出された構成とされている。この多層配線基板５５の左
端部に階段状に露出された各配線層１５は、半導体素子
１に配設された電極パッド４０とワイヤ１０により電気
的に接続されている。また、多層配線基板５５の右端部
に階段状に露出された各配線層１５にはバンプ１１が形
成されている。The multilayer wiring board 55 has a structure in which the insulating layer 9 is interposed between the respective layers of the three wiring layers 15, and the right end portion and the left end portion in the drawing are respectively formed in a staircase shape. 15 is exposed. Each wiring layer 15 exposed stepwise at the left end portion of the multilayer wiring board 55 is electrically connected to the electrode pad 40 provided on the semiconductor element 1 by the wire 10. Further, bumps 11 are formed on each wiring layer 15 exposed in a step shape at the right end of the multilayer wiring board 55.

【００８９】また、前記のように基板２のダイパッド部
３９にはザクリ部５４が形成されており、このザクリ部
５４の内部に半導体素子１が配設されている。基板２に
ザクリ部５４形成し、このザクリ部５４の内部に半導体
素子１を配設することにより、半導体素子１の上面部の
高さ位置と多層配線基板５５の配設位置の高さとを略等
しい高さとすることができる。このように、半導体素子
１の上面高さと多層配線基板５５の配設高さが略等しく
なることにより、ワイヤ１０を配設するためのワイヤボ
ンディング処理を容易に行うことができる。Further, as described above, the countersunk portion 54 is formed in the die pad portion 39 of the substrate 2, and the semiconductor element 1 is disposed inside the countersunk portion 54. By forming the countersunk portion 54 on the substrate 2 and disposing the semiconductor element 1 inside the countersunk portion 54, the height position of the upper surface portion of the semiconductor element 1 and the height of the disposition position of the multilayer wiring substrate 55 are substantially equal to each other. Can be of equal height. In this way, the height of the upper surface of the semiconductor element 1 and the arrangement height of the multilayer wiring board 55 are substantially equal to each other, so that the wire bonding process for arranging the wire 10 can be easily performed.

【００９０】また、上記のように多層配線基板５５の右
端部に階段状に露出された各配線層１５にはバンプ１１
が形成されるが、半導体装置２０２を実装基板に実装す
るには、各バンプ１１（図５には、３個のバンプ１１の
みが図示されている）の基板２の上面からの高さを等し
くする必要がある。これは、各バンプ１１の高さにバラ
ツキがある場合、高さの高いバンプは実装基板と当接す
るが、高さの低いバンプは実装基板から浮いてしまい、
電気的接続が行われないおそれがあるからである。In addition, the bumps 11 are formed on each wiring layer 15 exposed stepwise at the right end of the multilayer wiring substrate 55 as described above.
However, in order to mount the semiconductor device 202 on the mounting substrate, the height of each bump 11 (only three bumps 11 are shown in FIG. 5) from the upper surface of the substrate 2 is made equal. There is a need to. This is because when the heights of the bumps 11 are not uniform, the bumps of high height come into contact with the mounting board, but the bumps of low height float from the mounting board.
This is because there is a risk that electrical connection will not be made.

【００９１】上記のようにバンプ１１は階段状とされた
多層配線基板５５の各配線層１５上に形成されている。
従って、各バンプ１１の大きさを等しくした場合には上
記多層配線基板５５の階段形状に応じてバンプ１１の高
さが異なってしまう。この高さの差は、絶縁層９及び配
線層１５の厚さ寸法に対応する。よって、バンプ１１を
多層配線基板５５に形成する際、各バンプ１１の基板上
面からの高さを一致させる処理が必要となる。As described above, the bumps 11 are formed on each wiring layer 15 of the multi-layer wiring substrate 55 having a stepped shape.
Therefore, when the bumps 11 have the same size, the height of the bumps 11 varies depending on the stepped shape of the multilayer wiring board 55. This height difference corresponds to the thickness dimension of the insulating layer 9 and the wiring layer 15. Therefore, when the bumps 11 are formed on the multilayer wiring substrate 55, it is necessary to perform a process of matching the heights of the bumps 11 from the upper surface of the substrate.

【００９２】以下、バンプ１１を基板上面からの高さを
一致させて形成する方法について図２３乃至図３２を用
いて説明する。図２３乃至図２６はバンプを基板上面か
らの高さを一致させて形成する第１の方法を示してお
り、また図２７乃至図３２はバンプを基板上面からの高
さを一致させて形成する第２の方法を示している。尚、
各図において（Ａ）で示す図は側面を示しており、
（Ｂ）で示す図は平面を示している。A method of forming the bumps 11 with the heights from the upper surface of the substrate being matched will be described below with reference to FIGS. 23 to 32. 23 to 26 show a first method of forming bumps so that their heights from the upper surface of the substrate are the same, and FIGS. 27 to 32 show that bumps are formed so that their heights from the upper surface of the substrate are the same. The second method is shown. still,
In each figure, the figure shown by (A) shows the side surface,
The diagram shown in (B) shows a plane.

【００９３】高さの等しいバンプを形成するには、先ず
図２３に示すように、絶縁層９を介して３層の配線層３
が配設された多層配線基板５５にランド３０を形成す
る。多層配線基板５５は、同図に示されるように予め階
段状に形成されており、また絶縁層９が除去されること
により各配線層１５は露出した状態とされている。ラン
ド３０は、この露出した各配線層１５上に形成されてい
る。To form bumps having the same height, first, as shown in FIG. 23, three wiring layers 3 are formed with an insulating layer 9 interposed therebetween.
The lands 30 are formed on the multilayer wiring board 55 on which The multilayer wiring board 55 is formed in a stepwise shape in advance as shown in the figure, and the wiring layers 15 are exposed by removing the insulating layer 9. The land 30 is formed on each of the exposed wiring layers 15.

【００９４】ランド３０は半田濡れ性の良好な材質より
なり、例えば厚膜形成法，蒸着法，或いはメッキ法等に
より所定位置に形成されている。この際、ランド３０は
形成される配線層１５の高さによってその面積を異なる
よう形成されている。具体的には、最も下部に配設され
た配線層１５（以下、３層の配線層１５の内、最も下部
の配線層１５を下部配線層，中間の配線層１５を中間配
線層，最も上部の配線層１５を上部配線層という）に形
成されるランド３０はその面積が最も小さくされてお
り、中間配線層１５，上部配線層１５の順で順次その面
積が大きくなるよう構成されている。The land 30 is made of a material having good solder wettability, and is formed at a predetermined position by, for example, a thick film forming method, a vapor deposition method, a plating method or the like. At this time, the land 30 is formed so that its area varies depending on the height of the wiring layer 15 to be formed. Specifically, the lowermost wiring layer 15 (hereinafter, among the three wiring layers 15, the lowermost wiring layer 15 is the lower wiring layer, the intermediate wiring layer 15 is the intermediate wiring layer, and the uppermost wiring layer 15 is the uppermost wiring layer 15). The land 30 formed on the wiring layer 15 is referred to as an upper wiring layer), and the area of the land 30 is minimized, and the area is sequentially increased in the order of the intermediate wiring layer 15 and the upper wiring layer 15.

【００９５】上記のように各配線層１５の上部に所定面
積を有するランド３０が形成されると、続いて図２４に
示すように、各ランド３０の上部に半田ボール３１が載
置される。この各ランド３０に載置される半田ボール３
１はその大きさ（容積）が等しいものが選定されてい
る。図２４に示される段階では、半田ボール３１は均一
の大きさを有しているため、基板２の上面（同図におい
ては下部配線層１５の底面がこれに相当する）から半田
ボール３１の上端部までの高さ寸法は、下部配線層，中
間配線層，上部配線層の段差に応じて異なっている。When the lands 30 having a predetermined area are formed on the respective wiring layers 15 as described above, the solder balls 31 are subsequently placed on the respective lands 30, as shown in FIG. Solder balls 3 placed on each land 30
As for 1, those having the same size (volume) are selected. At the stage shown in FIG. 24, since the solder balls 31 have a uniform size, from the upper surface of the substrate 2 (the bottom surface of the lower wiring layer 15 corresponds to this in the same figure) to the upper ends of the solder balls 31. The height dimension to the part depends on the step difference of the lower wiring layer, the intermediate wiring layer, and the upper wiring layer.

【００９６】上記のように各ランド３０に半田ボール３
１が載置されると、この多層配線基板５５をリフロー炉
等で加熱することにより加熱処理が行われ、図２５に示
されるように半田ボール３１は溶融してその下部はラン
ド３０の全面と接触した構造となる。また、ランド３０
の上部においては溶融することにより発生する表面張力
により球状の形状となる。As described above, the solder balls 3 are formed on each land 30.
When No. 1 is placed, heat treatment is performed by heating the multilayer wiring board 55 in a reflow furnace or the like, and the solder balls 31 are melted and the lower part thereof is on the entire surface of the land 30 as shown in FIG. It becomes a contact structure. Also, land 30
In the upper part of the, a spherical shape is formed by the surface tension generated by melting.

【００９７】上記のようにランド３０の面積は形成され
る下部配線層１５，中間配線層１５，上部配線層１５に
応じて異なるよう（即ち、いわゆる濡れ面積が異なるよ
う）形成されている。従って、ランド３０の面積が小さ
い、換言すれば濡れ面積が小さい下部配線層１５に配設
された半田ボール３１（半田バンプ）は、図２５に示さ
れるように縦長な断面楕円形状となり、その高さ方向の
長さは大きくなる。また、ランド３０の面積が大きい、
換言すれば濡れ面積が大きい上部配線層１５に配設され
た半田ボール３１（半田バンプ）は、図２５に示される
ように横長な断面形状となり、その高さ方向の長さは小
さくなる。更に、中間配線層１５においてはランド３０
の面積は下部配線層１５に形成されたものと上部配線層
１５に形成されたものとの中間の面積となり、よってそ
の高さも下部配線層１５に形成されたものと上部配線層
１５に形成されたものとの中間の高さとなる。As described above, the areas of the lands 30 are formed so as to differ depending on the lower wiring layer 15, the intermediate wiring layer 15, and the upper wiring layer 15 to be formed (that is, different so-called wet areas). Therefore, the solder balls 31 (solder bumps) arranged in the lower wiring layer 15 in which the area of the land 30 is small, in other words, the wetted area is small, have a vertically long elliptical cross-section as shown in FIG. The length in the depth direction becomes large. Moreover, the area of the land 30 is large,
In other words, the solder balls 31 (solder bumps) arranged in the upper wiring layer 15 having a large wetted area have a laterally long cross-sectional shape as shown in FIG. 25, and the length in the height direction becomes small. Further, in the intermediate wiring layer 15, the land 30
Has an intermediate area between the area formed on the lower wiring layer 15 and the area formed on the upper wiring layer 15. Therefore, the height is also formed on the lower wiring layer 15 and the upper wiring layer 15. The height will be in the middle of that of the fish.

【００９８】上記説明から明らかなように、形成される
半田バンプの高さはランド３０の面積により制御するこ
とが可能であり、各配線層１５に形成されるランド３０
の面積を適宜選定することにより、形成される半田バン
プの基板２からの高さを均一にすることができる。尚、
図２６は上記の方法により均一の高さのバンプ３１が形
成された半導体装置を示している。As is clear from the above description, the height of the solder bump formed can be controlled by the area of the land 30, and the land 30 formed in each wiring layer 15 can be controlled.
The height of the solder bump to be formed from the substrate 2 can be made uniform by appropriately selecting the area. still,
FIG. 26 shows a semiconductor device in which the bumps 31 having a uniform height are formed by the above method.

【００９９】次に、図２７乃至図３２を用いて、複数の
バンプを基板上面からの高さを一致させて形成する第２
の方法について説明する。本方法により高さの等しいバ
ンプを形成するには、先ず図２７に示すように、絶縁層
９を介して３層の配線層３が配設された多層配線基板５
５にランド３０を形成する。この際、ランド３０の大き
さはその形成位置に拘わらず等しい面積とされている。
尚、多層配線基板５５は、第１の方法と同様に予め階段
状に形成されており、また絶縁層９が除去されることに
より各配線層１５は露出した状態とされている。ランド
３０は、この露出した各配線層１５上に形成されてい
る。Next, using FIG. 27 to FIG. 32, a plurality of bumps are formed at the same height from the upper surface of the substrate.
The method will be described. In order to form bumps having the same height by this method, first, as shown in FIG. 27, a multilayer wiring board 5 in which three wiring layers 3 are arranged with an insulating layer 9 interposed therebetween.
The land 30 is formed in 5. At this time, the land 30 has the same size regardless of the formation position.
The multilayer wiring board 55 is formed in a stepwise shape in advance as in the first method, and the wiring layers 15 are exposed by removing the insulating layer 9. The land 30 is formed on each of the exposed wiring layers 15.

【０１００】また、ランド３０が生成された多層配線基
板５５の上部にはマスク３２が配設される。このマスク
３２は、大きさの異なる大径，中径，小径を有する複数
（本実施例では３種類）の孔３２ａ〜３２ｃが穿設され
ている。大径の孔３２ａは、下部配線層１５に形成され
たランド３０と対向するよう形成されており、中径の孔
３２ｂは中間配線層１５に形成されたランド３０と対向
するよう形成されており、更に小径の孔３２ｃは上部配
線層１５に形成されたランド３０と対向するよう形成さ
れている。上記構成のマスク３２と多層配線基板５５
は、例えば図示しない治具により相対位置がずれないよ
う保持される。Further, a mask 32 is provided on the upper part of the multi-layer wiring substrate 55 where the land 30 is formed. The mask 32 is provided with a plurality of (three kinds in the present embodiment) holes 32a to 32c having different sizes such as a large diameter, a medium diameter, and a small diameter. The large diameter hole 32a is formed to face the land 30 formed in the lower wiring layer 15, and the medium diameter hole 32b is formed to face the land 30 formed in the intermediate wiring layer 15. The hole 32c having a smaller diameter is formed so as to face the land 30 formed in the upper wiring layer 15. The mask 32 and the multilayer wiring board 55 having the above structure
Are held by a jig (not shown) so that their relative positions do not shift.

【０１０１】続いて、図２８に示されるように、大径の
孔３２ａを通過するが他の孔３２ｂ，３２ｃは通過しな
い径寸法を有する多数の大径半田ボール３３ａをマスク
３２の上部に流し込む。これにより、大径半田ボール３
３ａはマスク３２に形成された大径の孔３２ａ内に進入
し、その下端はランド３０と当接する。尚、余った大径
半田ボール３３ａは除去する。Subsequently, as shown in FIG. 28, a large number of large-diameter solder balls 33a having a diameter that passes through the large-diameter hole 32a but does not pass through the other holes 32b and 32c are poured into the upper portion of the mask 32. . As a result, the large diameter solder ball 3
3a enters into a large-diameter hole 32a formed in the mask 32, and its lower end abuts on the land 30. The extra large-diameter solder balls 33a are removed.

【０１０２】マスク３２に形成された大径の孔３２ａの
全てに大径半田ボール３３ａが装着され埋められると、
続いて図２９に示されるように、中径の孔３２ｂを通過
するが小径の孔３２ｃは通過しない径寸法を有する多数
の中径半田ボール３３ｂをマスク３２の上部に流し込
む。これにより、中径半田ボール３３ｂはマスク３２に
形成された中径の孔３２ｂ内に進入し、その下端はラン
ド３０と当接する。この際、大径半田ボール３３ａは大
径の孔３２ａの全てに装填されているため、中径半田ボ
ール３３ｂが大径の孔３２ａ内に入り込むようなことは
ない。また、余った中径半田ボール３３ａは除去され
る。When the large-diameter solder balls 33a are mounted and filled in all the large-diameter holes 32a formed in the mask 32,
Subsequently, as shown in FIG. 29, a large number of medium-sized solder balls 33 b having a diameter dimension that passes through the medium-sized holes 32 b but does not pass through the small-sized holes 32 c are poured into the upper portion of the mask 32. As a result, the medium-diameter solder ball 33b enters into the medium-diameter hole 32b formed in the mask 32, and its lower end abuts the land 30. At this time, since the large-diameter solder balls 33a are loaded in all the large-diameter holes 32a, the medium-diameter solder balls 33b do not enter the large-diameter holes 32a. Further, the remaining medium-diameter solder balls 33a are removed.

【０１０３】マスク３２に形成された中径の孔３２ｂの
全てに中径半田ボール３３ｂが装着され埋められると、
続いて図３０に示されるように、小径の孔３２ｃを通過
する多数の小径半田ボール３３ｃをマスク３２の上部に
流し込む。これにより、小径半田ボール３３ｃはマスク
３２に形成された小径の孔３２ｃ内に進入し、その下端
はランド３０と当接する。この際、大径半田ボール３３
ａ及び中径半田ボール３３ｂは大径の孔３２ａ及び中径
の孔３２ｂの全てに装填されているため、小径半田ボー
ル３３ｃが小径の孔３２ｃ以外の孔３２ａ，３２ｂに入
り込むようなことはない。When the medium diameter solder balls 33b are mounted and filled in all the medium diameter holes 32b formed in the mask 32,
Subsequently, as shown in FIG. 30, a large number of small-diameter solder balls 33c passing through the small-diameter holes 32c are poured into the upper portion of the mask 32. As a result, the small-diameter solder balls 33c enter into the small-diameter holes 32c formed in the mask 32, and the lower ends thereof come into contact with the lands 30. At this time, the large-diameter solder balls 33
Since a and the medium-diameter solder balls 33b are loaded in all of the large-diameter holes 32a and the medium-diameter holes 32b, the small-diameter solder balls 33c do not enter the holes 32a and 32b other than the small-diameter holes 32c. .

【０１０４】上記のように所定の孔３２ａ〜３２に対す
る各径寸法を有する半田ボール３３ａ〜３３ｃの装填が
終了すると、図３１に示すようにマスク３２が多層配線
基板５５から取り外される。しかるに、各半田ボール３
３ａ〜３３ｃは各ランド３０の上部に搭載された状態を
維持する。続いて、マスク３２が取り外された多層配線
基板５５は、例えばリフロー炉等に入れられ加熱処理が
行われる。これにより、各半田ボール３３ａ〜３３ｃは
溶融してランド３０に接合され半田バンプが形成され
る。本方法においては、前記した第１の方法と異なり各
ランド３０の面積は同一である。よって、バンプの各配
線層１５からの高さ寸法は、各半田ボール３３ａ〜３３
ｃの大きさ（容積）によって決められることとなる。When the solder balls 33a to 33c having the respective diameters are loaded into the predetermined holes 32a to 32 as described above, the mask 32 is removed from the multilayer wiring board 55 as shown in FIG. However, each solder ball 3
3a-33c maintain the state mounted on the upper part of each land 30. Subsequently, the multilayer wiring substrate 55 from which the mask 32 has been removed is put in, for example, a reflow furnace or the like, and heat treatment is performed. As a result, the solder balls 33a to 33c are melted and bonded to the lands 30 to form solder bumps. In this method, the area of each land 30 is the same as in the first method described above. Therefore, the height of the bump from each wiring layer 15 is determined by the solder balls 33a-33.
It will be determined by the size (volume) of c.

【０１０５】容積の大なる大径半田ボール３３ａは、多
層配線基板５５の最も下部に配設されている下部配線層
１５に形成されたランド３０に配設されており、容量が
大きいため加熱して形成されるバンプの高さは最も高く
なる。以下、同様の理由により、中間配線層１５に形成
されるパンプ，上部配線層１５に形成されるパンプの順
でその高さは低くなる。よって、予め各半田ボール３３
ａ〜３３ｃの容積を適宜設定しておくことにより、図３
２に示されるように、形成されるパンプの高さを均一化
することができる。The large-diameter solder balls 33a having a large volume are arranged on the lands 30 formed on the lower wiring layer 15 arranged at the lowermost part of the multilayer wiring board 55, and are heated because they have a large capacity. The height of the bump thus formed is the highest. For the same reason, the height of the bump formed on the intermediate wiring layer 15 and the height of the pump formed on the upper wiring layer 15 become lower in this order. Therefore, each solder ball 33 is previously
By appropriately setting the volumes a to 33c,
As shown in 2, it is possible to make the height of the formed pump uniform.

【０１０６】上記のように、第１の方法及び第２の方法
を用いることにより、多層配線基板５５に形成された階
段状部分にバンプを形成する構成としても、ランド３０
の面積或いは半田ボール３３ａ〜３３ｃの容積を適宜設
定しておくことにより、各バンプの基板２からの高さ寸
法を容易に均一化することができる。図６に戻り半導体
装置の説明を続ける。As described above, by using the first method and the second method, the land 30 can be formed even if the bumps are formed on the stepped portion formed on the multilayer wiring substrate 55.
By appropriately setting the area or the volume of the solder balls 33a to 33c, the height dimension of each bump from the substrate 2 can be easily made uniform. Returning to FIG. 6, the description of the semiconductor device will be continued.

【０１０７】図６は第１の発明の第４実施例である半導
体装置２０３を示している。尚、同図に示す半導体装置
２０３においても、図１乃至図４に示した第１実施例に
係る半導体装置２００と同一構成要素については同一符
号付してその説明を省略する。また、以下述べる各実施
例においても同様とする。第４実施例に係る半導体装置
２０３は、枠体５，上部蓋体７ａ，下部蓋体７ｂ及び基
板２の底面（下部蓋体７ｂの配設位置を除く）に高熱伝
導率材１２を所定の膜厚で形成したことを特徴とするも
のである。このように半導体装置２０３の構成要素の
内、外界と接する部位に高熱伝導率材１２を配設するこ
とにより、半導体素子１で発生する熱を効率よく半導体
装置外部に放出することができる。FIG. 6 shows a semiconductor device 203 which is a fourth embodiment of the first invention. Also in the semiconductor device 203 shown in the figure, the same components as those of the semiconductor device 200 according to the first embodiment shown in FIGS. 1 to 4 are designated by the same reference numerals and the description thereof will be omitted. The same applies to each embodiment described below. In the semiconductor device 203 according to the fourth embodiment, the high thermal conductivity material 12 is provided on the bottom surface of the frame body 5, the upper lid body 7a, the lower lid body 7b and the substrate 2 (excluding the disposition position of the lower lid body 7b). It is characterized by being formed with a film thickness. As described above, by disposing the high thermal conductivity material 12 at a portion of the constituent elements of the semiconductor device 203 that is in contact with the outside, heat generated in the semiconductor element 1 can be efficiently radiated to the outside of the semiconductor device.

【０１０８】図７は第１の発明の第５実施例である半導
体装置２０４を示している。第５実施例に係る半導体装
置２０４は、半導体素子１と多層配線基板５５との電気
的接続をフリップ・チップ法を用いて接合したことを特
徴とするものである。このため、多層配線基板５５は半
導体素子１の配設位置まで基板２の上面上を長く延出す
るよう形成されており、また半導体素子１は多層配線基
板５５にバンプ１１を用いて電気的に接続されている。
上記構成とすることにより、電極数の多い半導体素子１
であっても、半導体素子１は多層配線基板５５との接続
を高密度にかつ容易に行うことができる。FIG. 7 shows a semiconductor device 204 which is a fifth embodiment of the first invention. The semiconductor device 204 according to the fifth embodiment is characterized in that the semiconductor element 1 and the multilayer wiring substrate 55 are electrically connected to each other by using a flip chip method. Therefore, the multilayer wiring board 55 is formed so as to extend over the upper surface of the substrate 2 to the position where the semiconductor element 1 is disposed, and the semiconductor element 1 is electrically connected to the multilayer wiring board 55 by using the bumps 11. It is connected.
With the above configuration, the semiconductor element 1 having a large number of electrodes
However, the semiconductor element 1 can be easily connected to the multilayer wiring board 55 at high density.

【０１０９】図８は第１の発明の第６実施例である半導
体装置２０５を示している。同図に示す半導体装置２０
５は、第１実施例では別体であった枠体と上部蓋体を一
体化した構成の枠体５を用いたことを特徴とするもので
ある。この枠体５は上部蓋体を一体化することにより有
底枠状形状となるが、金属により形成されているため、
塑性加工或いは切削加工を用いることにより容易に形成
することができる。また、本実施例においては第１実施
例と異なり、半導体装置２０５の製造工程において枠体
と上部蓋体の接合作業が不要となるため製造工程の簡単
化を図ることができる。尚、第１の発明に係る半導体装
置においては、第１実施例で説明したように樹脂３とし
て離型剤を含まない接着強度の高いものを使用すること
ができるため、本実施例においては樹脂３を枠体５を基
板２に接合するための接着剤としても機能させている。FIG. 8 shows a semiconductor device 205 which is a sixth embodiment of the first invention. A semiconductor device 20 shown in FIG.
5 is characterized by using the frame body 5 having a structure in which the frame body and the upper lid body, which are separate bodies in the first embodiment, are integrated. The frame body 5 has a bottomed frame shape by integrating the upper lid body, but since it is made of metal,
It can be easily formed by using plastic working or cutting. Further, unlike the first embodiment, the present embodiment does not require the work of joining the frame body and the upper lid body in the manufacturing process of the semiconductor device 205, so that the manufacturing process can be simplified. In the semiconductor device according to the first invention, as described in the first embodiment, the resin 3 having a high adhesive strength which does not contain the release agent can be used. 3 also functions as an adhesive for joining the frame 5 to the substrate 2.

【０１１０】図９は第１の発明の第７実施例である半導
体装置２０６を示している。同図に示す半導体装置２０
６は、第１実施例においては形成されていた樹脂充填凹
部５３を無くした構成としたことを特徴とするものであ
る。本実施例のように樹脂充填凹部５３は必ずしも設け
る必要はなく、樹脂充填凹部５３を形成しないことによ
り、基板２の機械的強度を向上できると共に、樹脂充填
凹部５３の形成を不要とすることができるため、基板形
成工程の容易化及び製品コストの低コスト化を図ること
ができる。尚、本実施例においては、樹脂充填孔１４が
直接樹脂を充填する際用いる金型のプランジャポットに
接続されるため、基板２の下部に図示されるような樹脂
の突出部分が生じることが考えられるが、これにより半
導体装置２０６の実装性が低下するようなことはない。FIG. 9 shows a semiconductor device 206 which is a seventh embodiment of the first invention. A semiconductor device 20 shown in FIG.
6 is characterized in that the resin-filled concave portion 53 formed in the first embodiment is eliminated. It is not always necessary to provide the resin-filled recess 53 as in the present embodiment, and by not forming the resin-filled recess 53, the mechanical strength of the substrate 2 can be improved and the formation of the resin-filled recess 53 can be eliminated. Therefore, the substrate forming process can be facilitated and the product cost can be reduced. In the present embodiment, since the resin filling hole 14 is directly connected to the plunger pot of the mold used for filling the resin, it is considered that the resin protruding portion as shown in the lower part of the substrate 2 may occur. However, this does not reduce the mountability of the semiconductor device 206.

【０１１１】図１０は第１の発明の第８実施例である半
導体装置２０７を示している。同図に示す半導体装置２
０７は、第１実施例においては配設されていた上部蓋体
７ａ及び下部蓋体７ｂを設けない構成としたことを特徴
とするものである。この構成とすることにより、部品点
数を削減できると共に上部蓋体７ａを枠体５に接合する
作業及び下部蓋体７ｂを基板２に接合する作業を無くす
ることができるため、製品コストの低減及び製造工程の
簡単化を図ることができる。更に、上部蓋体７ａ及び下
部蓋体７ｂの厚さ寸法分だけ半導体装置２０７の薄型化
を図ることができる。FIG. 10 shows a semiconductor device 207 which is an eighth embodiment of the first invention. Semiconductor device 2 shown in FIG.
07 is characterized in that the upper lid 7a and the lower lid 7b, which are arranged in the first embodiment, are not provided. With this configuration, the number of parts can be reduced, and the work of joining the upper lid 7a to the frame 5 and the work of joining the lower lid 7b to the substrate 2 can be eliminated. The manufacturing process can be simplified. Further, the semiconductor device 207 can be thinned by the thickness dimension of the upper lid 7a and the lower lid 7b.

【０１１２】尚、第８実施例に係る半導体装置２０７に
おいても、基板２に形成された樹脂充填孔１４を介して
直接的に基板２上に樹脂３を導入して半導体素子１を封
止することが可能となり、従来のように金型にカル部，
ランナー部，ゲート部等を設ける必要はなく離型性を考
慮に入れることなく離型剤の種類や添加量を選定するこ
とができる。これにより、接着強度の大なる樹脂を用い
ることが可能となり、小型化を図っても半導体装置２０
７の信頼性を向上させることができる。一方において、
第８実施例に係る半導体装置２０７は、前記した各実施
例に比べて樹脂３が露出する面が広くなるが、樹脂３が
露出した部分の面積は広いため金型からの離型性は良好
であり、これにより添加される離型剤の量が増大するよ
うなことはない。Also in the semiconductor device 207 according to the eighth embodiment, the resin 3 is directly introduced onto the substrate 2 through the resin filling hole 14 formed in the substrate 2 to seal the semiconductor element 1. It is possible to do so, as in the past, the cull part in the mold,
It is not necessary to provide a runner part, a gate part, etc., and it is possible to select the type and amount of the release agent without considering the releasability. As a result, it becomes possible to use a resin having high adhesive strength, and the semiconductor device 20 can be downsized even if it is downsized.
7 can be improved in reliability. On the one hand,
In the semiconductor device 207 according to the eighth embodiment, the surface on which the resin 3 is exposed is wider than in the above-described respective embodiments, but since the area of the portion where the resin 3 is exposed is large, the releasability from the mold is good. Therefore, this does not increase the amount of the release agent added.

【０１１３】図１１は第１の発明の第９実施例である半
導体装置２０８を示している。同図に示す半導体装置２
０８は、多層配線基板５５を配線層１５が３層積層され
たガラスエポキシ基板により構成すると共に、各配線層
１５の接続をビア１３により形成したことを特徴とする
ものである。このビア１３は、多層配線基板５５をの各
層間を貫通して形成された貫通孔の内部に導電性部材を
配設した構成とされており、このビア１３を介して各配
線層１５の接続を行うことができる。このようにビア１
３を用いて各配線層１５間の接続を行うことにより、各
配線層１５の接続を容易かつ確実に行うことができると
共に、配線の自由度を向上させることができる。FIG. 11 shows a semiconductor device 208 which is a ninth embodiment of the first invention. Semiconductor device 2 shown in FIG.
No. 08 is characterized in that the multilayer wiring board 55 is constituted by a glass epoxy board in which three wiring layers 15 are laminated, and each wiring layer 15 is connected by a via 13. The via 13 has a configuration in which a conductive member is provided inside a through hole formed through each layer of the multilayer wiring board 55, and the wiring layers 15 are connected via the via 13. It can be performed. Via 1 like this
By connecting the wiring layers 15 with each other, the wiring layers 15 can be connected easily and reliably, and the degree of freedom of wiring can be improved.

【０１１４】図１２は第１の発明の第１０実施例である
半導体装置２０９を示している。同図に示す半導体装置
２０９は、いわゆるメカニカルビア１７により多層配線
基板５５を構成する各配線層１５を接続したことを特徴
とするものである。以下、メカニカルビア１７の形成方
法について図２１を用いて説明する。図２１（Ａ）は二
つの配線層１５をメカニカルビア１７により接続した構
成を示している。メカニカルビア１７とは、配線層１５
を塑性加工することにより機械的に変形させて積層され
た各配線層１５間を電気的に接続するものである。具体
的には、配線層１５を変形可能な金属材料により構成す
ると共に、絶縁層９のメカニカルビア１７形成位置に孔
９ａを形成しておく。そして、この孔９ａの形成位置の
上部よりポンチ等の治具により配線層１５をプレスする
ことにより塑性変形させ、下部に配設されている配線層
１５に圧接接合させる。FIG. 12 shows a semiconductor device 209 which is a tenth embodiment of the first invention. The semiconductor device 209 shown in the figure is characterized in that each wiring layer 15 constituting the multilayer wiring substrate 55 is connected by a so-called mechanical via 17. The method of forming the mechanical via 17 will be described below with reference to FIG. FIG. 21A shows a structure in which two wiring layers 15 are connected by mechanical vias 17. The mechanical via 17 is the wiring layer 15
Is electrically deformed to be electrically connected between the laminated wiring layers 15. Specifically, the wiring layer 15 is made of a deformable metal material, and the holes 9a are formed in the insulating layer 9 at the positions where the mechanical vias 17 are formed. Then, the wiring layer 15 is plastically deformed by pressing from above the formation position of the hole 9a with a jig such as a punch, and pressure-bonded to the wiring layer 15 arranged below.

【０１１５】上記のように、メカニカルビア１７の形成
は、絶縁層９の所定位置に孔９ａを形成すると共に、こ
の孔９ａの上部より治具を用いて配線層１５を塑性加工
するだけの簡単な作業であるため、容易にかつ確実に各
配線層１５の接続を行うことができる。また図２１
（Ｂ）は三つの配線層１５をメカニカルビア１７により
接続した構成を示している。いま、最上層に配設された
配線層１５を最下層に配設された配線層１５と接続させ
たい場合、単に最上層に配設された配線層１５を塑性変
形させるのでは最上層に配設された配線層１５に印加さ
れる負荷が大きくなりひびや割れ目が発生し、配線層１
５間の電気的接続が確実に行われないおそれがある。As described above, formation of the mechanical via 17 is as simple as forming the hole 9a at a predetermined position of the insulating layer 9 and plastically processing the wiring layer 15 from above the hole 9a using a jig. Since this is a simple operation, the wiring layers 15 can be easily and reliably connected. Also in FIG.
(B) shows a structure in which three wiring layers 15 are connected by mechanical vias 17. Now, when it is desired to connect the wiring layer 15 disposed on the uppermost layer to the wiring layer 15 disposed on the lowermost layer, the wiring layer 15 disposed on the uppermost layer may be simply plastically deformed to be disposed on the uppermost layer. The load applied to the provided wiring layer 15 becomes large, and cracks and cracks are generated.
There is a possibility that the electrical connection between the five may not be surely made.

【０１１６】このため、図２１（Ｂ）に示されるよう
に、最上層に配設された配線層１５と最下層に配設され
た配線層１５との間に中継金属層２９を配設しておき、
最上層に配設された配線層１５が中継金属層２９を介し
て最下層に配設された配線層１５と接続されるよう構成
してもよい。この構成とすることにより、最上層に配設
された配線層１５に印加される負荷の低減を図ることが
でき、各配線層１５間の電気的接続を確実に行うことが
できる。Therefore, as shown in FIG. 21B, the relay metal layer 29 is provided between the wiring layer 15 provided as the uppermost layer and the wiring layer 15 provided as the lowermost layer. Aside
The uppermost wiring layer 15 may be connected to the lowermost wiring layer 15 via the relay metal layer 29. With this configuration, it is possible to reduce the load applied to the uppermost wiring layer 15 and ensure reliable electrical connection between the wiring layers 15.

【０１１７】尚、図２２に示すのは、図２１を用いて説
明したメカニカルビア１７の製造方法を応用してメカニ
カルバンプ１７ａを形成する方法を示している。メカニ
カルビア１７の場合、多層配線基板５５に配設された各
配線層１５間を接続すれば足るため、その塑性変形量は
小さくされている。しかるに、塑性変形量を大きくして
配線層１５が多層配線基板５５から大きく突出するよう
構成することにより、この突出部分を外部接続端子とし
て、換言すれば半田バンプ等と同様に使用することが可
能となる。本実施例では、配線層１５を大きく塑性変形
されることにより多層配線基板５５から突出され外部接
続端子として用いる部位をメカニカルバンプ１７ａと称
する。Note that FIG. 22 shows a method of forming the mechanical bumps 17a by applying the method of manufacturing the mechanical vias 17 described with reference to FIG. In the case of the mechanical via 17, the amount of plastic deformation is small because it is sufficient to connect the wiring layers 15 arranged on the multilayer wiring board 55. However, by forming the wiring layer 15 so as to largely protrude from the multilayer wiring substrate 55 by increasing the amount of plastic deformation, this protruding portion can be used as an external connection terminal, in other words, similar to a solder bump or the like. Becomes In this embodiment, a portion which is protruded from the multilayer wiring board 55 by using the plastic deformation of the wiring layer 15 and which is used as an external connection terminal is called a mechanical bump 17a.

【０１１８】メカニカルバンプ１７ａを形成するには、
図２２（Ａ）に示すように、予めメカニカルバンプ１７
ａの形成位置に孔９ａが形成された絶縁層９と、塑性変
形可能な金属材よりなる配線層１５が積層された多層配
線基板を形成し、こ多層配線基板をバンプ形成用の金型
５８の上部に載置する。金型５８には形成しようとする
パンプ形状に対応したキャビィティ５８ａが形成されて
おり、このキャビィティ５８ａと絶縁層９に形成された
孔９ａとが対向するよう多層配線基板の載置位置が設定
されている。To form the mechanical bump 17a,
As shown in FIG. 22A, the mechanical bumps 17 are previously formed.
A multi-layer wiring board is formed by laminating an insulating layer 9 having holes 9a formed at the positions where a is formed, and a wiring layer 15 made of a plastically deformable metal material, and the multi-layer wiring board is provided with a die 58 for bump formation. Place on top of. A cavity 58a corresponding to the pump shape to be formed is formed in the die 58, and the mounting position of the multilayer wiring board is set so that the cavity 58a and the hole 9a formed in the insulating layer 9 face each other. ing.

【０１１９】上記のように多層配線基板が金型５８の上
部に載置されると、図２２（Ｂ）に示されるように、ポ
ンチ５９は金型５８に向け下降し、配線層１５を塑性変
形させる。これにより配線層１５は絶縁層９に形成され
た孔９ａを介して金型５８に形成されたキャビィティ５
８ａ内に突出し、キャビィティ５８ａの形状と同様の半
球形状に成形される。また、これに合わせて各配線層１
５は電気的に接続される。When the multilayer wiring board is placed on the upper portion of the die 58 as described above, the punch 59 descends toward the die 58 and the wiring layer 15 is plasticized as shown in FIG. 22B. Transform it. As a result, the wiring layer 15 is provided with the cavity 5 formed in the mold 58 through the hole 9a formed in the insulating layer 9.
8a, and a hemispherical shape similar to the shape of the cavity 58a. In addition, according to this, each wiring layer 1
5 is electrically connected.

【０１２０】図２２（Ｃ）は上記の方法によりメカニカ
ルバンプ１７ａが形成された多層配線基板を示してい
る。このように、配線層１５を塑性加工を用いて外部接
続端子となるメカニカルバンプ１７ａを形成することに
より、メカニカルビア１７の形成と同様に簡単な製造方
法によりバンプを形成することが可能となる。また、上
記のメカニカルビア１７とメカニカルバンプ１７ａは、
一括的に形成することが可能であり加工効率よく形成す
ることができる。FIG. 22C shows a multilayer wiring board having the mechanical bumps 17a formed by the above method. As described above, by forming the mechanical bumps 17a to be the external connection terminals by using the plastic working of the wiring layer 15, the bumps can be formed by the same manufacturing method as the formation of the mechanical vias 17. In addition, the mechanical via 17 and the mechanical bump 17a described above are
It can be formed collectively and can be formed efficiently.

【０１２１】図１３に戻り半導体装置の説明を続ける。
図１３は第１の発明の第１１実施例である半導体装置２
１０を示している。同図に示す半導体装置２１０は、基
板２を排除し、枠体５をパッケージとして用いたことを
特徴とするものである。具体的な構造は、配線層１５を
可撓性を有する樹脂製絶縁層９を介して接合してフレキ
シブルプリント基板５１（ＦＰＣ）を形成し、このＦＰ
Ｃ５１上に半導体素子１をダイボンディングする。この
半導体素子１とＦＰＣ５１の所定位置との間にはワイヤ
１０が配設されており、このワイヤ１０により半導体素
子１とＦＰＣ５１とは電気的に接続される。また、ＦＰ
Ｃ５１の下部所定位置には、例えば半田等により構成さ
れた外部接続端子となるバンプ１１が形成されている。Returning to FIG. 13, the description of the semiconductor device will be continued.
FIG. 13 shows a semiconductor device 2 according to an eleventh embodiment of the first invention.
10 is shown. A semiconductor device 210 shown in the figure is characterized in that the substrate 2 is excluded and the frame body 5 is used as a package. A specific structure is that the wiring layer 15 is joined via the flexible resin insulating layer 9 to form the flexible printed circuit board 51 (FPC).
The semiconductor element 1 is die-bonded on C51. A wire 10 is disposed between the semiconductor element 1 and a predetermined position of the FPC 51, and the wire 10 electrically connects the semiconductor element 1 and the FPC 51. Also, FP
Bumps 11 serving as external connection terminals formed of, for example, solder are formed at predetermined positions below C51.

【０１２２】枠体５は、第１実施例に用いられた枠体よ
りも若干大型化されており、ＦＰＣ５１の最上部に配設
されており、接着剤としても機能するよう構成された絶
縁層９によりＦＰＣ５１上に接着固定される。また、枠
体５の側壁内には樹脂充填孔１４が形成されている。こ
の樹脂充填孔１４は、図１３にその断面形状を示すよう
に略Ｌ字状の形状とされており、その一端部は枠体５の
内部空間である樹脂充填部５ａに開口しており、他端部
は枠体５の上面部に開口している。The frame body 5 is slightly larger than the frame body used in the first embodiment, is disposed on the uppermost portion of the FPC 51, and is an insulating layer configured to also function as an adhesive. It is adhered and fixed on the FPC 51 by 9. A resin filling hole 14 is formed in the side wall of the frame body 5. The resin filling hole 14 has a substantially L-shape as shown in FIG. 13, and one end of the resin filling hole 14 is open to the resin filling portion 5a which is an internal space of the frame body 5. The other end is open to the upper surface of the frame body 5.

【０１２３】樹脂３は枠体５の内部空間部分である樹脂
充填部５ａ内に樹脂充填孔１４を介して充填されてい
る。従って、本実施例に係る半導体装置２１０において
も樹脂充填孔１４を介して直接樹脂３を充填することが
可能であり、金型にカル部，ランナー部，ゲート部等を
設ける必要はなくなり、離型性をさほど考慮に入れるこ
となく離型剤の種類や添加量を選定することが可能とな
る。よって、接着強度の大なる樹脂を用いることができ
半導体装置２００の信頼性を向上させることができる。The resin 3 is filled in the resin filling portion 5a which is the internal space of the frame 5 through the resin filling hole 14. Therefore, also in the semiconductor device 210 according to the present embodiment, it is possible to directly fill the resin 3 through the resin filling hole 14, and it is not necessary to provide a cull portion, a runner portion, a gate portion, etc. in the mold, and It is possible to select the type and amount of the release agent without taking the moldability into consideration. Therefore, a resin having high adhesive strength can be used, and the reliability of the semiconductor device 200 can be improved.

【０１２４】また、本実施例に係る半導体装置２１０
は、大略すると半導体素子１，枠体５，及びＦＰＣ５１
とにより構成される極めて簡単な構成であり、部品点数
も少ないため製品コストの低減を図ることができる。
尚、７ｂは樹脂３が漏洩するのを防止する蓋体である。
図１３は第１の発明の第１２実施例である半導体装置２
１１を示している。Further, the semiconductor device 210 according to this embodiment.
Is roughly the semiconductor element 1, the frame 5, and the FPC 51.
This is an extremely simple configuration constituted by and the number of parts is small, so that the product cost can be reduced.
Incidentally, 7b is a lid for preventing the resin 3 from leaking.
FIG. 13 shows a semiconductor device 2 according to a twelfth embodiment of the first invention.
11 is shown.

【０１２５】同図に示す半導体装置２１１は、基本構成
は第１１実施例である半導体装置２１０と同じである
が、樹脂充填部５ａの上部に上部蓋体７ａを配設したこ
とを特徴とするものである。樹脂充填部５ａの上部に上
部蓋体７ａを設けることにより、金型に装着して樹脂３
を充填する時における樹脂３と金型との接触面積を小さ
くすることが可能となり離型性を向上させることができ
る。また、これに伴い第１１実施例に比べて樹脂３に添
加される離型剤の量を低減或いは離型剤を不要とするこ
とができ樹脂３の接着強度を向上させることができるた
め、半導体装置２１１の信頼性を向上させることができ
る。The semiconductor device 211 shown in the figure has the same basic structure as the semiconductor device 210 of the eleventh embodiment, but is characterized in that an upper lid 7a is provided above the resin filling portion 5a. It is a thing. By providing the upper lid 7a on the upper portion of the resin filling portion 5a, the resin 3 can be mounted on the mold.
It is possible to reduce the contact area between the resin 3 and the mold when filling with, and improve the releasability. In addition, as a result, the amount of the release agent added to the resin 3 can be reduced or the release agent can be eliminated as compared with the eleventh embodiment, and the adhesive strength of the resin 3 can be improved. The reliability of the device 211 can be improved.

【０１２６】続いて、第１の発明に係る半導体装置の製
造方法について図１５乃至図２０を用いて説明する。図
１５及び図１６は第１の発明に係る半導体装置の基本的
な製造方法を示している。図１５図及び図１６に示すの
は前記した各第実施例の内、第１実施例に係る半導体装
置２００の製造方法である。尚、上記した各実施例にお
いても樹脂充填孔１４に直接樹脂３を導入して半導体素
子１を樹脂封止する点においてその製造方法は基本的に
同一であるため、各実施例毎の製造方法の説明は省略す
る。Subsequently, a method of manufacturing the semiconductor device according to the first invention will be described with reference to FIGS. 15 and 16 show a basic manufacturing method of a semiconductor device according to the first invention. 15 and 16 show a method of manufacturing the semiconductor device 200 according to the first embodiment of the above-described first embodiments. In each of the above-described embodiments, the manufacturing method is basically the same in that the resin 3 is directly introduced into the resin filling hole 14 and the semiconductor element 1 is resin-sealed. Is omitted.

【０１２７】半導体装置２００を製造するには、先ず図
１５（Ａ）に示すように基板２の形成を行う。具体的に
は、基板２となる金属材よりなる母材に対して樹脂充填
凹部５３を形成すると共に、この樹脂充填凹部５３から
離間した位置に樹脂充填孔１４を穿設する。この樹脂充
填孔１４は、図１５に示すように複数形成してもよく、
また単数でもよい。樹脂充填孔１４を複数個設けた場合
には、後に述べる樹脂充填工程における樹脂３の充填効
率を向上させることができる。具体的には、複数個（例
えば４個）形成された樹脂充填孔１４の一つより樹脂３
を充填し、残る３個の樹脂充填孔１４を空気抜き用の孔
（エアベント）として用いることにより樹脂３の充填を
円滑に行うことが可能となり、樹脂３の充填効率を向上
させることができる。To manufacture the semiconductor device 200, the substrate 2 is first formed as shown in FIG. Specifically, the resin-filled recess 53 is formed in the base material made of a metal material that becomes the substrate 2, and the resin-filled hole 14 is formed at a position separated from the resin-filled recess 53. A plurality of resin filling holes 14 may be formed as shown in FIG.
Also, it may be a singular number. When a plurality of resin filling holes 14 are provided, the filling efficiency of the resin 3 in the resin filling step described later can be improved. Specifically, one of the plurality of resin filling holes 14 (for example, four) is used to form the resin 3
And the remaining three resin filling holes 14 are used as air vent holes (air vents), so that the resin 3 can be smoothly filled and the filling efficiency of the resin 3 can be improved.

【０１２８】上記のように樹脂充填凹部５３及び樹脂充
填孔１４の加工が終了すると、続いて基板２の上部には
多層配線基板５５及び枠体５が配設される。多層配線基
板５５は予め別工程において製造されており、既にワイ
ヤ１０が接続される位置及びアウターリード４が配設さ
れる位置は配線層１５が露出されている。以上の基板形
成工程が終了すると、続いて図１５（Ｂ）に示すよう
に、基板２のダイパッド部３９にダイボンド層１８を介
して半導体素子１が搭載されると共に、半導体素子１の
上面に形成された電極パッド４０と多層配線基板５５と
の間にワイヤ１０が配設される。このワイヤ１０は周知
のワイヤボンディング装置を用いて行われる。これによ
り、半導体素子１と多層配線基板５５とは電気的に接続
される。When the processing of the resin-filled recess 53 and the resin-filled hole 14 is completed as described above, subsequently, the multilayer wiring board 55 and the frame body 5 are arranged on the substrate 2. The multilayer wiring board 55 is manufactured in a separate process in advance, and the wiring layer 15 is exposed at the position where the wire 10 is already connected and the position where the outer lead 4 is disposed. When the above substrate forming process is completed, subsequently, as shown in FIG. 15B, the semiconductor element 1 is mounted on the die pad portion 39 of the substrate 2 via the die bond layer 18, and is formed on the upper surface of the semiconductor element 1. The wire 10 is arranged between the formed electrode pad 40 and the multilayer wiring board 55. The wire 10 is formed by using a known wire bonding device. As a result, the semiconductor element 1 and the multilayer wiring board 55 are electrically connected.

【０１２９】上記半導体素子搭載工程が終了すると、半
導体素子１が搭載された基板２は金型に装着されて樹脂
充填工程が実施される。図１５（Ｃ）は樹脂充填工程を
説明するための図である。半導体素子搭載工程が終了す
ると、枠体５の上部に上部蓋体７ａを配設した上で基板
２は上型２０ａと下型２０ｂとの間に挟持されるよう装
着される。装着状態において、上型２０ａは上部蓋体７
ａと対向し、また下型２０ｂは基板２の底面と対向す
る。また、下型２０ｂには樹脂を充填するための樹脂充
填機構となるプランジャ２２及びプランジャポット４２
が設けられている。When the semiconductor element mounting step is completed, the substrate 2 on which the semiconductor element 1 is mounted is mounted on the mold and the resin filling step is performed. FIG. 15C is a diagram for explaining the resin filling step. When the semiconductor element mounting process is completed, the upper lid 7a is arranged on the upper portion of the frame body 5, and the substrate 2 is mounted so as to be sandwiched between the upper die 20a and the lower die 20b. In the mounted state, the upper mold 20a has the upper lid 7
The lower die 20b faces the bottom surface of the substrate 2. Further, the lower mold 20b is a plunger 22 and a plunger pot 42 which are a resin filling mechanism for filling the resin.
Is provided.

【０１３０】このプランジャ２２及びプランジャポット
４２は、基板２に形成された樹脂充填凹部５３と対向す
るよう装着位置が位置決めされており、また樹脂充填凹
部５３とプランジャポット４２とは等しい面積及び平面
形状ととされており、よって基板２を金型２０ａ，２０
ｂに装着した状態で樹脂充填凹部５３とプランジャポッ
ト４２は一体的に連通した状態となる。即ち、樹脂充填
凹部５３もプランジャポットの一部を構成することにな
る。また、プランジャ２２の上部には樹脂３となる樹脂
タブレット２１が装着されると共に、樹脂タブレット２
１とプランジャ２２との間には下部蓋体７ｂが介装され
ている。The mounting positions of the plunger 22 and the plunger pot 42 are positioned so as to face the resin-filled recess 53 formed in the substrate 2, and the resin-filled recess 53 and the plunger pot 42 have the same area and planar shape. Therefore, the substrate 2 is set to the molds 20a, 20
The resin-filled concave portion 53 and the plunger pot 42 are integrally communicated with each other when mounted in b. That is, the resin filling concave portion 53 also constitutes a part of the plunger pot. Further, the resin tablet 21 which is the resin 3 is mounted on the upper portion of the plunger 22, and the resin tablet 2
A lower lid body 7b is interposed between 1 and the plunger 22.

【０１３１】上記のように基板２が金型２０ａ，２０ｂ
に装着されると、続いて図１６（Ｄ）に示されるよう
に、樹脂タブレット２１を加熱しつつプランジャ２２が
上昇する。これにより、溶融した樹脂３は樹脂充填凹部
５３，樹脂充填孔１４を通り基板２の半導体素子１の配
設面に充填され、枠体５及び上部蓋体７ａにより構成さ
れる半導体素子１を囲う空間内に樹脂３が配設される。As described above, the substrate 2 is used as the mold 20a, 20b.
16D, the plunger 22 is raised while heating the resin tablet 21 as shown in FIG. 16 (D). As a result, the melted resin 3 passes through the resin-filled recess 53 and the resin-filled hole 14 and fills the surface of the substrate 2 on which the semiconductor element 1 is provided, and surrounds the semiconductor element 1 constituted by the frame 5 and the upper lid 7a. The resin 3 is arranged in the space.

【０１３２】上記のように本実施例による製造方法によ
れば、基板２に形成された樹脂充填孔１４を介して直接
的に樹脂３を基板２の半導体素子封止位置に導入して半
導体素子１を封止することが可能となる。また、従来の
金型に設けられていたカル部，ランナー部，ゲート部等
の金型内において樹脂が通過する通路が不要となるた
め、樹脂３と金型２０ａ，２０ｂとの接触面積を小さく
することが可能となる。更に、本実施例では金型２０
ａ，２０ｂ内において樹脂３が通過するプランジャポッ
ト４２はその平面的な面積が広く樹脂３が通り易い構造
となっている。このため、樹脂３の離型性を考慮に入れ
ることなく離型剤の種類や添加量を選定することができ
る。これにより、接着強度の大なる樹脂を用いることが
可能となり、半導体装置の小型化を図っても半導体装置
の信頼性を向上させることができる。As described above, according to the manufacturing method of this embodiment, the resin 3 is directly introduced into the semiconductor element sealing position of the substrate 2 through the resin filling hole 14 formed in the substrate 2 to form the semiconductor element. 1 can be sealed. In addition, since the passage through which the resin passes in the mold such as the cull portion, the runner portion, and the gate portion provided in the conventional mold is not necessary, the contact area between the resin 3 and the molds 20a and 20b is reduced. It becomes possible to do. Further, in this embodiment, the mold 20
The plunger pot 42, through which the resin 3 passes in a and 20b, has a large planar area so that the resin 3 can easily pass therethrough. Therefore, the type and amount of the release agent can be selected without considering the releasability of the resin 3. As a result, it becomes possible to use a resin having high adhesive strength, and it is possible to improve the reliability of the semiconductor device even if the size of the semiconductor device is reduced.

【０１３３】また、上記のように樹脂充填凹部５３と下
型２０ｂに形成されたプランジャポツト４２とを一体的
に連通させることにより、樹脂３の漏洩を防止できると
共に樹脂３の樹脂充填孔１４への導入を円滑に行うこと
ができる。更に、樹脂タブレット２１とプランジャ２２
との間に予め下部蓋体７ｂを装着しておくことにより、
樹脂充填が終了した段階で同時に樹脂充填凹部５３を下
部蓋体７ｂで閉蓋することができ、別個に下部蓋体７ｂ
を取付ける方法に比べて作業を容易に行うことができ
る。Further, by integrally connecting the resin-filled recess 53 and the plunger pot 42 formed in the lower mold 20b as described above, the leakage of the resin 3 can be prevented and the resin-filled hole 14 of the resin 3 can be prevented. Can be smoothly introduced. Furthermore, the resin tablet 21 and the plunger 22
By attaching the lower lid 7b in advance between
The resin-filled recess 53 can be closed with the lower lid 7b at the same time when the resin filling is completed, and the lower lid 7b can be separately closed.
Work can be performed more easily than the method of mounting.

【０１３４】上記のように樹脂充填工程が終了すると、
多層配線基板５５の外側端部に外部端子を配設する外部
端子形成工程が実施される。図１６（Ｅ）は外部接続端
子としてアウターリード４を配設した例を示しており、
図１６（Ｆ）は外部接続端子としてバンプ１１を配設し
た例を示している。図１７及び図１８は樹脂３に含まれ
る水分を除去可能な構成とした半導体装置及びその製造
方法を示している。When the resin filling step is completed as described above,
An external terminal forming step of arranging external terminals on the outer end of the multilayer wiring board 55 is performed. FIG. 16 (E) shows an example in which the outer leads 4 are arranged as external connection terminals.
FIG. 16F shows an example in which bumps 11 are provided as external connection terminals. 17 and 18 show a semiconductor device having a structure capable of removing water contained in the resin 3 and a method of manufacturing the same.

【０１３５】図１７に示す半導体装置は基本構成は図１
乃至図３を用いて説明した第１実施例に係る半導体装置
２００と同一であるが、上部蓋体７ａに複数の貫通孔１
９を形成したことを特徴とするものである。図１７に示
す半導体装置を製造するには、複数の貫通孔１９が予め
形成されると共に、この貫通孔１９が形成された上部蓋
体７ａの上部に離型フィルム２４が配設された上部蓋体
７ａを形成し、この構成の上部蓋体７ａを用いて前記し
た図１５及び図１６に示す各工程を実施して半導体装置
を製造する。このようにして製造された状態の半導体装
置を図１８（Ａ）に示す。尚、同図に示す半導体装置
は、上部蓋体７ａと離型フィルム２４との間に高熱伝導
率材１２が配設された例を示している。The semiconductor device shown in FIG. 17 has the basic structure shown in FIG.
The same as the semiconductor device 200 according to the first embodiment described with reference to FIG. 3, but a plurality of through holes 1 are formed in the upper lid 7a.
9 is formed. In order to manufacture the semiconductor device shown in FIG. 17, a plurality of through holes 19 are formed in advance, and a release film 24 is provided on the upper lid 7a in which the through holes 19 are formed. The body 7a is formed, and the semiconductor device is manufactured by carrying out the steps shown in FIG. 15 and FIG. 16 using the upper lid 7a having this structure. A semiconductor device manufactured in this manner is shown in FIG. The semiconductor device shown in the figure shows an example in which the high thermal conductivity material 12 is disposed between the upper lid 7a and the release film 24.

【０１３６】上記のように、半導体装置の製造工程にお
いては上部蓋体７ａに形成されている貫通孔１９は、上
部蓋体７ａの上部に配設された離型フィルム２４により
閉鎖されているため、樹脂充填工程においてこの貫通孔
１９から樹脂３が外部に漏洩するようなことはない。ま
た、離型フィルム２４が上型２０ａと当接するため、樹
脂充填後における離型性は良好である。As described above, in the manufacturing process of the semiconductor device, the through hole 19 formed in the upper lid 7a is closed by the release film 24 arranged on the upper portion of the upper lid 7a. In the resin filling step, the resin 3 does not leak from the through hole 19 to the outside. Further, since the release film 24 is in contact with the upper die 20a, the releasability after resin filling is good.

【０１３７】上記構成の半導体装置を実装基板５６に実
装する場合には、図１８（Ｂ）に示すように上部蓋体７
ａの上部に配設されていた離型フィルム２４を取り除
く。続いて、図１８（Ｃ）に示すように、実装基板５６
に形成されている端子５６ａにアウターリード４を半田
付けするため、リフロー炉２５内に装着して熱或いは赤
外線５７を半導体装置にかけて端子５６ａとアウターリ
ード４との接合位置に配設された半田（図示せず）を溶
融させる。When the semiconductor device having the above structure is mounted on the mounting substrate 56, the upper lid 7 is mounted as shown in FIG.
The release film 24 disposed on the upper part of a is removed. Subsequently, as shown in FIG. 18C, the mounting substrate 56
In order to solder the outer lead 4 to the terminal 56a formed on the terminal 56a, the solder is installed in the reflow furnace 25 and heat or infrared rays 57 is applied to the semiconductor device to be disposed at the joint position between the terminal 56a and the outer lead 4 ( (Not shown) is melted.

【０１３８】このリフロー炉２５内において加熱処理が
されることにより、樹脂３の内部に含まれている水分は
水蒸気２６となり、上部蓋体７ａに形成されている貫通
孔１９から半導体装置の外部に排出される。このよう
に、樹脂３内に含まれる水分は除去されるため、電極パ
ッド４０，ワイヤ１０及び配線層１５に腐食が発生する
ことを防止できると共に、加熱時に発生する水蒸気２６
に起因して樹脂３にクラックが発生することを防止で
き、半導体装置の信頼性を向上させることができる。By performing the heat treatment in the reflow furnace 25, the water contained in the resin 3 becomes the water vapor 26, and the water is discharged from the through hole 19 formed in the upper lid 7a to the outside of the semiconductor device. Is discharged. In this way, the water contained in the resin 3 is removed, so that it is possible to prevent the electrode pad 40, the wire 10 and the wiring layer 15 from being corroded, and also the water vapor 26 generated at the time of heating.
It is possible to prevent cracks from being generated in the resin 3 due to, and improve the reliability of the semiconductor device.

【０１３９】図１９は樹脂充填工程においてプレート２
３を用いるプレートモールド法を用いた半導体装置の製
造方法を示している。プレートモールド法を用いて半導
体装置を製造するには、図１９（Ａ）に示すように、上
型２０ａと下型２０ｂとの間に基板２を装着する際、基
板２の下部にプレート２３を介装した状態で装着する。
このプレート２３には円錐形状の樹脂流入孔２３ａが形
成されており、その下端部は下型２０ｂに形成された樹
脂充填機構と対向しており、上端部は基板２に形成され
た樹脂充填孔１４と対向している。この状態で、樹脂タ
ブレット２１を加熱しつつプランジャ２２を上昇させる
と、溶融した樹脂３はプレート２３に形成された樹脂流
入孔２３ａを通り基板２に形成された樹脂充填孔１４に
進み、この樹脂充填孔１４を通り基板２の半導体素子１
の配設面に充填されて半導体素子１を封止する。FIG. 19 shows the plate 2 in the resin filling step.
3 shows a method of manufacturing a semiconductor device using a plate molding method using No. To manufacture a semiconductor device using the plate molding method, as shown in FIG. 19A, when the substrate 2 is mounted between the upper die 20a and the lower die 20b, the plate 23 is placed below the substrate 2. Wear it with it interposed.
A conical resin inflow hole 23a is formed in the plate 23, the lower end of the conical resin inflow hole 23a faces the resin filling mechanism formed in the lower mold 20b, and the upper end of the resin inflow hole 23a is formed in the substrate 2. It is opposite to 14. When the plunger 22 is raised while heating the resin tablet 21 in this state, the melted resin 3 advances through the resin inflow hole 23a formed in the plate 23 to the resin filling hole 14 formed in the substrate 2, and this resin Semiconductor element 1 of substrate 2 passing through filling hole 14
The semiconductor element 1 is sealed by being filled in the disposition surface of the semiconductor element 1.

【０１４０】図１９（Ｂ）は樹脂充填工程が終了し、金
型２０ａ，２０ｂから離型した基板２を示している。こ
の離型した状態において、樹脂３が樹脂流入孔２３ａ及
び樹脂充填孔１４に連続して充填されていることによ
り、プレート２３は基板２の下部に当接された状態を維
持している。続いて、プレート２３を基板２から離脱さ
せ、その後外部接続端子形成工程を実施することによ
り、図１９（Ｃ）及び図１９（Ｄ）に示されるような半
導体装置２００ａが形成される。上記のようにプレート
モールド法を用いて半導体装置を製造することにより、
図９を用いて前述した半導体装置２０６のように、基板
２に樹脂充填凹部を形成する必要がなくなり、基板形成
工程の簡単化及び基板２の機械的強度を向上させること
ができる。加えて、図９に示す半導体装置２０６と異な
り、基板２の下部に樹脂３が残留することもなくなり、
またプレート２３側に余分な樹脂が残留することによ
り、タブレット２１の容積のバラツキを樹脂残留部で吸
収することができる。FIG. 19B shows the substrate 2 which has been released from the molds 20a and 20b after the resin filling process is completed. In this released state, the resin 3 is continuously filled in the resin inflow hole 23a and the resin filling hole 14, so that the plate 23 is kept in contact with the lower portion of the substrate 2. Subsequently, the plate 23 is separated from the substrate 2, and then an external connection terminal forming step is performed, so that the semiconductor device 200a as shown in FIGS. 19C and 19D is formed. By manufacturing a semiconductor device using the plate molding method as described above,
Unlike the semiconductor device 206 described above with reference to FIG. 9, it is not necessary to form the resin-filled recess in the substrate 2, and the substrate forming process can be simplified and the mechanical strength of the substrate 2 can be improved. In addition, unlike the semiconductor device 206 shown in FIG. 9, the resin 3 does not remain below the substrate 2,
Further, since the excess resin remains on the plate 23 side, variations in the volume of the tablet 21 can be absorbed by the resin residual portion.

【０１４１】図２０は樹脂タブレット２１を予め形成し
ておき、この樹脂タブレット２１を基板２に形成された
樹脂充填凹部５３に装着した上で金型２０ａ，２０ｂに
装着することを特徴とする半導体装置の製造方法を示し
ている。図２０（Ａ）及び図２０（Ｂ）は樹脂タブレッ
ト２１の形成方法を示している。樹脂タブレット２１を
形成するには、先ず基板２に形成されている樹脂充填凹
部５３の形状に対応したタブレット形成用キャビティ４
９が形成された型内にノズル４８から粉末状の樹脂パウ
ダー４９を所定量（この樹脂パウダー量は半導体装置に
充填する樹脂３の量と対応するよう選定されている）装
填する。続いて、装填された樹脂パウダー４９の上部に
下部蓋体７ｂを配設した上で、図２０（Ｂ）に示すよう
にプレス部材５０によりプレス処理を行うことにより樹
脂パウダー４９を固化させ樹脂タブレット２１を形成す
る。FIG. 20 shows a semiconductor device in which a resin tablet 21 is formed in advance, the resin tablet 21 is mounted in the resin-filled recess 53 formed in the substrate 2, and then mounted in the molds 20a, 20b. 4 illustrates a method of manufacturing a device. 20 (A) and 20 (B) show a method of forming the resin tablet 21. In order to form the resin tablet 21, first, the tablet forming cavity 4 corresponding to the shape of the resin filling concave portion 53 formed in the substrate 2 is formed.
A predetermined amount of powdery resin powder 49 is loaded from the nozzle 48 into the mold in which 9 is formed (this resin powder amount is selected so as to correspond to the amount of the resin 3 to be filled in the semiconductor device). Subsequently, the lower lid 7b is provided on the upper portion of the loaded resin powder 49, and the resin powder 49 is solidified by pressing with the pressing member 50 as shown in FIG. 20B. 21 is formed.

【０１４２】上記のように樹脂タブレット２１が形成さ
れると、この樹脂タブレット２１はプランジャーポット
ではなく、図２０（Ｃ）に示されるように基板２に形成
された樹脂充填凹部５３に嵌着される。続いて、図２０
（Ｄ）及び図２０（Ｅ）に示されるように前述したと同
様の方法により樹脂３の充填処理が実施される。上記の
製造方法を用いることにより、樹脂タブレット２１は基
板２側に配設されており、下型２０ｂのプランジャーポ
ットに対する樹脂タブレットの装着作業は不要となるた
め、樹脂充填工程の自動化が行い易くなる。When the resin tablet 21 is formed as described above, the resin tablet 21 is not fitted in the plunger pot but in the resin filling recess 53 formed in the substrate 2 as shown in FIG. 20 (C). To be done. Then, FIG.
As shown in (D) and FIG. 20 (E), the filling process of the resin 3 is performed by the same method as described above. By using the above-described manufacturing method, the resin tablet 21 is arranged on the substrate 2 side, and the work of mounting the resin tablet on the plunger pot of the lower mold 20b is unnecessary, so that the resin filling process can be easily automated. Become.

【０１４３】次に図３４乃至図７３を用いて第２の発明
について説明する。図３４は、第２の発明の第１実施例
である半導体装置２１２を示している。同図において、
１０１は半導体素子でありその外周４側面をベース基板
１０３（以下、単に基板という）で囲繞するよう構成し
たことを特徴とするものである。この基板１０３は複数
の分割基板により構成されており（後に詳述する）、接
合材１１４を用いて半導体素子１０１の側面に接合され
ている。尚、図３４は半導体装置２１２の縦断面を示し
ているため、半導体素子１０１の左右側面のみに基板１
０３が配設された図となっているが、上記のように基板
１０３は半導体素子１０１の外周４側面を囲繞するよう
配設されている。Next, the second invention will be described with reference to FIGS. 34 to 73. FIG. 34 shows a semiconductor device 212 which is a first embodiment of the second invention. In the figure,
Reference numeral 101 denotes a semiconductor element, which is characterized in that the outer peripheral four side surfaces thereof are surrounded by a base substrate 103 (hereinafter, simply referred to as a substrate). The substrate 103 is composed of a plurality of divided substrates (which will be described later in detail), and is joined to the side surface of the semiconductor element 101 by using a joining material 114. Since FIG. 34 shows a vertical cross section of the semiconductor device 212, the substrate 1 is provided only on the left and right side surfaces of the semiconductor element 101.
03 is arranged, the substrate 103 is arranged so as to surround the outer peripheral 4 side surface of the semiconductor element 101 as described above.

【０１４４】上記の基板１０３は、放熱性の良好な材料
により構成されており、例えば銅合金，アルミ合金，低
い線膨張係数も伴う銅タングステン合金，モリブデン合
金，銅とモリブデンのクラッド材等の金属，或いは窒化
アルミ，窒化珪素，アルミナ等の絶縁性セラミックス等
により構成されている。また、接合材１１４は、熱伝導
性の良好な銀，銀パラジウム合金，銅等の金属粉やシリ
カ，アルミナ，窒化アルミ，窒化珪素，窒化ボロン，ダ
イヤモンド等の絶縁粉を充填材とし、常温でのヤング率
が0.1 〜500 Ｋｇｆ／ｍｍ2 の範囲の熱圧着硬化型の接
着剤を用いることが考えられる。The substrate 103 is made of a material having a good heat dissipation property. For example, a metal such as a copper alloy, an aluminum alloy, a copper-tungsten alloy with a low linear expansion coefficient, a molybdenum alloy, or a clad material of copper and molybdenum. Alternatively, it is made of insulating ceramics such as aluminum nitride, silicon nitride, and alumina. The bonding material 114 is made of metal powder such as silver, silver-palladium alloy, copper, etc. having good thermal conductivity, or insulating powder such as silica, alumina, aluminum nitride, silicon nitride, boron nitride, diamond, etc. It is conceivable to use a thermocompression-bonding type adhesive having a Young's modulus of 0.1 to 500 Kgf / mm 2 .

【０１４５】また、基板１０３には樹脂充填孔１１６が
基板１０３を貫通するよう形成されており、この樹脂充
填孔１１６の上部開口部は基板１０３の半導体素子１０
１の配設側の面に開口しており、また樹脂充填孔１１６
の下部開口部は基板１０３の背面側に開口している。こ
の樹脂充填孔１１６の基板背面側に開口した部位には下
部蓋体１１０ｂが配設されている。A resin filling hole 116 is formed in the substrate 103 so as to penetrate the substrate 103, and the upper opening of the resin filling hole 116 is the semiconductor element 10 of the substrate 103.
No. 1 is provided on the surface on the side where the resin filling hole 116 is provided.
The lower opening of the substrate 103 is open to the back side of the substrate 103. A lower lid 110b is provided at a portion of the resin filling hole 116 that is open to the back side of the substrate.

【０１４６】また、基板１０３の半導体素子１０１の配
設面（上面）には配線層１１７及び絶縁層１１９が積層
された構造で配設されている。配線層１１７は、その内
側端部において半導体素子１０１の上面に形成された電
極パッド（図示せず）とワイヤ１１２により電気的に接
続されており、また配線層１１７の外側端部には実装基
板（図示せず）に形成された接続端子と半導体装置２１
２を接続するための外部接続端子となるバンプ１１３ｂ
が配設されている。The wiring layer 117 and the insulating layer 119 are laminated on the surface (top surface) of the substrate 103 on which the semiconductor element 101 is arranged. The wiring layer 117 is electrically connected at its inner end portion to an electrode pad (not shown) formed on the upper surface of the semiconductor element 101 by a wire 112, and at the outer end portion of the wiring layer 117, a mounting substrate. Connection terminal formed on (not shown) and semiconductor device 21
Bump 113b to be an external connection terminal for connecting 2
Is provided.

【０１４７】また、基板１０３の上部所定位置には枠体
１０８が半導体素子１０１を囲繞するよう配設されてお
り、更にこの枠体１０８の上部には上部蓋体１１０ａが
配設されている。この枠体１０８及び上部蓋体１１０ａ
は共に熱伝導性が良好な金属材料により形成されてお
り、ロウ付け，接着，或いは溶着等により接合されてい
る。尚、この枠体１０８と上部蓋体１１０ａとの接合構
造としては、先に図３３を用いて説明したと同様の構造
とすることが考えられる。A frame 108 is provided at a predetermined position on the substrate 103 so as to surround the semiconductor element 101, and an upper lid 110a is provided on the frame 108. The frame 108 and the upper lid 110a
Are formed of a metal material having good thermal conductivity, and are joined by brazing, bonding, welding, or the like. Incidentally, it is conceivable that the joint structure between the frame body 108 and the upper lid body 110a is the same structure as described above with reference to FIG.

【０１４８】上記構成とされた半導体装置２１２では、
基板１０３が半導体素子１０１の側面と当接し半導体素
子１０１を囲繞するよう構成されていることにより、半
導体素子１０１と基板１０３との当接面積は大きくな
り、この基板１０３を介して半導体素子１０１で発生す
る熱を逃がすことができる。よって、半導体素子１０１
の放熱特性を向上させることができると共に、上記放熱
は半導体素子１０１を保持する基板１０３を利用して行
われるため半導体装置２１２が大型化してしまうような
ことはない。また、上記のように基板１０３及び接合材
１１４は共に熱伝導性の良好な材料により構成されてい
るため、これによっても半導体素子１０１の放熱性を向
上させることができる。In the semiconductor device 212 having the above structure,
Since the substrate 103 is configured so as to contact the side surface of the semiconductor element 101 and surround the semiconductor element 101, the contact area between the semiconductor element 101 and the substrate 103 increases, and the semiconductor element 101 can be connected via the substrate 103. The heat generated can be dissipated. Therefore, the semiconductor element 101
The heat dissipation characteristic can be improved, and the heat dissipation is performed using the substrate 103 holding the semiconductor element 101, so that the size of the semiconductor device 212 does not increase. In addition, since the substrate 103 and the bonding material 114 are both made of a material having good thermal conductivity as described above, the heat dissipation of the semiconductor element 101 can be improved also by this.

【０１４９】図３５は第２の発明の第２実施例である半
導体装置２１３を示している。尚、同図に示す半導体装
置２１３において、図３４に示した第１実施例に係る半
導体装置２１２と同一構成要素については同一符号付し
てその説明を省略する。尚、以下述べる各実施例におい
ても同様とする。同図に示す半導体装置２１３は、基板
１０３を導電性金属により構成し、基板１０３に配線層
１１７と同様の機能を持たせたことを特徴とするもので
ある。このため、同図に示されるように、ワイヤ１１２
は基板１０３にもボンデイングされており、また最外部
位に配設されたパンプ１１３ｂも基板１０３の上部に直
接形成されている。このように、基板１０３を配線層と
しても用いる構成とすることにより、基板１０３上に形
成される配線層１１７及び絶縁層１１９の層数を低減す
ることができる。また、基板１０３は容積が大きくイン
ピーダンスが小さいため、電源層或いは接地層として用
いると良い。FIG. 35 shows a semiconductor device 213 which is a second embodiment of the second invention. In the semiconductor device 213 shown in the figure, the same components as those of the semiconductor device 212 according to the first example shown in FIG. 34 are designated by the same reference numerals, and the description thereof will be omitted. The same applies to each embodiment described below. A semiconductor device 213 shown in the figure is characterized in that the substrate 103 is made of a conductive metal, and the substrate 103 has a function similar to that of the wiring layer 117. Therefore, as shown in FIG.
Is also bonded to the substrate 103, and a pump 113b arranged at the outermost position is also directly formed on the substrate 103. By thus using the substrate 103 also as a wiring layer, the number of wiring layers 117 and insulating layers 119 formed on the substrate 103 can be reduced. Further, since the substrate 103 has a large volume and a small impedance, it may be used as a power supply layer or a ground layer.

【０１５０】また、本実施例においては、バンプ１１３
ｂが配線層１１７，絶縁層１１９が積層形成された上部
に配設されたものと、基板１０３上に形成されたものと
が混在した構成となるため、各バンプ１１３ｂの高さを
均一とするためには、配線層１１７及び絶縁層１１９上
に配設されるバンプ１１３ｂと基板１０３上に形成され
るバンブ１１３ｂとの間で高さを異ならせる（基板１０
３上に形成されるバンブ１１３ｂの高さを大きくしてや
る）必要がある。この方法としては、図２３乃至図２６
を用いて説明したパンプ形成方法、或いは図２７乃至図
３２を用いて説明したパンプ形成方法を用いることが考
えられる。尚、本実施例の構成では、半導体素子１０１
と基板１０３が電気的に接続されないよう、接合材１１
４として絶縁性材料を用いる必要がある。In this embodiment, the bump 113 is used.
Since b has a structure in which the wiring layer 117 and the insulating layer 119 are stacked and formed and the one formed on the substrate 103 are mixed, the bumps 113b have uniform heights. In order to achieve this, the bumps 113b provided on the wiring layer 117 and the insulating layer 119 and the bumps 113b formed on the substrate 103 have different heights (the substrate 10).
It is necessary to increase the height of the bump 113b formed on the upper surface 3). This method is shown in FIGS.
It is conceivable to use the pump forming method described with reference to FIG. 4 or the pump forming method described with reference to FIGS. In the configuration of this embodiment, the semiconductor element 101
So that the substrate 103 and the substrate 103 are not electrically connected to each other.
It is necessary to use an insulating material as 4.

【０１５１】図３６は第２の発明の第３実施例である半
導体装置２１４を示している。同図に示す半導体装置２
１４は、第２実施例である半導体装置２１３と基本構成
は同一であるが、２層の配線層１１７ａ，１１７ｂを設
けたことを特徴とするものである。このように、配線層
１１７ａ，１１７ｂを多層積層した多層配線基板を用い
ることにより、配線層１１７ａ，１１７ｂの引き回しに
自由度を持たせることができ、また信号配線，電源配
線，接地配線を夫々独立させることができるため、各配
線層間における干渉の発生を防止することができる。FIG. 36 shows a semiconductor device 214 according to the third embodiment of the second invention. Semiconductor device 2 shown in FIG.
14 has the same basic structure as the semiconductor device 213 of the second embodiment, but is characterized in that two wiring layers 117a and 117b are provided. As described above, by using the multilayer wiring board in which the wiring layers 117a and 117b are laminated in a multilayer structure, the wiring layers 117a and 117b can be routed freely, and the signal wiring, the power supply wiring, and the ground wiring are independent of each other. Therefore, it is possible to prevent the occurrence of interference between the wiring layers.

【０１５２】尚、本実施例においても各配線層１１７
ａ，１１７ｂ及び基板１０３に形成されるバンプ１１３
ｂの高さを異ならせる必要があるが、これは前記のよう
に図２３乃至図２６を用いて説明したパンプ形成方法、
或いは図２７乃至図３２を用いて説明したパンプ形成方
法を用いることにより実現することができる。図３７は
第２の発明の第４実施例である半導体装置２１５を示し
ている。In the present embodiment, each wiring layer 117 is also used.
a, 117b and bumps 113 formed on the substrate 103
It is necessary to make the height b different, which is the same as the pump forming method described above with reference to FIGS. 23 to 26.
Alternatively, it can be realized by using the pump forming method described with reference to FIGS. 27 to 32. FIG. 37 shows a semiconductor device 215 which is a fourth embodiment of the second invention.

【０１５３】同図に示す半導体装置２１５も、第２実施
例である半導体装置２１３と基本構成は同一であるが、
外部接続端子してアウターリード１０７を用いたことを
特徴とするものである。このアウターリード１０７と配
線層１１７との接続は、例えば導電性接合材（図示せ
ず）を用いて行われている。このように、第２の発明に
係る半導体装置は、外部接続端子の構造に拘わらず適用
することができる。The semiconductor device 215 shown in the figure has the same basic structure as the semiconductor device 213 of the second embodiment,
The outer lead 107 is used as an external connection terminal. The connection between the outer lead 107 and the wiring layer 117 is made by using, for example, a conductive bonding material (not shown). As described above, the semiconductor device according to the second invention can be applied regardless of the structure of the external connection terminal.

【０１５４】図３８は第２の発明の第５実施例である半
導体装置２１６を示している。同図に示す半導体装置２
１６は、第４実施例である半導体装置２１５と基本構成
は同一であるが、基板１０３上に配設されている配線層
１１７及び絶縁層１１９の上部に、更に配線層１１７ｂ
及び絶縁層１１９ｂを形成したことを特徴とするもので
ある。このように、第２の発明に係る半導体装置におい
ても配線層及び絶縁層の配設は比較的自由度を持って行
うことができる。FIG. 38 shows a semiconductor device 216 which is a fifth embodiment of the second invention. Semiconductor device 2 shown in FIG.
16 has the same basic configuration as the semiconductor device 215 of the fourth embodiment, but the wiring layer 117 and the insulating layer 119 disposed on the substrate 103 are further provided with wiring layers 117b.
And an insulating layer 119b is formed. As described above, also in the semiconductor device according to the second invention, the wiring layer and the insulating layer can be arranged with a relatively high degree of freedom.

【０１５５】また、配線層１１７を複数層重ねて多層化
することにより、各配線層間を接続する必要が生じる
が、この多層間の接続方法としては図２１を用いて説明
したメカニカルビア１７の適用が考えられる。図３９は
第２の発明の第６実施例である半導体装置２１７を示し
ている。同図に示す半導体装置２１７は、半導体素子１
０１と外部電極（本実施例ではバンプ１１３ｂ）とを接
続する方法としてＴＡＢ(Tape Automated Bonding)法を
用いたことを特徴とするものである。Further, it is necessary to connect the respective wiring layers by stacking a plurality of wiring layers 117 to form a multilayer structure. As a connection method between the multiple layers, the mechanical via 17 described with reference to FIG. 21 is applied. Can be considered. FIG. 39 shows a semiconductor device 217 which is a sixth embodiment of the second invention. The semiconductor device 217 shown in FIG.
01 and the external electrode (the bump 113b in this embodiment) are connected by the TAB (Tape Automated Bonding) method.

【０１５６】図中、１４０はＴＡＢテープを構成するポ
リイミド等よりなる絶縁基板であり、その上部に絶縁層
１１９を介して配線層１１７が配設されている。この絶
縁基板１４０は板状基板１０２の上部に接合材１１４に
より接合されており、また配線層１１７は枠体１０８の
内部に深く延出している。具体的には、半導体素子１０
１に形成されているインナーバンプ１１３ａと対向する
位置まで延出するよう構成されている。このインナーバ
ンプ１１３ａと配線層１１７とは、後述する製造方法に
基づき接合される。また、配線層１１７の枠体１０８よ
りも外部位置には外部接続端子となるアウターバンプ１
１３ｂが形成されている。これにより、半導体素子１０
１とアウターバンプ１１３ｂは配線層１１７を介して電
気的に接続される。In the figure, reference numeral 140 is an insulating substrate made of polyimide or the like which constitutes a TAB tape, and a wiring layer 117 is disposed on the insulating substrate via an insulating layer 119. The insulating substrate 140 is bonded to the upper portion of the plate-shaped substrate 102 with a bonding material 114, and the wiring layer 117 extends deep inside the frame 108. Specifically, the semiconductor element 10
It is configured to extend to a position facing the inner bump 113a formed in No. 1. The inner bump 113a and the wiring layer 117 are joined by a manufacturing method described later. Further, the outer bump 1 serving as an external connection terminal is provided at a position outside the frame 108 of the wiring layer 117.
13b is formed. Thereby, the semiconductor element 10
1 and the outer bump 113b are electrically connected to each other through the wiring layer 117.

【０１５７】上記したようにＴＡＢ法を用いて半導体素
子１０１に形成されたインナーバンプ１１３ａと配線層
１１７を接続することにより、半導体素子１０１に形成
されたインナーバンプ１１３ａが多数あり高密度の接続
を必要とする場合においても充分対応することができ、
半導体装置２１７の高密度を実現することができる。図
４０は第２の発明の第７実施例である半導体装置２１８
を示している。By connecting the inner bumps 113a formed on the semiconductor element 101 to the wiring layer 117 by using the TAB method as described above, there are many inner bumps 113a formed on the semiconductor element 101, and high-density connection is achieved. We can respond even when it is necessary,
The high density of the semiconductor device 217 can be realized. FIG. 40 shows a semiconductor device 218 according to a seventh embodiment of the second invention.
Is shown.

【０１５８】同図に示す半導体装置２１８は、第６実施
例である半導体装置２１７と基本構成は同一であるが、
配線層１１７の枠体１０８よりも外部部分を更に外側に
向けて延出させると共に、ガルウイング状に折り曲げ形
成してアウターリード１０７としたことを特徴とするも
のである。本実施例のように、配線層１１７を用いてア
ウターリード１０７を形成することにより、ＴＡＢテー
プと別個にアウターリードを形成し、これを板状基板１
０２に配設する必要がなくるため、部品点数の削減を図
ることができると共に外部接続端子の形成工程を簡単化
することができる。The semiconductor device 218 shown in the figure has the same basic structure as the semiconductor device 217 of the sixth embodiment.
The outer portion of the wiring layer 117 is extended further outward than the frame 108 and is bent into a gull wing shape to form the outer lead 107. As in the present embodiment, the outer leads 107 are formed by using the wiring layer 117, so that the outer leads are formed separately from the TAB tape.
Since it is not necessary to dispose it in No. 02, the number of parts can be reduced and the process of forming the external connection terminal can be simplified.

【０１５９】図４１は第２の発明の第８実施例である半
導体装置２１９を示している。同図に示す半導体装置２
１９は、第７実施例である半導体装置２１８で用いてい
たＴＡＢテープに配設された配線層１１７に代えて、リ
ードフレーム１０５を用いたことを特徴とするものであ
る。このリードフレーム１０５の材料としては、例えば
鉄−ニッケル合金或いは銅合金等を用いることが考えら
れる。FIG. 41 shows a semiconductor device 219 which is an eighth embodiment of the second invention. Semiconductor device 2 shown in FIG.
No. 19 is characterized in that a lead frame 105 is used in place of the wiring layer 117 arranged on the TAB tape used in the semiconductor device 218 of the seventh embodiment. As a material of the lead frame 105, for example, an iron-nickel alloy or a copper alloy may be used.

【０１６０】本実施例のように配線層１１７に代えてリ
ードフレーム１０５を用いることにより、アウターリー
ド１０７の機械的強度を向上できると共に、ポリイミド
等よりなる絶縁基板１４０を不要とすることができる。
図４２は第２の発明の第９実施例である半導体装置２２
０を示している。同図に示す半導体装置２２０は、半導
体素子１０１及び基板１０３の下部に放熱板１２９を配
設したことを特徴とするものである。この放熱板１２９
の材質としては、熱伝導性の良好な金属材料の適用が考
えられる。By using the lead frame 105 instead of the wiring layer 117 as in this embodiment, the mechanical strength of the outer lead 107 can be improved and the insulating substrate 140 made of polyimide or the like can be eliminated.
42 shows a semiconductor device 22 according to a ninth embodiment of the second invention.
0 is shown. The semiconductor device 220 shown in the figure is characterized in that a heat dissipation plate 129 is disposed below the semiconductor element 101 and the substrate 103. This heat sink 129
As a material of the above, it is possible to apply a metal material having good thermal conductivity.

【０１６１】上記のように、基板１０３の下部に金属製
の放熱板１２９を配設することにより基板１０３の機械
的強度を向上させることができるる。また、これに加え
て半導体素子１０１の下部にも熱伝導性の良好な放熱板
１２９が当接するため、半導体素子１０１で発生する熱
を効率良く放熱することができる。図４３は第２の発明
の第１０実施例である半導体装置２２１を示している。As described above, by disposing the metal heat dissipation plate 129 below the substrate 103, the mechanical strength of the substrate 103 can be improved. In addition to this, since the heat dissipation plate 129 having good thermal conductivity also contacts the lower part of the semiconductor element 101, the heat generated in the semiconductor element 101 can be efficiently dissipated. FIG. 43 shows a semiconductor device 221 which is a tenth embodiment of the second invention.

【０１６２】同図に示す半導体装置２２１は、基板１０
３の下部を半導体素子１０１の背面側まで延出させるよ
う構成したことを特徴とするものである。本実施例に係
る半導体装置２２１によれば、基板１０３の一部が半導
体素子１０１の背面側まで延出しているため、半導体素
子１０１の露出部分が少なくなり、外部から半導体素子
１０１に直接印加されるダメージを低減することができ
る。また、基板１０３は熱伝導性の良好な材料により構
成されているため、第９実施例のように放熱板１２９を
別個取付ける必要なく半導体素子１０１の放熱特性を向
上させることができる。The semiconductor device 221 shown in FIG.
It is characterized in that the lower part of 3 is extended to the back side of the semiconductor element 101. According to the semiconductor device 221, the substrate 103 is partially extended to the rear surface side of the semiconductor element 101, so that the exposed portion of the semiconductor element 101 is reduced and the semiconductor element 101 is directly applied to the semiconductor element 101 from the outside. It is possible to reduce the damage that occurs. Further, since the substrate 103 is made of a material having a good thermal conductivity, it is possible to improve the heat dissipation characteristics of the semiconductor element 101 without separately mounting the heat dissipation plate 129 as in the ninth embodiment.

【０１６３】図４４は第２の発明の第１１実施例である
半導体装置２２２を示している。同図に示す半導体装置
２２２は、第１実施例の半導体装置２１２から上部蓋体
１１０ａ及び下部蓋体１１０ｂを取り除いたことを特徴
とするものである。本実施例に係る半導体装置２２２
は、図１０を用いて説明した第１発明に係る半導体装置
２０７と近似した構成であり、部品点数削減及び低背化
を図ることが可能となる。FIG. 44 shows a semiconductor device 222 according to the eleventh embodiment of the second invention. A semiconductor device 222 shown in the figure is characterized in that the upper lid 110a and the lower lid 110b are removed from the semiconductor device 212 of the first embodiment. The semiconductor device 222 according to this embodiment
The configuration is similar to that of the semiconductor device 207 according to the first invention described with reference to FIG. 10, and it is possible to reduce the number of components and reduce the height.

【０１６４】図４５は第２の発明の第１２実施例である
半導体装置２２３を示している。本実施例に係る半導体
装置２２３は、基板１０３をいわゆる中継基板として用
いており、一般的な樹脂封止型半導体装置と同様にトラ
ンスファーモールドで半導体素子１０１を保持した基板
１０３を樹脂１０４ａによりモールドしてパッケージを
形成したものである。この構成の場合には、半導体素子
１０１及び基板１０３が樹脂１０４ａ内に完全に埋設さ
れた構成となるため、実装時における半導体装置２２３
の取扱いが容易となる。尚、本構成では、枠体１０８及
び上部蓋体１１０ａは不要となる。FIG. 45 shows a semiconductor device 223 according to the twelfth embodiment of the second invention. In the semiconductor device 223 according to this embodiment, the substrate 103 is used as a so-called relay substrate, and the substrate 103 holding the semiconductor element 101 is molded by resin 104a by transfer molding as in a general resin-sealed semiconductor device. To form a package. In the case of this configuration, the semiconductor element 101 and the substrate 103 are completely embedded in the resin 104a, so that the semiconductor device 223 during mounting is mounted.
Is easy to handle. In this configuration, the frame 108 and the upper lid 110a are unnecessary.

【０１６５】図４６は第２の発明の第１３実施例である
半導体装置２２４を示している。同図に示す半導体装置
２２４は、第１２実施例である半導体装置２２３と基本
構成は同一であるが、半導体素子１０１の底部を樹脂１
０４ａの外部に露出した構成としたことを特徴とするも
のである。この構成とすることにより、半導体素子１０
１で発生する熱を半導体素子１０１の底面より直接外部
に放熱することができるため、放熱特性を向上させるこ
とができる。また、基板１０３の底面側において樹脂１
０４ａが不要となるため、半導体装置２２４の薄型化が
図れると共に、樹脂１０４ａの消費量の削減を図ること
ができる。FIG. 46 shows a semiconductor device 224 which is a thirteenth embodiment of the second invention. The semiconductor device 224 shown in the figure has the same basic configuration as the semiconductor device 223 of the twelfth embodiment, but the bottom of the semiconductor element 101 is made of resin 1.
It is characterized in that it is exposed to the outside of 04a. With this configuration, the semiconductor element 10
Since the heat generated in 1 can be radiated to the outside directly from the bottom surface of the semiconductor element 101, the heat radiation characteristic can be improved. In addition, the resin 1 is provided on the bottom surface side of the substrate 103.
Since 04a is unnecessary, the semiconductor device 224 can be thinned and the consumption of the resin 104a can be reduced.

【０１６６】図４７は第２の発明の第１４実施例である
半導体装置２２５を示している。同図に示す半導体装置
２２５は、半導体素子１０１の電極パッド部及びワイヤ
１１２を樹脂１０４ａで封止するのに、いわゆるオーバ
ーモールドを用いたことを特徴とするものである。図４
８は第２の発明の第１５実施例である半導体装置２２６
を示している。FIG. 47 shows a semiconductor device 225 according to the fourteenth embodiment of the second invention. The semiconductor device 225 shown in the figure is characterized in that a so-called overmold is used to seal the electrode pad portion of the semiconductor element 101 and the wire 112 with the resin 104a. Figure 4
8 is a semiconductor device 226 according to a fifteenth embodiment of the second invention.
Is shown.

【０１６７】同図に示す半導体装置２２６は、半導体素
子１０１の電極パッド部及びワイヤ１１２を樹脂１０４
ａで封止するのに、いわゆるポッティング法を用いたこ
とを特徴とするものである。図４９は第２の発明の第１
６実施例である半導体装置２２７を示している。同図に
係る半導体装置２２７は、枠体１０８，上部蓋体１１０
ａ，下部蓋体１１０ｂ，半導体素子１０１及び基板２の
底面に高熱伝導率材１１５を所定の膜厚で形成したこと
を特徴とするものである。このように半導体装置２２７
の構成要素の内、外界と接する部位に高熱伝導率材１１
５を配設することにより、半導体素子１０１で発生する
熱を効率よく半導体装置外部に放出することができる。
この高熱伝導率材１１５の材料としては、銀，銀パラジ
ウム合金，銅等の金属粉やシリカ，アルミナ，窒化アル
ミ，窒化珪素，窒化ボロン，ダイヤモンド等の絶縁粉を
充填材としたものが考えられる。In the semiconductor device 226 shown in the figure, the electrode pad portion of the semiconductor element 101 and the wire 112 are made of resin 104.
It is characterized in that a so-called potting method is used for sealing with a. FIG. 49 shows the first aspect of the second invention.
A semiconductor device 227 as a sixth embodiment is shown. The semiconductor device 227 according to the figure includes a frame 108 and an upper lid 110.
a, the lower lid 110b, the semiconductor element 101 and the bottom surface of the substrate 2 are formed with a high thermal conductivity material 115 with a predetermined film thickness. In this way, the semiconductor device 227
Of the high thermal conductivity material 11 in the portion of the constituent elements of
By disposing 5, the heat generated in the semiconductor element 101 can be efficiently radiated to the outside of the semiconductor device.
As a material of the high thermal conductivity material 115, a material in which a metal powder of silver, a silver-palladium alloy, copper or the like or an insulating powder of silica, alumina, aluminum nitride, silicon nitride, boron nitride, diamond or the like is used as a filler is considered. .

【０１６８】図５０は第２の発明の第１７実施例である
半導体装置２２８を示している。同図に示す半導体装置
２２８は、第１実施例で用いた枠体１０８及び上部蓋体
１１０ａに代えて金属キャップ１１１を用いて半導体素
子１０１の上部を閉塞したことを特徴とするものであ
る。この構成とすることにより、第１実施例では必要と
された枠体１０８と上部蓋体１１０ａとの接合作業が不
要となり、また部品点数の削減を図ることができる。ま
た、枠体１０８と上部蓋体１１０ａとの接合不良を防止
できるため、樹脂１０４ａの漏れ等を防止でき、半導体
装置２２８の信頼性を向上することができる。FIG. 50 shows a semiconductor device 228 which is the 17th embodiment of the second invention. The semiconductor device 228 shown in the figure is characterized in that the upper portion of the semiconductor element 101 is closed by using a metal cap 111 instead of the frame 108 and the upper lid 110a used in the first embodiment. With this configuration, the work of joining the frame 108 and the upper lid 110a, which is required in the first embodiment, becomes unnecessary, and the number of parts can be reduced. In addition, since it is possible to prevent a defective joint between the frame body 108 and the upper lid body 110a, it is possible to prevent leakage of the resin 104a and the like, and improve the reliability of the semiconductor device 228.

【０１６９】図５１は第２の発明の第１８実施例である
半導体装置２２９を示している。同図に示す半導体装置
２２９は、樹脂１０４ａの一部と下部蓋体１１０ｂとが
基板１０３の下部に露出した構成としたことを特徴とす
るもである。この構成では、基板１０３には樹脂充填孔
１１６のみを形成すればよく、第１の発明で説明したよ
うな樹脂充填凹部は不要となり、基板１０３を容易に製
造することができる。また、樹脂充填凹部が不要となり
基板１０３の単純化を図ることができるため、基板１０
３の機械的強度を向上させることができる。FIG. 51 shows a semiconductor device 229 which is the 18th embodiment of the second invention. The semiconductor device 229 shown in the figure is characterized in that a part of the resin 104a and the lower lid 110b are exposed to the lower portion of the substrate 103. With this configuration, only the resin filling hole 116 needs to be formed in the substrate 103, and the resin filling concave portion as described in the first invention is not necessary, and the substrate 103 can be easily manufactured. In addition, since the resin-filled concave portion is not required and the substrate 103 can be simplified, the substrate 10 can be simplified.
The mechanical strength of 3 can be improved.

【０１７０】図５２は第２の発明の第１９実施例である
半導体装置２３０を示している。同図に示す半導体装置
２３０は、基板１０３に複数の樹脂充填孔１１６を形成
したことを特徴とするものである。このように、樹脂充
填孔１１６を複数個形成することにより、樹脂１０４ａ
を基板１０３の上面に効率よく、また均一に充填するこ
とが可能となり、短時間で確実に樹脂１０４ａの充填処
理を行うことができる。FIG. 52 shows a semiconductor device 230 according to a nineteenth embodiment of the second invention. The semiconductor device 230 shown in the figure is characterized in that a plurality of resin filling holes 116 are formed in the substrate 103. By thus forming a plurality of resin filling holes 116, the resin 104a
It becomes possible to efficiently and uniformly fill the upper surface of the substrate 103, and the filling process of the resin 104a can be reliably performed in a short time.

【０１７１】図５３は第２の発明の第２０実施例である
半導体装置２３１を示している。同図に示す半導体装置
２３１は、第１実施例に係る半導体装置２１２におい
て、外部に露出した半導体素子１０１の底面或いは装置
下部（基板にかけて）全面に放熱フィン等の放熱部材１
３０を配設したことを特徴とするものである。この放熱
部材１３０は、例えばアルミニウム等の放熱性の良好な
金属により構成されており、接合材１１４により半導体
素子１０１の底面に接合されている。また、放熱部材１
３０は放熱効率を向上させるために放熱面積が大きい形
状とされている。FIG. 53 shows a semiconductor device 231 which is a 20th embodiment of the second invention. The semiconductor device 231 shown in the figure is the same as the semiconductor device 212 according to the first embodiment, except that the heat dissipation member 1 such as a heat dissipation fin is formed on the bottom surface of the semiconductor element 101 exposed to the outside or the entire lower part of the device (to the substrate).
It is characterized in that 30 is provided. The heat dissipation member 130 is made of a metal having a good heat dissipation property, such as aluminum, and is bonded to the bottom surface of the semiconductor element 101 by a bonding material 114. In addition, the heat dissipation member 1
30 has a large heat dissipation area in order to improve heat dissipation efficiency.

【０１７２】図５４は第２の発明の第２１実施例である
半導体装置２３２を示している。同図に示す半導体装置
２３２は、フレキシブルプリント基板１４４（ＦＰＣ）
を配線基板とし、このＦＰＣ１４４と半導体素子１０１
の電気的接続をフリップチップ法を用いて行うようにし
たことを特徴とするものである。即ち、半導体素子１０
１にはインナーバンプ１１３ａが形成されており、この
インナーバンプ１１３ａをＦＰＣ１４４に接続させるこ
とにより半導体素子１０１とＦＰＣ１４４との電気的接
続が行われるよう構成されている。また、ＦＰＣ１４４
には外部接続端子となるアウターバンプ１１３ｂが形成
されている。このアウターバンプ１１３ｂは、図２２を
用いて説明したメカニカルバンプ１７ａを用いた構成と
してもよい。上記構成とすることにより、半導体装置２
３２の高密度化を図ることができ、装置形状の小型化を
図ることができる。FIG. 54 shows a semiconductor device 232 which is a 21st embodiment of the second invention. A semiconductor device 232 shown in the figure is a flexible printed circuit board 144 (FPC).
Is used as a wiring board, and the FPC 144 and the semiconductor element 101 are
It is characterized in that the electrical connection of is carried out by using the flip chip method. That is, the semiconductor element 10
1, inner bumps 113a are formed, and by connecting the inner bumps 113a to the FPC 144, the semiconductor element 101 and the FPC 144 are electrically connected. Also, the FPC 144
An outer bump 113b that serves as an external connection terminal is formed on the. The outer bump 113b may be configured using the mechanical bump 17a described with reference to FIG. With the above configuration, the semiconductor device 2
The density of 32 can be increased, and the size of the device can be reduced.

【０１７３】図５５は第２の発明の第２２実施例である
半導体装置２３３を示している。同図に示す半導体装置
２３３は、第２１実施例である半導体装置２３２と基本
構成は同一であるが、外部接続端子の構造をアウターバ
ンプ１１３ｂに代えてガルウイング状に成形されたアウ
ターリード１０７を用いたことを特徴とするものであ
る。FIG. 55 shows a semiconductor device 233 which is a 22nd embodiment of the second invention. The semiconductor device 233 shown in the figure has the same basic configuration as the semiconductor device 232 of the twenty-first embodiment, but uses a gull-wing shaped outer lead 107 instead of the outer bump 113b in the structure of the external connection terminal. It is characterized by having been.

【０１７４】続いて、第２の発明に係る半導体装置の製
造方法について図５６乃至図７３を用いて説明する。図
５６及び図５７は第２の発明に係る半導体装置の基本的
な製造方法を示している。尚、図５６図及び図５７を用
いた以下の説明では、前記した各第実施例の内第１実施
例に係る半導体装置２１２の製造方法を例に挙げて説明
する。Subsequently, a method of manufacturing a semiconductor device according to the second invention will be described with reference to FIGS. 56 and 57 show a basic manufacturing method of a semiconductor device according to the second invention. In the following description with reference to FIGS. 56 and 57, the manufacturing method of the semiconductor device 212 according to the first example of the above-described first examples will be described as an example.

【０１７５】半導体装置２１２を製造するには、先ず図
５６（Ａ）に示すように分割された基板１０３（分割基
板）を予め形成しておき、この分割された基板１０３の
後に半導体素子１０１と接合される部位に接合材１１４
を配設する。この分割基板１０３を形成する際、その内
の少なくとも一つには樹脂充填孔１１６を形成してお
く。In order to manufacture the semiconductor device 212, a divided substrate 103 (divided substrate) is first formed in advance as shown in FIG. 56A, and after the divided substrate 103, a semiconductor element 101 is formed. Joining material 114 at the part to be joined
To arrange. When forming the divided substrate 103, a resin filling hole 116 is formed in at least one of them.

【０１７６】続いて、各分割された基板１０３を、その
接合材の配設位置が半導体素子１０１の外周４側面と対
向させるよう位置決めする。そして、図５６（Ｂ）に示
すように押圧ツール１３７ａ，１３７ｂを用いて各分割
された基板１０３を半導体素子１０１に向け押圧する。
この際、各分割された基板１０３及び半導体素子１０１
は基台１４６の上部に載置されており、この載置状態を
維持しつつ押圧ツール１３７ａ，１３７ｂにより基板１
０３は半導体素子１０１に押圧されるため、基板１０３
の底面と半導体素子１０１の底面は略面一となる。押圧
ツール１３７ａ，１３７ｂによる基板１０３を半導体素
子１０１に押圧する処理は、接合材１１４により基板１
０３と半導体素子１０１とが確実に接合されるまで行わ
れる。Then, each of the divided substrates 103 is positioned so that the position where the bonding material is arranged faces the outer peripheral four side surfaces of the semiconductor element 101. Then, as shown in FIG. 56B, the divided substrates 103 are pressed toward the semiconductor element 101 by using pressing tools 137a and 137b.
At this time, each divided substrate 103 and semiconductor element 101
Is mounted on the upper part of the base 146, and the substrate 1 is pressed by the pressing tools 137a and 137b while maintaining this mounting state.
Since 03 is pressed by the semiconductor element 101, the substrate 103
And the bottom surface of the semiconductor element 101 are substantially flush with each other. The process of pressing the substrate 103 against the semiconductor element 101 by the pressing tools 137a and 137b is performed by the bonding material 114.
03 and the semiconductor element 101 are securely joined.

【０１７７】ここで、基板１０３の分割方法を図６０に
示す。同図において、（Ａ）〜（Ｃ）は基板１０３を４
分割した構成を示しており、（Ｄ）〜（Ｆ）は基板１０
３を２分割した構成を示しており、（Ｇ）は分割を行わ
ない基板１０３を示している。同図に示されるように、
基板１０３の分割方法は種々あり、分割数及び分割位置
は半導体装置の大きさや、配線の位置関係によって適宜
選定すればよい。Here, a method of dividing the substrate 103 is shown in FIG. In the figure, (A) to (C) indicate the substrate 103
The structure is divided, and (D) to (F) show the substrate 10.
3 shows a structure obtained by dividing 3 into two, and (G) shows the substrate 103 which is not divided. As shown in the figure,
There are various methods for dividing the substrate 103, and the number of divisions and division positions may be appropriately selected depending on the size of the semiconductor device and the positional relationship of the wiring.

【０１７８】いま、仮に分割を行わないで半導体素子１
０１を囲繞するよう基板を配設する構成を考えると、基
板の中央に半導体素子１０１を装着する孔を設ける必要
がある。この方法に対して、上記のように基板１０３を
予め分割しておき、この分割された各基板１０３を半導
体素子１０１の側面に接合する構成とすることにより、
容易に各基板１０３を半導体素子１０１の側面に接合す
ることができる。Now, assuming that the semiconductor element 1 is not divided.
Considering the configuration in which the substrate is arranged so as to surround 01, it is necessary to provide a hole for mounting the semiconductor element 101 in the center of the substrate. In contrast to this method, the substrate 103 is divided in advance as described above, and each divided substrate 103 is bonded to the side surface of the semiconductor element 101.
Each substrate 103 can be easily bonded to the side surface of the semiconductor element 101.

【０１７９】また、図６３乃至図６５は分割された基板
１０３に接合材１１４を配設する方法を示している。図
６３に示すのはいわゆる転写法であり、接合材１１４を
板状に配設しておき、この板状の接合材１１４に保持ツ
ール１４７に保持された基板１０３を押し付けて、基板
１０３の所定位置に接合材１１４を配設する方法であ
る。63 to 65 show a method of disposing the bonding material 114 on the divided substrate 103. FIG. 63 shows a so-called transfer method, in which the bonding material 114 is arranged in a plate shape, and the substrate 103 held by the holding tool 147 is pressed against the plate-shaped bonding material 114 so that the substrate 103 is predetermined. This is a method of disposing the bonding material 114 at the position.

【０１８０】また、図６４に示すのはディスペンス法で
あり、ディスペンサ１４２に接合材１１４を装填してお
き、このディスペンサ１４２により基板１０３の所定位
置に接合材１１４を配設する方法である。また、図６５
に示すのはスクリーン印刷法であり、予め基板１０３の
接合材１１４の配設位置に対応した位置に孔を有する印
刷マスク１３２を用意すると共に基板１０３の上部にこ
の印刷マスク１３２を配設し、印刷マスク１３２の上部
よりスキージ１４１を用いて接合材１１４を基板１０３
上に印刷する方法である。基板１０３に接合材１１４を
配設する方法としては、上記のいずれの方法を用いても
よい。Further, FIG. 64 shows a dispensing method, which is a method in which the bonding material 114 is loaded in the dispenser 142 and the bonding material 114 is arranged at a predetermined position of the substrate 103 by the dispenser 142. In addition, FIG.
Shown in FIG. 6 is a screen printing method, in which a print mask 132 having holes at positions corresponding to the positions where the bonding material 114 is provided on the substrate 103 is prepared in advance, and the print mask 132 is provided on the substrate 103. The squeegee 141 is used to apply the bonding material 114 to the substrate 103 from above the printing mask 132.
How to print on. As a method for disposing the bonding material 114 on the substrate 103, any of the above methods may be used.

【０１８１】再び図５６に戻り説明を続ける。上記のよ
うに半導体素子１０１を囲繞するよう基板１０３が配設
されると、図５６（Ｃ）に示すように配線層１１７が基
板１０３の上部に配設されると共に、配線層１１７と半
導体素子１０１の間にワイヤ１１２がボンディングされ
る。ワイヤ１１２が配設され、配線層１１７と半導体素
子１０１との電気的接続が終了すると、続いて図５６
（Ｄ）に示すように、基板１０３の上部に枠体１０８が
配設される。この基板１０３と枠体１０８との接合は接
着剤としても機能する絶縁層１１９により行われる。図
６１は枠体１０８を基板１０３に配設する様子を示す斜
視図である。尚、枠体１０８は必ずしも始めから枠体と
して形成する必要はなく、例えば図６２に示すように各
分割された基板１０３に部分的に配設しておき、基板１
０３を組み合わせた状態で枠体１０８が形成される構成
としてもよい。上記のように枠体１０８が基板１０３上
に形成されると、枠体１０８の上部には上部蓋体１１０
ａが接合される。Returning to FIG. 56 again, the description will be continued. When the substrate 103 is arranged so as to surround the semiconductor element 101 as described above, the wiring layer 117 is arranged on the substrate 103 and the wiring layer 117 and the semiconductor element are arranged as shown in FIG. A wire 112 is bonded between 101. When the wire 112 is provided and the electrical connection between the wiring layer 117 and the semiconductor element 101 is completed, the process shown in FIG.
As shown in (D), the frame body 108 is arranged on the upper portion of the substrate 103. The bonding between the substrate 103 and the frame 108 is performed by the insulating layer 119 which also functions as an adhesive. FIG. 61 is a perspective view showing how the frame body 108 is arranged on the substrate 103. The frame body 108 does not necessarily have to be formed as a frame body from the beginning. For example, as shown in FIG.
The frame body 108 may be formed in a state of combining 03. When the frame body 108 is formed on the substrate 103 as described above, the upper lid body 110 is formed on the frame body 108.
a is joined.

【０１８２】上記のように枠体１０８及び上部蓋体１１
０ａが基板１０３上に配設されると、続いて樹脂１０４
ａの充填処理が行われる。図５６（Ｅ）は樹脂充填工程
を説明するための図である。上記のように、枠体１０８
の上部に上部蓋体１１０ａが配設された基板１０３は上
型１２２ａと下型１２２ｂとの間に挟持されるよう装着
される。装着状態において、上型１２２ａは上部蓋体１
１０ａと対向し、また下型１２２ｂは基板１０３の底面
と対向する。また、下型１２２ｂには樹脂を充填するた
めの樹脂充填機構となるプランジャ１２４が設けられて
いる。As described above, the frame 108 and the upper lid 11
0a is placed on the substrate 103, the resin 104
The filling process of a is performed. FIG. 56 (E) is a diagram for explaining the resin filling step. As described above, the frame 108
The substrate 103, on which the upper lid 110a is disposed, is mounted so as to be sandwiched between the upper mold 122a and the lower mold 122b. In the mounted state, the upper mold 122a has the upper lid 1
The lower mold 122b faces the bottom surface of the substrate 103. Further, the lower mold 122b is provided with a plunger 124 serving as a resin filling mechanism for filling the resin.

【０１８３】このプランジャ１２４は、基板１０３に形
成された樹脂充填孔１１６の樹脂充填凹部と対向するよ
う装着位置が位置決めされており、また樹脂充填凹部と
プランジャ１２４とは等しい面積及び平面形状とされて
いる。また、プランジャ１２４の上部には樹脂１０４ａ
となる樹脂タブレット１２３が装着されると共に、樹脂
タブレット１２３とプランジャ１２４との間には下部蓋
体１１０ｂが介装されている。The mounting position of this plunger 124 is positioned so as to face the resin-filled recess of the resin-filled hole 116 formed in the substrate 103, and the resin-filled recess and the plunger 124 have the same area and planar shape. ing. Further, the resin 104a is provided on the upper portion of the plunger 124.
The resin tablet 123, which serves as the above, is mounted, and the lower lid 110b is interposed between the resin tablet 123 and the plunger 124.

【０１８４】上記のように基板１０３が金型１２２ａ，
１２２ｂに装着されると、続いて図５７（Ｆ）に示され
るように、樹脂タブレット１２３を加熱しつつプランジ
ャ１２４が上昇する。これにより、溶融した樹脂１０４
ａは樹脂充填孔１１６を通り基板１０３の上面部に充填
され、枠体１０８及び上部蓋体１１０ａにより構成され
る空間内に樹脂１０４ａが装填される。As described above, the substrate 103 is connected to the mold 122a,
When mounted on 122b, subsequently, as shown in FIG. 57 (F), the plunger 124 rises while heating the resin tablet 123. As a result, the molten resin 104
The a is filled in the upper surface of the substrate 103 through the resin filling hole 116, and the resin 104a is filled in the space formed by the frame 108 and the upper lid 110a.

【０１８５】上記のように本発明による製造方法によっ
ても、基板１０３に形成された樹脂充填孔１１６を介し
て直接的に樹脂１０４ａを基板１０３の半導体素子封止
位置に導入して半導体素子１０１の所定部位を封止する
ことが可能となる。このため樹脂１０４ａの離型性を考
慮に入れることなく離型剤の種類や添加量を選定するこ
とができる。これにより、接着強度の大なる樹脂を用い
ることが可能となり、半導体装置の小型化を図っても半
導体装置の信頼性を向上させることができる。As described above, also by the manufacturing method according to the present invention, the resin 104a is directly introduced into the semiconductor element sealing position of the substrate 103 through the resin filling hole 116 formed in the substrate 103, and the resin of the semiconductor element 101 is removed. It is possible to seal a predetermined part. Therefore, the type and amount of the release agent can be selected without considering the releasability of the resin 104a. As a result, it becomes possible to use a resin having high adhesive strength, and it is possible to improve the reliability of the semiconductor device even if the size of the semiconductor device is reduced.

【０１８６】上記のように樹脂充填工程が終了すると、
図５７（Ｇ）に示されるように基板１０３は金型１２２
ａ，１２２ｂから取り外されると共に、図５７（Ｈ）に
示されるように所定位置に外部接続端子となるバンプ１
１３ｂが形成される。尚、図５７を用いて説明した上記
実施例においては、樹脂充填孔１１６は一つだけ形成さ
れた構成を示したが、樹脂充填孔１１６の数は複数個形
成してもよく、前記したように樹脂充填孔１１６を複数
個形成することにより樹脂充填効率を向上できると共
に、樹脂１０４ａを均一に充填することが可能となる。
図６６は樹脂充填孔１１６を４個形成した構成を示して
おり、図６７は分割された基板１０３の接合位置を利用
して樹脂充填孔１１６を形成したものである。When the resin filling step is completed as described above,
As shown in FIG. 57G, the substrate 103 is a mold 122.
The bumps 1 which are removed from a and 122b and serve as external connection terminals at predetermined positions as shown in FIG. 57 (H).
13b is formed. In the embodiment described with reference to FIG. 57, only one resin filling hole 116 is formed, but a plurality of resin filling holes 116 may be formed. By forming a plurality of resin filling holes 116 in the resin filling efficiency, the resin filling efficiency can be improved and the resin 104a can be uniformly filled.
FIG. 66 shows a configuration in which four resin filling holes 116 are formed, and FIG. 67 shows the resin filling holes 116 formed by utilizing the joining positions of the divided substrates 103.

【０１８７】図５８に示す半導体装置は基本構成は図３
４を用いて説明した第１実施例に係る半導体装置２１２
と同一であるが、上部蓋体１１０ａに複数の貫通孔１２
１を形成したことを特徴とするものである。同図に示す
半導体装置は、第１の発明における図１７に示す半導体
装置に相当するものである。図５８に示す半導体装置を
製造するには、複数の貫通孔１２１が予め形成されると
共に、この貫通孔１２１が形成された上部蓋体１１０ａ
の上部に離型フィルム１２５が配設し、この構成の上部
蓋体１１０ａを用いて前記した図５６及び図６７に示す
各工程を実施して半導体装置を製造する。このようにし
て製造された状態の半導体装置を図５９（Ａ）に示す。
同図に示す半導体装置は、上部蓋体１１０ａと離型フィ
ルム１２５との間に通気性を有する高熱伝導率材膜１１
５が配設された例を示している。The semiconductor device shown in FIG. 58 has the basic structure shown in FIG.
The semiconductor device 212 according to the first embodiment described with reference to FIG.
But with a plurality of through holes 12 in the upper lid 110a.
1 is formed. The semiconductor device shown in the figure corresponds to the semiconductor device shown in FIG. 17 in the first invention. To manufacture the semiconductor device shown in FIG. 58, a plurality of through holes 121 are formed in advance, and the upper lid 110a having the through holes 121 is formed.
A release film 125 is disposed on the upper part of the above, and the semiconductor device is manufactured by carrying out the steps shown in FIG. 56 and FIG. A semiconductor device manufactured in this manner is shown in FIG.
The semiconductor device shown in the figure has a high thermal conductivity material film 11 having air permeability between the upper lid 110 a and the release film 125.
5 shows an example in which 5 is provided.

【０１８８】上記のように、半導体装置の製造工程にお
いては上部蓋体１１０ａに形成されている貫通孔１２１
は、上部蓋体１１０ａの上部に配設された離型フィルム
１２５により閉鎖されているため、樹脂充填工程におい
てこの貫通孔１２１から樹脂１０４ａが外部に漏洩する
ようなことはない。また、離型フィルム１２５が上型１
２２ａと当接するため、樹脂充填後における離型性は良
好である。As described above, in the manufacturing process of the semiconductor device, the through hole 121 formed in the upper lid 110a.
Is closed by the release film 125 disposed on the upper part of the upper lid 110a, the resin 104a does not leak to the outside from the through hole 121 in the resin filling step. In addition, the release film 125 is the upper mold 1
Since it abuts against 22a, the releasability after resin filling is good.

【０１８９】上記構成の半導体装置を実装基板（図示せ
ず）に実装する場合には、図５９（Ｂ）に示すように上
部蓋体１１０ａの上部に配設されていた離型フィルム１
２５を取り除く。続いて、図５９（Ｃ）に示すように、
実装基板に形成されている端子にバンブ１１３ｂを半田
付けするため、リフロー炉１２６内に装着して加熱処理
を行う。これにより、バンプ１１３ｂは溶融して上記端
子と接続される。When the semiconductor device having the above structure is mounted on a mounting substrate (not shown), the release film 1 provided on the upper lid 110a as shown in FIG. 59B.
Remove 25. Then, as shown in FIG. 59 (C),
In order to solder the bumps 113b to the terminals formed on the mounting board, the bumps 113b are mounted in the reflow furnace 126 and subjected to heat treatment. As a result, the bump 113b is melted and connected to the terminal.

【０１９０】このリフロー炉１２６内において加熱処理
がされることにより、樹脂１０４ａの内部に含まれてい
る水分は水蒸気１２７となり、上部蓋体１１０ａに形成
されている貫通孔１２１から半導体装置の外部に排出さ
れる。このように、樹脂１０４ａ内に含まれる水分は除
去されるため、電極パッド，ワイヤ１１２及び配線層１
１７等に腐食が発生することを防止できると共に樹脂１
０４ａにクラックが発生することを防止することができ
る。By performing the heat treatment in the reflow furnace 126, the moisture contained in the resin 104a becomes the water vapor 127, and the water is discharged from the through hole 121 formed in the upper lid 110a to the outside of the semiconductor device. Is discharged. In this way, the water contained in the resin 104a is removed, so that the electrode pad, the wire 112, and the wiring layer 1 are removed.
It is possible to prevent the corrosion of 17 etc.
It is possible to prevent the occurrence of cracks in 04a.

【０１９１】図６８は配線層１１７を有するＦＰＣ１４
４を用いた構造の半導体装置の製造方法を示している。
先ず前記した図５６（Ａ）及び（Ｂ）で説明したと同様
の工程を実施することにより基板１０３を接合材１１４
を用いて半導体素子１０１の外周側面に接合する。この
状態が図６８（Ａ）である。続いて、図６８（Ｂ）に示
すように基板１０３の上部に接合材１１４を塗布した上
で、図６８（Ｃ）に示すようにＦＰＣ１４４を基板１０
３の上部に配設する。このＦＰＣ１４４は別の工程にお
いて形成されたものであり、その最下層より絶縁基板１
４０、絶縁層１１９，配線層１１７が順次積層された構
成とされている。尚、図６８（Ｄ）〜図６８（Ｆ）に示
される各工程は図５６（Ｄ）〜図５７（Ｇ）の工程と同
一であるため、その説明は省略する。FIG. 68 shows an FPC 14 having a wiring layer 117.
4 shows a method of manufacturing a semiconductor device having a structure using No.
First, the substrate 103 is bonded to the bonding material 114 by performing the same steps as those described in FIGS. 56A and 56B.
Is used to bond to the outer peripheral side surface of the semiconductor element 101. This state is shown in FIG. 68 (A). Subsequently, as shown in FIG. 68 (B), the bonding material 114 is applied to the upper portion of the substrate 103, and then the FPC 144 is applied to the substrate 10 as shown in FIG. 68 (C).
It is arranged on the upper part of 3. The FPC 144 is formed in another process, and the insulating substrate 1 is formed from the lowermost layer.
40, the insulating layer 119, and the wiring layer 117 are sequentially laminated. Since the steps shown in FIGS. 68D to 68F are the same as the steps shown in FIGS. 56D to 57G, description thereof will be omitted.

【０１９２】上記のように配線層としてＦＰＣ１４４を
用いることにより、半導体素子１０１の大きさ，形状に
拘わらずＦＰＣ１４４の形状により半導体装置の外形形
状を一定化させることができる。図６９は前記した第６
実施例に係る半導体装置２１７（図３９参照）の製造方
法を説明するための図である。By using the FPC 144 as the wiring layer as described above, the outer shape of the semiconductor device can be made constant by the shape of the FPC 144 regardless of the size and shape of the semiconductor element 101. FIG. 69 shows the sixth item described above.
FIG. 40 is a drawing for explaining the manufacturing method for the semiconductor device 217 (see FIG. 39) according to the example.

【０１９３】第６実施例に係る半導体装置２１７を製造
するには、先ず前記した図５６（Ａ）及び（Ｂ）で説明
したと同様の工程を実施することにより基板１０３を接
合材１１４を用いて半導体素子１０１の外周側面に接合
する。この状態が図６９（Ａ）である。続いて、図６８
（Ｂ）に示すように基板１０３の上部に接合材１１４を
前記した転写法，スクリーン印刷法，ディスペンス法等
により形成する。次に、最下層より絶縁基板１４０、絶
縁層１１９，配線層１１７が順次積層された構成とされ
またＴＡＢテープ（ＦＰＣ）１４４を基板１０３の上部
に接合する。このＴＡＢテープ１４４は、配線層１１７
とインナーリード１０６が電解銅箔等で一体的に形成さ
れてるのが一般的であり、インナーリード１０６に金，
錫，半田等のメッキがされている。ＴＡＢテープ１４４
を基板１０３に配設した状態で、インナーリード１０６
は半導体素子１０１のインナーバンプ１０３ａの上部に
位置するよう構成されている。図６９（Ｃ）はＴＡＢテ
ープ１４４を基板１０３の上部に接合した状態を示して
いる。In order to manufacture the semiconductor device 217 according to the sixth embodiment, first, the substrate 103 is bonded with the bonding material 114 by performing the same steps as those described in FIGS. 56 (A) and 56 (B). And is joined to the outer peripheral side surface of the semiconductor element 101. This state is shown in FIG. 69 (A). Then, FIG.
As shown in (B), the bonding material 114 is formed on the substrate 103 by the above-mentioned transfer method, screen printing method, dispensing method, or the like. Next, the insulating substrate 140, the insulating layer 119, and the wiring layer 117 are sequentially laminated from the lowermost layer, and the TAB tape (FPC) 144 is bonded to the upper portion of the substrate 103. The TAB tape 144 has a wiring layer 117.
Generally, the inner lead 106 and the inner lead 106 are integrally formed of electrolytic copper foil or the like.
It is plated with tin, solder, etc. TAB tape 144
The inner leads 106 are arranged on the substrate 103.
Are located above the inner bumps 103a of the semiconductor element 101. FIG. 69C shows a state in which the TAB tape 144 is bonded to the upper portion of the substrate 103.

【０１９４】ＴＡＢテープ１４４が基板１０３の上部に
接合されると、続いて図６９（Ｄ）に示されるようにＴ
ＡＢテープ１４４の上部に枠体１０８が接着材としても
機能する絶縁層１１９により接着される。続いて、図６
９（Ｅ）に示すように、ツール１３７ｂを用いてインナ
ーバンプ１０３ａとインナーリード１０６とを熱圧着或
いは共晶により接合するインナーリードボンディング
（ＩＬＢ）を実施する。その後、図５６（Ｅ）〜図５７
（Ｇ）に示したと略同様の工程が実施され、図６９
（Ｆ）に示す第６実施例に係る半導体装置２１７が製造
される。When the TAB tape 144 is bonded to the upper portion of the substrate 103, the T tape is continuously formed as shown in FIG. 69 (D).
The frame 108 is adhered to the upper portion of the AB tape 144 by the insulating layer 119 that also functions as an adhesive material. Then, in FIG.
As shown in FIG. 9 (E), inner lead bonding (ILB) is performed to bond the inner bump 103a and the inner lead 106 by thermocompression bonding or eutectic using a tool 137b. After that, FIG. 56E to FIG.
A process substantially similar to that shown in FIG.
The semiconductor device 217 according to the sixth embodiment shown in (F) is manufactured.

【０１９５】図７０は第６実施例に係る半導体装置２１
７の他の製造方法を示している。本実施例に係る製造方
法では、始めにＴＡＢテープ１４４に半導体素子１０１
を接続した後に、基板１０３を半導体素子１０１に接合
するようにした事を特徴とするものである。このため、
先ず図７０（Ａ）に示すように半導体素子１０１にイン
ナーバンプ１０３ａを形成しておき、続いて図７０
（Ｂ）に示すようにツール１３７ｂを用いてインナーバ
ンプ１０３ａとインナーリード１０６とを熱圧着或いは
共晶により接合する。この際、ＴＡＢテープ１４４の上
部に枠体１０８を配設しておく。FIG. 70 shows a semiconductor device 21 according to the sixth embodiment.
7 shows another manufacturing method. In the manufacturing method according to this embodiment, first, the semiconductor element 101 is attached to the TAB tape 144.
It is characterized in that the substrate 103 is joined to the semiconductor element 101 after the connection. For this reason,
First, as shown in FIG. 70 (A), inner bumps 103a are formed on the semiconductor element 101, and then, as shown in FIG.
As shown in (B), the tool 137b is used to bond the inner bump 103a and the inner lead 106 by thermocompression bonding or eutectic. At this time, the frame body 108 is arranged above the TAB tape 144.

【０１９６】続いて、図７０（Ｃ）に示すように、分割
された基板１０３の半導体素子１０１との対向面及びＴ
ＡＢテープ１４４との対向面に接合材１１４を配設した
上で、この基板１０３を半導体素子１０１及びＴＡＢテ
ープ１４４に一括的に接合する。その後、図５６（Ｅ）
〜図５７（Ｇ）に示したと略同様の工程が実施され、図
７０（Ｄ）に示す第６実施例に係る半導体装置２１７が
製造される。Subsequently, as shown in FIG. 70C, a surface of the divided substrate 103 which faces the semiconductor element 101 and T.
The bonding material 114 is provided on the surface facing the AB tape 144, and then the substrate 103 is bonded to the semiconductor element 101 and the TAB tape 144 collectively. After that, FIG. 56 (E)
The steps substantially similar to those shown in FIG. 57G are carried out to manufacture the semiconductor device 217 according to the sixth example shown in FIG.

【０１９７】図７１は前記した第１２実施例に係る半導
体装置２２３（図４５参照）の製造方法を説明するため
の図である。第１２実施例に係る半導体装置２２３を製
造するには、分割された基板１０３を半導体素子１０１
に接合し、配線層１１７，絶縁層１１９を基板１０３上
に形成し、配線層１１７と半導体素子１０１との間にワ
イヤ１１２を配設すると共にリードフレーム１０５を配
設した図７１（Ａ）に示されるような半導体装置を製造
する。FIG. 71 is a diagram for explaining a method of manufacturing the semiconductor device 223 (see FIG. 45) according to the twelfth embodiment described above. To manufacture the semiconductor device 223 according to the twelfth embodiment, the divided substrate 103 is used as the semiconductor element 101.
71A in which the wiring layer 117 and the insulating layer 119 are formed on the substrate 103, the wire 112 is provided between the wiring layer 117 and the semiconductor element 101, and the lead frame 105 is provided. A semiconductor device as shown is manufactured.

【０１９８】続いて、図７１（Ａ）に示されるような半
導体装置を、図７１（Ｂ）に示されるように金型１２２
ａ，１２２ｂに装填しトランスファーモールドを行う。
この図７１（Ｂ）に示される樹脂充填方法は、樹脂パッ
ケージの製造方法として一般に用いられているものであ
り、既存の設備を応用して樹脂１０４ａにて図７１
（Ａ）に示される半導体装置を封止することができる。
樹脂１０４ａにより図７１（Ａ）に示される半導体装置
の樹脂モールドが終了すると、この半導体装置は金型１
２２ａ，１２２ｂから離型され、続いてリードフレーム
１０５に対する成形処理が行われ、図７１（Ｃ）に示さ
れる第６実施例に係る半導体装置２１７が製造される。Subsequently, a semiconductor device as shown in FIG. 71A is formed into a mold 122 as shown in FIG. 71B.
A and 122b are loaded and transfer molding is performed.
The resin filling method shown in FIG. 71 (B) is generally used as a method of manufacturing a resin package, and existing resin is applied to the resin 104a by applying existing equipment.
The semiconductor device shown in (A) can be sealed.
When the resin molding of the semiconductor device shown in FIG. 71A is completed with the resin 104a, the semiconductor device has a mold 1
After being released from the molds 22a and 122b, the lead frame 105 is subjected to a molding process, and the semiconductor device 217 according to the sixth embodiment shown in FIG. 71C is manufactured.

【０１９９】図７２は前記した第１５実施例に係る半導
体装置２２６（図４８参照）の製造方法を説明するため
の図である。第１５実施例に係る半導体装置２２６を製
造するには、分割された基板１０３を半導体素子１０１
に接合し、配線層１１７，絶縁層１１９を基板１０３上
に形成し、配線層１１７と半導体素子１０１との間にワ
イヤ１１２を配設すると共に配線層１１７の上部に樹脂
流れを防止するダム１４３を形成した図７２（Ａ）に示
されるような半導体装置を製造する。FIG. 72 is a diagram for explaining a method of manufacturing the semiconductor device 226 (see FIG. 48) according to the fifteenth embodiment. To manufacture the semiconductor device 226 according to the fifteenth embodiment, the divided substrate 103 is used as the semiconductor element 101.
The wiring layer 117 and the insulating layer 119 are formed on the substrate 103, the wire 112 is disposed between the wiring layer 117 and the semiconductor element 101, and the dam 143 is provided on the wiring layer 117 to prevent resin flow. A semiconductor device as shown in FIG.

【０２００】続いて、図７２（Ｂ）に示されるように、
デイスペンサ１４２を用いて半導体素子１０１の上部に
樹脂１０４ａをポッティングし、図７２（Ｃ）に示され
る第１５実施例に係る半導体装置２２６を製造する。図
７３は前記した第２１実施例に係る半導体装置２３２
（図５４参照）の製造方法を説明するための図である。Subsequently, as shown in FIG. 72 (B),
The resin 104a is potted on the upper part of the semiconductor element 101 using the dispenser 142 to manufacture the semiconductor device 226 according to the fifteenth embodiment shown in FIG. 72C. FIG. 73 shows a semiconductor device 232 according to the twenty-first embodiment.
FIG. 55 is a diagram for explaining the manufacturing method (see FIG. 54).

【０２０１】第２１実施例に係る半導体装置２３２を製
造するには、先ず図７３（Ａ）に示されるように、半導
体素子１０１にインナーバンプ１１３ａを形成する。続
いて、図７３（Ｂ）に示されるように、絶縁基板１４０
とこれを挟んで形成された配線層１１７より構成される
ＦＰＣに半導体素子１０１のインナーバンプ１１３ａを
接続させる。To manufacture the semiconductor device 232 according to the twenty-first embodiment, first, as shown in FIG. 73A, the inner bump 113a is formed on the semiconductor element 101. Subsequently, as shown in FIG. 73B, the insulating substrate 140
Then, the inner bump 113a of the semiconductor element 101 is connected to the FPC composed of the wiring layer 117 sandwiched therebetween.

【０２０２】上記のようにＦＰＣ上に半導体素子１０１
が搭載されると、続いて図７３（Ｃ）に示されるよう
に、分割された基板１０３が半導体素子１０１を囲繞す
るようＦＰＣ上に接合される。この際、半導体素子１０
１の外周側面と基板１０３との接合は接合材１１４によ
り行われ、またＦＰＣと基板１０３との接合は接着材と
しても機能する絶縁層１１９により行われる。As described above, the semiconductor element 101 is mounted on the FPC.
Then, as shown in FIG. 73C, the divided substrate 103 is bonded onto the FPC so as to surround the semiconductor element 101. At this time, the semiconductor element 10
The outer peripheral side surface of substrate 1 and the substrate 103 are joined by a joining material 114, and the FPC and the substrate 103 are joined by an insulating layer 119 which also functions as an adhesive.

【０２０３】基板１０３が配設されたＦＰＣは、図７３
（Ｄ）に示されるように、金型１２２ａ，１２２ｂに装
着されて樹脂充填孔１１６を介して半導体素子１０１と
ＦＰＣとの離間部分に樹脂１０４ａが充填される。続い
てＦＰＣの外側面にアウターバンプ１１３ｂが形成さ
れ、図７３（３）に示される第２１実施例に係る半導体
装置２３２が製造される。The FPC provided with the substrate 103 is shown in FIG.
As shown in (D), the resin 104a is filled in the molds 122a and 122b and the space between the semiconductor element 101 and the FPC is filled through the resin filling hole 116. Subsequently, the outer bump 113b is formed on the outer surface of the FPC, and the semiconductor device 232 according to the twenty-first embodiment shown in FIG. 73C is manufactured.

【０２０４】続いて、図７５乃至図９０を用いて第３の
発明について説明する。図７５乃至図７７は、本発明の
第１実施例である半導体装置ユニット３５０を示してお
り、また図７８及び図７９は半導体装置ユニット３５０
を構成する半導体装置３００を示している。まず、半導
体装置３００の構成について説明する。半導体装置３０
０は、大略すると半導体素子３０１，保持基板３０２，
枠体３０３，封止樹脂３０４（図示の便宜上、図７８に
は図示せず），及び複数のリード３０５等により構成さ
れている。Next, the third invention will be described with reference to FIGS. 75 to 90. 75 to 77 show the semiconductor device unit 350 according to the first embodiment of the present invention, and FIGS. 78 and 79 show the semiconductor device unit 350.
The semiconductor device 300 that constitutes the above is shown. First, the configuration of the semiconductor device 300 will be described. Semiconductor device 30
0 is a semiconductor element 301, a holding substrate 302,
A frame 303, a sealing resin 304 (not shown in FIG. 78 for convenience of illustration), a plurality of leads 305, and the like.

【０２０５】保持基板３０２は、先に図６１を用いて説
明した基板１０３と同様な構成を有しており、分割され
た４個の分割基板３０２ａ〜３０２ｄを半導体素子３０
１の外周四側面に接着剤により接着することにより、全
体として矩形形状を呈する構成とされている。また、保
持基板３０２を構成する分割基板３０２ａには、後述す
る樹脂充填時に使用する樹脂充填孔３０６が形成されて
いる。上記構成の保持基板３０２は、半導体素子３０１
の外周を囲繞するよう配設されることにより、半導体素
子３０１を保持する機能を奏するものである。尚、各分
割基板３０２ａ〜３０２ｄの接合面も接着剤により固定
されている。The holding substrate 302 has the same structure as the substrate 103 previously described with reference to FIG. 61, and the four divided substrates 302a to 302d are divided into the semiconductor elements 30.
By adhering to the outer peripheral four side faces of No. 1 with an adhesive, it is configured to have a rectangular shape as a whole. In addition, a resin filling hole 306 used at the time of resin filling described later is formed in the divided substrate 302a constituting the holding substrate 302. The holding substrate 302 having the above structure is used as the semiconductor element 301.
By arranging so as to surround the outer periphery of the semiconductor element 301, the semiconductor element 301 can be held. The joint surfaces of the divided substrates 302a to 302d are also fixed by an adhesive.

【０２０６】枠体３０３は保持基板３０２の上面に、例
えば接着等により配設されるものである。この枠体３０
３は、少なくとも半導体素子３０１を囲繞しうる形状と
されており、本実施例では枠体３０３の外形と保持基板
３０２の外形は略等しくなるよう構成されている。上記
のように、保持基板３０２の上面に枠体３０３を配設す
ることにより、保持基板３０２と枠体３０３は協働して
有底状の空間部３０７を形成する。The frame 303 is arranged on the upper surface of the holding substrate 302 by, for example, bonding. This frame 30
3 has a shape capable of surrounding at least the semiconductor element 301, and in this embodiment, the outer shape of the frame body 303 and the outer shape of the holding substrate 302 are substantially equal to each other. As described above, by disposing the frame body 303 on the upper surface of the holding substrate 302, the holding substrate 302 and the frame body 303 cooperate to form the bottomed space portion 307.

【０２０７】封止樹脂３０４は、上記のように保持基板
３０２と枠体３０３とが形成する空間部３０７に充填さ
れる。この際、封止樹脂３０４は、保持基板３０２に形
成されている樹脂充填孔３０６より空間部３０７に向け
充填される（詳細については後述する）。リード３０５
は、コバール或いは42alloy 等のリード材料により形成
されており、インナーリード部３０５ａとアウターリー
ド部３０５ｂとにより構成されている。このリード３０
５は、保持基板３０２及び枠体３０３が形成する筐体の
一辺（本実施例では下側の長辺）に集約的に配設されて
いる。また、このリード３０５は、保持基板３０２の上
部に接着されると共に、保持基板３０２と枠体３０３と
の間に挟持されることにより固定される構成とされてい
る。The sealing resin 304 is filled in the space 307 formed by the holding substrate 302 and the frame 303 as described above. At this time, the sealing resin 304 is filled into the space 307 through the resin filling hole 306 formed in the holding substrate 302 (details will be described later). Reed 305
Is formed of a lead material such as Kovar or 42alloy, and includes an inner lead portion 305a and an outer lead portion 305b. This lead 30
5 are collectively arranged on one side of the housing formed by the holding substrate 302 and the frame body 303 (lower long side in this embodiment). Further, the lead 305 is configured to be fixed by being bonded to the upper portion of the holding substrate 302 and being sandwiched between the holding substrate 302 and the frame body 303.

【０２０８】インナーリード部３０５ａは半導体素子３
０１の上面に形成された電極パッド３０８にワイヤ３０
９を用いて接続されており、これによりリード３０５と
半導体素子３０１は電気的に接続される。また、アウタ
ーリード部３０５ｂは枠体３０３（保持基板３０２）の
縁部より外方に向けて延出した構成とされている。実装
時には、このアウターリード部３０５ｂが実装基板に接
続される。尚、本実施例においては、アウターリード部
３０５ｂの形状は直線状に延出した形状とされている。The inner lead portion 305a is the semiconductor element 3
01 to the electrode pad 308 formed on the upper surface of the wire 30
9 to connect the leads 305 and the semiconductor element 301 electrically. Further, the outer lead portion 305b is configured to extend outward from the edge portion of the frame body 303 (holding substrate 302). At the time of mounting, the outer lead portion 305b is connected to the mounting board. In the present embodiment, the outer lead portion 305b has a linearly extended shape.

【０２０９】上記構成とされた半導体装置３００は、全
てのリード３０５が保持基板３０２及び枠体３０３が形
成する筐体の一辺に集約的に配設されているため、半導
体装置３００を立設して実装することが可能となる。半
導体装置３００を立設した場合、実装基板に対する半導
体装置３００の専有面積が小さくなるため、よって実装
密度を向上させることができる。In the semiconductor device 300 having the above structure, all the leads 305 are collectively arranged on one side of the casing formed by the holding substrate 302 and the frame 303, and therefore the semiconductor device 300 is erected. It becomes possible to implement it. When the semiconductor device 300 is erected, the area occupied by the semiconductor device 300 with respect to the mounting substrate is reduced, and thus the mounting density can be improved.

【０２１０】図８０及び図８１は、上記構成とされた半
導体装置３００の変形例である半導体装置３１０を示し
ている。本変形例に係る半導体装置３１０は、保持基板
３１２の外形形状を枠体３１１の外形形状に対して大き
くしたことを特徴とするものである。このように、枠体
３１１と保持基板３１２の外形形状を異ならせることに
より、枠体３１１と保持基板３１２との間には段差部３
１３が形成され、よって枠体３１１及び保持基板３１２
の外部（空気）と接触する面積が広くなる。よって、本
変形例に係る半導体装置３１０によれば放熱面を広くす
ることができ、半導体素子３０１の放熱効率を向上させ
ることができる。80 and 81 show a semiconductor device 310 which is a modification of the semiconductor device 300 having the above structure. The semiconductor device 310 according to this modification is characterized in that the outer shape of the holding substrate 312 is larger than the outer shape of the frame body 311. In this way, by making the outer shapes of the frame body 311 and the holding substrate 312 different from each other, the step portion 3 is provided between the frame body 311 and the holding substrate 312.
13 is formed, so that the frame body 311 and the holding substrate 312 are formed.
The area that comes in contact with the outside (air) becomes wider. Therefore, according to the semiconductor device 310 of the present modification, the heat dissipation surface can be widened and the heat dissipation efficiency of the semiconductor element 301 can be improved.

【０２１１】続いて、上記構成とされた半導体装置３０
０を用いた半導体装置ユニット３５０について説明す
る。半導体装置ユニット３５０は、半導体装置３００を
複数個並設し、これを接着剤を用いて固定してユニット
化した構成とされている（接着剤層を符号３１５で示
す）。また、半導体装置３００を複数個並設して固定す
る際、各半導体装置３００に配設されたリード３０５
は、その延出位置が半導体装置ユニット３５０の同一面
に位置するよう構成されている（図７６は、各リード３
０５が延出する位置である底面を示す図である）。Subsequently, the semiconductor device 30 having the above structure
The semiconductor device unit 350 using 0 will be described. The semiconductor device unit 350 is configured by arranging a plurality of semiconductor devices 300 in parallel and fixing them with an adhesive to form a unit (adhesive layer is indicated by reference numeral 315). In addition, when a plurality of semiconductor devices 300 are arranged in parallel and fixed, the leads 305 provided in each semiconductor device 300.
Are configured such that their extended positions are located on the same surface of the semiconductor device unit 350 (see FIG.
It is a figure which shows the bottom face which is the position where 05 extends).

【０２１２】図７７は、実装基板３１４に半導体装置ユ
ニット３５０を実装した状態を示している。同図に示さ
れるように、上記構成とされた半導体装置ユニット３５
０は、各半導体装置３００を立設状態で、かつ隣接する
半導体装置同志が密接された状態で実装されるため、個
々の半導体装置３００毎に実装する構成に比べて実装密
度を更に向上させることができる。また、半導体装置ユ
ニット３５０は複数の半導体装置３００をユニット化し
ているため、多数の半導体装置３００を一括的に実装基
板３１４に実装できるため、実装効率を向上させること
もできる。FIG. 77 shows a state in which the semiconductor device unit 350 is mounted on the mounting board 314. As shown in the figure, the semiconductor device unit 35 configured as described above.
In the case of 0, since each semiconductor device 300 is mounted in an upright state and adjacent semiconductor devices are closely attached to each other, it is possible to further improve the mounting density as compared with the configuration in which each semiconductor device 300 is mounted. You can In addition, since the semiconductor device unit 350 is formed by uniting the plurality of semiconductor devices 300, a large number of semiconductor devices 300 can be collectively mounted on the mounting board 314, so that mounting efficiency can be improved.

【０２１３】続いて、図８２及び図８３を用いて半導体
装置ユニット３５０の製造方法について説明する。半導
体装置ユニット３５０の製造工程は、大略すると半導体
素子配設工程，リード配設工程，枠体配設工程，配線工
程，樹脂封止工程，半導体装置積層工程とに大別され
る。以下、各工程について説明する。半導体装置ユニッ
ト３５０を製造するには、先ず半導体素子配設工程を実
施する。図８２（Ａ）は半導体素子配設工程を示してい
る。同図に示すように、半導体素子配設工程では、半導
体素子３０１の外周四側面に、接着剤を用いて分割基板
３０２ａ〜３０２ｄを接着して保持基板３０２を形成す
る。この際、分割基板３０２ａには、予め樹脂充填孔３
０６を穿設しておく。分割基板３０２ａ〜３０２ｄを半
導体素子３０１に配設することにより、半導体素子３０
１は保持基板３０２に保持された構成となり、機械的強
度が向上する。A method of manufacturing the semiconductor device unit 350 will be described with reference to FIGS. 82 and 83. The manufacturing process of the semiconductor device unit 350 is roughly classified into a semiconductor element disposing process, a lead disposing process, a frame disposing process, a wiring process, a resin sealing process, and a semiconductor device laminating process. Hereinafter, each step will be described. In order to manufacture the semiconductor device unit 350, the semiconductor element disposing process is first performed. FIG. 82A shows a semiconductor element disposing process. As shown in the figure, in the semiconductor element disposing step, the divided substrates 302a to 302d are bonded to the outer peripheral four side surfaces of the semiconductor element 301 with an adhesive to form the holding substrate 302. At this time, the resin filling hole 3 is previously formed in the divided substrate 302a.
06 is drilled. By disposing the divided substrates 302a to 302d on the semiconductor element 301, the semiconductor element 30
No. 1 is held by the holding substrate 302, and the mechanical strength is improved.

【０２１４】上記の半導体素子配設工程が終了すると、
続いてリード配設工程が実施される。図８２（Ｂ）はリ
ード配設工程を示している。図中、３１６はリードフレ
ームであり、プレス加工等により予めリード３０５及び
タイバー３１７等が形成されている。このリードフレー
ム３１６は、保持基板３０２の上部に載置される。この
際、リードフレーム３１６はリード３０５が保持基板３
０２の一辺（図中、下方の長辺。参照符号３１８で示
す）と対応する位置に集約的に形成された構成とされて
いる。When the above semiconductor element disposing process is completed,
Then, a lead disposing process is performed. FIG. 82B shows the lead disposing process. In the figure, reference numeral 316 is a lead frame, and the leads 305, tie bars 317, etc. are formed in advance by pressing or the like. The lead frame 316 is placed on the holding substrate 302. At this time, in the lead frame 316, the leads 305 have the holding substrate 3
No. 02 (lower long side in the drawing; indicated by reference numeral 318) is collectively formed.

【０２１５】上記のように、保持基板３０２にリードフ
レーム３１６が載置されると、続いて枠体配設工程が実
施される。図８３（Ｃ）は枠体配設工程を示している。
枠体配設工程では、リードフレーム３１６が載置された
保持基板３０２上に、接着剤を用いて枠体３０３が接着
される。この枠体３０３は、固定された状態において半
導体素子３０１を囲繞する枠形状を有している。また、
枠体３０３が保持基板３０２に接着されるとにより、リ
ード３０５は枠体３０３と保持基板３０２との間に挟持
され固定された構成となる。After the lead frame 316 is placed on the holding substrate 302 as described above, the frame disposing process is subsequently performed. FIG. 83C shows a frame disposing process.
In the frame disposing step, the frame 303 is adhered to the holding substrate 302 on which the lead frame 316 is placed by using an adhesive. The frame body 303 has a frame shape surrounding the semiconductor element 301 in a fixed state. Also,
When the frame body 303 is adhered to the holding substrate 302, the leads 305 are sandwiched and fixed between the frame body 303 and the holding substrate 302.

【０２１６】枠体配設工程が終了すると、続いて配線工
程が実施される。図８３（Ｄ）は配線工程を示してい
る。半導体素子３０１の上部には電極パッド３０８が設
けられており、本配線工程においては、リード３０５の
インナーリード部３０５ａと電極パッド３０８との間
に、ワイヤボンディング装置を用いてワイヤ３０９を配
設する。この配線工程を実施することにより、半導体素
子３０１とリード３０５は電気的に接続される。When the frame disposing process is completed, a wiring process is subsequently performed. FIG. 83D shows a wiring process. An electrode pad 308 is provided on the upper part of the semiconductor element 301. In this wiring step, a wire 309 is arranged between the inner lead portion 305a of the lead 305 and the electrode pad 308 by using a wire bonding device. . By carrying out this wiring step, the semiconductor element 301 and the leads 305 are electrically connected.

【０２１７】配線工程が終了すると、続いて樹脂封止工
程が実施される。樹脂封止工程では、上記のようにリー
ドフレーム３１６，枠体３０３，及びワイヤ３０９が配
設された保持基板３０２を、例えば図１９を用いて先に
説明したと同様な金型２０ａ，２０ｂ及びプレート２３
とにより構成される樹脂モールド装置に装着する。そし
て、保持基板３０２の背面（電極パッド３０８，ワイヤ
３０９等が配設されていない面）から樹脂充填孔３０６
より樹脂を充填する。これにより、保持基板３０２と枠
体３０３とにより形成される空間部３０７内に封止樹脂
３０４が充填され、よって半導体素子３０１，ワイヤ３
０９等は封止樹脂３０４により保護される。図８３
（Ｅ）は、封止樹脂３０４が空間部３０７内に充填され
た状態を示している。When the wiring process is completed, a resin sealing process is subsequently performed. In the resin sealing step, the holding substrate 302 on which the lead frame 316, the frame body 303, and the wires 309 are arranged as described above is used, for example, in the molds 20a, 20b and Plate 23
It is mounted on the resin molding device constituted by. Then, from the rear surface of the holding substrate 302 (the surface on which the electrode pad 308, the wire 309, etc. are not provided), the resin filling hole 306 is formed.
Fill with more resin. As a result, the space 307 formed by the holding substrate 302 and the frame 303 is filled with the sealing resin 304, so that the semiconductor element 301 and the wire 3 are formed.
09 and the like are protected by the sealing resin 304. Figure 83
(E) shows a state in which the sealing resin 304 is filled in the space 307.

【０２１８】上記のように樹脂封止工程が行われると、
リードフレーム３１６の不要部分（タイバー３１７等）
が除去され、図８３（Ｆ）に示されるように半導体装置
３００が形成される。半導体装置３００が形成される
と、続いて半導体装置積層工程が実施される。図８４
（Ｇ）は、半導体装置積層工程を示している。半導体装
置積層工程では、複数の半導体装置３００をリード３０
５の配設位置が同一面となるよう位置決めして並設さ
せ、各半導体装置同志を接着剤を用いて固定する。これ
により、図７５乃至図７７に示す半導体装置ユニット３
５０が形成される。[0218] When the resin sealing step is performed as described above,
Unnecessary parts of the lead frame 316 (tie bar 317, etc.)
Are removed, and the semiconductor device 300 is formed as shown in FIG. After the semiconductor device 300 is formed, the semiconductor device stacking process is subsequently performed. FIG. 84
(G) shows a semiconductor device stacking process. In the semiconductor device stacking process, the plurality of semiconductor devices 300 are connected to the leads 30.
The five semiconductor devices are positioned and arranged side by side so that they are on the same plane, and the semiconductor devices are fixed to each other with an adhesive. As a result, the semiconductor device unit 3 shown in FIGS.
50 is formed.

【０２１９】ここで、上記半導体装置積層工程の際、各
半導体装置３００に設けられているリード３０５の位置
を精度よく整列させる必要がある。これは、リード３０
５は実装基板３１４に接続されるものであり、実装基板
３１４にはリード３０５の配設位置と対応して電極部が
形成される。よって、リード３０５の位置精度が悪い
と、リード３０５と実装基板３１４との電気的接続を良
好に行えないおそれがある。このため、半導体装置積層
工程において、各半導体装置３００を高精度に位置決め
して並設させる必要がある。Here, in the semiconductor device laminating step, it is necessary to accurately align the positions of the leads 305 provided on each semiconductor device 300. This is the lead 30
5 is connected to the mounting substrate 314, and an electrode portion is formed on the mounting substrate 314 in correspondence with the arrangement position of the lead 305. Therefore, if the positional accuracy of the lead 305 is poor, the electrical connection between the lead 305 and the mounting substrate 314 may not be performed well. Therefore, in the semiconductor device stacking process, it is necessary to position each semiconductor device 300 with high accuracy and to arrange them side by side.

【０２２０】図８５乃至図８７は、半導体装置３００を
積層するに際し、各半導体装置３００を高精度に位置決
めする方法を示している。図８５に示す位置決め方法で
は、枠体３０３の表面に位置決め突起３１９を形成する
と共に、保持基板３０２の背面に位置決め凹部３２０を
形成したものである。位置決め突起３１９及び位置決め
凹部３２０は高精度に形成されており、また位置決め突
起３１９は位置決め凹部３２０に嵌入しうる構成とされ
ている。従って、各半導体装置３００を並設する際に、
位置決め突起３１９を位置決め凹部３２０に嵌入させる
ことにより、各半導体装置３００の位置決めを高精度に
行うことができる。85 to 87 show a method of positioning each semiconductor device 300 with high accuracy when stacking the semiconductor devices 300. In the positioning method shown in FIG. 85, the positioning protrusion 319 is formed on the surface of the frame body 303, and the positioning recess 320 is formed on the back surface of the holding substrate 302. The positioning protrusion 319 and the positioning recess 320 are formed with high precision, and the positioning protrusion 319 is configured to be fitted into the positioning recess 320. Therefore, when the semiconductor devices 300 are arranged in parallel,
By fitting the positioning protrusion 319 into the positioning recess 320, the positioning of each semiconductor device 300 can be performed with high accuracy.

【０２２１】図８６に示す位置決め方法は、位置決め用
治具３２１を用いて各半導体装置３００の位置決めを行
う方法である。半導体装置３００の両側部には、図８６
（Ｃ）に示されるように、位置決め溝３２２ａ〜３２２
ｃが高精度に形成されている。また、位置決め用治具３
２１には、位置決め溝３２２ａ〜３２２ｃと対応するよ
う位置決めピン３２３ａ〜３２３ｃがベース部材３２４
に植設されている。The positioning method shown in FIG. 86 is a method of positioning each semiconductor device 300 using a positioning jig 321. FIG. 86 is provided on both sides of the semiconductor device 300.
As shown in (C), positioning grooves 322a-322
c is formed with high precision. In addition, the positioning jig 3
21, positioning pins 323a to 323c are provided on the base member 324 so as to correspond to the positioning grooves 322a to 322c.
Has been planted in.

【０２２２】よって、位置決め用治具３２１に立設され
ている位置決めピン３２３ａ〜３２３ｃに位置決め溝３
２２ａ〜３２２ｃが係合するよう半導体装置３００を並
設することにより、各半導体装置３００の位置決めを高
精度に行うことができる。図８７に示す位置決め方法
は、上記と同様に位置決め用治具３２１を用いて各半導
体装置３００の位置決めを行う方法である。半導体装置
３００の外周所定位置には保持基板３０２及び枠体３０
３を貫通して位置決め孔３２５ａ〜３２５ｃが高精度に
穿設されている。また、位置決めピン３２３ａ〜３２３
ｃは、位置決め孔３２５ａ〜３２５ｃと対応するようベ
ース部材３２４に植設されている。Therefore, the positioning groove 3 is formed in the positioning pins 323a to 323c provided upright on the positioning jig 321.
By arranging the semiconductor devices 300 in parallel so that the 22a to 322c engage with each other, the positioning of each semiconductor device 300 can be performed with high accuracy. The positioning method shown in FIG. 87 is a method of positioning each semiconductor device 300 using the positioning jig 321 as described above. The holding substrate 302 and the frame 30 are provided at predetermined positions on the outer periphery of the semiconductor device 300.
Positioning holes 325a to 325c are drilled through the hole 3 with high precision. In addition, positioning pins 323a to 323
c is planted in the base member 324 so as to correspond to the positioning holes 325a to 325c.

【０２２３】よって、位置決め用治具３２１に立設され
ている位置決めピン３２３ａ〜３２３ｃに位置決め孔３
２５ａ〜３２５ｃが挿通されるよう半導体装置３００を
並設することにより、各半導体装置３００の位置決めを
高精度に行うことができる。図８８及び図８９は、上記
した半導体装置ユニットの製造方法の変形例を示してい
る。Accordingly, the positioning holes 3 are formed in the positioning pins 323a to 323c provided upright on the positioning jig 321.
By arranging the semiconductor devices 300 side by side so that 25a to 325c are inserted, the positioning of each semiconductor device 300 can be performed with high accuracy. 88 and 89 show a modification of the method for manufacturing the semiconductor device unit described above.

【０２２４】図８２乃至図８４を用いて説明した半導体
装置ユニットの製造方法では、図８３に示す配線工程が
終了した後に樹脂封止工程を行い、その後に半導体装置
積層工程を行う構成とされていた。しかるに、本変形例
に係る製造方法では、配線工程が終了した後に、先ず半
導体装置積層工程を実施し、その後に樹脂封止工程を行
うことを特徴とするものである。In the method of manufacturing the semiconductor device unit described with reference to FIGS. 82 to 84, the resin sealing process is performed after the wiring process shown in FIG. 83 is completed, and then the semiconductor device laminating process is performed. It was However, the manufacturing method according to the present modification is characterized in that after the wiring process is completed, the semiconductor device stacking process is first performed, and then the resin sealing process is performed.

【０２２５】図８８は、配線工程が終了することにより
半導体素子３０１，枠体３０３，ワイヤ３０９等が配設
された保持基板３０２（以下、半導体装置組立体３３０
という）を積層する状態を示している。同図に示される
ように、複数の半導体装置組立体３３０を図中矢印で示
すように押圧付勢することにより、各半導体装置組立体
３３０を積層する。但し、この押圧付勢された状態で
は、各半導体装置組立体３３０は接着等されておらず、
単に重ね合わされた状態となっている。FIG. 88 shows a holding substrate 302 (hereinafter referred to as a semiconductor device assembly 330) on which the semiconductor element 301, the frame 303, the wires 309 and the like are arranged after the wiring process is completed.
Is referred to as "). As shown in the figure, the semiconductor device assemblies 330 are stacked by pressing and urging the plurality of semiconductor device assemblies 330 as indicated by the arrows in the figure. However, in this pressed and biased state, each semiconductor device assembly 330 is not bonded,
It is in a state of simply being overlaid.

【０２２６】上記のように、半導体装置組立体３３０が
積層されると、図８９に示されるように、この積層状態
を維持しつつ各半導体装置組立体３３０は金型３２６内
に装着される。金型３２６は、上型３２６ａと下型３２
６ｂとにより構成されており、また下型３２６ｂにはプ
ランジャ３２７が配設されたプランジャポット３２８が
形成されている。また、下型２３６ｂと対向する最外部
に位置する半導体装置組立体３３０には、プランジャポ
ット３２８と略等しい径寸法の樹脂充填凹部３２９が形
成されている。各半導体装置組立体３３０が金型３２６
内に装着された状態で、プランジャポット３２８と樹脂
充填凹部３２９とは接続される構成となっている。When the semiconductor device assemblies 330 are stacked as described above, each semiconductor device assembly 330 is mounted in the mold 326 while maintaining this stacked state, as shown in FIG. The mold 326 includes an upper mold 326a and a lower mold 32.
6b, and a lower mold 326b is formed with a plunger pot 328 in which a plunger 327 is arranged. A resin-filled recess 329 having a diameter substantially equal to that of the plunger pot 328 is formed in the outermost semiconductor device assembly 330 facing the lower mold 236b. Each semiconductor device assembly 330 has a mold 326.
The plunger pot 328 and the resin-filled recess 329 are connected to each other when mounted inside.

【０２２７】上記のように金型３２６内に各半導体装置
組立体３３０が装着されると、プランジャ３２７が上動
しプランジャポット３２８内に装填されていた封止樹脂
３０４（樹脂タブレット）は保持基板３０２に形成され
ている樹脂充填孔３０６を介して空間部３０７内に充填
される。ここで、図８９に示されるように、各半導体装
置組立体３３０が積層された状態で、各半導体装置組立
体３３０に形成されている空間部３０７は樹脂充填孔３
０６より連通された構成となっている。従って、プラン
ジャポット３２８内の封止樹脂３０４は、各半導体装置
組立体３３０の樹脂充填孔３０６を通り、下方に位置す
る半導体装置組立体３３０から順次上方に位置する半導
体装置組立体３３０の空間部３０７に充填されていく。When each semiconductor device assembly 330 is mounted in the die 326 as described above, the plunger 327 is moved upward and the sealing resin 304 (resin tablet) loaded in the plunger pot 328 is retained on the holding substrate. The space 307 is filled through the resin filling hole 306 formed in 302. Here, as shown in FIG. 89, in a state where the semiconductor device assemblies 330 are stacked, the space portion 307 formed in each semiconductor device assembly 330 has a resin filling hole 3
It is configured to communicate from 06. Therefore, the sealing resin 304 in the plunger pot 328 passes through the resin filling hole 306 of each semiconductor device assembly 330, and the space of the semiconductor device assembly 330 sequentially located from the lower semiconductor device assembly 330 to the upper space. It is filled in 307.

【０２２８】また、各半導体装置組立体３３０に形成さ
れている空間部３０７に封止樹脂３０４が充填されるこ
とにより、この封止樹脂３０４は接着剤としても機能
し、隣接する半導体装置組立体３３０は封止樹脂３０４
により接着される。従って、本変形例による製造方法に
よれば、半導体装置積層工程と樹脂封止工程を一括的に
行うことが可能となり、半導体装置ユニットを効率よく
製造することができる。Further, by filling the space 307 formed in each semiconductor device assembly 330 with the sealing resin 304, the sealing resin 304 also functions as an adhesive, and the adjacent semiconductor device assemblies 330 is a sealing resin 304
Glued by. Therefore, according to the manufacturing method of the present modification, the semiconductor device laminating step and the resin sealing step can be collectively performed, and the semiconductor device unit can be efficiently manufactured.

【０２２９】図９０は、図７５乃至図７７に示した半導
体装置ユニット３５０の変形例てある半導体装置ユニッ
ト３５５を示している。本変形例に係る半導体装置ユニ
ット３５５は、リード３０５の先端部分に略Ｌ字状の折
曲部３５６を形成したことを特徴とするものである。こ
のように、リード３０５の先端部分に折曲部３５６を形
成することにより表面実装が可能となる。FIG. 90 shows a semiconductor device unit 355 which is a modification of the semiconductor device unit 350 shown in FIGS. 75 to 77. The semiconductor device unit 355 according to this modification is characterized in that a substantially L-shaped bent portion 356 is formed at the tip portion of the lead 305. Thus, by forming the bent portion 356 at the tip portion of the lead 305, surface mounting becomes possible.

【０２３０】続いて、図９１乃至図１２１を用いて第４
の発明について説明する。図９１乃至図９３は、本発明
の第１実施例である半導体装置４００を示している。図
９１は半導体装置４００の断面図、図９２は半導体装置
４００の一部切截した平面図、図９３は半導体装置４０
０の底面図である。半導体装置４００は、大略すると半
導体素子４０１，半導体素子搭載基板４０２，封止樹脂
４０３，外部接続端子となる複数のバンプ４０４，及び
可撓配線基板であるフレキシブルプリント基板４０５等
により構成されている。Subsequently, the fourth operation will be described with reference to FIGS. 91 to 121.
The invention will be described. 91 to 93 show a semiconductor device 400 which is a first embodiment of the present invention. 91 is a sectional view of the semiconductor device 400, FIG. 92 is a partially cutaway plan view of the semiconductor device 400, and FIG. 93 is a semiconductor device 40.
It is a bottom view of 0. The semiconductor device 400 is roughly composed of a semiconductor element 401, a semiconductor element mounting substrate 402, a sealing resin 403, a plurality of bumps 404 serving as external connection terminals, a flexible printed board 405 serving as a flexible wiring board, and the like.

【０２３１】半導体素子搭載基板４０２は、例えばアル
ミ合金，銅合金等の熱伝導性の良好な金属により構成さ
れた矩形状の基板であり、半導体素子４０１はこの半導
体素子搭載基板４０２の上部に、ダイボンド材４０６に
より接合されている。フレキシブルプリント基板４０５
は、例えばポリイミド等の可撓性を有するベース部材４
０７を有しており、本実施例ではこのベース部材４０７
の背面側に銅箔にワイヤボンディング可能な金等のメッ
キを施した所定の配線パターンが形成された構成とされ
ている。The semiconductor element mounting substrate 402 is a rectangular substrate made of a metal having good thermal conductivity such as an aluminum alloy or a copper alloy. The semiconductor element 401 is provided on the semiconductor element mounting substrate 402. It is joined by a die bond material 406. Flexible printed circuit board 405
Is a flexible base member 4 such as polyimide.
07, and in the present embodiment, this base member 407
A predetermined wiring pattern is formed on the back side of the copper foil, which is plated with gold or the like and is wire-bondable to a copper foil.

【０２３２】図９４はフレキシブルプリント基板４０５
を展開した状態の底面図であり、また図９９（Ａ）はフ
レキシブルプリント基板４０５を展開した状態の断面図
である。各図に示されるように、フレキシブルプリント
基板４０５は、ベース部材４０７の背面側に形成される
配線パターンは、半導体素子４０１と電気的に接続され
る電極部４０８と、バンプ４０４が設けられる外部接続
端子部４０９と、上記電極部４０８と外部接続端子部４
０９とを接続する配線部４１０とにより構成されてい
る。FIG. 94 shows a flexible printed board 405.
FIG. 99A is a bottom view of the developed state, and FIG. 99A is a cross-sectional view of the flexible printed circuit board 405 in the developed state. As shown in each drawing, in the flexible printed board 405, the wiring pattern formed on the back surface side of the base member 407 has an electrode portion 408 electrically connected to the semiconductor element 401 and an external connection provided with bumps 404. The terminal portion 409, the electrode portion 408, and the external connection terminal portion 4
09 and the wiring part 410 which connects.

【０２３３】また、フレキシブルプリント基板４０５を
構成するベース部材４０７は、図９４に示されるよう
に、中央部分に半導体素子搭載基板４０２の平面形状と
略等しい形状を有した四角形状の基部４０７ａを有する
と共に、この基部４０７ａの外周四辺より外側に向け台
形状に延出する延出部４０７ｂ〜４０７ｅを有した形状
とされている。As shown in FIG. 94, the base member 407 of the flexible printed board 405 has a square base 407a having a shape substantially equal to the planar shape of the semiconductor element mounting board 402 in the central portion. Along with this, the base portion 407a has a shape having extension portions 407b to 407e that extend in a trapezoidal shape outward from the outer peripheral four sides.

【０２３４】上記した電極部４０８は各延出部４０７ｂ
〜４０７ｅに位置するよう、また外部接続端子部４０９
は基部４０７ａに位置するよう、更に配線部４１０は基
部４０７ａから各延出部４０７ｂ〜４０７ｅに位置する
よう構成されている。また、各外部接続端子部４０９に
は、半田よりなるバンプ４０４が夫々配設されている。The above-mentioned electrode portion 408 has the extension portions 407b.
To the external connection terminal portion 409.
Is arranged on the base portion 407a, and the wiring portion 410 is arranged on the extending portions 407b to 407e from the base portion 407a. Further, bumps 404 made of solder are provided on the external connection terminal portions 409, respectively.

【０２３５】上記構成とされたフレキシブルプリント基
板４０５は、半導体素子搭載基板４０２にエポキシ或い
はシリコーン等の接着剤４１１を用いて固定される。こ
の際、フレキシブルプリント基板４０５は、基部４０７
ａに半導体素子搭載基板４０２を載置し、各延出部４０
７ｂ〜４０７ｅを半導体素子搭載基板４０２に沿って上
方に折り曲げることにより、半導体素子搭載基板４０２
に接着固定される。これにより、フレキシブルプリント
基板４０５は、半導体素子搭載基板４０２をその内部に
内包するよう半導体素子搭載基板４０２に配設される。The flexible printed board 405 having the above structure is fixed to the semiconductor element mounting board 402 using an adhesive 411 such as epoxy or silicone. At this time, the flexible printed circuit board 405 has a base 407.
The semiconductor element mounting substrate 402 is placed on a and each extension 40
By bending 7b to 407e upward along the semiconductor element mounting substrate 402, the semiconductor element mounting substrate 402
It is fixed by adhesion. As a result, the flexible printed board 405 is arranged on the semiconductor element mounting board 402 so as to include the semiconductor element mounting board 402 therein.

【０２３６】また、フレキシブルプリント基板４０５が
半導体素子搭載基板４０２に配設された状態において、
電極部４０８は半導体素子搭載基板４０２の上部、即ち
半導体素子４０１に近接した部位に位置しており、また
外部接続端子部４０９は半導体素子搭載基板４０２の下
部、即ち実装時に実装基板と対向する部位に位置してい
る。更に、配線部４１０は半導体素子搭載基板４０２の
側面を介して電極部４０８と外部接続端子部４０９を接
続する構成となっている。In the state where the flexible printed board 405 is arranged on the semiconductor element mounting board 402,
The electrode portion 408 is located on the upper portion of the semiconductor element mounting substrate 402, that is, a portion close to the semiconductor element 401, and the external connection terminal portion 409 is a lower portion of the semiconductor element mounting substrate 402, that is, a portion facing the mounting substrate during mounting. Is located in. Further, the wiring portion 410 is configured to connect the electrode portion 408 and the external connection terminal portion 409 via the side surface of the semiconductor element mounting substrate 402.

【０２３７】上記の如く配設されたフレキシブルプリン
ト基板４０５の電極部４０８と、半導体素子４０１に設
けられている電極パッド４１２との間には、ワイヤ４１
３が配設されている。これにより、半導体装置４０１と
外部接続端子部４０９とはワイヤ４１３，電極部４０
８，配線部４１０を介して電気的に接続された構成とな
る。The wire 41 is provided between the electrode portion 408 of the flexible printed board 405 arranged as described above and the electrode pad 412 provided on the semiconductor element 401.
3 are provided. As a result, the semiconductor device 401 and the external connection terminal portion 409 are connected to the wire 413 and the electrode portion 40.
8 and the wiring portion 410 is electrically connected.

【０２３８】封止樹脂４０３は例えば熱硬化性のエポキ
シ系の樹脂であり、本実施例ではポッティングにより配
設されており、半導体素子４０１及びワイヤ４１３を保
護する機能を奏している。尚、４１４は、封止樹脂４０
３をポッティングする際に封止樹脂４０３の流れを防止
するダム部材である。半導体装置４００を上記構成とす
ることにより、半導体素子搭載基板４０２は単に半導体
素子４０１を搭載するだけの機能を有すれば足り、配線
層を設ける必要がないため安価に製造することができ
る。また、放熱性の良好な材料を選定することが可能と
なるため、半導体素子４０１の放熱効率を向上させるこ
とができる。The sealing resin 403 is, for example, a thermosetting epoxy resin, is provided by potting in this embodiment, and has a function of protecting the semiconductor element 401 and the wire 413. In addition, 414 is a sealing resin 40
3 is a dam member that prevents the sealing resin 403 from flowing when potting 3. By configuring the semiconductor device 400 as described above, the semiconductor element mounting substrate 402 only needs to have the function of mounting the semiconductor element 401, and can be manufactured at low cost because there is no need to provide a wiring layer. Further, since it is possible to select a material having a good heat dissipation property, it is possible to improve the heat dissipation efficiency of the semiconductor element 401.

【０２３９】一方、フレキシブルプリント基板４０５
は、電子機器内の配線部材として広く用いられているも
のであり比較的安価であり、配線のパターニングも容易
に行うことができる。よって、半導体装置４００の低コ
スト化を図ることができる。また、フレキシブルプリン
ト基板４０５は、半導体素子搭載基板４０２を内包する
よう配設されるため、配設することにより自動的に電極
部４０８を半導体素子４０１の近傍に、また外部接続端
子部４０９を半導体素子搭載基板４０２の底面部（実装
部分）に位置させることができるため、配線の引回しを
用意に行うことができる。On the other hand, the flexible printed board 405
Is widely used as a wiring member in an electronic device, is relatively inexpensive, and wiring can be easily patterned. Therefore, the cost of the semiconductor device 400 can be reduced. Further, since the flexible printed board 405 is arranged so as to include the semiconductor element mounting board 402 therein, the flexible printed board 405 automatically arranges the electrode portion 408 in the vicinity of the semiconductor element 401 and the external connection terminal portion 409 in the semiconductor. Since it can be positioned on the bottom surface portion (mounting portion) of the element mounting substrate 402, wiring can be easily routed.

【０２４０】また、フレキシブルプリント基板４０５は
半導体素子搭載基板４０２を内包するため、フレキシブ
ルプリント基板４０５を設けても半導体装置４００の小
型化を図ることができる。また、フレキシブルプリント
基板４０５が半導体素子搭載基板４０２を内包した状態
で、各延出部４０７ｂ〜４０７ｅの所定範囲は封止樹脂
４０３により覆われるため、各延出部４０７ｂ〜４０７
ｅが半導体素子搭載基板４０２より剥離することを確実
に防止することができる。Since the flexible printed circuit board 405 includes the semiconductor element mounting substrate 402, the semiconductor device 400 can be downsized even if the flexible printed circuit board 405 is provided. Further, in the state where the flexible printed circuit board 405 includes the semiconductor element mounting substrate 402, a predetermined range of each of the extending portions 407b to 407e is covered with the sealing resin 403, and thus each of the extending portions 407b to 407.
It is possible to reliably prevent the peeling of e from the semiconductor element mounting substrate 402.

【０２４１】更に、本実施例では半導体装置４００がＢ
ＧＡ(Ball Grid Array）構造となっているため、実装性
を向上させることができる。図９５乃至図９８は、本発
明の第２実施例である半導体装置４５０を示している。
図９５は半導体装置４５０の断面図、図９６は半導体装
置４５０の一部切截した平面図、図９７は半導体装置４
５０の底面図、図９８は本実施例に用いるフレキシブル
プリント基板４２０を展開した状態の平面図である。
尚、本実施例に係る半導体装置４５０において、第１実
施例に係る半導体装置４００と同一構成については同一
符号を付してその説明を省略する。Further, in this embodiment, the semiconductor device 400 is B
Since it has a GA (Ball Grid Array) structure, the mountability can be improved. 95 to 98 show a semiconductor device 450 which is a second embodiment of the present invention.
95 is a cross-sectional view of the semiconductor device 450, FIG. 96 is a partially cutaway plan view of the semiconductor device 450, and FIG.
50 is a bottom view of FIG. 50, and FIG. 98 is a plan view of the flexible printed circuit board 420 used in this embodiment in a developed state.
In the semiconductor device 450 according to the present embodiment, the same components as those of the semiconductor device 400 according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【０２４２】前記した第１実施例では、フレキシブルプ
リント基板４０５を半導体素子搭載基板４０２に配設す
るに際し、基部４０７ａに半導体素子搭載基板４０２を
載置し、続いて各延出部４０７ｂ〜４０７ｅを半導体素
子搭載基板４０２に沿って上方に折り曲げることによ
り、フレキシブルプリント基板４０５がその内部に半導
体素子搭載基板４０２を内包する構成とした。即ち、第
１実施例ではフレキシブルプリント基板４０５が半導体
素子搭載基板４０２を下側から包み込む構成とされてい
た。In the first embodiment described above, when the flexible printed circuit board 405 is arranged on the semiconductor element mounting substrate 402, the semiconductor element mounting substrate 402 is placed on the base portion 407a, and then the extending portions 407b to 407e are placed. The flexible printed board 405 is configured to include the semiconductor element mounting substrate 402 therein by bending the semiconductor element mounting substrate 402 upward. That is, in the first embodiment, the flexible printed board 405 is configured to wrap the semiconductor element mounting board 402 from the lower side.

【０２４３】これに対して本実施例に係る半導体装置４
５０では、フレキシブルプリント基板４２０が上側から
半導体素子搭載基板４０２を包み込む構成としたことを
特徴とするものである。このため、本実施例で用いるフ
レキシブルプリント基板４２０は、その上面に電極部４
０８，外部接続端子部４０９，配線部４１０が形成され
た構成とされてる。また、電極部４０８はベース部材４
０７の基部４０７ａに位置するよう、また外部接続端子
部４０９は各延出部４０７ｂ〜４０７ｅに位置するよ
う、更に配線部４１０は基部４０７ａから各延出部４０
７ｂ〜４０７ｅに位置するよう構成されている。On the other hand, the semiconductor device 4 according to the present embodiment.
50 is characterized in that the flexible printed circuit board 420 is configured to wrap the semiconductor element mounting substrate 402 from the upper side. Therefore, the flexible printed circuit board 420 used in this embodiment has the electrode portion 4 on the upper surface thereof.
08, the external connection terminal portion 409, and the wiring portion 410 are formed. The electrode portion 408 is the base member 4
07, the external connection terminal portion 409 is located at each of the extension portions 407b to 407e, and the wiring portion 410 is located at the extension portion 40 of the base portion 407a.
7b to 407e.

【０２４４】更に、基部４０７ａの中央位置には半導体
素子挿通開口４２１が形成されている。本実施例では、
上記のようにフレキシブルプリント基板４２０は上側か
ら半導体素子搭載基板４０２を包み込む構成とされてい
るため、ワイヤ４１３を配設するために半導体素子４０
１をフレキシブルプリント基板４２０の上面部分に露出
させる必要があり、このために半導体素子挿通開口４２
１は設けられている。Further, a semiconductor element insertion opening 421 is formed at the central position of the base portion 407a. In this embodiment,
As described above, since the flexible printed circuit board 420 is configured to wrap the semiconductor element mounting board 402 from the upper side, the semiconductor element 40 is provided to dispose the wire 413.
1 needs to be exposed on the upper surface portion of the flexible printed circuit board 420. For this reason, the semiconductor element insertion opening 42
1 is provided.

【０２４５】よって、フレキシブルプリント基板４２０
を半導体素子搭載基板４０２に配設した状態で、半導体
素子４０１は半導体素子挿通開口４２１を挿通してフレ
キシブルプリント基板４２０の上面に露出し、よって電
極部４０８との間にワイヤ４１３を配設することが可能
となる。また、半導体素子挿通開口４２１の大きさは半
導体素子４０１の外形形状と等しくなるよう高精度に形
成されており、よって半導体素子４０１を半導体素子挿
通開口４２１に挿通させた状態で、半導体素子４０１と
フレキシブルプリント基板４２０との位置決めを行うこ
とができる。また、半導体素子挿通開口４２１の形成位
置と、配線部４１０の形成位置との精度出しも行われて
いる。従って、半導体素子４０１を半導体素子挿通開口
４２１に挿通させた状態で、半導体素子４０１と配線部
４１０との位置合わせが高精度で行われる。Therefore, the flexible printed circuit board 420
In the state where the semiconductor element is mounted on the semiconductor element mounting substrate 402, the semiconductor element 401 is inserted into the semiconductor element insertion opening 421 to be exposed on the upper surface of the flexible printed circuit board 420, so that the wire 413 is disposed between the electrode section 408 and the semiconductor element 401. It becomes possible. Further, the size of the semiconductor element insertion opening 421 is formed with high precision so as to be equal to the outer shape of the semiconductor element 401. Therefore, the semiconductor element 401 is inserted into the semiconductor element insertion opening 421, and the semiconductor element Positioning with the flexible printed circuit board 420 can be performed. Further, the accuracy of the formation position of the semiconductor element insertion opening 421 and the formation position of the wiring portion 410 is also performed. Therefore, with the semiconductor element 401 inserted in the semiconductor element insertion opening 421, the semiconductor element 401 and the wiring portion 410 are aligned with high accuracy.

【０２４６】上記構成とされたフレキシブルプリント基
板４２０は、第１実施例と同様に半導体素子搭載基板４
０２にエポキシ或いはシリコーン等の接着剤４１１を用
いて固定される。この際、フレキシブルプリント基板４
２０は、基部４０７ａを半導体素子搭載基板４０２の上
部に載置し、各延出部４０７ｂ〜４０７ｅを半導体素子
搭載基板４０２に沿って下方に折り曲げることにより、
半導体素子搭載基板４０２に接着固定される。これによ
り、フレキシブルプリント基板４２０は、半導体素子搭
載基板４０２を上部より内包した構成となる。The flexible printed circuit board 420 having the above-mentioned structure is used in the semiconductor element mounting board 4 as in the first embodiment.
It is fixed to 02 using an adhesive 411 such as epoxy or silicone. At this time, the flexible printed circuit board 4
20, the base portion 407a is placed on the upper portion of the semiconductor element mounting substrate 402, and the extending portions 407b to 407e are bent downward along the semiconductor element mounting substrate 402,
It is adhesively fixed to the semiconductor element mounting substrate 402. As a result, the flexible printed board 420 has a configuration in which the semiconductor element mounting board 402 is included from above.

【０２４７】また、フレキシブルプリント基板４２０が
半導体素子搭載基板４０２に配設された状態において、
半導体素子４０１は半導体素子挿通開口４２１を挿通し
てフレキシブルプリント基板４２０の上面に露出してお
り、また電極部４０８は半導体素子４０１に近接した部
位に位置しており、また外部接続端子部４０９は半導体
素子搭載基板４０２の下部、即ち実装時に実装基板と対
向する部位に位置している。更に、配線部４１０は半導
体素子搭載基板４０２の側面を介して電極部４０８と外
部接続端子部４０９を接続する構成となっている。In the state where the flexible printed board 420 is arranged on the semiconductor element mounting board 402,
The semiconductor element 401 is exposed through the semiconductor element insertion opening 421 on the upper surface of the flexible printed circuit board 420, the electrode portion 408 is located in the vicinity of the semiconductor element 401, and the external connection terminal portion 409 is It is located below the semiconductor element mounting substrate 402, that is, at a portion facing the mounting substrate during mounting. Further, the wiring portion 410 is configured to connect the electrode portion 408 and the external connection terminal portion 409 via the side surface of the semiconductor element mounting substrate 402.

【０２４８】上記の如く半導体装置４５０を構成するこ
とにより、半導体素子４０１を半導体素子挿通開口４２
１に挿通させた状態で、半導体素子４０１と配線部４１
０との位置合わせが高精度で行われるため、半導体素子
４０１に形成されている電極パッド４１２と、フレキシ
ブルプリント基板４２０に形成されている電極部４１０
との電気的接続を確実に行うことができる。尚、本実施
例においても、前記した第１実施例で実現できる効果を
同様に実現できることは勿論である。By configuring the semiconductor device 450 as described above, the semiconductor element 401 is inserted into the semiconductor element insertion opening 42.
1 and the semiconductor element 401 and the wiring portion 41.
Since the alignment with 0 is performed with high accuracy, the electrode pad 412 formed on the semiconductor element 401 and the electrode portion 410 formed on the flexible printed circuit board 420.
The electrical connection with can be reliably performed. Of course, also in this embodiment, the same effects as those achieved in the first embodiment can be realized.

【０２４９】続いて、実施例に係る半導体装置の製造方
法について図９９乃至図１１０を用いて説明する。尚、
以下の説明においては、前記した第１実施例に係る半導
体装置４００の製造方法を例に挙げて説明する。半導体
装置ユニット４００の製造工程は、大略するとフレキシ
ブルプリント基板形成工程（可撓配線基板形成工程），
フレキシブルプリント基板配設工程（可撓配線基板配設
工程）、半導体素子搭載工程、樹脂封止工程、外部接続
端子形成工程とに大別される。以下、各工程について説
明する。Subsequently, a method of manufacturing the semiconductor device according to the embodiment will be described with reference to FIGS. 99 to 110. still,
In the following description, the manufacturing method of the semiconductor device 400 according to the first embodiment will be described as an example. Generally speaking, the manufacturing process of the semiconductor device unit 400 includes a flexible printed board forming step (flexible wiring board forming step),
It is roughly divided into a flexible printed board arranging step (flexible wiring board arranging step), a semiconductor element mounting step, a resin sealing step, and an external connection terminal forming step. Hereinafter, each step will be described.

【０２５０】半導体装置ユニット４００を製造するに
は、先ずフレキシブルプリント基板形成工程を実施す
る。図９９（Ａ）はフレキシブルプリント基板形成工程
を示している。同図に示すように、フレキシブルプリン
ト基板形成工程では、先ず可撓性を有するポリイミド系
の樹脂よりなるベース部材４０７を所定の形状にプレス
加工する。続いて、このプレス加工されたベース部材４
０７に銅箔を貼着すると共に、この貼着した銅箔を所定
の形状にエッチング等によりパターニングし、更にパタ
ーニングされた銅箔の表面に金をメッキする。以上の処
理により、ベース部材４０７の背面側に、半導体素子４
０１と電気的に接続される電極部４０８，後述する外部
接続端子形成工程においてバンプ４０４が配設される外
部接続端子部４０９，上記電極部４０８と外部接続端子
部４０９とを一体的に接続する配線部４１０等が形成さ
れる。To manufacture the semiconductor device unit 400, a flexible printed board forming step is first carried out. FIG. 99 (A) shows a process for forming a flexible printed circuit board. As shown in the figure, in the flexible printed circuit board forming step, first, the base member 407 made of a flexible polyimide resin is pressed into a predetermined shape. Then, this pressed base member 4
A copper foil is attached to 07, the attached copper foil is patterned into a predetermined shape by etching or the like, and the surface of the patterned copper foil is plated with gold. Through the above processing, the semiconductor element 4 is formed on the back surface side of the base member 407.
01, an electrode portion 408 electrically connected to the electrode 01, an external connection terminal portion 409 on which a bump 404 is provided in an external connection terminal forming step described later, and the electrode portion 408 and the external connection terminal portion 409 are integrally connected. The wiring portion 410 and the like are formed.

【０２５１】続いて、上記のように電極部４０８，外部
接続端子部４０９，配線部４１０が形成されたベース部
材４０７にプレス加工を行うことにより不要部分を除去
し、図９４に示されるような基部４０７ａ，延出部４０
７ｂ〜４０７ｅが形成されたフレキシブルプリント基板
４０５を形成する。続いて、形成されたフレキシブルプ
リント基板４０５の電極部４０８，外部接続端子部４０
９，配線部４１０が配設されていない面（表面）に、エ
ポキシ或いはシリコーン等の熱硬化性の接着剤４１１を
塗布する。Subsequently, the base member 407 on which the electrode portion 408, the external connection terminal portion 409, and the wiring portion 410 are formed as described above is pressed to remove unnecessary portions, and as shown in FIG. 94. Base portion 407a, extension portion 40
A flexible printed board 405 on which 7b to 407e are formed is formed. Subsequently, the electrode portion 408 and the external connection terminal portion 40 of the formed flexible printed board 405.
9. A thermosetting adhesive 411 such as epoxy or silicone is applied to the surface (front surface) where the wiring portion 410 is not provided.

【０２５２】上記のようにフレキシブルプリント基板４
０５が形成されると、続いてフレキシブルプリント基板
配設工程が実施される。図９９（Ｂ）は、フレキシブル
プリント基板配設工程を示しており、本工程ではフレキ
シブルプリント基板４０５を半導体素子搭載基板４０２
に配設する。フレキシブルプリント基板４０５を半導体
素子搭載基板４０２に配設するには、先ず半導体素子搭
載基板４０２をフレキシブルプリント基板４０５の基部
４０７ａに載置し、続いて基部４０７ａの外周部分に形
成されている延出部４０７ｂから４０７ｅを半導体素子
搭載基板４０２の外周面に沿って上方に折り曲げ処理を
行う。As described above, the flexible printed circuit board 4
When 05 is formed, a flexible printed board arranging step is subsequently performed. FIG. 99 (B) shows a flexible printed board arranging step. In this step, the flexible printed board 405 is replaced with the semiconductor element mounting board 402.
To be installed. In order to arrange the flexible printed board 405 on the semiconductor element mounting board 402, first, the semiconductor element mounting board 402 is placed on the base portion 407a of the flexible printed board 405, and then the extension formed on the outer peripheral portion of the base portion 407a. The portions 407b to 407e are bent upward along the outer peripheral surface of the semiconductor element mounting substrate 402.

【０２５３】続いて、加熱処理を行うとにより接着剤４
１１を硬化させることにより、フレキシブルプリント基
板４０５を半導体素子搭載基板４０２に接着する。これ
により、フレキシブルプリント基板４０５は半導体素子
搭載基板４０２を下側より内包した構成となる。更に、
フレキシブルプリント基板４０５の半導体素子搭載基板
４０２の上部に位置する所定位置にダム部材４１４を配
設する。このダム部材４１４は、例えばエポキシ系ソル
ダレジスト等により構成されている。Subsequently, a heat treatment is carried out, whereby the adhesive 4
The flexible printed board 405 is adhered to the semiconductor element mounting board 402 by hardening 11. As a result, the flexible printed board 405 has a configuration in which the semiconductor element mounting board 402 is included from the lower side. Furthermore,
The dam member 414 is arranged at a predetermined position above the semiconductor element mounting substrate 402 of the flexible printed board 405. The dam member 414 is made of, for example, an epoxy solder resist or the like.

【０２５４】尚、上記のようにフレキシブルプリント基
板４０５を半導体素子搭載基板４０２に配設した状態に
おいて、半導体素子搭載基板４０２の半導体素子４０１
の配設位置は露出した状態となっている。フレキシブル
プリント基板配設工程が終了すると、続いて半導体素子
搭載工程が実施される。図９９（Ｃ）は、半導体素子搭
載工程を示している。In the state where the flexible printed board 405 is arranged on the semiconductor element mounting substrate 402 as described above, the semiconductor element 401 of the semiconductor element mounting substrate 402 is arranged.
The arrangement position of is exposed. When the flexible printed board arranging step is completed, the semiconductor element mounting step is subsequently performed. FIG. 99C shows a semiconductor element mounting process.

【０２５５】半導体素子搭載工程では、先ず半導体素子
搭載基板４０２のフレキシブルプリント基板４０５から
露出した部位にダイボンド材４０６を用いて半導体素子
４０１を固定する。続いて、ワイヤボンディング装置を
用いて半導体素子４０１に形成されている電極パッド４
１２とフレキシブルプリント基板４０５に形成されてい
る電極部４０８との間にワイヤ４１３を配設する。この
際、電極部４０８の配設位置は半導体素子４０１の配設
位置に近接しているため、ワイヤボンディングを確実に
行うことができる。In the semiconductor element mounting step, first, the semiconductor element 401 is fixed to the portion of the semiconductor element mounting substrate 402 exposed from the flexible printed board 405 using the die bond material 406. Then, the electrode pad 4 formed on the semiconductor element 401 using a wire bonding device
The wire 413 is arranged between the electrode 12 and the electrode portion 408 formed on the flexible printed board 405. At this time, since the disposition position of the electrode portion 408 is close to the disposition position of the semiconductor element 401, wire bonding can be reliably performed.

【０２５６】上記のように半導体素子搭載工程が終了す
ると、続いて樹脂封止工程が実施される。図９９（Ｄ）
は樹脂封止工程を示している。本実施例に係る樹脂封止
工程においては、熱硬化性エポキシ系の封止樹脂４０３
をポッティングを用いて充填している。封止樹脂４０３
が半導体素子４０１上にポッティングされると、続いて
熱処理が行われ封止樹脂４０３は硬化される。これによ
り、半導体素子４０１及びワイヤ４１３等は封止樹脂４
０３により保護された状態となる。When the semiconductor element mounting process is completed as described above, a resin sealing process is subsequently carried out. FIG. 99 (D)
Indicates a resin sealing step. In the resin encapsulation process according to this example, the thermosetting epoxy encapsulation resin 403 is used.
Are filled using potting. Sealing resin 403
Is potted on the semiconductor element 401, heat treatment is subsequently performed to cure the sealing resin 403. As a result, the semiconductor element 401, the wires 413, etc.
It will be in the state protected by 03.

【０２５７】樹脂封止工程が終了すると、続いて外部接
続端子形成工程が実施される。本実施例においては、外
部接続端子として半田バンプ４０４を用いている。この
バンプ４０４は、フレキシブルプリント基板４０５に形
成されている外部接続端子部４０９に配設される。半田
バンプ４０４を外部接続端子部４０９に配設する方法と
しては、例えば図１０７に示されるように半田ボール４
２２を外部接続端子部４０９に加熱処理により配設する
方法が考えられる。尚、バンプ４０４の材料は半田に限
定されるものではなく、例えば銅ボールに半田を被膜形
成した構成のものを用いることも可能である。When the resin sealing step is completed, the external connection terminal forming step is subsequently carried out. In this embodiment, the solder bump 404 is used as the external connection terminal. The bumps 404 are arranged on the external connection terminal portions 409 formed on the flexible printed board 405. As a method of disposing the solder bumps 404 on the external connection terminal portions 409, for example, as shown in FIG.
A method of arranging 22 on the external connection terminal portion 409 by heat treatment can be considered. The material of the bumps 404 is not limited to solder, and it is also possible to use, for example, a copper ball having a structure in which solder is coated.

【０２５８】上記の外部接続端子形成工程を行うことに
より、図９９（Ｅ）に示す半導体装置４００が形成され
る。また、図９９（Ｆ）は半導体装置４００を実装基板
４２３に実装した状態を示している。尚、４２４は実装
基板４２３に形成され、バンプ４０４と接続される接続
電極である。上記した半導体装置４００を製造方法にお
いて、フレキシブルプリント基板形成工程で実施される
ベース部材４０７に電極部４０８，外部接続端子部４０
９，配線部４１０を形成することは、例えばプリント配
線技術等を用いることにより容易に行うことができる。
また、フレキシブルプリント基板配設工程において行わ
れる半導体素子搭載基板４０２の内包処理は、単に半導
体素子搭載基板４０２に沿ってフレキシブルプリント基
板４０５を折曲する処理であるため、これも容易に行う
ことができる。よって、半導体装置４００を容易にかつ
低コストで製造することができる。By performing the above-described external connection terminal forming step, the semiconductor device 400 shown in FIG. 99E is formed. Further, FIG. 99F shows a state in which the semiconductor device 400 is mounted on the mounting substrate 423. Reference numeral 424 is a connection electrode formed on the mounting substrate 423 and connected to the bump 404. In the method for manufacturing the semiconductor device 400 described above, in the flexible printed board forming step, the base member 407, the electrode portion 408, and the external connection terminal portion 40 are formed.
9. The wiring portion 410 can be easily formed by using, for example, a printed wiring technique or the like.
Further, since the inclusion process of the semiconductor element mounting substrate 402 performed in the flexible printed circuit board arranging step is simply a process of bending the flexible printed circuit board 405 along the semiconductor element mounting substrate 402, this process can be easily performed. it can. Therefore, the semiconductor device 400 can be easily manufactured at low cost.

【０２５９】図１００及び図１０１は、前記したフレキ
シブルプリント基板配設工程の具体的な方法を示してい
る。図１００に示す方法は、移動可能なローラ４２５を
用いてフレキシブルプリント基板４０５を半導体素子搭
載基板４０２に配設することを特徴とするものである。
具体的には、先ず図１００（Ａ）に示すようにフレキシ
ブルプリント基板４０５の基部４０７ａに半導体素子搭
載基板４０２を載置する。続いて、図１００（Ｂ），
（Ｃ）に示すように、ローラ４２５を半導体素子搭載基
板４０２の外形に沿って、先ず上方に移動させた後横方
向に移動させる（図中、ローラ４２５の移動方向を矢印
で示す）ことにより、フレキシブルプリント基板４０５
を半導体素子搭載基板４０２に配設する。FIG. 100 and FIG. 101 show a concrete method of the above-mentioned flexible printed board arranging step. The method shown in FIG. 100 is characterized by disposing the flexible printed circuit board 405 on the semiconductor element mounting substrate 402 using a movable roller 425.
Specifically, first, as shown in FIG. 100 (A), the semiconductor element mounting substrate 402 is placed on the base portion 407a of the flexible printed board 405. Then, as shown in FIG.
As shown in (C), the roller 425 is first moved upward and then laterally along the outer shape of the semiconductor element mounting substrate 402 (in the figure, the moving direction of the roller 425 is indicated by an arrow). , Flexible printed circuit board 405
Are arranged on the semiconductor element mounting substrate 402.

【０２６０】上記のように、フレキシブルプリント基板
配設工程においてローラ４２５を用いてフレキシブルプ
リント基板４０５を折曲することにより、簡単にかつ確
実にフレキシブルプリント基板４０５を半導体素子搭載
基板４０２に配設することが可能となる。図１０１に示
す方法は、金型４２６及び移動可能なローラ４２７を用
いてフレキシブルプリント基板４０５を半導体素子搭載
基板４０２に配設することを特徴とするものである。As described above, by bending the flexible printed board 405 by using the roller 425 in the flexible printed board arranging step, the flexible printed board 405 is simply and surely arranged on the semiconductor element mounting substrate 402. It becomes possible. The method shown in FIG. 101 is characterized in that the flexible printed board 405 is disposed on the semiconductor element mounting board 402 by using a mold 426 and a movable roller 427.

【０２６１】金型４２６は、半導体素子搭載基板４０２
と略同一の平面形状を有する上型４２８と、半導体素子
搭載基板４０２の外形形状にフレキシブルプリント基板
４０５の厚さを考慮した形状とされたキャビティ４３０
を有する下型４２９とにより構成されている。また、上
型４２８は図示しない加圧装置により下型４２９のキャ
ビティ４３０内に移動する構成となっている。また、ロ
ーラ４２７は下型４２９の上部に配設されており、図１
０１（ｂ）に矢印で示す方向に移動しうる構成となって
いる。The die 426 is the semiconductor element mounting substrate 402.
And an upper die 428 having substantially the same plane shape as that of the cavity 430 and an outer shape of the semiconductor element mounting substrate 402 in which the thickness of the flexible printed board 405 is taken into consideration.
And a lower mold 429 having Further, the upper mold 428 is configured to move into the cavity 430 of the lower mold 429 by a pressure device (not shown). Further, the roller 427 is arranged on the upper part of the lower mold 429, and
01 (b) is movable in the direction indicated by the arrow.

【０２６２】上記金型４２６及び移動可能なローラ４２
７を用いてフレキシブルプリント基板４０５を半導体素
子搭載基板４０２に配設するには、先ず図１０１（Ａ）
に示すように、半導体素子搭載基板４１２を所定位置に
載置したフレキシブルプリント基板４０５を、半導体素
子搭載基板４１２の位置がキャビティ４３０の形成位置
と対応するよう位置決めして下型４２９の上部に配設す
る。The die 426 and the movable roller 42
In order to dispose the flexible printed circuit board 405 on the semiconductor element mounting substrate 402 by using FIG.
As shown in FIG. 5, the flexible printed board 405 on which the semiconductor element mounting substrate 412 is placed at a predetermined position is positioned on the lower die 429 by positioning so that the position of the semiconductor element mounting substrate 412 corresponds to the formation position of the cavity 430. Set up.

【０２６３】続いて、加圧装置を動作させることにより
上型４２８を可動させ、半導体素子搭載基板４０２をキ
ャビティ４３０の内部に押圧付勢する。これにより、図
１０１（Ｂ）に示されるように、半導体素子搭載基板４
０２のキャビティ４３０への進入に伴いフレキシブルプ
リント基板４０５は直角状に折曲される。続いて、図１
０１（Ｃ）に示されるように、各ローラ４２７を水平移
動させることにより、フレキシブルプリント基板４０５
の下型４２９より上方に延出した部分を折曲形成する。
これにより、フレキシブルプリント基板４０５は半導体
素子搭載基板４０２を内包するよう折曲された状態とな
る。続いて、半導体素子搭載基板４０２及び折曲形成さ
れたフレキシブルプリント基板４０５を一括的に金型４
２６から離型する。これにより、図１０１（Ｄ）に示す
ように、フレキシブルプリント基板４０５は半導体素子
搭載基板４０２を内包するよう半導体素子搭載基板４０
２に配設される。Subsequently, the pressure device is operated to move the upper die 428, and the semiconductor element mounting substrate 402 is pressed and urged into the cavity 430. As a result, as shown in FIG. 101B, the semiconductor element mounting substrate 4 is
The flexible printed circuit board 405 is bent at a right angle when 02 enters the cavity 430. Then, Fig. 1
01 (C), the flexible printed circuit board 405 is moved by horizontally moving each roller 427.
The portion extending above the lower mold 429 is bent and formed.
As a result, the flexible printed board 405 is bent so as to include the semiconductor element mounting board 402 therein. Subsequently, the semiconductor element mounting substrate 402 and the bent flexible printed circuit board 405 are collectively molded by the mold 4.
Release from 26. As a result, as shown in FIG. 101D, the flexible printed circuit board 405 includes the semiconductor element mounting substrate 40 so that the semiconductor element mounting substrate 402 is included therein.
2 are arranged.

【０２６４】上記した方法によれば、フレキシブルプリ
ント基板配設工程において金型４２６を用いてフレキシ
ブルプリント基板４０５を折曲することにより、精度の
高い折曲処理が可能となる。このため、フレキシブルプ
リント基板配設工程の後に実施される半導体素子搭載工
程において、半導体素子４０１とフレキシブルプリント
基板４０５との電気的接続処理を高精度に行うことが可
能となる。According to the method described above, by bending the flexible printed board 405 using the mold 426 in the flexible printed board arranging step, it is possible to perform a highly accurate bending process. Therefore, in the semiconductor element mounting step performed after the flexible printed board arranging step, the electrical connection process between the semiconductor element 401 and the flexible printed board 405 can be performed with high accuracy.

【０２６５】図１０２乃至図１０６は、上記した樹脂封
止工程の変形例を示す図である。前記した製造方法の樹
脂封止工程では、封止樹脂４０３を充填する方法として
ポッティングを用いた例を示した。これに対し、図１０
２乃至図１０６に示す変形例では、トランスファーモー
ルド法を用いて封止樹脂４０３を充填することを特徴と
するものである。102 to 106 are views showing a modified example of the resin sealing step described above. In the resin sealing step of the manufacturing method described above, an example in which potting is used as a method of filling the sealing resin 403 has been shown. On the other hand, FIG.
The modified examples shown in FIGS. 2 to 106 are characterized in that the sealing resin 403 is filled by using the transfer molding method.

【０２６６】まず、図１０２に示す樹脂封止工程につい
て説明する。同図において、４３１はトランスファーモ
ールドプレス装置であり、ヒータ（図示せず）等により
所定の温度に加熱されたプレートモールド上金型４３
２，プレートモールド中金型４３３，プレートモールド
下金型４３４とにより構成されている。半導体素子搭載
工程まで終了した半導体装置組立体４３５は、プレート
モールド中金型４３３とプレートモールド下金型４３４
との間に装着され、所定の圧力でクランプされる。プレ
ートモールド中金型４３３には、所定形状のキャビィテ
ィ４３６とランナー部４３７が形成されている。また、
プレートモールド上金型４３２にはプランジャポット４
３８とプランジャ４３９が設けられている。First, the resin sealing step shown in FIG. 102 will be described. In the figure, reference numeral 431 is a transfer mold pressing device, which is a plate mold upper die 43 heated to a predetermined temperature by a heater (not shown) or the like.
2, a plate mold middle mold 433 and a plate mold lower mold 434. The semiconductor device assembly 435 which has completed the semiconductor element mounting process has a plate mold middle mold 433 and a plate mold lower mold 434.
It is mounted between and and clamped at a predetermined pressure. The plate mold middle die 433 is provided with a cavity 436 and a runner portion 437 having a predetermined shape. Also,
The plunger pot 4 is attached to the plate mold 432.
38 and a plunger 439 are provided.

【０２６７】上記のように半導体装置組立体４３５が装
着されると、続いて封止樹脂４４０のパウダーの加圧形
成物であるタブレットを予め赤外線ヒータ等でプレヒー
トして半溶融状態とした後に、これをプレートモールド
上金型４３２のプランジャポット４３８に投入する。続
いて、プランジャ４３９によりプランジャポット４３８
に投入された封止樹脂４４０を加圧し、封止樹脂４４０
をランナー部４３７を介してキャビィティ４３６内に導
入させる。これにより、半導体素子４０１及びワイヤ４
１３等は封止樹脂４４０により封止された構成となる。
尚、図１０３は、上記の樹脂封止工程を用いて製造され
た半導体装置４６０を示している。When the semiconductor device assembly 435 is mounted as described above, subsequently, a tablet, which is a powder press-formed product of the sealing resin 440, is preheated by an infrared heater or the like in advance to be in a semi-molten state, This is put into the plunger pot 438 of the plate mold die 432. Then, the plunger 439 causes the plunger pot 438.
The sealing resin 440 charged in the
Is introduced into the cavity 436 through the runner portion 437. Thereby, the semiconductor element 401 and the wire 4
13 and the like are sealed with a sealing resin 440.
It should be noted that FIG. 103 shows a semiconductor device 460 manufactured using the above resin sealing process.

【０２６８】上記の樹脂封止工程では、封止樹脂４４０
をトランスファーモールド法により形成することができ
る。トランスファーモールド法は、前記したポッティン
グ法に比べて封止樹脂の寸法安定性及び信頼性を向上さ
せることができるため、高品質の半導体装置４６０を得
ることが可能となる。続いて、図１０４に示す樹脂封止
工程について説明する。同図において、４４１はトラン
スファーモールドプレス装置であり、ヒータ（図示せ
ず）等により所定の温度に加熱されたプレートモールド
上金型４４２及びプレートモールド下金型４４３とによ
り構成されている。In the above resin sealing step, the sealing resin 440 is used.
Can be formed by a transfer molding method. The transfer molding method can improve the dimensional stability and reliability of the sealing resin as compared with the above-mentioned potting method, so that a high quality semiconductor device 460 can be obtained. Subsequently, the resin sealing step shown in FIG. 104 will be described. In the figure, 441 is a transfer mold pressing device, which is composed of a plate mold upper mold 442 and a plate mold lower mold 443 heated to a predetermined temperature by a heater (not shown) or the like.

【０２６９】また、本実施例における半導体装置組立体
４４４は、半導体素子搭載工程の後に枠体配設工程を実
施することにより、折曲形成されたフレキシブルプリン
ト基板４０５の上部（半導体素子搭載基板４０２の上
部）に、１〜１０ｍｍ程度の径寸法を有する樹脂充填孔
４４５が形成された枠体４４６が配設された構成とされ
ている。In the semiconductor device assembly 444 of this embodiment, the frame mounting step is performed after the semiconductor element mounting step, so that the flexible printed circuit board 405 is bent and formed (semiconductor element mounting board 402). A frame body 446 in which a resin filling hole 445 having a diameter of about 1 to 10 mm is formed.

【０２７０】また、プレートモールド上金型４４２に
は、樹脂充填孔４４５と略同一径寸法を有するプランジ
ャポット４４７と、このプランジャポット４４７に内設
させるプランジャ４４８とを有した構成とされている。
枠体４４６を有した半導体装置組立体４４４は、プレー
トモールド上金型４４２とプレートモールド下金型４４
３との間に、樹脂充填孔４４５とプランジャポット４４
７とが位置決めされた状態で装着される。The upper plate mold die 442 has a plunger pot 447 having substantially the same diameter as the resin filling hole 445, and a plunger 448 installed in the plunger pot 447.
The semiconductor device assembly 444 having the frame body 446 includes a plate mold upper die 442 and a plate mold lower die 44.
3 between the resin filling hole 445 and the plunger pot 44.
7 and 7 are mounted in a positioned state.

【０２７１】上記のように半導体装置組立体４４４が装
着されると、続いて封止樹脂４４０のパウダーの加圧形
成物であるタブレットを予め赤外線ヒータ等でプレヒー
トして半溶融状態とした後に、これをプレートモールド
上金型４３２のプランジャポット４３８に投入する。続
いて、プランジャ４４８によりプランジャポット４４７
に投入された封止樹脂４４０を加圧し、封止樹脂４４０
を直接的に枠体４４６に形成されている樹脂充填孔４４
５に導入する。When the semiconductor device assembly 444 is mounted as described above, subsequently, a tablet which is a powder press-formed product of the sealing resin 440 is preheated by an infrared heater or the like in advance to be in a semi-molten state. This is put into the plunger pot 438 of the plate mold die 432. Then, the plunger 448 causes the plunger pot 447.
The sealing resin 440 charged in the
The resin filling hole 44 formed directly in the frame body 446.
Introduce to 5.

【０２７２】これにより、枠体４４６の内部に形成され
ている空間部分（この空間部分に半導体素子４０１は位
置している）に封止樹脂４４０が導入され、半導体素子
４０１及びワイヤ４１３等は封止樹脂４４０により封止
された構成となる。図１０５は、上記の樹脂封止工程を
用いて製造された半導体装置４６１を示している。尚、
図１０４で説明した半導体装置組立体４４４は、枠体４
４６を半導体素子搭載基板４０２の上部に配設した構成
としたが、この枠体４４６は半導体素子搭載基板４０２
を囲繞するよう配設した構成としてもよい。図１０６
は、半導体素子搭載基板４０２を囲繞するよう枠体４４
６Ａを配設した半導体装置組立体に樹脂封止工程を行っ
た半導体装置４６２を示している。As a result, the sealing resin 440 is introduced into the space formed inside the frame body 446 (the semiconductor element 401 is located in this space), and the semiconductor element 401, the wire 413, etc. are sealed. The structure is sealed by the stop resin 440. FIG. 105 shows a semiconductor device 461 manufactured using the resin sealing process described above. still,
The semiconductor device assembly 444 described with reference to FIG.
Although the structure 46 is arranged on the semiconductor element mounting substrate 402, the frame body 446 includes the semiconductor element mounting substrate 402.
May be arranged so as to surround. FIG. 106
Is a frame body 44 that surrounds the semiconductor element mounting substrate 402.
6 shows a semiconductor device 462 obtained by performing a resin sealing process on a semiconductor device assembly having 6A.

【０２７３】上記した図１０４乃至図１０６を用いて説
明したトランスファーモールド法では、図１０２を用い
て説明した方法と異なり、プレートモールド中金型４３
３が不要となる。また、これに伴いランナー部４３７に
残留する封止樹脂４４０がなくなり余分な樹脂が発生し
ないため、封止樹脂４４０の使用効率を向上させること
ができる。また、半導体装置組立体４４４の大きさが変
更となっても容易にこれに対応することが可能となり、
種々の大きさの半導体装置組立体に対して一つの金型４
４１で対応するとができる。また、プレートモールド中
金型４３３が不要となるため、金型コストの低減を図る
こともできる。In the transfer molding method described with reference to FIGS. 104 to 106 described above, unlike the method described with reference to FIG.
3 is unnecessary. Further, along with this, the sealing resin 440 remaining in the runner portion 437 is eliminated and no extra resin is generated, so that the usage efficiency of the sealing resin 440 can be improved. Further, even if the size of the semiconductor device assembly 444 is changed, it is possible to easily cope with this.
One mold 4 for semiconductor device assemblies of various sizes
You can respond with 41. Further, since the mold 433 in the plate mold becomes unnecessary, it is possible to reduce the mold cost.

【０２７４】図１０８乃至図１１０は、外部接続端子形
成工程の変形例を示している。上記した製造方法におけ
る外部接続端子形成工程では、半田ボール４２２を外部
接続端子部４０９にペースト等を用いて取付け、その後
に加熱処理を行い半田ボール４２２を溶融させることに
よりバンプ４０４を形成する方法が採用されていた。108 to 110 show a modification of the external connection terminal forming step. In the external connection terminal forming step in the above-described manufacturing method, a method of attaching the solder balls 422 to the external connection terminal portions 409 using a paste or the like and then performing a heat treatment to melt the solder balls 422 to form the bumps 404 is a method. Was adopted.

【０２７５】これに対して図１０８に示される方法は、
外部接続端子をメカニカルバンプ４４７により構成する
方法である。メカニカルバンプ４４７を形成するには、
フレキシブルプリント基板４０５に形成された外部接続
端子部４０９の形成位置に凹部４４８が形成されたダイ
４４９と、この凹部４４８に挿入しうる構成されたポン
チ４５０を用いる。そして、フレキシブルプリント基板
４０５をダイ４４９に装着した上でポンチ４５０を用い
て外部接続端子部４０９を下方に向けプレス加工する。
これにより、フレキシブルプリント基板４０５を構成す
るベース部材４０７及び外部接続端子部４０９は一括的
に塑性加工されてメカニカルバンプ４４７が形成され
る。On the other hand, the method shown in FIG.
This is a method of forming the external connection terminal by the mechanical bump 447. To form the mechanical bumps 447,
A die 449 having a concave portion 448 formed at a position where the external connection terminal portion 409 is formed on the flexible printed circuit board 405, and a punch 450 configured to be inserted into the concave portion 448 are used. Then, the flexible printed circuit board 405 is mounted on the die 449, and the punch 450 is used to press the external connection terminal portion 409 downward so as to perform pressing.
As a result, the base member 407 and the external connection terminal portion 409 forming the flexible printed circuit board 405 are collectively plastically worked to form the mechanical bumps 447.

【０２７６】上記のように外部接続端子をメカニカルバ
ンプ４４７により構成することにより、外部接続端子を
単にプレス加工により形成できるため、容易に外部接続
端子を形成することができる。また、図１０９に示す外
部接続端子形成工程は、ベース部材４０７のメカニカル
バンプ４４７の形成位置に、予め貫通孔４５１を形成し
たことを特徴とするものである。この構成によれば、ポ
ンチ４５０により塑性変形されるのは外部接続端子部４
０９のみであり、ベース部材４０７の変形は伴わないた
め、メカニカルバンプ４４７の形成を容易に、かつ精度
よく行うことが可能となる。By constructing the external connection terminals with the mechanical bumps 447 as described above, the external connection terminals can be formed simply by pressing, so that the external connection terminals can be easily formed. Further, the external connection terminal forming step shown in FIG. 109 is characterized in that the through hole 451 is formed in advance at the formation position of the mechanical bump 447 of the base member 407. According to this configuration, the plastic deformation by the punch 450 is the external connection terminal portion 4
09, and the base member 407 is not deformed. Therefore, the mechanical bumps 447 can be formed easily and accurately.

【０２７７】更に、図１１０に示す外部接続端子形成工
程は、半導体素子搭載基板４５２のメカニカルバンプ形
成位置に対応する位置にメカニカルバンプ形成用突起４
５３を形成し、このメカニカルバンプ形成用突起４５３
によりメカニカルバンプ４４７を形成することを特徴と
するものである。本変形例によりメカニカルバンプ４４
７を形成するには、図１１０（Ａ）に示すように、予め
半導体素子搭載基板４５２のメカニカルバンプ形成位置
に対応する位置にメカニカルバンプ形成用突起４５３を
形成しておく。前記したように、半導体素子搭載基板４
５２は金属製の基板であるため、メカニカルバンプ形成
用突起４５３の形成は比較的容易にかつ精度よく行うこ
とができる。Further, in the external connection terminal forming step shown in FIG. 110, the mechanical bump forming projections 4 are formed at positions corresponding to the mechanical bump forming positions of the semiconductor element mounting substrate 452.
53 to form the mechanical bump forming protrusion 453.
The mechanical bumps 447 are formed by the following. According to this modification, the mechanical bump 44
In order to form No. 7, as shown in FIG. 110 (A), mechanical bump forming projections 453 are formed in advance at positions corresponding to the mechanical bump forming positions of the semiconductor element mounting substrate 452. As described above, the semiconductor element mounting substrate 4
Since 52 is a metal substrate, the mechanical bump forming protrusion 453 can be formed relatively easily and accurately.

【０２７８】続いて、図１１０（Ｂ）に示すように、半
導体素子搭載基板４５２をフレキシブルプリント基板４
０５に配設するが、この際にプレス装置等を用いて半導
体素子搭載基板４５２をフレキシブルプリント基板４０
５に強く押圧する。これにより、半導体素子搭載基板４
５２に形成されているメカニカルバンプ形成用突起４５
３は、前記した図１０８及び図１０９に示したポンチ４
５０と同一の機能を奏することとなり、図１１０（Ｃ）
に示されるように、複数のメカニカルバンプ４４７を一
括的に形成することができる。Subsequently, as shown in FIG. 110B, the semiconductor element mounting substrate 452 is connected to the flexible printed circuit board 4.
In this case, the semiconductor device mounting board 452 is mounted on the flexible printed circuit board 40 by using a press machine or the like.
Press firmly on 5. As a result, the semiconductor element mounting substrate 4
Mechanical bump forming protrusions 45 formed on 52
3 is the punch 4 shown in FIGS. 108 and 109 described above.
It has the same function as that of FIG. 50 and is shown in FIG.
A plurality of mechanical bumps 447 can be collectively formed as shown in FIG.

【０２７９】上記の方法によりメカニカルバンプ４４７
を形成することにより、メカニカルバンプ形成用突起４
５３を有した半導体素子搭載基板４５２にてメカニカル
バンプ４４７を一括的に形成することが可能となり、製
造工程の簡単化及び低コスト化を図ることができる。ま
た、メカニカルバンプ４４７が形成された後は、メカニ
カルバンプ形成用突起４５３はメカニカルバンプ４４７
の内部に進入した状態を維持するため、メカニカルバン
プ４４７の変形発生を防止することができ、信頼性を向
上させることができる。Mechanical bumps 447 are formed by the above method.
To form the mechanical bump forming projection 4
The mechanical bumps 447 can be collectively formed on the semiconductor element mounting substrate 452 having 53, and the manufacturing process can be simplified and the cost can be reduced. Further, after the mechanical bumps 447 are formed, the mechanical bump forming protrusions 453 are removed from the mechanical bumps 447.
Since the state where the mechanical bumps 447 have entered the inside is maintained, deformation of the mechanical bumps 447 can be prevented and reliability can be improved.

【０２８０】続いて、図１１１乃至図１２１を用いて、
本発明の他の実施例である半導体装置について説明す
る。図１１１Ｉは、第３実施例に係る半導体装置４６３
を示している。本実施例に係る半導体装置４６３は、フ
レキシブルプリント配線基板４０５の配設位置を、半導
体素子搭載基板４０２の上面（半導体素子４０１の搭載
面）と外周四側面の内一側面のみとし、かつ側面部に対
応する位置にバンプ４０４を形成したことを特徴とする
ものである。Subsequently, with reference to FIGS. 111 to 121,
A semiconductor device according to another embodiment of the present invention will be described. FIG. 111I shows a semiconductor device 463 according to the third embodiment.
Is shown. In the semiconductor device 463 according to the present embodiment, the flexible printed wiring board 405 is disposed only on one side of the upper surface of the semiconductor element mounting substrate 402 (mounting surface of the semiconductor element 401) and the four outer peripheral side surfaces, and the side surface. The bump 404 is formed at a position corresponding to the portion.

【０２８１】本実施例に係る半導体装置４６３によれ
ば、図１１１（Ｂ）に示されるように、実装時において
半導体装置４６３を実装基板４２３に立設させて実装す
ることが可能となる。よって、半導体装置４６３を実装
基板４２３に高密度に実装することができ、半導体装置
４６３の実装性を向上させることができる。図１１２
は、本発明の第４実施例である半導体装置４６４を示し
ている。According to the semiconductor device 463 of this embodiment, as shown in FIG. 111B, the semiconductor device 463 can be mounted upright on the mounting substrate 423 during mounting. Therefore, the semiconductor devices 463 can be mounted on the mounting substrate 423 with high density, and the mountability of the semiconductor devices 463 can be improved. FIG. 112
Shows a semiconductor device 464 which is a fourth embodiment of the present invention.

【０２８２】本実施例に係る半導体装置４６４は、半導
体素子４０１をフレキシブルプリント配線基板４０５に
直接配設し、半導体素子搭載基板４０２を不要としたこ
とを特徴とするものである。この構成では、フレキシブ
ルプリント配線基板４０５を構成するベース部材４０７
の上部にダイボンド材４０６を用いて半導体素子４０１
が搭載される。The semiconductor device 464 according to the present embodiment is characterized in that the semiconductor element 401 is directly arranged on the flexible printed wiring board 405 and the semiconductor element mounting substrate 402 is unnecessary. With this configuration, the base member 407 that forms the flexible printed wiring board 405.
Of the semiconductor element 401 using the die bond material 406 on the top of the
Will be installed.

【０２８３】また、本実施例では、フレキシブルプリン
ト配線基板４０５を下側に向けて折曲することにより、
外部接続端子部４０９に形成されバンプ４０４が底面側
に位置するよう構成されている。この折曲部分におい
て、ベース部材４０７同志が対向する部位には接着剤４
５４が配設されており、折曲部分が開いてしまうことを
防止している。Further, in this embodiment, by bending the flexible printed wiring board 405 downward,
The bumps 404 formed on the external connection terminal portion 409 are located on the bottom surface side. In this bent portion, the adhesive 4 is applied to a portion where the base members 407 face each other.
54 is provided to prevent the bent portion from opening.

【０２８４】本実施例に係る半導体装置４６４によれ
ば、半導体素子搭載基板４０２が不要となるため、部品
点数の削減を図れるため半導体装置４６４を低コストで
製造することができると共に、半導体素子搭載基板４０
２を設けない分だけ薄型化を図ることができる。図１１
３は、本発明の第５実施例である半導体装置４６５を示
している。According to the semiconductor device 464 of this embodiment, since the semiconductor element mounting substrate 402 is unnecessary, the number of parts can be reduced, so that the semiconductor device 464 can be manufactured at low cost and the semiconductor element mounting can be performed. Board 40
The thickness can be reduced by the amount that 2 is not provided. Figure 11
3 shows a semiconductor device 465 which is a fifth embodiment of the present invention.

【０２８５】本実施例に係る半導体装置４６５は、前記
した第４実施例に係る半導体装置４６４と略同一構成を
有しているが、本実施例ではフレキシブルプリント配線
基板４０５を上側に向けて折曲した点が異なっている。
このように、フレキシブルプリント配線基板４０５の折
曲方向は上側でも下側でもよく、どちらの構成にしても
製造コストの低減及び薄型化を図ることができる。尚、
第４実施例に係る半導体装置４６４ではボンディング側
のパターン精度が維持できる効果を有するのに対し、第
５実施例に係る半導体装置４６５は、バンプ側のパター
ン精度が維持できるできる効果を有する。The semiconductor device 465 according to the present embodiment has substantially the same structure as the semiconductor device 464 according to the above-mentioned fourth embodiment, but in this embodiment, the flexible printed wiring board 405 is folded upward. The point of bending is different.
In this way, the flexible printed wiring board 405 may be bent in the upper direction or the lower direction, and in either configuration, the manufacturing cost can be reduced and the thickness can be reduced. still,
The semiconductor device 464 according to the fourth embodiment has an effect that the pattern accuracy on the bonding side can be maintained, whereas the semiconductor device 465 according to the fifth embodiment has an effect that the pattern accuracy on the bump side can be maintained.

【０２８６】図１１４は、本発明の第６実施例である半
導体装置４６６を示している。本実施例に係る半導体装
置４６６は、半導体素子搭載基板４０２の上面に薄膜配
線層４５５を形成したことを特徴とするものである。こ
の薄膜配線層４５５は、絶縁膜と所定のパターンが形成
された導電膜（共に図示せず）とにより構成されてい
る。この絶縁膜と導電膜は多層構造としてもよい。ま
た、本実施例においては、フレキシブルプリント配線基
板４０５と薄膜配線層４５５との電気的接続、及び薄膜
配線層４５５と半導体素子４０１との電気的接続は共に
ワイヤ４１３を用いて行う構成とされている。FIG. 114 shows a semiconductor device 466 which is the sixth embodiment of the present invention. The semiconductor device 466 according to the present embodiment is characterized in that a thin film wiring layer 455 is formed on the upper surface of the semiconductor element mounting substrate 402. The thin film wiring layer 455 is composed of an insulating film and a conductive film (both not shown) having a predetermined pattern formed therein. The insulating film and the conductive film may have a multilayer structure. Further, in this embodiment, the flexible printed wiring board 405 and the thin film wiring layer 455 are electrically connected to each other, and the thin film wiring layer 455 and the semiconductor element 401 are electrically connected to each other by using the wire 413. There is.

【０２８７】上記のように構成された薄膜配線層４５５
は、比較的その配設スペースに余裕がありインダクタン
スの低い導電膜を形成することができるため、例えば電
源及びグランド電極として用いることができる。また、
抵抗，コンデンサー等の受動，能動素子を形成すること
も可能であり、半導体装置４６６の特性向上を図ること
ができる。[0287] The thin film wiring layer 455 configured as described above.
Since it is possible to form a conductive film having a relatively large installation space and low inductance, it can be used as, for example, a power source and a ground electrode. Also,
It is also possible to form passive or active elements such as resistors and capacitors, so that the characteristics of the semiconductor device 466 can be improved.

【０２８８】上記構成において、半導体素子搭載基板４
０２の材料としては、銅やアルミニウム等の金属の他
に、アルミナや窒化アルミニウム等のセラミックを使用
することも可能である。更に、薄膜配線層４５５を構成
する絶縁膜の材料としては、ポリイミドやエポキシ樹
脂，或いはベンゾシクロブテン（ＢＣＢ）等の有機材料
を適用することができる。これらの絶縁材料は、半導体
素子搭載基板４０２の上面にスピンコートした上で、加
熱処理を行うことにより形成することができる。また、
導電膜の材料としては、銅やアルミニウムを用いること
ができ、蒸着，スパッタリング，メッキ等の方法を用い
ることにより形成することがてきる。尚、薄膜配線層４
５５に複数の半導体素子を搭載することにより、本実施
例に係る半導体装置４６６をマルチチップモジュール
（ＭＣＭ）として構成することも可能である。In the above structure, the semiconductor element mounting substrate 4
As a material of 02, in addition to metals such as copper and aluminum, it is also possible to use ceramics such as alumina and aluminum nitride. Further, as a material of the insulating film forming the thin film wiring layer 455, an organic material such as polyimide, epoxy resin, or benzocyclobutene (BCB) can be applied. These insulating materials can be formed by spin-coating the upper surface of the semiconductor element mounting substrate 402 and then performing heat treatment. Also,
As the material of the conductive film, copper or aluminum can be used, and it can be formed by using a method such as vapor deposition, sputtering or plating. The thin film wiring layer 4
The semiconductor device 466 according to the present embodiment can be configured as a multi-chip module (MCM) by mounting a plurality of semiconductor elements on 55.

【０２８９】図１１５は、本発明の第７実施例である半
導体装置４６７を示している。上記した各実施例におい
ては、半導体素子４０１とフレキシブルプリント基板４
０５との電気的接続をワイヤ４１３を用いて行う構成し
たが、本実施例に係る半導体装置４６７では、ＴＡＢ法
を用いて半導体素子４０１とフレキシブルプリント基板
４０５とを電気的に接続したことを特徴とするものであ
る。FIG. 115 shows a semiconductor device 467 which is the seventh embodiment of the present invention. In each of the above-described embodiments, the semiconductor element 401 and the flexible printed circuit board 4 are
The wire 413 is used to electrically connect the semiconductor element 401 to the flexible printed circuit board 405, but the semiconductor device 467 according to the present embodiment is characterized in that the semiconductor element 401 and the flexible printed circuit board 405 are electrically connected to each other using the TAB method. It is what

【０２９０】本実施例においては、ＴＡＢテープ４５６
と半導体素子４０１に形成された電極パッド４１２の高
さ位置を整合させるため、半導体素子搭載基板４０２に
凹部４０２ａが形成されており、この凹部４０２ａの底
部に半導体素子４０１をダウンセットする構成とされて
いる。図１１６は、本発明の第８実施例である半導体装
置４６８を示している。In this embodiment, the TAB tape 456 is used.
In order to match the height positions of the electrode pads 412 formed on the semiconductor element 401 with the semiconductor element mounting substrate 402, a concave portion 402a is formed, and the semiconductor element 401 is set down at the bottom of the concave portion 402a. ing. FIG. 116 shows a semiconductor device 468 which is the eighth embodiment of the present invention.

【０２９１】本実施例に係る半導体装置４６８は、フレ
キシブルプリント基板４０５に半導体素子４０１をフリ
ップチップ法を用いて直接的に接続したことを特徴とす
るものである。このため、半導体素子４０１の下面には
素子搭載用バンプ４５７が形成されている。また、本実
施例に係るフレキシブルプリント基板４０５は、半導体
素子搭載基板４０２の上部において、他の実施例で半導
体素子４０１が搭載される位置に相当する部位に素子接
続用電極（図示せず）が形成されている。The semiconductor device 468 according to the present embodiment is characterized in that the semiconductor element 401 is directly connected to the flexible printed board 405 by using the flip chip method. Therefore, the element mounting bumps 457 are formed on the lower surface of the semiconductor element 401. Further, in the flexible printed board 405 according to the present embodiment, element connection electrodes (not shown) are provided on the semiconductor element mounting substrate 402 at a portion corresponding to a position where the semiconductor element 401 is mounted in another embodiment. Has been formed.

【０２９２】そして、半導体素子４０１をフレキシブル
プリント基板４０５にフェイスダウンすることにより、
素子搭載用バンプ４５７を素子接続用電極に接続し、こ
れによりフレキシブルプリント基板４０５に半導体素子
４０１を直接接合する。本実施例の場合には、素子搭載
用バンプ４５７を高密度に配設することが可能であるた
め、高密度化された半導体素子４０１に適応することが
できる。Then, by facing down the semiconductor element 401 to the flexible printed board 405,
The element mounting bumps 457 are connected to the element connection electrodes, whereby the semiconductor element 401 is directly bonded to the flexible printed board 405. In the case of the present embodiment, since the element mounting bumps 457 can be arranged at a high density, it is possible to adapt to the high density semiconductor element 401.

【０２９３】図１１７乃至図１２１に示す各実施例は、
半導体装置の大きさを半導体素子４０１の大きさと略等
しくなるよう構成した、いわゆるチップサイズパッケー
ジに関する実施例である。図１１７は、本発明の第９実
施例である半導体装置４６９を示している。本実施例に
係る半導体装置４６９は、フレキシブルプリント基板４
０５を直接半導体素子４０１の上部より包み込むように
配設したことを特徴とするものである。半導体素子４０
１の電極パッド４１２は素子上面の中央部分に配設され
ており、この電極パッド４１２とフレキシブルプリント
基板４０５に形成されている電極部４０８とはワイヤ４
１３を用いて電気的に接続されている。また、電極パッ
ド４１２及びワイヤ４１３の上部には封止樹脂４０３が
配設されている。Each embodiment shown in FIGS. 117 to 121 is
This is an embodiment relating to a so-called chip size package in which the size of the semiconductor device is made substantially equal to the size of the semiconductor element 401. FIG. 117 shows a semiconductor device 469 which is the ninth embodiment of the present invention. The semiconductor device 469 according to the present embodiment is the flexible printed board 4
05 is arranged so as to directly enclose the semiconductor element 401 from above. Semiconductor device 40
The electrode pad 412 of No. 1 is arranged in the central portion of the upper surface of the element, and the electrode pad 412 and the electrode portion 408 formed on the flexible printed board 405 are connected to the wire 4
It is electrically connected using 13. A sealing resin 403 is provided on the electrode pads 412 and the wires 413.

【０２９４】上記構成とすることにより、フレキシブル
プリント基板４０５が直接半導体素子４０１を内包する
よう配設されるため、チップサイズパッケージを実現す
ることができ、半導体装置４６９の小型化を図ることが
できる。一方、一般に半導体素子の面積と同等のパッケ
ージング形態であるチップサイズパッケージを構成する
場合、電極パッド４１２の配設側に外部接続端子（本実
施例のバンプ４０４に相当する）を配設する必要があ
る。これは、従来のチップサイズパッケージ構造では、
電極パッド４１２と接続された配線を素子の背面側に引
き回す構成を想定していなかったことによる。よつて、
従来のチップサイズパッケージでは、ワイヤボンディン
グのエリアを設ける必要があるため、バンプの配設密度
に制約が出てくる。また、ワイヤボンディングされたワ
イヤループの高さ以上の高さを有するバンプを設ける必
要があるため、外部接続端子と接続された配線と電極パ
ッド４１２とをワイヤボンディングで接続することがで
きなかった。With the above structure, since the flexible printed board 405 is arranged so as to directly enclose the semiconductor element 401, a chip size package can be realized and the semiconductor device 469 can be miniaturized. . On the other hand, in the case of forming a chip size package which is generally a packaging form equivalent to the area of a semiconductor element, it is necessary to dispose external connection terminals (corresponding to the bumps 404 in this embodiment) on the disposition side of the electrode pads 412. There is. This is because the conventional chip size package structure
This is because the configuration in which the wiring connected to the electrode pad 412 is routed to the back side of the element was not assumed. Yotsutte
In the conventional chip size package, it is necessary to provide an area for wire bonding, so that the arrangement density of bumps is restricted. In addition, since it is necessary to provide bumps having a height equal to or higher than the height of the wire-bonded wire loop, it is not possible to connect the wiring connected to the external connection terminal and the electrode pad 412 by wire bonding.

【０２９５】しかるに、本実施例に係る半導体装置４６
９は、フレキシブルプリント基板４０５を用いて配線を
半導体素子４０１の背面側に引き出した構成とされてお
り、この背面側にバンプ４０４が形成された構成となっ
ている。従って、電極パッド４１２とフレキシブルプリ
ント基板４０５の電極部４０８とをワイヤボンディング
法を用いて接続するとが可能となり、電極パッド４１２
と電極部４０８との電気的接続を容易に行うことができ
る。However, the semiconductor device 46 according to the present embodiment.
9 has a structure in which wiring is drawn to the back side of the semiconductor element 401 using the flexible printed board 405, and bumps 404 are formed on this back side. Therefore, it becomes possible to connect the electrode pad 412 and the electrode portion 408 of the flexible printed board 405 using the wire bonding method, and the electrode pad 412 can be connected.
And the electrode portion 408 can be easily electrically connected.

【０２９６】図１１８は、本発明の第１０実施例である
半導体装置４７０を示している。本実施例に係る半導体
装置４７０は、前記した第９実施例に係る半導体装置４
６９と略同一の構成であり、フレキシブルプリント基板
４０５を半導体素子４０１の下部より包み込むように配
設した点において異なるだけである。このように、フレ
キシブルプリント基板４０５の配設方法は、半導体素子
４０１の下側から包み込むよう配設しても、また上側か
ら包み込むよう配設しても、第９実施例の説明で述べた
効果を実現することができる。FIG. 118 shows a semiconductor device 470 which is the tenth embodiment of the present invention. The semiconductor device 470 according to the present embodiment is the semiconductor device 4 according to the ninth embodiment described above.
The configuration is substantially the same as that of the semiconductor device 69, and is different only in that the flexible printed circuit board 405 is arranged so as to be wrapped from below the semiconductor element 401. As described above, the flexible printed circuit board 405 may be arranged so as to be wrapped from the lower side of the semiconductor element 401 or wrapped from the upper side. Can be realized.

【０２９７】図１１９は、本発明の第１１実施例である
半導体装置４７１を示している。本実施例に係る半導体
装置４７１に用いるフレキシブルプリント基板４０５
は、延出部４０７ｂ〜４０７ｅ（延出部４０７ｂ，４０
７ｄのみ図に現れる）を上側に折曲して接着剤４５４を
用いて基部４０７ａに接着すると共に、基部４０７ａの
半導体素子４０１に形成された素子搭載用バンプ４５７
と対応する位置には素子接続用電極４５８が形成されて
いる。FIG. 119 shows a semiconductor device 471 which is the eleventh embodiment of the present invention. Flexible printed circuit board 405 used in the semiconductor device 471 according to the present embodiment.
Are extended portions 407b to 407e (extended portions 407b, 40e).
(Only 7d appears in the drawing) is bonded to the base portion 407a by using an adhesive 454 by bending it upward and the element mounting bumps 457 formed on the semiconductor element 401 of the base portion 407a.
An element connecting electrode 458 is formed at a position corresponding to.

【０２９８】上記構成のフレキシブルプリント基板４０
５と半導体素子４０１は、異方性導電性樹脂４５９によ
り接合される。この異方性導電性樹脂４５９は、接着性
を有する樹脂に導電性金属粉が混入された構成とされて
おり、押圧方向に対してのみ電気的導通を図りうる構成
となっている。本実施例においては、半導体素子４０１
をフレキシブルプリント基板４０５に搭載する際に、半
導体素子４０１をフレキシブルプリント基板４０５に向
け押圧して固定するため、素子搭載用バンプ４５７と素
子接続用電極４５８は、異方性導電性樹脂４５９により
電気的に接続された構成となる。また、同時に異方性導
電性樹脂４５９の有する接着性により、半導体素子４０
１とフレキシブルプリント基板４０５とは機械的にも接
合された構成となる。The flexible printed circuit board 40 having the above structure
5 and the semiconductor element 401 are joined by an anisotropic conductive resin 459. The anisotropic conductive resin 459 has a structure in which a conductive metal powder is mixed in a resin having adhesiveness, and has a structure capable of achieving electrical conduction only in the pressing direction. In this embodiment, the semiconductor element 401
When the semiconductor element 401 is mounted on the flexible printed board 405, the semiconductor element 401 is pressed and fixed toward the flexible printed board 405. Therefore, the element mounting bumps 457 and the element connecting electrodes 458 are electrically connected by the anisotropic conductive resin 459. It will be a structure that is connected to each other. At the same time, due to the adhesiveness of the anisotropic conductive resin 459, the semiconductor element 40
1 and the flexible printed circuit board 405 are mechanically joined together.

【０２９９】半導体装置４７１を上記構成とすることに
より、単に半導体素子４０１をフレキシブルプリント基
板４０５に異方性導電性樹脂４５９を介して接合するこ
とにより、電気的接続と機械的接続を同時に行うことが
可能となり、半導体装置４７１の製造を容易に行うこと
ができる。図１２０は、本発明の第１２実施例である半
導体装置４７２を示している。By configuring the semiconductor device 471 as described above, the semiconductor element 401 is simply bonded to the flexible printed circuit board 405 via the anisotropic conductive resin 459, so that electrical connection and mechanical connection can be performed at the same time. The semiconductor device 471 can be easily manufactured. FIG. 120 shows a semiconductor device 472 which is a twelfth embodiment of the present invention.

【０３００】本実施例に係る半導体装置４７２は、第１
１実施例と同様な構成を有するフレキシブルプリント基
板４０５を用い、半導体素子４０１をフレキシブルプリ
ント基板４０５にフリップチップ法を用いて接続したこ
とを特徴とするものである。また、本実施例では第１１
実施例と異なり異方性導電性樹脂４５９を用いてはおら
ず、素子搭載用バンプ４５７を溶融し素子接続用電極
（図示せず）に接合させることにより半導体素子４０１
とフレキシブルプリント基板４０５とを電気的に接続す
る構成とされている。The semiconductor device 472 according to the present embodiment is the first
A flexible printed board 405 having the same configuration as that of the first embodiment is used, and the semiconductor element 401 is connected to the flexible printed board 405 by a flip chip method. In addition, in the present embodiment, the eleventh
Unlike the embodiment, the anisotropic conductive resin 459 is not used, but the element mounting bumps 457 are melted and bonded to the element connecting electrodes (not shown) to form the semiconductor element 401.
And the flexible printed circuit board 405 are electrically connected to each other.

【０３０１】また、半導体素子４０１及びフレキシブル
プリント基板４０５の外周位置には樹脂充填孔４４５を
有した枠体４４６が配設されており、樹脂充填孔４４５
を介して封止樹脂４０３が半導体素子４０１とフレキシ
ブルプリント基板４０５との離間部分に充填される構成
となっている。このように、半導体素子４０１とフレキ
シブルプリント基板４０５との間に封止樹脂４０３が充
填されることにより、半導体素子４０１とフレキシブル
プリント基板４０５との接合部の信頼性を向上させるこ
とができる。A frame body 446 having a resin filling hole 445 is arranged at the outer peripheral positions of the semiconductor element 401 and the flexible printed board 405, and the resin filling hole 445 is provided.
The sealing resin 403 is filled in the space between the semiconductor element 401 and the flexible printed circuit board 405 via. By thus filling the sealing resin 403 between the semiconductor element 401 and the flexible printed board 405, it is possible to improve the reliability of the joint portion between the semiconductor element 401 and the flexible printed board 405.

【０３０２】図１２１は、本発明の第１３実施例である
半導体装置４７３を示している。本実施例に係る半導体
装置４７３は、フレキシブルプリント配線基板４０５の
配設位置を、半導体素子４０１の上面所定位置（電極パ
ッド４１２の配設位置を除く位置）と外周四側面の内一
側面のみとし、かつ側面部に対応する位置にバンプ４０
４を形成したことを特徴とするものである。また、枠体
４４６を設けることにより、電極パッド４１２及びワイ
ヤ４１３はトランスファーモールドされた封止樹脂４０
３により保護された構成とされている。FIG. 121 shows a semiconductor device 473 which is a thirteenth embodiment of the present invention. In the semiconductor device 473 according to the present embodiment, the flexible printed wiring board 405 is arranged only at a predetermined position on the upper surface of the semiconductor element 401 (a position other than the position where the electrode pad 412 is arranged) and one of the four outer peripheral side surfaces. And the bumps 40 at the positions corresponding to the side surfaces.
4 is formed. Further, by providing the frame body 446, the electrode pad 412 and the wire 413 are transferred and molded by the sealing resin 40.
It is configured to be protected by 3.

【０３０３】本実施例に係る半導体装置４７３によれ
ば、実装時において半導体装置４７３を実装基板に立設
させて実装することが可能となる。よって、チップサイ
ズパッケージ化された半導体装置４７３を実装基板に高
密度に実装することができ、半導体装置４７３の実装性
を更に向上させることができる。続いて、本願発明の第
５の発明について以下説明する。According to the semiconductor device 473 of this embodiment, the semiconductor device 473 can be mounted upright on the mounting board during mounting. Therefore, the semiconductor device 473 packaged in a chip size can be mounted on the mounting substrate with high density, and the mountability of the semiconductor device 473 can be further improved. Next, the fifth invention of the present invention will be described below.

【０３０４】図１２２乃至図１２６は、第５の発明の第
１実施例である半導体装置５００を示している。図１２
２は半導体装置５００の一部切截した平面図であり、図
１２３は半導体装置５００の底面図であり、図１２４は
図１２２におけるＡ−Ａ線に沿う断面図であり、更に図
１２５は図１２２におけるＢ−Ｂ線に沿う断面図であ
る。122 to 126 show a semiconductor device 500 according to the first embodiment of the fifth invention. 12
2 is a partially cutaway plan view of the semiconductor device 500, FIG. 123 is a bottom view of the semiconductor device 500, FIG. 124 is a sectional view taken along the line AA in FIG. 122, and FIG. It is sectional drawing which follows the BB line in 122.

【０３０５】本実施例に係る半導体装置５００は、大略
すると半導体素子５０１，半導体素子搭載基板５０２，
封止樹脂５０３等により構成されている。半導体素子５
０１は、半導体素子搭載基板５０２を構成するステージ
５０４の上部にダイボンド材５０５を用いて固定されて
いる（図１２４に詳しい）。この半導体素子５０１の上
面部には電極パッド５０６が設けられている。The semiconductor device 500 according to this embodiment is roughly composed of a semiconductor element 501, a semiconductor element mounting substrate 502,
It is composed of a sealing resin 503 and the like. Semiconductor element 5
01 is fixed to the upper part of the stage 504 constituting the semiconductor element mounting substrate 502 by using a die bond material 505 (details in FIG. 124). Electrode pads 506 are provided on the upper surface of the semiconductor element 501.

【０３０６】半導体素子搭載基板５０２は、絶縁材によ
り構成されるベース材５０７と、このベース材５０７の
半導体素子５０１が配設される面（以下、搭載面５０７
ａという）と異なる面（以下、実装面５０７ｂという）
に形成された単層の第１のリード配線層５０８とにより
構成されている。また、ベース材５０７の半導体素子５
０１の配設位置近傍には、電極パッド５０６の数と対応
する数のワイヤ挿通孔５０９（図１２４及び図１２５で
は便宜上、図１２２よりも拡大して示している）が形成
されている。また、ベース材５０７の半導体素子５０１
の配設位置には、半導体配設孔５１０が形成されてい
る。ステージ５０４は、後述するようにベース材５０７
の実装面５０７ｂに形成されているため、ステージ５０
４に搭載された半導体素子５０１は、この半導体配設孔
５１０を挿通して搭載面５０７ａ側に配設される構成と
なっている。The semiconductor element mounting substrate 502 has a base material 507 made of an insulating material, and a surface of the base material 507 on which the semiconductor element 501 is arranged (hereinafter, mounting surface 507).
surface different from (a) (hereinafter referred to as mounting surface 507b)
And a single-layer first lead wiring layer 508 formed in the above. In addition, the semiconductor element 5 of the base material 507
In the vicinity of the disposition position of 01, wire insertion holes 509 (in FIGS. 124 and 125, for convenience, shown in a larger scale than FIG. 122) are formed in the vicinity of the number of electrode pads 506. In addition, the semiconductor element 501 of the base material 507
A semiconductor mounting hole 510 is formed at the mounting position of. The stage 504 has a base material 507 as will be described later.
Since it is formed on the mounting surface 507b of the
The semiconductor element 501 mounted on the No. 4 is configured to be inserted into the semiconductor mounting hole 510 and disposed on the mounting surface 507a side.

【０３０７】第１のリード配線層５０８は、インナーリ
ード部５１１とアウターリード部５１２とにより構成さ
れている。インナーリード部５１１は上記したワイヤ挿
通孔５０９の下部まで延出し、このワイヤ挿通孔５０９
を下部より覆う構成とされている。従って、ワイヤ挿通
孔５０９を搭載面５０７ａ側からみると、その底部分に
インナーリード部５１１が位置しワイヤ挿通孔５０９を
塞ぐ構成とされている。The first lead wiring layer 508 is composed of an inner lead portion 511 and an outer lead portion 512. The inner lead portion 511 extends to the lower part of the wire insertion hole 509, and the wire insertion hole 509 is formed.
Is configured to cover from below. Therefore, when the wire insertion hole 509 is viewed from the mounting surface 507a side, the inner lead portion 511 is located at the bottom portion thereof to close the wire insertion hole 509.

【０３０８】このインナーリード部５１１と半導体素子
５０１に形成されている電極パッド５０６とはワイヤ５
１３を用いて接続される。この際、電極パッド５０６は
ベース材５０７の搭載面５０７ａ側に位置しており、ま
たインナーリード部５１１はベース材５０７の実装面５
０７ｂ側に位置しているが、ワイヤ挿通孔５０９を形成
することにより、インナーリード部５１１と電極パッド
５０６とをワイヤ５１３を用いて電気的に接続すること
ができる。The inner lead portion 511 and the electrode pad 506 formed on the semiconductor element 501 are connected to the wire 5
13 is used for connection. At this time, the electrode pad 506 is located on the mounting surface 507a side of the base material 507, and the inner lead portion 511 is the mounting surface 5 of the base material 507.
Although it is located on the 07b side, by forming the wire insertion hole 509, the inner lead portion 511 and the electrode pad 506 can be electrically connected using the wire 513.

【０３０９】図１２６は、インナーリード部５１１とワ
イヤ５１３との接続位置を拡大して示している。同図に
示されるように、ワイヤ５１３はワイヤ挿通孔５０９を
挿通した状態で、ワイヤ挿通孔５０９の底部に位置する
インナーリード部５１１と接続している。一方、アウタ
ーリード部５１２はベース材５０７の外周縁近傍に位置
しており、円形形状を有している。また、このアウター
リード部５１２は後述するように塑性加工が行われるこ
とにより、実装面５０７ｂより突出してメカニカルバン
プ５１４を形成している（アウターリード部５１２とメ
カニカルバンプ５１４は一体的なものであるため、以下
これをメカニカルバンプ５１４と名称を統一して説明す
る）。 上記したインナーリード部５１１とメカニカル
バンプ５１４は一体的に接続されて第１のリード配線層
５０８を形成しているため、インナーリード部５１１が
ワイヤ５１３により半導体素子５０１の電極パッド５０
６と接続されることにより、メカニカルバンプ５１４も
半導体素子５０１と電気的に接続された構成となる。FIG. 126 shows an enlarged connection position between the inner lead portion 511 and the wire 513. As shown in the figure, the wire 513 is connected to the inner lead portion 511 located at the bottom of the wire insertion hole 509 while being inserted through the wire insertion hole 509. On the other hand, the outer lead portion 512 is located near the outer peripheral edge of the base material 507 and has a circular shape. Further, the outer lead portion 512 is subjected to plastic working as described later to form a mechanical bump 514 so as to project from the mounting surface 507b (the outer lead portion 512 and the mechanical bump 514 are integral. Therefore, this will be described below by unifying the names with the mechanical bumps 514). Since the inner lead portion 511 and the mechanical bump 514 described above are integrally connected to form the first lead wiring layer 508, the inner lead portion 511 is connected to the electrode pad 50 of the semiconductor element 501 by the wire 513.
The mechanical bumps 514 are also electrically connected to the semiconductor element 501 by being connected to the semiconductor element 501.

【０３１０】封止樹脂５０３は、本実施例においてはポ
ッティングにより形成されており、半導体素子５０１，
ワイヤ挿通孔５０９，半導体配設孔５１０，ワイヤ５１
３等を封止する。この際、ワイヤ挿通孔５０９の底部に
はインナーリード部５１１が位置しており、半導体配設
孔５１０の底部にはステージ５０４が配設されているた
め、封止樹脂５０３をポッティングしても、各孔５０
９，５１０から封止樹脂４０３がベース材５０７の実装
面５０７ｂ側に漏洩することを防止することができる。The encapsulating resin 503 is formed by potting in this embodiment, and the semiconductor element 501,
Wire insertion hole 509, semiconductor mounting hole 510, wire 51
3 etc. are sealed. At this time, since the inner lead portion 511 is located at the bottom of the wire insertion hole 509 and the stage 504 is provided at the bottom of the semiconductor mounting hole 510, even if the sealing resin 503 is potted, Each hole 50
It is possible to prevent the sealing resin 403 from leaking from 9, 510 to the mounting surface 507b side of the base material 507.

【０３１１】従って、封止樹脂４０３がワイヤ挿通孔５
０９等を介してメカニカルバンプ５１４に付着すること
を防止でき、メカニカルバンプ５１４の電気的接続性を
担保することができる。尚、５１５は、封止樹脂５０３
がベース材５０７の実装面５０７ａ側において、所定範
囲以上に流出することを防止するためのダム部材であ
る。Therefore, the sealing resin 403 is used as the wire insertion hole 5
It is possible to prevent the mechanical bumps 514 from adhering to the mechanical bumps 514 via 09, etc., and to secure the electrical connectivity of the mechanical bumps 514. Incidentally, 515 is a sealing resin 503.
On the mounting surface 507a side of the base material 507 is a dam member for preventing the outflow to a predetermined range or more.

【０３１２】上記したように、半導体装置５００はメカ
ニカルバンプ５１４が形成される第１のリード配線層５
０８がベース材５０７の実装面５０７ｂに形成されてい
る。このため、メカニカルバンプ５１４を形成するに際
し、第１のリード配線層５０８を搭載面５０７ａ側に形
成したらなばベース材５０７に形成しなければならない
孔の形成が不要となり、よってメカニカルバンプ５１４
の形成を容易に行うことができる。また、第１のリード
配線層５０８は単層構造であるため、図２２を用いて前
記した多層構造の配線層に対してメカニカルバンプを形
成する構成に比べて、メカニカルバンプ５１４の形成を
確実にかつ高精度に行うことができる。As described above, the semiconductor device 500 includes the first lead wiring layer 5 on which the mechanical bumps 514 are formed.
08 is formed on the mounting surface 507b of the base material 507. Therefore, when forming the mechanical bumps 514, it is not necessary to form holes that would otherwise have to be formed in the base material 507 if the first lead wiring layers 508 were formed on the mounting surface 507a side.
Can be easily formed. Further, since the first lead wiring layer 508 has a single-layer structure, the formation of the mechanical bumps 514 is ensured as compared with the structure in which the mechanical bumps are formed on the wiring layer of the multilayer structure described above with reference to FIG. And it can be performed with high accuracy.

【０３１３】図１２７は、上記した半導体装置５００の
変形例である半導体装置６００を示している。前記した
半導体装置５００は、ベース材５０７の実装面５０７ｂ
側にのみ第１のリード配線層５０８を形成した構成であ
ったが、本変形例に係る半導体装置６００では、ベース
材５０７の搭載面５０７ａ側に第２のリード配線層５１
６を配設したことを特徴とするものである。FIG. 127 shows a semiconductor device 600 which is a modification of the semiconductor device 500 described above. The semiconductor device 500 described above has the mounting surface 507b of the base material 507.
Although the first lead wiring layer 508 is formed only on the side, the semiconductor device 600 according to the present modification has the second lead wiring layer 51 on the mounting surface 507a side of the base material 507.
6 is provided.

【０３１４】また、ベース材５０７の搭載面５０７ａ側
に第２のリード配線層５１６を配設した場合、第２のリ
ード配線層５１６を第１のリード配線層５０８と電気的
に接続されるため、第２のリード配線層５１６を実装面
５０７ｂ側に引き出す必要が生じる。そこで、本変形例
では第２のリード配線層５１６のアウターリード部分に
層間接続用メカニカルバンプ５１７を形成すると共に、
ベース材５０７に層間接続用メカニカルバンプ５１７が
実装面５０７ｂ側に向け突出しうるようバンプ挿通孔５
１８が形成されている。上記構成とすることにより、図
１２７に示されるように、第２のリード配線層５１６を
第１のリード配線層５０８と電気的に接続することが可
能となる。Further, when the second lead wiring layer 516 is arranged on the mounting surface 507a side of the base material 507, the second lead wiring layer 516 is electrically connected to the first lead wiring layer 508. It is necessary to draw out the second lead wiring layer 516 to the mounting surface 507b side. Therefore, in the present modification, the interlayer connection mechanical bump 517 is formed on the outer lead portion of the second lead wiring layer 516, and
The bump insertion holes 5 are formed on the base material 507 so that the interlayer connecting mechanical bumps 517 can project toward the mounting surface 507b.
18 is formed. With the above structure, as shown in FIG. 127, the second lead wiring layer 516 can be electrically connected to the first lead wiring layer 508.

【０３１５】上記構成とされた半導体装置６００によれ
ば、第１のリード配線層５０８に加え、第２のリード配
線層５１６がベース材５０７の搭載面５０７ａ側にも配
設されることにより、配線の引回しの自由度を向上させ
ることができ、高密度化された半導体素子５０１に対応
することが可能となる。また、第１のリード配線層５０
８と第２のリード配線層５１６とを層間接続用メカニカ
ルバンプ５１７を用いて電気的に接続することにより、
第１のリード配線層５０８と第２のリード配線層５１６
との接続を容易かつ確実に、かつ安価に行うことができ
る。According to the semiconductor device 600 having the above structure, the second lead wiring layer 516 is provided on the mounting surface 507a side of the base material 507 in addition to the first lead wiring layer 508. The degree of freedom of wiring can be improved, and it becomes possible to deal with the semiconductor element 501 having a high density. In addition, the first lead wiring layer 50
8 and the second lead wiring layer 516 are electrically connected using the mechanical bumps 517 for interlayer connection,
First lead wiring layer 508 and second lead wiring layer 516
Can be connected easily, reliably, and inexpensively.

【０３１６】図１２８は、半導体装置６００によるメカ
ニカルバンプ５１４の配設例を示している。同図に示す
例では、ベース材５０７の外周部分に信号配線用のメカ
ニカルバンプ５１４ａを第２のリード配線層５１６を用
いて形成し、ベース材５０７の内側部分には電源或いは
グランド用のメカニカルバンプ５１４ｂを第１のリード
配線層５０８を用いて形成した構成とされている。FIG. 128 shows an arrangement example of the mechanical bumps 514 by the semiconductor device 600. In the example shown in the figure, mechanical bumps 514a for signal wiring are formed on the outer peripheral portion of the base material 507 by using the second lead wiring layer 516, and mechanical bumps for power supply or ground are formed inside the base material 507. 514b is formed using the first lead wiring layer 508.

【０３１７】また、共通するメカニカルバンプ５１４ｂ
（例えば電源用のメカニカルバンプ、或いはグランド用
のメカニカルバンプ）を集約的に配設することにより、
第１のリード配線層５０８を連続させて、いわゆる電源
ベタ層（或いはグランドベタ層）とした構成としてもよ
い。図１２８は、第１のリード配線層５０８をベタ層と
した構成を示している。この構成とすることにより、第
１のリード配線層５０８のインダクタンスを低減するこ
とができ、半導体装置６００の電気特性を向上させるこ
とができる。Also, common mechanical bumps 514b
(For example, mechanical bumps for power supply or mechanical bumps for ground)
The first lead wiring layer 508 may be continuous to form a so-called power supply solid layer (or ground solid layer). FIG. 128 shows a configuration in which the first lead wiring layer 508 is a solid layer. With this structure, the inductance of the first lead wiring layer 508 can be reduced, and the electrical characteristics of the semiconductor device 600 can be improved.

【０３１８】続いて、半導体装置５００の製造方法につ
いて、図１２９乃至図１３１を用いて説明する。半導体
装置５００の製造方法は、基板形成工程，半導体素子搭
載工程，樹脂封止工程，及び導電性金属膜形成工程に大
別することができる。以下、各工程について説明する。
先ず、基板形成工程について図１２９を用いて説明す
る。図１２９は基板形成工程をその形成手順に沿って示
している。この基板形成工程では、半導体素子搭載基板
５０２を形成する。Subsequently, a method of manufacturing the semiconductor device 500 will be described with reference to FIGS. 129 to 131. The method of manufacturing the semiconductor device 500 can be roughly classified into a substrate forming step, a semiconductor element mounting step, a resin sealing step, and a conductive metal film forming step. Hereinafter, each step will be described.
First, the substrate forming process will be described with reference to FIG. FIG. 129 shows a substrate forming process along the forming procedure. In this substrate forming step, the semiconductor element mounting substrate 502 is formed.

【０３１９】半導体素子搭載基板５０２を形成するに
は、図１２９（Ａ）に示すように、絶縁材よりなる平板
状のベース材５０７を用意する。そして、このベース材
５０７の背面側（実装面側）に接着剤５１９を塗布す
る。このベース材５０７の材料としては、エポキシ系の
樹脂等が考えられ、また接着剤５１９としては熱硬化性
のエポキシ系或いはシリコーン系の接着剤の使用が考え
られる。To form the semiconductor element mounting substrate 502, as shown in FIG. 129A, a flat base material 507 made of an insulating material is prepared. Then, the adhesive 519 is applied to the back surface side (mounting surface side) of the base material 507. The base material 507 may be made of an epoxy resin or the like, and the adhesive 519 may be a thermosetting epoxy or silicone adhesive.

【０３２０】続いて、この接着剤５１９が塗布されたベ
ース材５０７に対しプレス打ち抜き加工を行うことによ
り、図１２９（Ｂ）に示されるように、ワイヤ挿通孔５
０９及び半導体配設孔５１０を一括的に形成する。この
ようにワイヤ挿通孔５０９及び半導体配設孔５１０が形
成されると、続いて図１２９（Ｃ）に示されるように、
ベース材５０７の背面一面に第１のリード配線層５０８
となる銅箔５２０を接着剤５１９により接着する。Subsequently, the base material 507 coated with the adhesive 519 is subjected to a press punching process, so that the wire insertion hole 5 as shown in FIG.
09 and the semiconductor mounting hole 510 are collectively formed. When the wire insertion hole 509 and the semiconductor mounting hole 510 are formed in this manner, subsequently, as shown in FIG. 129 (C),
A first lead wiring layer 508 is formed on the entire back surface of the base material 507.
The copper foil 520 to be the above is bonded by the adhesive 519.

【０３２１】続いて、加熱処理を行うことにより接着剤
５１９を硬化させて銅箔５２０を確実にベース材５０７
に接着した上で、エッチング処理を行うことにより銅箔
５２０の不要部分を除去し、第１のリード配線層５０８
及びステージ５０４を一括的に形成する。図１２９
（Ｄ）は第１のリード配線層５０８及びステージ５０４
が形成されたベース材５０７を示している。この状態に
おいて、第１のリード配線層５０８のインナーリード部
５１１はワイヤ挿通孔５０９を塞ぐ構成となっており、
同様にステージ５０４も半導体配設孔５１０を塞ぐ構成
となっている。Subsequently, a heat treatment is performed to cure the adhesive 519 to surely fix the copper foil 520 to the base material 507.
Then, an unnecessary portion of the copper foil 520 is removed by performing an etching process on the first lead wiring layer 508.
And the stage 504 is collectively formed. FIG. 129
(D) shows the first lead wiring layer 508 and the stage 504.
The base material 507 in which the is formed is shown. In this state, the inner lead portion 511 of the first lead wiring layer 508 is configured to close the wire insertion hole 509,
Similarly, the stage 504 is also configured to close the semiconductor mounting hole 510.

【０３２２】上記のように第１のリード配線層５０８及
びステージ５０４が形成されると、続いて第１のリード
配線層５０８のアウターリード部５１２にメカニカルバ
ンプ５１４が形成される。メカニカルバンプ５１４を形
成するには、図１２９（Ｅ）に示されるように、メカニ
カルバンプ形成用金型５２１にベース材５０７を装着す
る。When the first lead wiring layer 508 and the stage 504 are formed as described above, mechanical bumps 514 are subsequently formed on the outer lead portions 512 of the first lead wiring layer 508. To form the mechanical bumps 514, as shown in FIG. 129 (E), the base material 507 is mounted on the mechanical bump forming mold 521.

【０３２３】メカニカルバンプ形成用金型５２１は、上
型５２２と下型５２３とにより構成されており、上型５
２２のメカニカルバンプ５１４が形成される位置と対応
する位置には、ポンチ５２４が挿入案内される案内孔５
２５が形成されている。また、下型５２３のメカニカル
バンプ５１４が形成される位置と対応する位置には、半
球状の凹部５２６が形成されている。The mechanical bump forming die 521 is composed of an upper die 522 and a lower die 523.
The guide hole 5 into which the punch 524 is inserted and guided is provided at a position corresponding to the position where the mechanical bumps 514 of 22 are formed.
25 are formed. Further, a hemispherical recess 526 is formed at a position corresponding to the position where the mechanical bump 514 of the lower die 523 is formed.

【０３２４】ベース材５０７は、上型５２２と下型５２
３との間に挟持されるようにしてメカニカルバンプ形成
用金型５２１にセットされる。続いて、図示されないプ
レス装置によりポンチ５２４が案内孔５２５内を下動し
て、アウターリード部５１２を凹部５２６に向けプレス
加工し、これによりメカニカルバンプ５１４が形成され
る。この際、ポンチ５２４をメカニカルバンプ５１４の
数だけ配設するとにより、複数個形成されるメカニカル
バンプ５１４を一括的に形成する構成としてもよい。The base material 507 is composed of an upper mold 522 and a lower mold 52.
It is set in the mechanical bump forming die 521 so as to be sandwiched between the metal bumps 3 and 3. Then, the punch 524 is moved downward in the guide hole 525 by a pressing device (not shown) to press the outer lead portion 512 toward the recess 526, thereby forming the mechanical bump 514. At this time, a plurality of mechanical bumps 514 may be collectively formed by arranging the punches 524 by the number of mechanical bumps 514.

【０３２５】上記一連の処理を行うことにより、図１２
９（Ｆ）に示す半導体素子搭載用基板５０２が形成され
る。図１２９に示した基板形成工程が終了すると、続い
て半導体素子搭載工程が実施される。図１３０は半導体
素子搭載工程をその手順に沿って示している。半導体素
子搭載工程においては、先ず図１３０（Ｇ）に示すよう
に、半導体素子搭載用基板５０２を構成するベース材５
０７の所定位置に、ダム部材５１５を形成する。続い
て、図１３０（Ｈ）に示されるように、ステージ５０４
の上部にダイボンド材５０５を用いて半導体素子５０１
を搭載する。By performing the series of processes described above, FIG.
A semiconductor element mounting substrate 502 shown in FIG. 9F is formed. When the substrate forming process shown in FIG. 129 is completed, a semiconductor element mounting process is subsequently performed. FIG. 130 shows a semiconductor element mounting process along the procedure. In the semiconductor element mounting step, first, as shown in FIG. 130 (G), the base material 5 that constitutes the semiconductor element mounting substrate 502.
A dam member 515 is formed at a predetermined position of 07. Subsequently, as shown in FIG.
Of the semiconductor element 501 using the die bond material 505 on the top of the
Equipped with.

【０３２６】半導体素子５０１がステージ５０４に搭載
された状態において、半導体素子５０１の上面（電極パ
ッド５０６の形成面）は、半導体配設孔５０９を介して
ベース材５０７の搭載面５０７ａより上方に突出した状
態となる。上記のように、ステージ５０４の上部に半導
体素子５０１が搭載されると、続いてワイヤボンディン
グ装置を用いて半導体素子５０１の上面に形成されてい
る電極パッド５０６と、第１のリード配線層５０８のイ
ンナーリード部５１１との間にワイヤ５１３を配設す
る。この際、インナーリード部５１１は、ワイヤ挿通孔
５０９が形成されることにより搭載面５０７ａ側からワ
イヤ５１３を接続可能な構成となっている。従って、第
１のリード配線層５０８をベース材５０７の実装面５０
７ｂ側に配設しても、インナーリード部５１１に対して
ワイヤ５１３を確実に接続することができる。When the semiconductor element 501 is mounted on the stage 504, the upper surface of the semiconductor element 501 (the surface on which the electrode pad 506 is formed) projects above the mounting surface 507a of the base material 507 through the semiconductor mounting hole 509. It will be in the state of doing. As described above, when the semiconductor element 501 is mounted on the stage 504, the electrode pads 506 formed on the upper surface of the semiconductor element 501 and the first lead wiring layer 508 are subsequently formed using the wire bonding apparatus. A wire 513 is arranged between the inner lead portion 511 and the inner lead portion 511. At this time, the inner lead portion 511 is configured to be able to connect the wire 513 from the mounting surface 507a side by forming the wire insertion hole 509. Therefore, the first lead wiring layer 508 is attached to the mounting surface 50 of the base material 507.
Even if it is arranged on the 7b side, the wire 513 can be surely connected to the inner lead portion 511.

【０３２７】上記した一連の処理を行うことにより、半
導体素子５０１を半導体素子搭載用基板５０２に搭載す
る半導体素子搭載工程が終了する。半導体素子搭載工程
が終了すると、続いて樹脂封止工程が実施される。図１
３１（Ｊ），（Ｋ）は樹脂封止工程を示す図である。本
実施例においては、封止樹脂５０３をポッティング法に
より充填する構成としているため、図１３１（Ｊ）に示
されるように、ノズル５２７より封止樹脂５０３を半導
体素子５０１に向けポッティングし、半導体素子５０
１，ワイヤ５１３，インナーリード部５１１等を封止樹
脂５０３により封止する。By performing the series of processes described above, the semiconductor element mounting step of mounting the semiconductor element 501 on the semiconductor element mounting substrate 502 is completed. When the semiconductor element mounting process is completed, a resin sealing process is subsequently performed. Figure 1
31 (J) and 31 (K) are diagrams showing a resin sealing step. In this embodiment, since the sealing resin 503 is filled with the potting method, the sealing resin 503 is potted from the nozzle 527 toward the semiconductor element 501 as shown in FIG. Fifty
1, the wire 513, the inner lead portion 511 and the like are sealed with the sealing resin 503.

【０３２８】この際、前記したようにワイヤ挿通孔５０
９の底部にはインナーリード部５１１が、半導体配設孔
５１０の底部にはステージ５０４が配設されているた
め、各孔５０９，５１０から封止樹脂４０３がベース材
５０７の実装面５０７ｂ側に漏洩することを防止するこ
とができる。よって、メカニカルバンプ５１４に樹脂が
付着するようなことはなく、メカニカルバンプ５１４と
実装基板との電気的接続を確実に行うことができる。ま
た、メカニカルバンプ５１４に付着した樹脂を除去する
作業も不要となる。尚、図１３１（Ｋ）は、樹脂封止工
程が終了し、封止樹脂４０３が配設された状態の半導体
素子搭載用基板５０２を示している。樹脂封止工程が終
了すると、続いて導電性金属膜形成工程が実施される。
この導電性金属膜形成工程は、メカニカルバンプ５１４
の表面に導電性金属膜５２８を形成する固定である。こ
のように、メカニカルバンプ５１４の表面に導電性金属
膜５２８を形成することにより、メカニカルバンプ５１
４の腐食を防止できると共に、半導体装置５００が実装
される実装基板とメカニカルバンプ５１４との電気的接
続性を向上させることができる。尚、説明の便宜上、導
電性金属膜形成工程の詳細については後述する。At this time, as described above, the wire insertion hole 50
Since the inner lead portion 511 is arranged at the bottom of the semiconductor mounting hole 510 and the stage 504 is arranged at the bottom of the semiconductor mounting hole 510, the sealing resin 403 is transferred from the holes 509 and 510 to the mounting surface 507b side of the base material 507. Leakage can be prevented. Therefore, the resin does not adhere to the mechanical bumps 514, and the electrical connection between the mechanical bumps 514 and the mounting substrate can be reliably performed. Further, the work of removing the resin adhering to the mechanical bumps 514 is also unnecessary. Note that FIG. 131K shows the semiconductor element mounting substrate 502 in a state where the resin sealing step is completed and the sealing resin 403 is provided. When the resin sealing step is completed, a conductive metal film forming step is subsequently performed.
This conductive metal film forming step is performed by the mechanical bump 514.
The fixing is performed by forming a conductive metal film 528 on the surface of. In this way, by forming the conductive metal film 528 on the surface of the mechanical bump 514, the mechanical bump 51
4 can be prevented from corroding, and the electrical connectivity between the mounting substrate on which the semiconductor device 500 is mounted and the mechanical bumps 514 can be improved. For convenience of description, details of the conductive metal film forming step will be described later.

【０３２９】図１３２は、樹脂封止工程の変形例を示す
図である。本変形例では、封止樹脂５０３を充填する方
法としてトランスファーモールド法を用いたことを特徴
とするものである。図１３２（Ａ）は、本変形例で用い
る半導体素子搭載基板５０２を示しており、同図では半
導体素子搭載工程が終了した状態を示している。同図に
示されるように、本変形例ではダム部材５１５は設けら
れていない。FIG. 132 is a diagram showing a modification of the resin sealing process. This modification is characterized in that a transfer molding method is used as a method of filling the sealing resin 503. FIG. 132 (A) shows a semiconductor element mounting substrate 502 used in this modification, and the figure shows a state in which the semiconductor element mounting step is completed. As shown in the figure, the dam member 515 is not provided in this modification.

【０３３０】上記の半導体素子搭載基板５０２は、図１
３２（Ｂ）に示されるトランスファーモールドプレス装
置５２９に装着されてトランスファーモールド処理が行
われる。トランスファーモールドプレス装置５２９は、
ヒータ（図示せず）等により所定の温度に加熱されたプ
レートモールド上金型５３０，第１のプレートモールド
中金型５３１，第２のプレートモールド中金型５３２，
第３のプレートモールド中金型５３３，及びプレートモ
ールド下金型５３４とにより構成されている。The semiconductor element mounting substrate 502 shown in FIG.
The transfer mold pressing device 529 shown in 32 (B) is mounted to perform the transfer molding process. The transfer mold press device 529 is
Plate mold upper mold 530, first plate mold middle mold 531, second plate mold middle mold 532, which is heated to a predetermined temperature by a heater (not shown) or the like.
It is configured by a third plate mold middle mold 533 and a plate mold lower mold 534.

【０３３１】半導体素子搭載工程まで終了した半導体素
子搭載基板５０２は、第２のプレートモールド中金型５
３２と第３のプレートモールド中金型５３３との間に装
着され、所定の圧力でクランプされる。第２のプレート
モールド中金型５３２には、所定形状のキャビィティ５
３５とランナー部５３６が形成されている。また、プレ
ートモールド上金型５３０にはプランジャポット５３７
とプランジャ５３８が設けられている。更に、第３のプ
レートモールド中金型５３３の上面には、メカニカルバ
ンプ５１４が入り込むメカニカルバンプ用凹部５３９が
形成されている。第３のプレートモールド中金型５３３
にメカニカルバンプ用凹部５３９を形成することによ
り、下部にメカニカルバンプ５１４が突起物した構成の
半導体素子搭載基板５０２であっても、傾きなく確実に
トランスファーモールドプレス装置５２９に装着するこ
とができる。これにより、封止樹脂５０３がメカニカル
バンプ５１４に付着するとを防止することができる。The semiconductor element mounting substrate 502 which has completed the semiconductor element mounting step is the second plate-molding die 5
It is mounted between 32 and the third plate molding die 533 and clamped at a predetermined pressure. The second plate medium die 532 has a cavity 5 of a predetermined shape.
35 and a runner portion 536 are formed. Further, the mold 530 on the plate mold has a plunger pot 537.
And a plunger 538 is provided. Further, a mechanical bump recess 539 into which the mechanical bump 514 is inserted is formed on the upper surface of the third plate molding die 533. Third plate mold middle mold 533
By forming the mechanical bump concave portion 539 on the substrate 5, even the semiconductor element mounting substrate 502 having a structure in which the mechanical bump 514 is protruded in the lower portion can be reliably mounted on the transfer mold press device 529 without tilting. This can prevent the sealing resin 503 from adhering to the mechanical bumps 514.

【０３３２】上記のように半導体素子搭載基板５０２が
トランスファーモールドプレス装置５２９に装着される
と、続いて封止樹脂５０３のパウダーの加圧形成物であ
るタブレットを予め赤外線ヒータ等でプレヒートして半
溶融状態とした後に、これをプレートモールド上金型５
３０のプランジャポット５３７に投入する。続いて、プ
ランジャ５３８によりプランジャポット５３７に投入さ
れた封止樹脂５０３を加圧し、封止樹脂５０３をランナ
ー部５３６を介してキャビィティ５３５内に導入させ
る。これにより、半導体素子５０１及びワイヤ５１３等
は封止樹脂５０３により封止された構成となる。When the semiconductor element mounting substrate 502 is mounted on the transfer mold pressing device 529 as described above, the tablet which is a powder press-formed product of the sealing resin 503 is preheated by an infrared heater or the like in advance. After making it into a molten state, this is put on the plate mold die 5
Put in 30 plunger pots 537. Subsequently, the sealing resin 503 put into the plunger pot 537 is pressurized by the plunger 538, and the sealing resin 503 is introduced into the cavity 535 through the runner portion 536. As a result, the semiconductor element 501, the wire 513 and the like are sealed with the sealing resin 503.

【０３３３】図１３２（Ｃ）は、上記の樹脂封止工程を
用いて製造された半導体装置６０１を示している。上記
のようにトランスファーモールド法を用いて封止樹脂５
０３を配設することにより、寸法精度及び信頼性の向上
を図ることができる。図１３３乃至図１３６は、本発明
の第２実施例である半導体装置６０２を示している。図
１３３は半導体装置６０２の一部切截した平面図であ
り、図１３４は半導体装置６０２の底面図であり、図１
３５は図１３３におけるＡ−Ａ線に沿う断面図であり、
更に図１３７は図１３３におけるＢ−Ｂ線に沿う断面図
である。尚、前記した第１実施例に係る半導体装置５０
０と同一構成については同一符号を付してその説明を省
略する。FIG. 132C shows a semiconductor device 601 manufactured using the above resin sealing step. The sealing resin 5 is formed by using the transfer molding method as described above.
By disposing 03, dimensional accuracy and reliability can be improved. 133 to 136 show a semiconductor device 602 which is a second embodiment of the present invention. FIG. 133 is a partially cutaway plan view of the semiconductor device 602, and FIG. 134 is a bottom view of the semiconductor device 602.
35 is a cross-sectional view taken along the line AA in FIG. 133,
Further, FIG. 137 is a sectional view taken along the line BB in FIG. 133. Incidentally, the semiconductor device 50 according to the first embodiment described above.
The same components as those of 0 are designated by the same reference numerals and the description thereof will be omitted.

【０３３４】本実施例では、半導体素子搭載基板５０２
の上部に枠体５４０を設けると共に、封止樹脂５０３を
トランスファーモールド法により充填する構成としたこ
とを特徴とするものである。枠体５４０は、例えばアル
ミニウム等の金属により構成されており、断面的にみて
略Ｌ字状の樹脂充填孔５４１が形成されている（図１３
５に詳しい）。この樹脂充填孔５４１の一端部は枠体５
４０の上面に開口しており、他端部は枠体５４０の内周
側面に開口している。この枠体５４０は、半導体素子搭
載基板５０２の上部に接着剤５４２を用いて接着され固
定される構成となっている。In this embodiment, the semiconductor element mounting substrate 502
A frame body 540 is provided on the upper part of the above, and the sealing resin 503 is filled by a transfer molding method. The frame 540 is made of, for example, metal such as aluminum, and has a substantially L-shaped resin filling hole 541 in cross section (FIG. 13).
(Details in 5). One end of the resin filling hole 541 has a frame 5
40 is opened on the upper surface, and the other end is opened on the inner peripheral side surface of the frame body 540. The frame body 540 is configured to be adhered and fixed to the upper part of the semiconductor element mounting substrate 502 with an adhesive 542.

【０３３５】枠体５４０が半導体素子搭載基板５０２に
配設されることにより、枠体５４０と半導体素子搭載基
板５０２とは協働して有底状の空間部５４３を形成す
る。また、この空間部５４３内に半導体素子５０１，ワ
イヤ５１３等は位置することとなる。また、上記の空間
部５４３には封止樹脂５０３が充填され、よって、半導
体素子５０１，ワイヤ５１３等は封止樹脂５０３により
保護される構成となる。By disposing the frame body 540 on the semiconductor element mounting substrate 502, the frame body 540 and the semiconductor element mounting substrate 502 cooperate with each other to form a bottomed space portion 543. Further, the semiconductor element 501, the wire 513, and the like are located in this space portion 543. Further, the space portion 543 is filled with the sealing resin 503, so that the semiconductor element 501, the wire 513 and the like are protected by the sealing resin 503.

【０３３６】また、本実施例においては、図１３３及び
図１３４に示されるように、ステージ５０４の外周部分
にワイヤ挿入開口５４４が形成されている。このワイヤ
挿入開口５４４は、第１実施例に配設していたワイヤ挿
入孔５０９を連続させて枠状の開口形状としたものであ
る。第１のリード配線層５０８のインナーリード部５１
１は、このワイヤ挿入開口５４４において搭載面５０７
ａ側に露出した構成となり、このワイヤ挿入開口５４４
を介してワイヤ５１３はインナーリード部５１１に接続
される。また、後述するように樹脂充填孔５４１から空
間部５４３に充填された封止樹脂５０３は、このワイヤ
挿入開口５４４を介してベース材５０７の背面側にも充
填される。Further, in this embodiment, as shown in FIGS. 133 and 134, a wire insertion opening 544 is formed in the outer peripheral portion of the stage 504. The wire insertion opening 544 is formed by connecting the wire insertion hole 509 arranged in the first embodiment to form a frame-shaped opening. Inner lead portion 51 of first lead wiring layer 508
1 is the mounting surface 507 at the wire insertion opening 544.
The wire insertion opening 544 is exposed on the side a.
The wire 513 is connected to the inner lead portion 511 through. Further, as will be described later, the sealing resin 503 filled in the space 543 from the resin filling hole 541 is also filled in the back surface side of the base material 507 through the wire insertion opening 544.

【０３３７】続いて、図１３７を用いて第２実施例に係
る半導体装置６０２の製造方法について説明する。半導
体装置６０２を製造するには、先ず枠体配設工程が行わ
れる。図１３７（Ａ）は枠体配設工程を示している。同
図に示されるように、枠体配設工程では、図１２９を用
いて説明した基板形成工程により製造された半導体素子
搭載基板５０２の上部に、予め別工程により樹脂充填孔
５４１等が形成された枠体５４０を接着剤５４２を用い
て固定する。尚、本実施例における基板形成工程では、
図１２９（Ｂ）に示される工程において、ワイヤ挿入孔
５０９の形成に代わり、前記した構成のワイヤ挿入開口
５４４が形成される。Subsequently, a method of manufacturing the semiconductor device 602 according to the second embodiment will be described with reference to FIG. 137. In order to manufacture the semiconductor device 602, a frame body disposing process is first performed. FIG. 137 (A) shows a frame body disposing process. As shown in the figure, in the frame disposing step, a resin filling hole 541 and the like are previously formed in another step above the semiconductor element mounting substrate 502 manufactured by the substrate forming step described with reference to FIG. The frame body 540 is fixed with an adhesive 542. Incidentally, in the substrate forming process in this embodiment,
In the step shown in FIG. 129 (B), instead of forming the wire insertion hole 509, the wire insertion opening 544 having the above-described configuration is formed.

【０３３８】枠体配設工程が終了すると、続いて半導体
素子搭載工程が実施され、図１３７（Ａ）に示すよう
に、半導体素子５０１がステージ５０４の上部にダイボ
ンド材５０５により搭載される。半導体素子搭載工程が
終了すると、続いて配線工程が実施され、次に図１３７
（Ｂ）に示すように、半導体素子５０１に形成されてい
る電極パッド５０６とインナーリード部５１１との間に
ワイヤ５１３が配設される。尚、配線工程が終了した半
導体素子搭載基板５０２を、以下半導体装置組立体５５
０という。After the frame disposing step is completed, the semiconductor element mounting step is subsequently carried out, and the semiconductor element 501 is mounted on the upper portion of the stage 504 by the die bond material 505, as shown in FIG. 137 (A). When the semiconductor element mounting process is completed, a wiring process is subsequently performed, and then, FIG.
As shown in (B), a wire 513 is arranged between the electrode pad 506 formed on the semiconductor element 501 and the inner lead portion 511. The semiconductor element mounting substrate 502 for which the wiring process has been completed is referred to as a semiconductor device assembly 55 below.
0.

【０３３９】上記の配線工程が終了すると、続いて樹脂
充填工程が実施される。図１３７（Ｄ）は樹脂充填工程
を示している。同図において、５４５はトランスファー
モールドプレス装置であり、ヒータ（図示せず）等によ
り所定の温度に加熱されたプレートモールド上金型５４
６及びプレートモールド下金型５４７とにより構成され
ている。尚、５４８，５４９は各金型５４６，５４７を
押圧するためのプレス基台である。When the above wiring process is completed, a resin filling process is subsequently carried out. FIG. 137 (D) shows a resin filling step. In the figure, reference numeral 545 is a transfer mold press device, which is a plate mold upper die 54 heated to a predetermined temperature by a heater (not shown) or the like.
6 and a plate mold lower die 547. 548 and 549 are press bases for pressing the respective molds 546 and 547.

【０３４０】半導体装置組立体５５０は、上記構成のト
ランスファーモールドプレス装置５４５に上下逆にした
状態で装着される。前記したように、半導体装置組立体
５５０に設けられた枠体５４０の表面には樹脂充填孔５
４１（１〜１０ｍｍ程度の径寸法を有する）が形成され
ている。また、プレートモールド下金型５４７には、樹
脂充填孔５４１と略同一径寸法を有するプランジャポッ
ト５５１と、このプランジャポット５５１にプランジャ
５５２が配設された構成とされている。半導体装置組立
体５５０がトランスファーモールドプレス装置５４５に
装着された状態で、樹脂充填孔５４１とプランジャポッ
ト５５１とは連通した状態となる。The semiconductor device assembly 550 is mounted in the transfer mold press device 545 having the above-mentioned configuration in an upside down state. As described above, the resin filling hole 5 is formed on the surface of the frame body 540 provided in the semiconductor device assembly 550.
41 (having a diameter of about 1 to 10 mm) is formed. Further, the plate mold lower die 547 is configured such that a plunger pot 551 having substantially the same diameter dimension as the resin filling hole 541, and a plunger 552 is arranged in the plunger pot 551. With the semiconductor device assembly 550 attached to the transfer mold press device 545, the resin filling hole 541 and the plunger pot 551 are in communication with each other.

【０３４１】また、プレートモールド上金型５４６の所
定位置にはメカニカルバンプ用凹部５３９が形成されて
おり、装着状態において半導体装置組立体５５０に傾き
の発生を防止しており、これにより封止樹脂５０３のメ
カニカルバンプ５１４への付着を防止している。上記の
ように半導体装置組立体５５０が装着されると、続いて
封止樹脂５０３のパウダーの加圧形成物であるタブレッ
トを予め赤外線ヒータ等でプレヒートして半溶融状態と
した後に、これをプレートモールド下金型５４７のプラ
ンジャポット５５１に投入する。続いて、プランジャ５
５２によりプランジャポット５５１に投入された封止樹
脂５０３を加圧し、封止樹脂５０３を直接的に枠体５４
０に形成されている樹脂充填孔５４１に導入する。A mechanical bump recess 539 is formed at a predetermined position of the plate mold upper die 546 to prevent the semiconductor device assembly 550 from tilting in the mounted state. The attachment of 503 to the mechanical bumps 514 is prevented. When the semiconductor device assembly 550 is mounted as described above, subsequently, a tablet, which is a powder press-formed product of the sealing resin 503, is preheated by an infrared heater or the like in advance to be in a semi-molten state, and then this is plated. It is put into the plunger pot 551 of the lower mold 547. Then, the plunger 5
The sealing resin 503 put into the plunger pot 551 by the pressure 52 is pressurized to directly apply the sealing resin 503 to the frame body 54.
It is introduced into the resin filling hole 541 formed in 0.

【０３４２】これにより、枠体５４０の内部に形成され
ている空間部５４３に封止樹脂５０３が導入され、半導
体素子５０１及びワイヤ５１３等は封止樹脂５０３によ
り封止された構成となる。図１３７（Ｅ）は、上記の樹
脂封止工程を用いて製造された半導体装置６０２を示し
ている。上記のように、封止樹脂５０３を配設するのに
トランスファーモールド法を用いることにより、封止樹
脂５０３の使用効率を向上させることができると共に、
種々の大きさの半導体装置組立体に対して一つの金型５
４５で対応するとができる。また、枠体５４０内に形成
される空間部５４３がキャビィティの機能を奏するため
金型構造が単純化し、よって金型コストの低減を図るこ
ともできる。As a result, the sealing resin 503 is introduced into the space 543 formed inside the frame 540, and the semiconductor element 501, the wires 513, etc. are sealed with the sealing resin 503. FIG. 137 (E) shows a semiconductor device 602 manufactured using the above resin sealing step. As described above, by using the transfer molding method for disposing the sealing resin 503, the use efficiency of the sealing resin 503 can be improved, and
One mold 5 for semiconductor device assemblies of various sizes
You can respond with 45. Further, since the space portion 543 formed in the frame body 540 has the function of the cavity, the mold structure is simplified, and thus the mold cost can be reduced.

【０３４３】図１３８は、上記した図１３７を用いて説
明した製造方法の変形例を示している。本変形例では、
図１３８（Ａ）に示すように、枠体配設工程実施前に半
導体素子搭載基板５０２にダム部材５５３を配設したこ
とを特徴とするものである。このダム部材５５３は、半
導体素子搭載基板５０２の実装面５０７ｂ側に枠状に配
設されるものである。また、その配設位置は、メカニカ
ルバンプ５１４の形成位置より内側位置とされている。FIG. 138 shows a modification of the manufacturing method described with reference to FIG. 137 described above. In this modification,
As shown in FIG. 138 (A), the dam member 553 is provided on the semiconductor element mounting substrate 502 before the frame disposing process is performed. The dam member 553 is arranged in a frame shape on the mounting surface 507b side of the semiconductor element mounting substrate 502. Further, the arrangement position thereof is located inside the formation position of the mechanical bump 514.

【０３４４】上記のようにダム部材５５３が形成された
半導体素子搭載基板５０２には、図１３８（Ｂ）に示さ
れるように枠体配設工程，半導体素子搭載工程，配線工
程が夫々実施されて半導体装置組立体５５０が形成され
る。続いて、半導体装置組立体５５０はトランスファー
モールドプレス装置５４５に装着されて、封止樹脂５０
３の充填処理が行われる。On the semiconductor element mounting substrate 502 on which the dam member 553 is formed as described above, the frame body mounting step, the semiconductor element mounting step, and the wiring step are respectively performed as shown in FIG. 138 (B). The semiconductor device assembly 550 is formed. Subsequently, the semiconductor device assembly 550 is mounted on the transfer mold pressing device 545, and the sealing resin 50 is attached.
The filling process of No. 3 is performed.

【０３４５】この際、半導体装置組立体５５０がトラン
スファーモールドプレス装置５４５に装着された状態
で、半導体素子搭載基板５０２に形成されたダム部材５
５３はプレートモールド上金型５４６と当接している。
前記したように、本実施例の構成ではベース材５０７に
ワイヤ挿入開口５４４が形成されているため、充填され
る封止樹脂５０３が半導体素子搭載基板５０２の背面側
にも流出する。At this time, the dam member 5 formed on the semiconductor element mounting substrate 502 with the semiconductor device assembly 550 mounted on the transfer mold press device 545.
Reference numeral 53 is in contact with the plate mold upper die 546.
As described above, since the wire insertion opening 544 is formed in the base material 507 in the configuration of this embodiment, the sealing resin 503 to be filled also flows out to the back surface side of the semiconductor element mounting substrate 502.

【０３４６】しかるに、半導体素子搭載基板５０２の背
面側（実装面５０７ｂ側）で、かつメカニカルバンプ５
１４の配設位置より内側位置にはダム部材５５３が形成
されているため、このダム部材５５３により封止樹脂５
０３がメカニカルバンプ５１４に向け流出するのを防止
することができる。よって、メカニカルバンプ５１４に
封止樹脂５０３が付着することを確実に防止することが
できる。尚、図１３８（Ｄ）は、上記の製造方法により
製造された半導体装置６０３を示している。However, on the rear surface side (mounting surface 507b side) of the semiconductor element mounting substrate 502 and on the mechanical bump 5 side.
Since the dam member 553 is formed at a position inside the disposition position of 14, the dam member 553 is used to seal the sealing resin 5
03 can be prevented from flowing out toward the mechanical bump 514. Therefore, it is possible to reliably prevent the sealing resin 503 from adhering to the mechanical bumps 514. Note that FIG. 138 (D) shows the semiconductor device 603 manufactured by the above manufacturing method.

【０３４７】図１３９は、本発明の第３実施例である半
導体装置６０４を示している。本実施例に係る半導体装
置６０４は、図１３３乃至図１３６に示した第２実施例
に係る半導体装置６０２の上部に金属キャップ５５４を
配設したことを特徴とするものである。この金属キャッ
プ５５４は、枠体５４０を配設する枠体配設工程を実施
した後、樹脂充填工程を実施する前に枠体５４０の上部
に接着剤５５５を用いて固定される。また、金属キャッ
プ５５４の枠体５４０に形成された樹脂充填孔５４１と
対応する位置には、孔５５６が形成されており、樹脂充
填工程において封止樹脂５０３を空間部５４３内に充填
しうる構成とされている。FIG. 139 shows a semiconductor device 604 which is the third embodiment of the present invention. The semiconductor device 604 according to the present embodiment is characterized in that a metal cap 554 is disposed on the upper portion of the semiconductor device 602 according to the second embodiment shown in FIGS. 133 to 136. The metal cap 554 is fixed to the upper portion of the frame body 540 with an adhesive 555 after performing the frame body disposing step of disposing the frame body 540 and before performing the resin filling step. Further, a hole 556 is formed at a position corresponding to the resin filling hole 541 formed in the frame body 540 of the metal cap 554, and the sealing resin 503 can be filled into the space portion 543 in the resin filling step. It is said that.

【０３４８】上記のように金属キャップ５５４を樹脂充
填工程の実施前に枠体５４０に配設することにより、樹
脂充填工程において充填された封止樹脂５０３が直接プ
レートモールド下金型５４７と接触することを防止する
ことができる（図１３７（Ｄ）及び図１３８（Ｃ）参
照）。一般に、樹脂充填工程においては、離型性を向上
させる面から、金型と樹脂とが直接接触する部位に離型
剤を塗布することが行われている。しかるに、本実施例
のように、金属キャップ５５４を配設することにより、
樹脂充填工程において封止樹脂５０３とプレートモール
ド下金型５４７との直接接触することを防止でき、離型
剤の使用量を低減することができる。また、金属キャッ
プ５５４の材質として熱伝導性の良好なものを選定する
ことにより、放熱特性を向上させることもできる。尚、
キャップは金属に限定されるものではなく、セラミック
等を用いることも可能である。また、キャップは接着剤
５５５にて予め固定せず、封止樹脂で同時に接着を行う
ことも可能である。この場合、接着剤が不要となり低コ
スト化を図ることができる。By disposing the metal cap 554 on the frame 540 before the resin filling step as described above, the sealing resin 503 filled in the resin filling step directly contacts the lower plate mold die 547. This can be prevented (see FIGS. 137 (D) and 138 (C)). Generally, in the resin filling step, a mold release agent is applied to a portion where the mold and the resin are in direct contact with each other from the viewpoint of improving the mold releasability. However, by disposing the metal cap 554 as in this embodiment,
Direct contact between the sealing resin 503 and the lower plate mold die 547 can be prevented in the resin filling step, and the amount of release agent used can be reduced. Further, by selecting a material having good thermal conductivity as the material of the metal cap 554, it is possible to improve the heat dissipation characteristics. still,
The cap is not limited to metal, and ceramic or the like can be used. Further, the cap may not be fixed in advance with the adhesive 555, but may be bonded simultaneously with the sealing resin. In this case, no adhesive is required, and the cost can be reduced.

【０３４９】図１４０は、本発明の第４実施例である半
導体装置６０５を示している。本実施例に係る半導体装
置６０５は、前記した第３実施例に係る半導体装置６０
４と同様に、枠体５４０の上部に金属キャップ５５７を
設けると共に、この金属キャップ５５７の空間部５４３
と対向する所定位置に樹脂充填孔５５８を形成したこと
を特徴とするものである。FIG. 140 shows a semiconductor device 605 which is the fourth embodiment of the present invention. The semiconductor device 605 according to the present embodiment is the semiconductor device 60 according to the third embodiment described above.
Similar to 4, the metal cap 557 is provided on the upper portion of the frame body 540, and the space portion 543 of the metal cap 557 is provided.
The resin filling hole 558 is formed at a predetermined position opposite to.

【０３５０】上記のように、金属キャップ５５７の空間
部５４３と対向する所定位置に樹脂充填孔５５８を形成
することにより、枠体５４０に樹脂充填孔５４１を形成
する必要がなくなる。枠体５４０に形成される樹脂充填
孔５４１は、金型構造と空間部５４３の形成位置により
Ｌ字形状とする必要があり、その形成は面倒である。こ
れに対し本実施例の構成では、板状の金属キャップ５５
７に単に孔を穿設するだけの作業で樹脂充填孔５５８を
形成することができる。よって、半導体装置６０５の製
造を容易に行うことが可能となる。また、樹脂充填孔５
５８が折り曲がった形状ではないため、封止樹脂５０３
の充填性を向上させることもできる。As described above, by forming the resin filling hole 558 at a predetermined position facing the space portion 543 of the metal cap 557, it is not necessary to form the resin filling hole 541 in the frame body 540. The resin filling hole 541 formed in the frame body 540 needs to be L-shaped depending on the mold structure and the position where the space portion 543 is formed, which is troublesome to form. On the other hand, in the configuration of this embodiment, the plate-shaped metal cap 55
The resin filling hole 558 can be formed by the operation of simply making a hole in 7. Therefore, the semiconductor device 605 can be easily manufactured. Also, the resin filling hole 5
Since 58 is not a bent shape, the sealing resin 503
It is also possible to improve the filling property of.

【０３５１】続いて、導電性金属膜形成工程について説
明する。図１４１乃至図１４８は、導電性金属膜形成工
程の各実施例を示している。この導電性金属膜形成工程
は、メカニカルバンプ５１４の表面に導電性金属膜を形
成する工程である。以下、導電性金属膜形成工程の各実
施例について説明する。図１４１は導電性金属膜形成工
程の第１実施例を示している。Next, the conductive metal film forming step will be described. 141 to 148 show each example of the conductive metal film forming step. This conductive metal film forming step is a step of forming a conductive metal film on the surfaces of the mechanical bumps 514. Hereinafter, each example of the conductive metal film forming step will be described. FIG. 141 shows a first embodiment of the conductive metal film forming step.

【０３５２】本実施例は、メカニカルバンプ５１４の表
面にメッキ法を用いて導電性金属膜５２８を形成するこ
とを特徴とするものである。尚、本実施例においては、
導電性金属膜形成工程の一部は基板形成工程と重複した
処理となっており、前記した基板形成工程の図１２９
（Ａ）乃至（Ｄ）に示した処理を行った後に、導電性金
属膜形成工程が実施される。よって、図１２９（Ｄ）を
終了した以降の処理について図１４１を用いて説明す
る。This embodiment is characterized in that the conductive metal film 528 is formed on the surface of the mechanical bump 514 by using a plating method. In this example,
A part of the conductive metal film forming process overlaps with the substrate forming process.
After performing the processes shown in (A) to (D), a conductive metal film forming step is performed. Therefore, processing after the end of FIG. 129D will be described with reference to FIG.

【０３５３】図１２９（Ｄ）までの処理を終了すること
により、ベース材５０７の実装面５０７ｂ側に第１のリ
ード配線層５０８が形成されると、続いて図１４１
（Ａ）に示されるように、ベース材５０７の実装面５０
７ｂ側には、第１のリード配線層５０８の形成位置を含
めその全面にメッキレジスト５５９が塗布される。上記
のようにベース材５０７の実装面５０７ｂ側にメッキレ
ジスト５５９が塗布されると、続いて図１４１（Ｂ）に
示されるように、メカニカルバンプ５１４が形成される
所定位置のメッキレジスト５５９が除去される（メッキ
レジスト５５９が除去された部位を符号５６１で示
す）。When the first lead wiring layer 508 is formed on the mounting surface 507b side of the base material 507 by finishing the processing up to FIG. 129D, then FIG.
As shown in (A), the mounting surface 50 of the base material 507.
On the 7b side, a plating resist 559 is applied to the entire surface including the formation position of the first lead wiring layer 508. When the plating resist 559 is applied to the mounting surface 507b side of the base material 507 as described above, subsequently, as shown in FIG. 141B, the plating resist 559 at a predetermined position where the mechanical bump 514 is formed is removed. (The portion from which the plating resist 559 is removed is indicated by reference numeral 561).

【０３５４】上記のようにメカニカルバンプ５１４が形
成される所定位置のメッキレジスト５５９が除去される
と、続いてメカニカルバンプ５１４の形成処理が行われ
る。メカニカルバンプ５１４の形成は、図１２９（Ｅ）
を用いて説明したと同様に、メカニカルバンプ形成用金
型５２１を用いて行われる。尚、メカニカルバンプ５１
４の具体的な形成方法は先に説明したため、ここでは省
略する。When the plating resist 559 at the predetermined position where the mechanical bump 514 is formed is removed as described above, the forming process of the mechanical bump 514 is subsequently performed. The formation of the mechanical bump 514 is shown in FIG.
In the same manner as described above, the mechanical bump forming die 521 is used. Incidentally, the mechanical bump 51
Since the specific forming method of No. 4 has been described above, it is omitted here.

【０３５５】図１４１（Ｄ）は、メカニカルバンプ５１
４が形成された半導体素子搭載基板５６０を示してい
る。この状態において、メカニカルバンプ５１４が形成
された位置以外の位置は、メッキレジスト５５９に覆わ
れた構成となっている。即ち、メカニカルバンプ５１４
のみがメッキレジスト５５９より露出した構成となって
いる。FIG. 141 (D) shows a mechanical bump 51.
4 shows a semiconductor element mounting substrate 560 on which No. 4 is formed. In this state, the positions other than the positions where the mechanical bumps 514 are formed are covered with the plating resist 559. That is, the mechanical bump 514
Only the resist is exposed from the plating resist 559.

【０３５６】続いて、このメカニカルバンプ５１４が形
成された半導体素子搭載基板５６０に対してメッキ処理
が行われる。このメッキ処理は例えば電界メッキ法によ
り行われる。上記したように、半導体素子搭載基板５６
０の背面側は、メカニカルバンプ５１４のみがメッキレ
ジスト５５９より露出した構成となっている。このた
め、半導体素子搭載基板５６０の背面側のみをメッキ液
に浸漬させてメッキ処理を行うことにより、メカニカル
バンプ５１４の表面にのみ導電性金属膜５２８を成長さ
せることができる。図１４１（Ｅ）は、メッキ処理を行
うことにより、メカニカルバンプ５１４の表面にのみ導
電性金属膜５２８が形成された状態を示している。Subsequently, the semiconductor element mounting substrate 560 on which the mechanical bumps 514 are formed is plated. This plating process is performed by, for example, an electroplating method. As described above, the semiconductor element mounting substrate 56
On the back side of 0, only the mechanical bumps 514 are exposed from the plating resist 559. Therefore, the conductive metal film 528 can be grown only on the surfaces of the mechanical bumps 514 by immersing only the back surface side of the semiconductor element mounting substrate 560 in the plating solution and performing the plating process. FIG. 141E shows a state in which the conductive metal film 528 is formed only on the surfaces of the mechanical bumps 514 by performing the plating process.

【０３５７】上記のように、メカニカルバンプ５１４の
表面に導電性金属膜５２８を形成すると、続いてメッキ
レジスト５５９の剥離処理が行われ、よって図１４１
（Ｆ）に示されるメカニカルバンプ５１４の表面に導電
性金属膜５２８が形成された半導体素子搭載基板５６０
を得ることができる。本実施例によりメカニカルバンプ
５１４の表面に導電性金属膜５２８を形成する方法で
は、一般に広く利用されているメッキ法を用いて導電性
金属膜５２８の形成を行うことができるため、安価に導
電性金属膜５２８の形成を行うことが可能となる。ま
た、導電性金属膜形成工程と基板形成工程とを一括的に
行うとができるため、半導体装置の製造工程の簡略化を
図ることができる。As described above, when the conductive metal film 528 is formed on the surfaces of the mechanical bumps 514, the plating resist 559 is subsequently peeled off.
A semiconductor element mounting substrate 560 in which a conductive metal film 528 is formed on the surface of the mechanical bump 514 shown in FIG.
Can be obtained. In the method of forming the conductive metal film 528 on the surface of the mechanical bump 514 according to the present embodiment, the conductive metal film 528 can be formed using a plating method that is generally widely used, so that the conductive metal film 528 can be formed at low cost. The metal film 528 can be formed. Moreover, since the conductive metal film forming step and the substrate forming step can be performed collectively, the manufacturing process of the semiconductor device can be simplified.

【０３５８】図１４２及び図１４５は導電性金属膜形成
工程の第２実施例を示している。図１４２（Ａ）は、本
実施例に係る導電性金属膜形成工程に用いる半導体装置
６０６を示している。同図に示す半導体装置６０６は、
ベース材５０７の厚さ寸法を大きくし、ベース材５６２
に前記した枠体５４０と同様にキャビィティとしての機
能を持たせると共に、内部に形成される空間部５６３に
封止樹脂５０３を充填した構成とされている。また、メ
カニカルバンプ５１４が形成された第１のリード配線層
５０８の下部に絶縁膜５６４が形成されている。この絶
縁膜５６４のメカニカルバンプ５１４の形成位置には孔
が形成されており、よってこの孔を介してメカニカルバ
ンプ５１４は絶縁膜５６４より外部に露出した状態で突
出した構成となっている。142 and 145 show a second embodiment of the conductive metal film forming step. FIG. 142A shows a semiconductor device 606 used in the conductive metal film forming step according to this embodiment. The semiconductor device 606 shown in FIG.
Increase the thickness of the base material 507 to increase the thickness of the base material 562.
In addition to having the function as a cavity like the frame body 540 described above, the space portion 563 formed inside is filled with the sealing resin 503. In addition, an insulating film 564 is formed below the first lead wiring layer 508 on which the mechanical bumps 514 are formed. A hole is formed in the insulating film 564 at the position where the mechanical bump 514 is formed. Therefore, the mechanical bump 514 is configured to project through the hole while being exposed to the outside from the insulating film 564.

【０３５９】上記構成とされた半導体装置６０６のメカ
ニカルバンプ５１４に導電性金属膜５２８を形成するに
は、図１４２（Ｂ）に示すような金属膜形成用治具５６
５を容易する。この金属膜形成用治具５６５の上面に
は、メカニカルバンプ５１４の形成位置に対応して半球
状の凹部５６６が形成されている。上記構成とされた金
属膜形成用治具５６５に形成された凹部５６６には、同
図に示されるように、スキージ５６７を用いてペースト
５６８が装填される。このペースト５６８の充填作業
は、凹部５６６にペースト５６８を埋め込む作業であ
り、金属膜形成用治具５６５の上部にペースト５６８を
置き、スキージ５６７を図中矢印で示す方向に移動させ
ることにより容易に行うことができる。また、各凹部５
６６に装填されるペースト５６８の量は凹部５６６の容
積により決まるため、各凹部５６６の容積を予め均一と
しておくことにより、充填量も容易に均一化することが
できる。尚、本実施例では、ペースト５６８として半田
ペーストを用いている。To form the conductive metal film 528 on the mechanical bumps 514 of the semiconductor device 606 having the above structure, the metal film forming jig 56 as shown in FIG. 142B is used.
Make 5 easy. A hemispherical concave portion 566 is formed on the upper surface of the metal film forming jig 565 so as to correspond to the formation position of the mechanical bump 514. As shown in the figure, the squeegee 567 is used to load the paste 568 into the recess 566 formed in the metal film forming jig 565 having the above structure. The filling operation of the paste 568 is an operation of embedding the paste 568 in the recessed portion 566, and the paste 568 is placed on the metal film forming jig 565, and the squeegee 567 is easily moved by moving in the direction shown by the arrow in the drawing. It can be carried out. In addition, each recess 5
Since the amount of paste 568 loaded in 66 is determined by the volume of the recesses 566, the filling amount can be easily made uniform by making the volume of each recess 566 uniform. In this embodiment, solder paste is used as the paste 568.

【０３６０】上記のように各凹部５６６に半田ペースト
５６８が充填されると、続いて図１４２（Ｃ）に示され
るように、金属膜形成用治具５６５の上部に半導体装置
６０６が装着される。前記したように、凹部５６６の形
成位置はメカニカルバンプ５１４の形成位置に対応して
いるため、金属膜形成用治具５６５に半導体装置６０６
が装着されることにより、メカニカルバンプ５１４は凹
部５６６の内部に進入する。図１４３（Ｄ）は、メカニ
カルバンプ５１４が凹部５６６に進入した状態を拡大し
て示す図である。When the solder paste 568 is filled in each of the recesses 566 as described above, the semiconductor device 606 is subsequently mounted on the metal film forming jig 565 as shown in FIG. 142 (C). . As described above, since the formation position of the concave portion 566 corresponds to the formation position of the mechanical bump 514, the semiconductor device 606 is mounted on the metal film forming jig 565.
Is attached, the mechanical bump 514 enters the inside of the recess 566. FIG. 143 (D) is an enlarged view showing a state where the mechanical bump 514 has entered the recess 566.

【０３６１】続いて、金属膜形成用治具５６５に内設さ
れているヒータ（図示せず）により加熱処理が行われ、
凹部５６６内に装填されている半田ペースト５６８は溶
融し、メカニカルバンプ５１４に付着する。続いて、半
導体装置６０６を金属膜形成用治具５６５から取り外
す。この際、金属膜形成用治具５６５の材質に対してメ
カニカルバンプ５１４の材質の方が半田との接合性が良
好となるよう構成されているため、図１４３（Ｅ）に示
されるように、凹部５６６内の半田ペースト５６８はメ
カニカルバンプ５１４の表面に付着した状態で金属膜形
成用治具５６５より取り出される。以上の導電性膜形成
処理を行うことにより、図１４３（Ｆ）に示されるよう
に、メカニカルバンプ５１４の表面に半田よりなる導電
性金属膜５２８を形成することができる。Subsequently, heat treatment is performed by a heater (not shown) provided in the metal film forming jig 565,
The solder paste 568 loaded in the recess 566 melts and adheres to the mechanical bump 514. Then, the semiconductor device 606 is removed from the metal film forming jig 565. At this time, since the material of the mechanical bumps 514 has a better bondability with the solder than the material of the metal film forming jig 565, as shown in FIG. 143 (E), The solder paste 568 in the recess 566 is taken out from the metal film forming jig 565 while being attached to the surface of the mechanical bump 514. By performing the above-described conductive film forming process, a conductive metal film 528 made of solder can be formed on the surfaces of the mechanical bumps 514 as shown in FIG. 143 (F).

【０３６２】本実施例に係る導電性金属膜形成工程で
は、各メカニカルバンプ５１４に形成される導電性金属
膜５２８の量を凹部５６６の容積により調整できると共
に均一化できるため、各メカニカルバンプ５１４の間に
発生するバラツキを抑制することができる。また、簡単
な処理でメカニカルバンプ５１４に導電性金属膜５２８
を形成できるため、半導体装置の製造工程の簡単化を図
ることができる。In the conductive metal film forming step according to this embodiment, the amount of the conductive metal film 528 formed on each mechanical bump 514 can be adjusted and made uniform by the volume of the recess 566. It is possible to suppress variations that occur between them. Further, the conductive metal film 528 is formed on the mechanical bump 514 by a simple process.
Therefore, the manufacturing process of the semiconductor device can be simplified.

【０３６３】尚、上記した実施例では、スキージ５６７
を用いて凹部５６６にペースト５６８を装填する方法を
示したが、この方法に代えて、例えば図１４４に示され
るように、溶融した半田５７０をノズル５６９から凹部
５６６に滴下する方法を用いてもよい。また、図１４５
に示されるように、半田棒５７１を回転する一対のカッ
タ５７２ａ，５７２ｂにより一定量に切断した後、この
切断された半田５７１ａを溶融装置５７３により溶融状
態とし、この溶融状態の半田５７１ｂを凹部５６６に滴
下する方法としてもよい。In the above embodiment, the squeegee 567 is used.
Although the method of loading the paste 568 into the concave portion 566 using the above is shown, a method of dropping the molten solder 570 from the nozzle 569 into the concave portion 566 as shown in FIG. 144 may be used instead of this method. Good. Also, FIG.
As shown in FIG. 5, after the solder rod 571 is cut into a fixed amount by the pair of cutters 572a and 572b that rotate, the cut solder 571a is melted by the melting device 573, and the melted solder 571b is recessed 566. Alternatively, the method of dropping may be used.

【０３６４】また、上記した実施例では、図１４２
（Ａ）に示される構成の半導体装置６０６に対して導電
性金属膜５２８を形成する方法を示したが、他の構成の
半導体装置に対しても上記したと同様の導電性金属膜処
理を行うことができることは勿論である。図１４６及び
図１４７は導電性金属膜形成工程の第３実施例を示して
いる。Further, in the above-mentioned embodiment, FIG.
Although the method of forming the conductive metal film 528 on the semiconductor device 606 having the structure shown in FIG. 9A has been described, the same conductive metal film treatment as described above is performed on the semiconductor device having another structure. Of course, you can do that. 146 and 147 show a third embodiment of the conductive metal film forming step.

【０３６５】本実施例では、メカニカルバンプ５１４に
導電性金属膜５２８を形成するのにスクリーン印刷法を
用いたことを特徴とするものである。尚、本実施例にお
いても、図１４６（Ａ）に示される半導体装置６０６に
対し導電性金属膜５２８を形成する場合を例に挙げて説
明する。本実施例においてメカニカルバンプ５１４に導
電性金属膜５２８を形成するには、図１４６（Ｂ）に示
すようなスクリーン５７３を用意する。このスクリーン
５７３には複数の貫通孔５７４が形成されている。この
貫通孔５７４の形成位置は、メカニカルバンプ５１４の
形成位置と対応するよう構成されている。また、貫通孔
５７４の径寸法及びスクリーン５７３の厚さは、メカニ
カルバンプ５１４に形成される導電性金属膜５２８の量
に対応して適宜選定されている。This embodiment is characterized in that a screen printing method is used to form the conductive metal film 528 on the mechanical bump 514. Note that, also in this embodiment, the case where the conductive metal film 528 is formed on the semiconductor device 606 illustrated in FIG. 146A will be described as an example. In order to form the conductive metal film 528 on the mechanical bump 514 in this embodiment, a screen 573 as shown in FIG. 146 (B) is prepared. The screen 573 has a plurality of through holes 574 formed therein. The formation position of the through hole 574 is configured to correspond to the formation position of the mechanical bump 514. The diameter of the through hole 574 and the thickness of the screen 573 are appropriately selected according to the amount of the conductive metal film 528 formed on the mechanical bump 514.

【０３６６】上記構成とされたスクリーン５７３は、図
１４６（Ｃ）に示されるように、上下逆となるよう配置
された半導体装置６０６に配設される。この配設状態に
おいて、各メカニカルバンプ５１４はスクリーン５７３
に形成されている貫通孔５７４内に進入する。続いて、
スクリーン５７３の上部にペースト５６８（本実施例に
おいても半田ペーストが用いられている）を置き、この
ペースト５６８をスキージ５６７を用いて各貫通孔５７
４内に装填する。The screen 573 having the above structure is provided in the semiconductor device 606 which is arranged upside down, as shown in FIG. 146C. In this arrangement state, each mechanical bump 514 is connected to the screen 573.
It enters into the through hole 574 formed in. continue,
A paste 568 (a solder paste is also used in this embodiment) is placed on the upper part of the screen 573, and the squeegee 567 is used to paste the paste 568 into each through hole 57.
Load in 4

【０３６７】全ての貫通孔５７４に対しペースト５６８
の充填が終了すると、図１４７（Ｄ）に示されるよう
に、スクリーン５７３は半導体装置６０６から取り外さ
れる。この状態において、貫通孔５７４に装填されたペ
ースト５６８は各メカニカルバンプ５１４の上部に配設
された状態となる。続いて、図１４７（Ｅ）に示される
ように、ペースト５６８がメカニカルバンプ５１４に配
設された半導体装置６０６に対して加熱処理を行い、ペ
ースト５６８を構成する半田を溶融し、これにより図１
４７（Ｆ）に示されるようにメカニカルバンプ５１４に
導電性金属膜（半田膜）５２８を形成する。Paste 568 is applied to all through holes 574.
When the filling of (1) is completed, the screen 573 is removed from the semiconductor device 606 as shown in FIG. 147 (D). In this state, the paste 568 loaded in the through hole 574 is in a state of being disposed on the upper portion of each mechanical bump 514. Subsequently, as shown in FIG. 147 (E), the paste 568 is heat-treated on the semiconductor device 606 provided on the mechanical bumps 514 to melt the solder forming the paste 568.
47 (F), a conductive metal film (solder film) 528 is formed on the mechanical bump 514.

【０３６８】上記の導電性金属膜の形成方法によれば、
メカニカルバンプ５１４に導電性金属膜５２８を形成す
るに際し、汎用されているスクリーン印刷技術を用いて
形成することができるため、複数のメカニカルバンプ５
１４に一括的に導電性金属膜５２８を形成することがで
き、かつ安価に導電性金属膜５２８の被膜形成を行うこ
とができる。According to the above method of forming a conductive metal film,
When forming the conductive metal film 528 on the mechanical bumps 514, it is possible to form the conductive metal film 528 by using a screen printing technique that is widely used.
The conductive metal film 528 can be collectively formed on the electrode 14 and the conductive metal film 528 can be formed at low cost.

【０３６９】図１４８は導電性金属膜形成工程の第４実
施例を示している。本実施例では、導電性金属膜５２８
の材料として半田を用いると共に、メカニカルバンプ５
１４に導電性金属膜５２８を形成するのにディップソル
ダリング法を用いたことを特徴とするものである。尚、
本実施例においても、図１４６（Ａ）に示される半導体
装置６０６に対し導電性金属膜５２８を形成する場合を
例に挙げて説明する。FIG. 148 shows a fourth embodiment of the conductive metal film forming step. In this embodiment, the conductive metal film 528 is used.
Solder is used as the material for the mechanical bump 5
14 is characterized in that the dip soldering method is used to form the conductive metal film 528. still,
Also in this embodiment, the case where the conductive metal film 528 is formed on the semiconductor device 606 illustrated in FIG. 146A will be described as an example.

【０３７０】本実施例においてメカニカルバンプ５１４
に導電性金属膜５２８を形成するには、先ず図１４６
（Ｂ）に示されるように、半導体装置６０６のメカニカ
ルバンプ５１４の形成面一面にフラックス材５７５を塗
布する。続いて、このフラックス材５７５が塗布された
半導体装置６０６を、図１４６（Ｃ）に示されるように
半田浴槽５７６に浸漬させる。半田浴槽５７６は、内部
に溶融された半田が充填されており、この半田浴槽５７
６にフラックス材５７５が塗布された半導体装置６０６
を浸漬させることにより、フラックス材５７５の配設位
置に半田が付着する。但し、半導体装置６０６のメカニ
カルバンプ５１４の形成面は、前記したようにメカニカ
ルバンプ５１４の形成位置を除き絶縁膜５６４に覆われ
ている。この絶縁膜５６４の配設位置においては、フラ
ックス材５７５が塗布されていても半田は付着しない。
このため、実質的にメカニカルバンプ５１４のみに半田
が付着することとなり、よって図１４６（Ｄ）に示され
るように、半田膜よりなる導電性金属膜５２８がメカニ
カルバンプ５１４の表面に形成される。In this embodiment, the mechanical bump 514 is used.
In order to form the conductive metal film 528 on the surface, first, as shown in FIG.
As shown in (B), the flux material 575 is applied to the entire surface of the semiconductor device 606 on which the mechanical bumps 514 are formed. Subsequently, the semiconductor device 606 coated with the flux material 575 is dipped in a solder bath 576 as shown in FIG. 146 (C). The solder bath 576 is filled with melted solder, and the solder bath 57
6 is a semiconductor device 606 in which the flux material 575 is applied.
The solder is attached to the position where the flux material 575 is provided by immersing the solder. However, the formation surface of the mechanical bump 514 of the semiconductor device 606 is covered with the insulating film 564 except the formation position of the mechanical bump 514 as described above. At the position where the insulating film 564 is provided, the solder does not adhere even if the flux material 575 is applied.
Therefore, the solder substantially adheres only to the mechanical bumps 514, so that the conductive metal film 528 made of a solder film is formed on the surfaces of the mechanical bumps 514 as shown in FIG. 146 (D).

【０３７１】上記の導電性金属膜の形成方法によれば、
メカニカルバンプ５１４に導電性金属膜５２８を形成す
るに際し、処理が容易でかつ生産性の良好なディップソ
ルダリング法を用いているため、導電性金属膜５２８の
形成を安価にかつ生産性よく行うことが可能となる。According to the above method of forming a conductive metal film,
When forming the conductive metal film 528 on the mechanical bumps 514, the conductive metal film 528 is formed at low cost and with good productivity because the dip soldering method, which is easy to process and has good productivity, is used. Is possible.

【０３７２】[0372]

【発明の効果】上述の如く本発明によれば、下記するよ
うな種々の効果を実現することができる。請求項１の発
明，請求項１６，請求項２４または請求項２７の発明方
法によれば、基板に形成された樹脂充填孔を介して直接
的に基板上に樹脂を導入して半導体素子を封止すること
が可能となる。よって、従来のように金型にカル部，ラ
ンナー部，ゲート部等を設ける必要はなくなり、また樹
脂と金型との接触面積を小さくすることが可能となり、
離型性を考慮に入れることなく離型剤の種類や添加量を
選定することができる。これにより、接着強度の大なる
樹脂を用いることが可能となり、小型化を図っても半導
体装置の信頼性を向上させることができる。As described above, according to the present invention, the following various effects can be realized. According to the invention of claim 1, the invention of claim 16, the invention of claim 24, or the invention of claim 27, the resin is directly introduced onto the substrate through the resin filling hole formed in the substrate to seal the semiconductor element. It is possible to stop. Therefore, it is not necessary to provide a cull part, a runner part, a gate part, etc. in the mold as in the conventional case, and the contact area between the resin and the mold can be reduced
The type and addition amount of the release agent can be selected without considering the releasability. As a result, it becomes possible to use a resin having a high adhesive strength, and the reliability of the semiconductor device can be improved even if the size is reduced.

【０３７３】また、請求項２，請求項１７または請求項
１９の発明によれば、基板の半導体素子の配設面と異な
る面に、樹脂充填孔が開口される凹部を形成することに
より、この凹部と金型に形成されたプランジャポツトと
を連通させることにより、樹脂の漏洩を防止できると共
に樹脂の樹脂充填孔への導入を円滑に行うことができ
る。Further, according to the invention of claim 2, claim 17, or claim 19, by forming a concave portion in which the resin filling hole is opened on the surface of the substrate different from the surface on which the semiconductor element is arranged, By communicating the recess and the plunger pot formed in the mold, it is possible to prevent the resin from leaking and to smoothly introduce the resin into the resin filling hole.

【０３７４】また、請求項３の発明によれば、樹脂とし
て離型剤を含まない封止樹脂材を選定することにより、
接着強度は更に強いものとなり半導体装置の信頼性を向
上させることができる。また、請求項４の発明によれ
ば、半導体素子を基板に配設された配線基板に電気的に
接続すると共に、この配線基板に外部接続用の外部接続
端子を形成したことにより、半導体素子からの電気配線
の引き出しを簡単な構成で容易に行うことができる。According to the invention of claim 3, by selecting a sealing resin material containing no release agent as the resin,
The adhesive strength becomes stronger, and the reliability of the semiconductor device can be improved. According to the invention of claim 4, the semiconductor element is electrically connected to the wiring board disposed on the board, and the wiring board is formed with the external connection terminal for external connection. It is possible to easily draw out the electric wiring of the above with a simple configuration.

【０３７５】また、請求項５乃至は請求項８の発明によ
れば、半導体素子と配線基板との接続をワイヤまたはバ
ンプにより行うことにより、半導体素子と配線基板との
接続を容易かつ高密度に行うことができる。また、請求
項７の発明によれば、外部接続端子をリード部材により
形成したことにより、半導体装置を実装する際の実装性
を向上させることができる。According to the fifth to eighth aspects of the invention, the connection between the semiconductor element and the wiring board is made easily and with high density by connecting the semiconductor element and the wiring board with a wire or a bump. It can be carried out. According to the invention of claim 7, since the external connection terminal is formed of the lead member, the mountability when mounting the semiconductor device can be improved.

【０３７６】また、請求項８の発明によれば、外部接続
端子をバンプにより形成したことにより、半導体装置を
実装する際の端子接続を高密度に行うことができる。ま
た、請求項９の発明によれば、外部接続端子をビアによ
り構成することにより、外部接続端子の配設位置に自由
度を持たせることができると共に端子接続を高密度に行
うことができる。また、上記のリード部材及びバンプと
の併用も可能となる。Further, according to the invention of claim 8, since the external connection terminals are formed by the bumps, it is possible to perform high-density terminal connection when mounting the semiconductor device. According to the ninth aspect of the present invention, by forming the external connection terminal by the via, it is possible to provide the external connection terminal with a degree of freedom in the arrangement position and to perform the terminal connection with high density. It is also possible to use the lead member and the bump together.

【０３７７】また、請求項１０の発明によれば、配線基
板を多層配線基板としたことにより、半導体素子から外
部接続端子に到るまでの配線経路の選定に自由度を持た
せることができる。また、請求項１１の発明によれば、
多層配線基板を配線層と絶縁層を交互に積層した構造と
し、この配線層間の電気的接続をメカニカルバンプによ
り行うことにより、各配線層間の接続は絶縁層に形成さ
れた孔を介して各配線層を塑性加工することにより行う
ことができる。このため、各配線層間の電気的接続を簡
単にかつ確実に行うことができる。According to the tenth aspect of the invention, since the wiring board is a multi-layered wiring board, it is possible to give flexibility to the selection of the wiring path from the semiconductor element to the external connection terminal. According to the invention of claim 11,
The multilayer wiring board has a structure in which wiring layers and insulating layers are alternately laminated, and the electrical connection between the wiring layers is made by mechanical bumps, so that the wiring layers are connected to each other via holes formed in the insulating layer. This can be done by plastically working the layer. Therefore, electrical connection between the wiring layers can be easily and surely made.

【０３７８】また、請求項１２の発明によれば、樹脂充
填孔を複数個形成することにより、樹脂の充填偏りを防
止することできると共に、樹脂充填量が増大し充填時間
の短縮を図ることができる。また、請求項１３の発明に
よれば、樹脂の上部に貫通孔が形成された蓋体を配設す
ることにより、樹脂に含まれる水分は半導体装置を実装
する際印加される熱により水蒸気となって排除されるた
め、半導体装置の信頼性を向上させることができる。According to the twelfth aspect of the present invention, by forming a plurality of resin filling holes, it is possible to prevent uneven filling of the resin, and increase the amount of resin filling and shorten the filling time. it can. Further, according to the invention of claim 13, by disposing the lid body having the through hole formed above the resin, the moisture contained in the resin becomes steam due to the heat applied when the semiconductor device is mounted. Therefore, the reliability of the semiconductor device can be improved.

【０３７９】また、請求項１４の発明によれば、上記蓋
体を高熱伝導率材により形成したことにより、半導体装
置の放熱特性を向上することができる。また、請求項１
５の発明によれば、枠体の半導体素子との対向面と異な
る面より枠体内に樹脂充填孔を介して樹脂を導入して半
導体素子を封止する構成としたことにより、本発明の構
成においても樹脂と金型との接触面積を小さくすること
が可能となり、離型性を考慮に入れることなく離型剤の
種類や添加量を選定することができる。よって、接着強
度の大なる樹脂を用いることが可能となり、小型化を図
っても半導体装置の信頼性を向上させることができる。According to the fourteenth aspect of the invention, since the lid is made of a material having a high thermal conductivity, the heat dissipation characteristics of the semiconductor device can be improved. In addition, claim 1
According to the fifth aspect of the invention, the semiconductor element is sealed by introducing a resin into the frame through a resin filling hole from a surface different from the surface of the frame facing the semiconductor element. Also in this case, it is possible to reduce the contact area between the resin and the mold, and it is possible to select the type and addition amount of the release agent without considering the releasability. Therefore, it is possible to use a resin having a high adhesive strength, and it is possible to improve the reliability of the semiconductor device even if the size is reduced.

【０３８０】また、請求項１８の発明方法によれば、樹
脂充填金型との間に樹脂の漏洩を防止するプレートを配
設することにより、樹脂の漏洩は防止され樹脂の消費量
を低減できると共に、漏洩した樹脂の除去作業を不要と
することができる。また、請求項２０または請求項２６
の発明によれば、基板が半導体素子の側面と当接し半導
体素子を囲繞するよう構成することにより、半導体素子
と基板の当接面積は大きくなり、この基板を介して半導
体素子で発生した熱を逃がすことができる。よって、半
導体素子の放熱特性を向上させることができる。また、
放熱は半導体素子を保持する基板を利用して行ってるた
め、半導体装置が大型化してしまうようなことはない。According to the method of the eighteenth aspect, by disposing the plate for preventing the resin from leaking from the resin-filled mold, the resin can be prevented from leaking and the consumption of the resin can be reduced. At the same time, it is possible to eliminate the work of removing the leaked resin. In addition, claim 20 or claim 26
According to the invention of claim 1, the substrate is configured so as to contact the side surface of the semiconductor element and surround the semiconductor element, so that the contact area between the semiconductor element and the substrate becomes large, and the heat generated in the semiconductor element through the substrate is prevented. You can escape. Therefore, the heat dissipation characteristics of the semiconductor element can be improved. Also,
Since the heat is dissipated by using the substrate holding the semiconductor element, the size of the semiconductor device does not increase.

【０３８１】また、請求項２１の発明によれば、基板を
放熱特性の良好な材料により形成することにより、半導
体装置の放熱特性を講じようさせることができる。ま
た、請求項２２の発明によれば、基板を複数の分割基板
により構成し、この分割基板を組み合わせて半導体素子
を囲繞する構成としたことにより、半導体素子と分割基
板との接合を容易に行うことができ、組立て性を向上さ
せることができる。According to the twenty-first aspect of the present invention, the heat dissipation characteristic of the semiconductor device can be taken into consideration by forming the substrate with a material having a good heat dissipation characteristic. According to the invention of claim 22, the substrate is composed of a plurality of divided substrates, and the divided substrates are combined to surround the semiconductor element, so that the semiconductor element and the divided substrate are easily joined. Therefore, the assemblability can be improved.

【０３８２】また、請求項２３の発明によれば、分割基
板を熱伝導性の良好な接合材により接合したことによ
り、半導体素子と分割基板との間、及び分割基板同士の
熱伝導を良好とすることができ、半導体装置の放熱特性
を向上されることができる。また、請求項２５の発明に
よれば、半導体素子の配線基板と電気的接続が行われる
接続面と、上記基板の配線基板が配設される配設面とが
略面一となるよう構成したことにより、半導体素子と配
線基板の電気的接続を容易に行うことができる。According to the twenty-third aspect of the invention, since the divided substrates are joined by the joining material having a good thermal conductivity, the heat conduction between the semiconductor element and the divided substrates and between the divided substrates is improved. Therefore, the heat dissipation characteristics of the semiconductor device can be improved. According to a twenty-fifth aspect of the present invention, the connection surface for electrically connecting to the wiring board of the semiconductor element and the surface of the board on which the wiring board is arranged are substantially flush with each other. As a result, the semiconductor element and the wiring board can be easily electrically connected.

【０３８３】また、請求項２８の発明によれば、半導体
素子の基板に囲繞されていない面に放熱部材を熱伝導可
能な構成で接続することにより、半導体素子の放熱をよ
り有効に行うことができる。また、請求項２９の発明に
よれば、配線基板と半導体装置を接続する方法として、
フリップ・チップ法またはＴＡＢ(Tape Automated Bond
ing)法またはワイヤボンディング法のいずれかを採用す
ることにより、配線基板と半導体装置の接続を高密度
に、また容易かつ確実に行うことが可能となる。According to the twenty-eighth aspect of the present invention, the heat dissipation of the semiconductor element can be performed more effectively by connecting the heat dissipation member to the surface of the semiconductor element which is not surrounded by the substrate in a structure capable of conducting heat. it can. According to the invention of claim 29, as a method of connecting the wiring board and the semiconductor device,
Flip chip method or TAB (Tape Automated Bond)
By adopting either the (ing) method or the wire bonding method, it becomes possible to connect the wiring board and the semiconductor device at a high density and easily and reliably.

【０３８４】また、請求項３０の発明によれば、全ての
リードが保持基板と枠体が形成する筐体の一辺から外部
に延出した構成としたことにより、半導体装置を立設し
て実装することが可能となり、実装密度を向上させるこ
とができる。また、請求項３１の発明によれば、保持基
板の外形形状を枠体の外形形状に対して大きくしたこと
により、保持基板と枠体との間に段差が形成され、外部
との接触面積が広くなる。よって、放熱面が広くなるこ
とにより、半導体素子の放熱効率を向上させることがで
きる。According to the thirtieth aspect of the invention, all the leads are extended to the outside from one side of the casing formed by the holding substrate and the frame, so that the semiconductor device is erected and mounted. It is possible to improve the packaging density. According to the thirty-first aspect of the invention, since the outer shape of the holding substrate is made larger than the outer shape of the frame body, a step is formed between the holding substrate and the frame body, and the contact area with the outside is reduced. Get wider Therefore, the heat dissipation efficiency of the semiconductor element can be improved by widening the heat dissipation surface.

【０３８５】また、請求項３２の発明によれば、半導体
装置が立設状態で複数個積層されるため、更に実装密度
を向上させることができる。また、請求項３３の発明に
よれば、保持基板に形成された樹脂充填孔を用いて保持
基板と枠体が形成する空間部分に樹脂を充填することが
できるため、複雑な金型を用いることなく樹脂封止を行
うことが可能となり、樹脂封止工程を効率よくかつ低コ
ストで実施することができる。According to the thirty-second aspect of the invention, since a plurality of semiconductor devices are stacked in a standing state, the packaging density can be further improved. Further, according to the invention of claim 33, since the resin can be filled in the space portion formed by the holding substrate and the frame by using the resin filling hole formed in the holding substrate, a complicated mold is used. It is possible to perform resin sealing without using the resin, and the resin sealing process can be performed efficiently and at low cost.

【０３８６】また、請求項３４の発明によれば、半導体
装置組立体を複数個積層した後に、各半導体装置組立体
間に形成されている複数の空間部分に一括的に封止樹脂
を充填することができるため、樹脂封止工程を効率よく
実施することができる。また、請求項３５の発明によれ
ば、半導体素子搭載基板は単に半導体素子を搭載するだ
けの機能を有すればたり、また半導体素子と外部接続端
子との電気的接続は、可撓性を有するベース部材上に電
極部，外部接続端子部，配線部とが形成された可撓配線
基板を用いて行っている。可撓配線基板は、比較的安価
であるため、半導体装置の低コスト化を図ることができ
る。また、可撓配線基板は半導体素子搭載基板を内包す
るよう配設されるため、配設することにより自動的に電
極部を半導体素子近傍に、また外部接続端子部を半導体
素子搭載基板の底面部に位置させることができるため、
配線の引回しを用意に行うことができる。更に、可撓配
線基板は半導体素子搭載基板を内包するため、可撓配線
基板を設けても半導体装置の小型化を図ることができ
る。According to the thirty-fourth aspect of the invention, after stacking a plurality of semiconductor device assemblies, a plurality of spaces formed between the semiconductor device assemblies are collectively filled with the sealing resin. Therefore, the resin sealing step can be efficiently performed. Further, according to the invention of claim 35, the semiconductor element mounting substrate has a function of merely mounting the semiconductor element, and the electrical connection between the semiconductor element and the external connection terminal is flexible. This is done using a flexible wiring board in which an electrode portion, an external connection terminal portion, and a wiring portion are formed on a base member. Since the flexible wiring board is relatively inexpensive, the cost of the semiconductor device can be reduced. Further, since the flexible wiring board is arranged so as to enclose the semiconductor element mounting board, by arranging the flexible wiring board, the electrode section is automatically placed in the vicinity of the semiconductor element and the external connection terminal section is arranged on the bottom surface section of the semiconductor element mounting board. Can be located at
Wiring can be easily routed. Further, since the flexible wiring board includes the semiconductor element mounting board, the semiconductor device can be downsized even if the flexible wiring board is provided.

【０３８７】また、請求項３６の発明によれば、可撓配
線基板の中央部分に外部接続端子部を形成すると共に外
縁近傍位置に電極部を形成し、半導体素子の搭載位置と
異なる面より半導体素子搭載基板を包み込むことによ
り、樹脂が充填される位置に可撓配線基板の縁部が位置
することとなり、この縁部は樹脂により固定されるた
め、経時的な使用によっても可撓配線基板が半導体素子
搭載基板から剥がれるのを防止することができる。According to the thirty-sixth aspect of the present invention, the external connection terminal portion is formed in the central portion of the flexible wiring board and the electrode portion is formed in the position near the outer edge, and the semiconductor is formed from a surface different from the mounting position of the semiconductor element. By enclosing the element mounting board, the edge of the flexible wiring board is located at the position where the flexible wiring board is filled with the resin, and since this edge is fixed by the resin, the flexible wiring board can be used even with time. It is possible to prevent the semiconductor element mounting substrate from peeling off.

【０３８８】また、請求項３７の発明によれば、可撓配
線基板の中央部分に半導体素子が挿通される半導体素子
挿通開口を形成すると共に半導体素子挿通開口の縁部近
傍位置に電極部を形成し、かつ可撓配線基板の外縁近傍
位置に外部接続端子部を形成することにより、半導体素
子配設位置となる面より半導体素子搭載基板を包み込む
構成としたことにより、半導体素子挿通開口に半導体素
子を挿通することにより、半導体素子と可撓配線基板と
の位置決めがされる。このため、半導体素子に形成され
ている電極パッドと、可撓配線基板に形成された電極部
との位置決めが高精度に行われることにより、電気的接
続を確実に行うことができる。According to the thirty-seventh aspect of the present invention, a semiconductor element insertion opening through which the semiconductor element is inserted is formed in the central portion of the flexible wiring board, and an electrode portion is formed near the edge of the semiconductor element insertion opening. In addition, by forming the external connection terminal portion in the vicinity of the outer edge of the flexible wiring board to wrap the semiconductor element mounting substrate from the surface on which the semiconductor element is arranged, the semiconductor element insertion opening is provided with the semiconductor element. The semiconductor element and the flexible wiring board are positioned by inserting the flexible wiring board. Therefore, the electrode pads formed on the semiconductor element and the electrode portions formed on the flexible wiring board are positioned with high accuracy, so that electrical connection can be surely made.

【０３８９】また、請求項３８の発明によれば、請求項
３５の作用を維持しつつ、半導体装置を立設して実装す
ることが可能となり、実装性を向上させることができ
る。また、請求項３９及び請求項４３の発明によれば、
外部接続端子部を形成の容易なメカニカルバンプにより
構成したことにより、製造工程の簡単化及び低コスト化
を図ることができる。According to the thirty-eighth aspect of the invention, the semiconductor device can be erected and mounted while maintaining the action of the thirty-fifth aspect, and the mountability can be improved. Further, according to the inventions of claim 39 and claim 43,
Since the external connection terminal portion is composed of mechanical bumps that can be easily formed, the manufacturing process can be simplified and the cost can be reduced.

【０３９０】また、請求項４０及び請求項４７の発明に
よれば、半導体素子搭載基板のメカニカルバンプ形成位
置に対応する位置にメカニカルバンプ形成用突起が形成
されているため、この突起を用いて外部接続端子部を変
形させて複数のメカニカルバンプを一括的に形成するこ
とが可能となり、製造工程の簡単化及び低コスト化を図
ることができる。また、メカニカルバンプ形成後は、半
導体素子搭載基板によりメカニカルバンプの変形発生を
防止することができ、信頼性を向上させることができ
る。Further, according to the inventions of claim 40 and claim 47, since the mechanical bump forming projection is formed at a position corresponding to the mechanical bump forming position of the semiconductor element mounting substrate, this external projection is used. It is possible to collectively form a plurality of mechanical bumps by deforming the connection terminal portion, so that the manufacturing process can be simplified and the cost can be reduced. Further, after the mechanical bumps are formed, the semiconductor element mounting substrate can prevent the mechanical bumps from being deformed, and the reliability can be improved.

【０３９１】また、請求項４１の発明によれば、可撓配
線基板が直接半導体素子を内包するよう配設されるた
め、いわゆるチップサイズパッケージを実現することが
でき、半導体装置の小型化を図ることができる。また、
請求項４２の発明によれば、請求項４１の作用を維持し
つつ半導体装置を立設して実装することが可能となり、
実装性を更に向上させることができる。According to the forty-first aspect of the invention, since the flexible wiring board is arranged so as to directly enclose the semiconductor element, a so-called chip size package can be realized, and the semiconductor device can be miniaturized. be able to. Also,
According to the invention of claim 42, it becomes possible to stand and mount the semiconductor device while maintaining the effect of claim 41.
The mountability can be further improved.

【０３９２】また、請求項４４の発明によれば、可撓配
線基板形成工程において可撓性を有するベース部材上に
電極部，外部接続端子部，配線部を形成することは、例
えばプリント配線技術等を用いることにより容易に行う
ことができる。また、可撓配線基板配設工程において行
われる半導体搭載基板の内包処理は、単に半導体素子搭
載基板に沿って可撓配線基板を折曲する処理であるた
め、これも容易に行うことができる。よって、請求項３
５記載の半導体装置を容易にかつ低コストで製造するこ
とができる。According to the forty-fourth aspect of the present invention, in the flexible wiring substrate forming step, the electrode portion, the external connection terminal portion, and the wiring portion are formed on the flexible base member by, for example, a printed wiring technique. And the like can be easily used. Further, the inclusion process of the semiconductor mounting substrate, which is performed in the flexible wiring substrate disposing step, is simply a process of bending the flexible wiring substrate along the semiconductor element mounting substrate, so that this can be easily performed. Therefore, claim 3
The semiconductor device described in 5 can be easily manufactured at low cost.

【０３９３】また、請求項４５の発明によれば、可撓配
線基板配設工程においてローラを用いて可撓配線基板を
折曲することにより、簡単に可撓配線基板の折曲処理を
行うことができる。また、請求項４６の発明によれば、
可撓配線基板配設工程において金型を用いて可撓配線基
板を折曲することにより、精度の高い折曲処理が可能と
なり、半導体素子と可撓配線基板との電気的接続処理等
において精度の高い処理を担保することができる。According to the forty-fifth aspect of the invention, the flexible wiring board is easily bent by using the roller to bend the flexible wiring board in the flexible wiring board disposing step. You can According to the invention of claim 46,
By bending the flexible wiring board using a mold in the flexible wiring board arranging step, it is possible to perform a highly accurate bending process, and it is possible to accurately perform the electrical connection process between the semiconductor element and the flexible wiring board. It is possible to guarantee high processing.

【０３９４】また、請求項４８の発明によれば、メカニ
カルバンプが形成される第１のリード配線層をベース材
の半導体素子が配設される面と異なる面に形成し、かつ
単層構造としたため、メカニカルバンプの形成を容易に
行うことができる。また、請求項４９の発明によれば、
ワイヤがベース材に形成されたワイヤ挿通孔を挿通して
インナーリード部と接続されるため、半導体素子と第１
のリード配線層を直接ワイヤで接続することが可能とな
る。このため、半導体素子搭載基板に形成が面倒なスル
ーホール等の接続構造を設ける必要はなくなり、半導体
素子とメカニカルバンプとの電気的接続を容易かつ低コ
ストで行うことができる。また、ワイヤ挿通孔は第１の
リード配線層で塞がれた構成となるため、半導体素子を
樹脂封止した際に、封止樹脂がワイヤ挿通孔を介して第
１のリード配線層の配線面に漏出することを防止でき、
外部接続端子として機能するメカニカルバンプの電気的
接続性を担保することができる。According to the forty-eighth aspect of the invention, the first lead wiring layer on which the mechanical bumps are formed is formed on a surface different from the surface on which the semiconductor element of the base material is arranged, and has a single-layer structure. Therefore, the mechanical bumps can be easily formed. According to the invention of claim 49,
Since the wire is inserted through the wire insertion hole formed in the base material and connected to the inner lead portion, the semiconductor element and the first
It is possible to directly connect the lead wiring layers of the above with a wire. Therefore, it is not necessary to provide a connection structure such as a through hole, which is troublesome to form on the semiconductor element mounting substrate, and the electrical connection between the semiconductor element and the mechanical bump can be performed easily and at low cost. In addition, since the wire insertion hole is closed by the first lead wiring layer, when the semiconductor element is resin-sealed, the sealing resin is wired through the wire insertion hole in the first lead wiring layer. You can prevent it from leaking to the surface,
The electrical connectivity of the mechanical bump that functions as an external connection terminal can be ensured.

【０３９５】また、請求項５０の発明によれば、第１の
リード配線層に加え、第２のリード配線層がベース材の
半導体素子が搭載される搭載面に配設されることによ
り、配線の引回しの自由度を向上させることができ、高
密度化された半導体素子に対応することが可能となる。
また、請求項５１の発明によれば、第１のリード配線層
のアウターリード部と第２のリード配線層のアウターリ
ード部とをメカニカルバンプを用いて電気的に接続する
ことにより、第１のリード配線層と第２のリード配線層
との接続を容易かつ確実に行うことができる。According to the invention of claim 50, in addition to the first lead wiring layer, the second lead wiring layer is arranged on the mounting surface on which the semiconductor element of the base material is mounted, whereby wiring is performed. It is possible to improve the degree of freedom in routing, and it is possible to cope with a semiconductor element having a high density.
Further, according to the invention of claim 51, the outer lead portion of the first lead wiring layer and the outer lead portion of the second lead wiring layer are electrically connected using the mechanical bumps, whereby the first lead wiring layer is formed. The lead wiring layer and the second lead wiring layer can be connected easily and reliably.

【０３９６】また、請求項５２の発明によれば、枠体に
形成された樹脂充填孔を用いて半導体素子搭載基板と枠
体が形成する空間部分に樹脂を充填することができるた
め、複雑な金型を用いることなく樹脂封止を行うことが
可能となり、樹脂封止工程を効率よくかつ低コストで実
施することができる。また、請求項５３及び請求項５５
の発明によれば、外部接続端子として用いられるメカニ
カルバンプの表面に導電性金属膜を形成したことによ
り、メカニカルバンプの腐食を防止できると共に、半導
体装置が実装される実装基板とメカニカルバンプとの電
気的接続性を向上させることができる。According to the invention of claim 52, since the resin filling hole formed in the frame can be used to fill the space portion formed by the semiconductor element mounting substrate and the frame with the resin, the structure is complicated. It becomes possible to perform resin encapsulation without using a mold, and the resin encapsulation process can be performed efficiently and at low cost. Further, claim 53 and claim 55
According to the invention, by forming the conductive metal film on the surface of the mechanical bump used as the external connection terminal, corrosion of the mechanical bump can be prevented, and the electrical conductivity between the mounting substrate on which the semiconductor device is mounted and the mechanical bump is reduced. Connectivity can be improved.

【０３９７】また、請求項５４の発明によれば、基板形
成工程において実施される半導体配設孔及びワイヤ挿通
孔の形成処理、第１のリード配線層の形成及びパターニ
ング処理，及びメカニカルバンプの形成処理は共に容易
に行いうる処理であるため、半導体素子搭載基板を容易
に形成することができる。また、半導体素子搭載工程に
おいて実施されるワイヤの配設処理も汎用されているワ
イヤボンディング装置を用いて容易に行うことができ
る。更に、樹脂封止工程もポッティング及びモールド等
の周知の技術を利用することができる。よって、半導体
装置を生産性よく製造することができる。According to the forty-fifth aspect of the invention, the semiconductor mounting hole and the wire insertion hole forming process, the first lead wiring layer forming and patterning process, and the mechanical bump forming process which are performed in the substrate forming process are performed. Since both of the treatments can be easily performed, the semiconductor element mounting substrate can be easily formed. Further, the wire disposing process performed in the semiconductor element mounting process can be easily performed by using a commonly used wire bonding apparatus. Furthermore, well-known techniques such as potting and molding can be used for the resin sealing step. Therefore, the semiconductor device can be manufactured with high productivity.

【０３９８】また、請求項５６の発明によれば、メカニ
カルバンプに導電性金属膜を形成するに際し、治具に形
成された凹部に導電性金属膜となる導電金属が含有され
たペーストを充填し、この凹部にメカニカルバンプを挿
入した上で加熱処理して導電金属を溶融させることによ
りメカニカルバンプの表面に導電性金属膜を形成するた
め、複数のメカニカルバンプに一括的に導電性金属膜を
形成することができる。また、個々のメカニカルバンプ
に被膜される導電性金属膜の量は凹部の大きさにより決
まるため、凹部の大きさを等しく設定しておくことによ
り、メカニカルバンプに被膜される導電性金属膜の被膜
量を容易に均一化することができる。According to the 56th aspect of the invention, when the conductive metal film is formed on the mechanical bumps, the concave portion formed in the jig is filled with a paste containing a conductive metal to be the conductive metal film. , The conductive metal film is formed on the surface of the mechanical bump by inserting the mechanical bump into this recess and then heat-treating it to melt the conductive metal. can do. Further, the amount of the conductive metal film coated on each mechanical bump is determined by the size of the recess. Therefore, by setting the size of the recess equal, the conductive metal film coated on the mechanical bump is coated. The amount can be easily made uniform.

【０３９９】更に、請求項５７の発明によれば、メカニ
カルバンプに導電性金属膜を形成するに際し、汎用され
ているスクリーン印刷技術を用いて導電性金属膜をメカ
ニカルバンプに形成するため、複数のメカニカルバンプ
に一括的に導電性金属膜を形成することができ、かつ安
価に導電性金属膜の被膜形成を行うことができる。Further, according to the invention of claim 57, when the conductive metal film is formed on the mechanical bumps, the conductive metal film is formed on the mechanical bumps by using a screen printing technique which is generally used. The conductive metal film can be collectively formed on the mechanical bumps, and the conductive metal film can be formed at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図１】第１の発明における第１の実施例を説明するた
めの図である。FIG. 1 is a diagram for explaining a first embodiment of the first invention.

【図２】第１の発明における第１の実施例を説明するた
めの図である。FIG. 2 is a diagram for explaining the first embodiment of the first invention.

【図３】第１の発明における第１の実施例を説明するた
めの図である。FIG. 3 is a diagram for explaining the first embodiment of the first invention.

【図４】第１の発明における第２の実施例を説明するた
めの図である。FIG. 4 is a diagram for explaining a second embodiment of the first invention.

【図５】第１の発明における第３の実施例を説明するた
めの図である。FIG. 5 is a diagram for explaining a third embodiment of the first invention.

【図６】第１の発明における第４の実施例を説明するた
めの図である。FIG. 6 is a diagram for explaining a fourth embodiment of the first invention.

【図７】第１の発明における第５の実施例を説明するた
めの図である。FIG. 7 is a diagram for explaining a fifth embodiment of the first invention.

【図８】第１の発明における第６の実施例を説明するた
めの図である。FIG. 8 is a diagram for explaining a sixth embodiment of the first invention.

【図９】第１の発明における第７の実施例を説明するた
めの図である。FIG. 9 is a diagram for explaining a seventh embodiment of the first invention.

【図１０】第１の発明における第８の実施例を説明する
ための図である。FIG. 10 is a diagram for explaining an eighth embodiment of the first invention.

【図１１】第１の発明における第９の実施例を説明する
ための図である。FIG. 11 is a diagram for explaining the ninth embodiment of the first invention.

【図１２】第１の発明における第１０の実施例を説明す
るための図である。FIG. 12 is a diagram for explaining a tenth embodiment of the first invention.

【図１３】第１の発明における第１１の実施例を説明す
るための図である。FIG. 13 is a diagram for explaining an eleventh embodiment of the first invention.

【図１４】第１の発明における第１２の実施例を説明す
るための図である。FIG. 14 is a drawing for explaining the twelfth embodiment of the first invention.

【図１５】第１の発明に係る半導体装置の製造方法を説
明するための図である。FIG. 15 is a drawing for explaining the manufacturing method of the semiconductor device according to the first invention.

【図１６】第１の発明に係る半導体装置の製造方法を説
明するための図である。FIG. 16 is a drawing for explaining the manufacturing method of the semiconductor device according to the first invention.

【図１７】第１の発明における第１実施例に係る半導体
装置の変形例を説明するための図である。FIG. 17 is a diagram for explaining a modification of the semiconductor device according to the first example of the first invention.

【図１８】図１７に示す半導体装置の製造方法を説明す
るための図である。FIG. 18 is a diagram for explaining the manufacturing method for the semiconductor device shown in FIG.

【図１９】第１の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 19 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device according to the first invention.

【図２０】第１の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 20 is a diagram for explaining a modified example of the method for manufacturing the semiconductor device according to the first invention.

【図２１】メカニカルビアの製造方法を説明するための
図である。FIG. 21 is a drawing for explaining the manufacturing method of the mechanical via.

【図２２】メカニカルバンプの製造方法を説明するため
の図である。FIG. 22 is a drawing for explaining the manufacturing method of the mechanical bump.

【図２３】半田バンプの高さを均一化する第１の方法を
説明するための図である。FIG. 23 is a diagram for explaining a first method for making the heights of solder bumps uniform.

【図２４】半田バンプの高さを均一化する第１の方法を
説明するための図である。FIG. 24 is a diagram for explaining a first method of making the heights of solder bumps uniform.

【図２５】半田バンプの高さを均一化する第１の方法を
説明するための図である。FIG. 25 is a diagram for explaining a first method of making the heights of solder bumps uniform.

【図２６】半田バンプの高さを均一化する第１の方法を
説明するための図である。FIG. 26 is a diagram for explaining a first method of making the heights of solder bumps uniform.

【図２７】半田バンプの高さを均一化する第２の方法を
説明するための図である。FIG. 27 is a diagram for explaining a second method of making the heights of solder bumps uniform.

【図２８】半田バンプの高さを均一化する第２の方法を
説明するための図である。FIG. 28 is a diagram for explaining a second method of making the heights of solder bumps uniform.

【図２９】半田バンプの高さを均一化する第２の方法を
説明するための図である。FIG. 29 is a diagram for explaining a second method of making the heights of solder bumps uniform.

【図３０】半田バンプの高さを均一化する第２の方法を
説明するための図である。FIG. 30 is a diagram for explaining a second method of making the heights of solder bumps uniform.

【図３１】半田バンプの高さを均一化する第２の方法を
説明するための図である。FIG. 31 is a diagram for explaining a second method of making the heights of solder bumps uniform.

【図３２】半田バンプの高さを均一化する第２の方法を
説明するための図である。FIG. 32 is a diagram for explaining a second method of making the heights of solder bumps uniform.

【図３３】枠体と上部蓋体との接合構造の例を示す図で
ある。FIG. 33 is a diagram showing an example of a joint structure of a frame body and an upper lid body.

【図３４】第２の発明における第１の実施例を説明する
ための図である。FIG. 34 is a diagram for explaining the first embodiment of the second invention.

【図３５】第２の発明における第２の実施例を説明する
ための図である。FIG. 35 is a diagram for explaining the second embodiment of the second invention.

【図３６】第２の発明における第３の実施例を説明する
ための図である。FIG. 36 is a diagram for explaining the third embodiment of the second invention.

【図３７】第２の発明における第４の実施例を説明する
ための図である。FIG. 37 is a diagram for explaining the fourth embodiment of the second invention.

【図３８】第２の発明における第５の実施例を説明する
ための図である。FIG. 38 is a diagram for explaining the fifth embodiment of the second invention.

【図３９】第２の発明における第６の実施例を説明する
ための図である。FIG. 39 is a diagram for explaining the sixth embodiment of the second invention.

【図４０】第２の発明における第７の実施例を説明する
ための図である。FIG. 40 is a diagram for explaining the seventh embodiment of the second invention.

【図４１】第２の発明における第８の実施例を説明する
ための図である。FIG. 41 is a diagram for explaining the eighth embodiment of the second invention.

【図４２】第２の発明における第９の実施例を説明する
ための図である。FIG. 42 is a diagram for explaining the ninth embodiment of the second invention.

【図４３】第２の発明における第１０の実施例を説明す
るための図である。FIG. 43 is a diagram for explaining the tenth embodiment of the second invention.

【図４４】第２の発明における第１１の実施例を説明す
るための図である。FIG. 44 is a diagram for explaining the eleventh embodiment of the second invention.

【図４５】第２の発明における第１２の実施例を説明す
るための図である。FIG. 45 is a diagram for explaining a twelfth embodiment of the second invention.

【図４６】第２の発明における第１３の実施例を説明す
るための図である。FIG. 46 is a diagram for explaining the thirteenth embodiment of the second invention.

【図４７】第２の発明における第１４の実施例を説明す
るための図である。FIG. 47 is a diagram for explaining the fourteenth embodiment of the second invention.

【図４８】第２の発明における第１５の実施例を説明す
るための図である。FIG. 48 is a diagram for explaining the fifteenth embodiment of the second invention.

【図４９】第２の発明における第１６の実施例を説明す
るための図である。FIG. 49 is a diagram for explaining the 16th embodiment of the second invention.

【図５０】第２の発明における第１７の実施例を説明す
るための図である。FIG. 50 is a diagram for explaining the seventeenth embodiment of the second invention.

【図５１】第２の発明における第１８の実施例を説明す
るための図である。FIG. 51 is a view for explaining the 18th embodiment of the second invention.

【図５２】第２の発明における第１９の実施例を説明す
るための図である。FIG. 52 is a diagram for explaining the 19th embodiment of the second invention.

【図５３】第２の発明における第２０の実施例を説明す
るための図である。FIG. 53 is a diagram for explaining a twentieth embodiment of the second invention.

【図５４】第２の発明における第２１の実施例を説明す
るための図である。FIG. 54 is a diagram for explaining a twenty-first embodiment of the second invention.

【図５５】第２の発明における第２２の実施例を説明す
るための図である。FIG. 55 is a diagram for explaining a twenty-second embodiment of the second invention.

【図５６】第２の発明に係る半導体装置の製造方法を説
明するための図である。FIG. 56 is a diagram illustrating the method for manufacturing the semiconductor device according to the second invention.

【図５７】第２の発明に係る半導体装置の製造方法を説
明するための図である。FIG. 57 is a drawing for explaining the manufacturing method of the semiconductor device according to the second invention.

【図５８】第２の発明における第１実施例に係る半導体
装置の変形例を説明するための図である。FIG. 58 is a diagram for explaining a modification of the semiconductor device according to the first example of the second invention.

【図５９】図５８に示す半導体装置の製造方法を説明す
るための図である。FIG. 59 is a diagram illustrating the method for manufacturing the semiconductor device shown in FIG. 58;

【図６０】基板の分割方法の種類を示す図である。FIG. 60 is a diagram showing types of substrate dividing methods.

【図６１】枠体を基板に配設する工程を示す図である。FIG. 61 is a diagram showing a step of disposing a frame body on a substrate.

【図６２】枠体を形成する他の方法を説明するための図
である。FIG. 62 is a diagram for explaining another method of forming the frame body.

【図６３】接合材の配設方法を説明するための図であ
る。FIG. 63 is a diagram for explaining a method of disposing a bonding material.

【図６４】接合材の配設方法を説明するための図であ
る。FIG. 64 is a diagram for explaining a method of disposing a bonding material.

【図６５】接合材の配設方法を説明するための図であ
る。FIG. 65 is a diagram for explaining a method of disposing a bonding material.

【図６６】樹脂充填孔の形成方法を説明するための図で
ある。FIG. 66 is a diagram for explaining a method of forming a resin filling hole.

【図６７】樹脂充填孔の形成方法を説明するための図で
ある。FIG. 67 is a diagram for explaining a method of forming a resin filling hole.

【図６８】第２の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 68 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device according to the second invention.

【図６９】第２の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 69 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device according to the second invention.

【図７０】第２の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 70 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device according to the second invention.

【図７１】第２の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 71 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device according to the second invention.

【図７２】第２の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 72 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device according to the second invention.

【図７３】第２の発明に係る半導体装置の製造方法の変
形例を説明するための図である。FIG. 73 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device according to the second invention.

【図７４】従来の半導体装置の一例を説明するための図
である。FIG. 74 is a diagram for explaining an example of a conventional semiconductor device.

【図７５】第３の発明に係る半導体装置ユニットの斜視
図である。FIG. 75 is a perspective view of a semiconductor device unit according to a third invention.

【図７６】第３の発明に係る半導体装置ユニットの底面
図である。FIG. 76 is a bottom view of the semiconductor device unit according to the third invention.

【図７７】第３の発明に係る半導体装置ユニットの実装
状態を示す図である。FIG. 77 is a view showing a mounted state of the semiconductor device unit according to the third invention.

【図７８】第３の発明に係る半導体装置ユニットに用い
る半導体装置を示す図である。FIG. 78 is a view showing a semiconductor device used for the semiconductor device unit according to the third invention.

【図７９】第３の発明に係る半導体装置ユニットに用い
る半導体装置を示す断面図である。FIG. 79 is a cross-sectional view showing a semiconductor device used in the semiconductor device unit according to the third invention.

【図８０】第３の発明に係る半導体装置ユニットに用い
る半導体装置の変形例を示す斜視図である。FIG. 80 is a perspective view showing a modification of the semiconductor device used in the semiconductor device unit according to the third invention.

【図８１】第３の発明に係る半導体装置ユニットに用い
る半導体装置の変形例を示す断面図である。FIG. 81 is a cross-sectional view showing a modified example of the semiconductor device used in the semiconductor device unit according to the third invention.

【図８２】第３の発明に係る半導体装置ユニットの製造
方法を説明するための図である。FIG. 82 is a drawing for explaining the manufacturing method of the semiconductor device unit according to the third invention.

【図８３】第３の発明に係る半導体装置ユニットの製造
方法を説明するための図である。FIG. 83 is a diagram illustrating the method for manufacturing the semiconductor device unit according to the third invention.

【図８４】第３の発明に係る半導体装置ユニットの製造
方法を説明するための図である。FIG. 84 is a drawing for explaining the manufacturing method of the semiconductor device unit according to the third invention.

【図８５】半導体装置積層工程において、半導体装置を
位置決めする方法を説明するための図である。FIG. 85 is a diagram for explaining a method of positioning the semiconductor device in the semiconductor device laminating step.

【図８６】半導体装置積層工程において、半導体装置を
位置決めする方法を説明するための図である。FIG. 86 is a diagram for explaining a method of positioning the semiconductor device in the semiconductor device laminating step.

【図８７】半導体装置積層工程において、半導体装置を
位置決めする方法を説明するための図である。FIG. 87 is a diagram for explaining a method of positioning the semiconductor device in the semiconductor device laminating step.

【図８８】第３の発明に係る半導体装置ユニットの製造
方法の変形例を説明するための図である。FIG. 88 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device unit according to the third invention.

【図８９】第３の発明に係る半導体装置ユニットの製造
方法の変形例を説明するための図である。FIG. 89 is a diagram for explaining a modified example of the method for manufacturing a semiconductor device unit according to the third invention.

【図９０】第３の発明に係る半導体装置ユニットの変形
例を示す図である。FIG. 90 is a diagram showing a modification of the semiconductor device unit according to the third invention.

【図９１】第４の発明に係る半導体装置の第１実施例を
示す断面図である。FIG. 91 is a cross-sectional view showing the first embodiment of the semiconductor device according to the fourth invention.

【図９２】第４の発明に係る半導体装置の第１実施例を
示す一部切截した平面図である。92 is a partially cutaway plan view showing a first embodiment of a semiconductor device according to the fourth invention. FIG.

【図９３】第４の発明に係る半導体装置の第１実施例を
示す底面図である。FIG. 93 is a bottom view showing the first embodiment of the semiconductor device according to the fourth invention.

【図９４】第４の発明に係る半導体装置の第１実施例に
用いるフレキシブルプリント基板を展開した状態の底面
図である。FIG. 94 is a bottom view of the state where the flexible printed circuit board used in the first embodiment of the semiconductor device according to the fourth invention is unfolded.

【図９５】第４の発明に係る半導体装置の第２実施例を
示す断面図である。FIG. 95 is a sectional view showing a second embodiment of the semiconductor device according to the fourth invention.

【図９６】第４の発明に係る半導体装置の第２実施例を
示す一部切截した平面図である。96 is a partially cutaway plan view showing a second embodiment of the semiconductor device according to the fourth invention. FIG.

【図９７】第４の発明に係る半導体装置の第２実施例を
示す底面図である。97 is a bottom view showing the second embodiment of the semiconductor device according to the fourth invention. FIG.

【図９８】第４の発明に係る半導体装置の第２実施例に
用いるフレキシブルプリント基板を展開した状態の平面
図である。FIG. 98 is a plan view showing a state where the flexible printed circuit board used in the second embodiment of the semiconductor device according to the fourth invention is developed.

【図９９】第４の発明の第１実施例に係る半導体装置の
製造方法を説明するための図である。FIG. 99 is a drawing for explaining the manufacturing method for the semiconductor device according to the first example of the fourth invention.

【図１００】半導体装置の製造方法において、フレキシ
ブルプリント基板配設工程の具体的な方法を説明するた
めの図である。FIG. 100 is a diagram for explaining a specific method of the flexible printed board arranging step in the semiconductor device manufacturing method.

【図１０１】半導体装置の製造方法において、フレキシ
ブルプリント基板配設工程の具体的な方法を説明するた
めの図である。FIG. 101 is a diagram for explaining a specific method of the flexible printed board arranging step in the semiconductor device manufacturing method.

【図１０２】半導体装置の製造方法において、樹脂封止
工程の第１の変形例を説明するための図である。FIG. 102 is a diagram for explaining the first modified example of the resin sealing step in the method of manufacturing a semiconductor device.

【図１０３】図１０２に示す樹脂封止工程により製造さ
れた半導体装置を示す図である。103 is a diagram showing a semiconductor device manufactured by the resin sealing step shown in FIG. 102. FIG.

【図１０４】半導体装置の製造方法において、樹脂封止
工程の第２の変形例を説明するための図である。FIG. 104 is a diagram for explaining the second modified example of the resin sealing step in the method of manufacturing a semiconductor device.

【図１０５】図１０４に示す樹脂封止工程により製造さ
れた半導体装置を示す図である。FIG. 105 is a diagram showing a semiconductor device manufactured by the resin sealing step shown in FIG. 104.

【図１０６】図１０４に示す樹脂封止工程により製造さ
れた半導体装置の変形例を示す図である。FIG. 106 is a view showing a modified example of the semiconductor device manufactured by the resin sealing step shown in FIG. 104.

【図１０７】外部接続端子形成工程において、半田バン
プの形成方法を説明するための図である。FIG. 107 is a diagram for explaining a solder bump forming method in the external connection terminal forming step.

【図１０８】外部接続端子形成工程において、メカニカ
ルバンプの形成方法を説明するための図である。FIG. 108 is a diagram for explaining a method of forming mechanical bumps in the external connection terminal forming step.

【図１０９】外部接続端子形成工程において、メカニカ
ルバンプの形成方法を説明するための図である。FIG. 109 is a diagram for explaining a method of forming mechanical bumps in the external connection terminal forming step.

【図１１０】メカニカルバンプ形成用突起を有する半導
体装置搭載基板によりメカニカルバンプの形成方法を説
明するための図である。FIG. 110 is a diagram for explaining a method of forming mechanical bumps using a semiconductor device mounting substrate having projections for forming mechanical bumps.

【図１１１】第４の発明に係る半導体装置の第３実施例
を示す断面図である。FIG. 111 is a sectional view showing a third embodiment of the semiconductor device according to the fourth invention.

【図１１２】第４の発明に係る半導体装置の第４実施例
を示す断面図である。FIG. 112 is a sectional view showing a fourth embodiment of the semiconductor device according to the fourth invention.

【図１１３】第４の発明に係る半導体装置の第５実施例
を示す断面図である。FIG. 113 is a sectional view showing a fifth embodiment of a semiconductor device according to the fourth invention.

【図１１４】第４の発明に係る半導体装置の第６実施例
を示す断面図である。FIG. 114 is a sectional view showing a sixth embodiment of the semiconductor device according to the fourth invention.

【図１１５】第４の発明に係る半導体装置の第７実施例
を示す断面図である。FIG. 115 is a sectional view showing a seventh embodiment of a semiconductor device according to the fourth invention.

【図１１６】第４の発明に係る半導体装置の第８実施例
を示す断面図である。FIG. 116 is a sectional view showing an eighth embodiment of the semiconductor device according to the fourth invention.

【図１１７】第４の発明に係る半導体装置の第９実施例
を示す断面図である。117 is a sectional view showing a ninth embodiment of the semiconductor device according to the fourth invention. FIG.

【図１１８】第４の発明に係る半導体装置の第１０実施
例を示す断面図である。FIG. 118 is a sectional view showing a tenth embodiment of the semiconductor device according to the fourth invention.

【図１１９】第４の発明に係る半導体装置の第１１実施
例を示す断面図である。FIG. 119 is a sectional view showing an eleventh embodiment of a semiconductor device according to the fourth invention.

【図１２０】第４の発明に係る半導体装置の第１２実施
例を示す断面図である。120 is a sectional view showing a twelfth embodiment of a semiconductor device according to the fourth invention. FIG.

【図１２１】第４の発明に係る半導体装置の第１３実施
例を示す断面図である。121 is a sectional view showing a thirteenth embodiment of a semiconductor device according to the fourth invention. FIG.

【図１２２】第５の発明に係る半導体装置の第１実施例
を示す一部切截した平面図である。FIG. 122 is a partially cutaway plan view showing a first embodiment of a semiconductor device according to the fifth invention.

【図１２３】第５の発明に係る半導体装置の第１実施例
を示す底面図である。123 is a bottom view showing the first embodiment of the semiconductor device according to the fifth invention. FIG.

【図１２４】図１２２におけるＡ−Ａ線沿う断面図であ
る。FIG. 124 is a cross-sectional view taken along the line AA in FIG. 122.

【図１２５】図１２２におけるＢ−Ｂ線沿う断面図であ
る。125 is a cross-sectional view taken along the line BB in FIG. 122.

【図１２６】インナーリード部とワイヤとの接続位置を
拡大して示す図である。126 is an enlarged view showing a connection position between an inner lead portion and a wire. FIG.

【図１２７】第５の発明の第１実施例に係る半導体装置
の変形例を説明するための図である。FIG. 127 is a diagram for explaining a modification of the semiconductor device according to the first example of the fifth invention.

【図１２８】第５の発明の第１実施例に係る半導体装置
の変形例を説明するための図である。FIG. 128 is a diagram for explaining a modification of the semiconductor device according to the first example of the fifth invention.

【図１２９】第５の発明の第１実施例に係る半導体装置
の製造方法を説明するための図である。FIG. 129 is a drawing for explaining the manufacturing method of the semiconductor device according to the first example of the fifth invention.

【図１３０】第５の発明の第１実施例に係る半導体装置
の製造方法を説明するための図である。FIG. 130 is a diagram for explaining the manufacturing method for the semiconductor device according to the first example of the fifth invention.

【図１３１】第５の発明の第１実施例に係る半導体装置
の製造方法を説明するための図である。131 is a diagram for explaining the manufacturing method for the semiconductor device according to the first example of the fifth invention. FIG.

【図１３２】樹脂封止工程の変形例を示す図である。FIG. 132 is a diagram showing a modified example of the resin sealing step.

【図１３３】第５の発明に係る半導体装置の第２実施例
を示す一部切截した平面図である。FIG. 133 is a partially cutaway plan view showing a second embodiment of the semiconductor device according to the fifth invention.

【図１３４】第５の発明に係る半導体装置の第２実施例
を示す底面図である。FIG. 134 is a bottom view showing the second embodiment of the semiconductor device according to the fifth invention.

【図１３５】図１３３におけるＡ−Ａ線沿う断面図であ
る。135 is a sectional view taken along the line AA in FIG. 133.

【図１３６】図１３３におけるＢ−Ｂ線沿う断面図であ
る。136 is a cross-sectional view taken along the line BB in FIG. 133.

【図１３７】第５の発明の第２実施例に係る半導体装置
の製造方法を説明するための図である。FIG. 137 is a diagram for explaining the manufacturing method for the semiconductor device according to the second example of the fifth invention.

【図１３８】図１３７に示す半導体装置の製造方法の変
形例を説明するための図である。FIG. 138 is a diagram for explaining a modified example of the method for manufacturing the semiconductor device shown in FIG. 137.

【図１３９】第５の発明に係る半導体装置の第３実施例
を示す断面図である。FIG. 139 is a sectional view showing a third embodiment of the semiconductor device according to the fifth invention.

【図１４０】第５の発明に係る半導体装置の第４実施例
を示す断面図である。FIG. 140 is a sectional view showing a fourth embodiment of the semiconductor device according to the fifth invention.

【図１４１】導電性金属膜形成工程の第１実施例を説明
するための図である。FIG. 141 is a diagram for explaining the first example of the conductive metal film forming step.

【図１４２】導電性金属膜形成工程の第２実施例を説明
するための図である。FIG. 142 is a view for explaining the second embodiment of the conductive metal film forming step.

【図１４３】導電性金属膜形成工程の第２実施例を説明
するための図である。FIG. 143 is a view for explaining the second embodiment of the conductive metal film forming step.

【図１４４】導電性金属膜形成工程の第２実施例を説明
するための図である。FIG. 144 is a diagram for explaining the second embodiment of the conductive metal film forming step.

【図１４５】導電性金属膜形成工程の第２実施例を説明
するための図である。FIG. 145 is a view for explaining the second embodiment of the conductive metal film forming step.

【図１４６】導電性金属膜形成工程の第３実施例を説明
するための図である。FIG. 146 is a view for explaining the third example of the conductive metal film forming step.

【図１４７】導電性金属膜形成工程の第３実施例を説明
するための図である。FIG. 147 is a drawing for explaining the third example of the conductive metal film forming step.

【図１４８】導電性金属膜形成工程の第４実施例を説明
するための図である。FIG. 148 is a drawing for explaining the fourth example of the conductive metal film forming step.

【符号の説明】[Explanation of symbols]

２００〜２３５，３００，３１０，４００，４５０，４
６１〜４７１，５００，６０１〜６０６ 半導体装置 １，１０１，３０１，４０１，５０１ 半導体素子 ２，１０３ 基板 ３，１０４ａ，１０４ｂ 樹脂 ４，１０７ アウターリード ５，１０８，３０３，３１１，５４０ 枠体 ６，１０９ メッキ層 ７ａ，１１０ａ 上部蓋体 ７ｂ，１１０ｂ 下部蓋体 ８，１１１ 金属キャップ ９，１１９ 絶縁層 ９ａ 孔 １０，１１２，３０９ ワイヤ １１，１３ａ，１３ｂ バンプ １２，１１５ 高熱伝導材 １３ ビア １４，１１６，３０６，４４５，５４１，５５８ 樹脂
充填孔 １５，１１７ 配線層 １６ 導電接合材 １７ メカニカルビア １７ａ，４４７，５１４ メカニカルバンプ １８ ダイボンド層 １９，１２１ 貫通孔 ２０ａ，１２２ａ，３２６ａ 上型 ２０ｂ，１２２ｂ，２３６ｂ 下型 ２１，１２３ 樹脂タブレット ２２，１２４，３２７ プランジャ ２３ プレート ２３ａ 樹脂流入孔 ２４，１２５ 離型フィルム ２５ １２６ リフロー炉 ２６，１２７ 水蒸気 ２８ 配線基板 ２９ 中継金属層 ３０ ランド ３１，３３ａ〜３３ｃ 半田ボール ３２ マスク ３２ａ〜３２ｃ 孔 ３４ スキージ ４０ 電極パッド ４２，２３８ プランジャポット ４８ ノズル ４９ タブレット形成用キャビィティ ５０ プレス部材 ５１ ＦＰＣ ５２ テストパッド部 ５３ 樹脂充填凹部 ５４ ザグリ部 ５５ 多層配線基板 ５６，３１４，４２３ 実装基板 ５８，３２６ 金型 ５８ａ キャビィティ ５９ ポンチ １３０ 放熱部材 １３７ａ，１３７ｂ ツール １４０ 絶縁基板 １４６ 基台 １４７ 保持ツール ３０２，３１２ 保護基板 ３０４，４０３，４４０，５０３ 封止樹脂 ３０５ リード ３０７ 空間部 ３１６ リードフレーム ３５０，３５５ 半導体装置ユニット ３１９ 位置決め突起 ３２０ 位置決め凹部 ３２１ 位置決め用治具 ３３０，４３５，４４４，５５０ 半導体装置組立体 ４０５，４２０ フレキシブルプリント基板 ４０７ ベース部材 ４０７ａ 基部 ４０７ｂ〜４０７ｅ 延出部 ４０８ 電極部 ４０９ 外部接続端子部 ４１０ 配線部 ４２５ ローラ ４３１，４４１，５２９ トランスファーモールドプレ
ス装置 ４５２，５６０ 半導体素子搭載基板 ５０７ ベース材 ５０８ 第１のリード配線層 ５０９ ワイヤ挿通孔 ５１０ 半導体配設孔 ５１１ インナーリード部 ５１６ 第２のリード配線層 ５１７ 層間接続用メカニカルバンプ ５１８ バンプ挿通孔 ５５４，５５７ 金属キャップ ５５９ メッキレジスト ５６５ 金属膜形成用治具200-235,300,310,400,450,4
61-471,500,601-606 Semiconductor device 1,101,301,401,501 Semiconductor element 2,103 Substrate 3,104a, 104b Resin 4,107 Outer lead 5,108,303,311,540 Frame body 6, 109 plating layer 7a, 110a upper lid 7b, 110b lower lid 8,111 metal cap 9,119 insulating layer 9a hole 10,112,309 wire 11,13a, 13b bump 12,115 high thermal conductive material 13 via 14,116 , 306, 445, 541, 558 Resin filling hole 15, 117 Wiring layer 16 Conductive bonding material 17 Mechanical via 17a, 447, 514 Mechanical bump 18 Die bond layer 19, 121 Through hole 20a, 122a, 326a Upper mold 20b, 122b, 236b Lower mold 21,123 resin Bullet 22,124,327 Plunger 23 Plate 23a Resin inflow hole 24,125 Release film 25 126 Reflow furnace 26,127 Water vapor 28 Wiring board 29 Relay metal layer 30 Land 31, 33a to 33c Solder ball 32 Mask 32a to 32c Hole 34 Squeegee 40 Electrode pad 42,238 Plunger pot 48 Nozzle 49 Cavity for tablet formation 50 Press member 51 FPC 52 Test pad portion 53 Resin filling concave portion 54 Counterbore portion 55 Multilayer wiring substrate 56, 314, 423 Mounting substrate 58, 326 Mold 58a Cavity 59 punch 130 heat dissipation member 137a, 137b tool 140 insulating substrate 146 base 147 holding tool 302, 312 protective substrate 304, 403, 440, 503 sealing resin 305 Lead 307 Space portion 316 Lead frame 350, 355 Semiconductor device unit 319 Positioning protrusion 320 Positioning recess 321 Positioning jig 330, 435, 444, 550 Semiconductor device assembly 405, 420 Flexible printed board 407 Base member 407a Base portion 407b to 407e Extension Output portion 408 Electrode portion 409 External connection terminal portion 410 Wiring portion 425 Roller 431, 441, 529 Transfer mold press device 452, 560 Semiconductor element mounting substrate 507 Base material 508 First lead wiring layer 509 Wire insertion hole 510 Semiconductor mounting hole 511 Inner lead part 516 Second lead wiring layer 517 Mechanical bump for interlayer connection 518 Bump insertion hole 554,557 Metal cap 559 Plating resist 565 Gold Film forming jig

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｚ 8617−4Ｍ 23/29 23/31 8617−4Ｍ Ｈ０１Ｌ 23/30 Ｒ (72)発明者 加藤 禎胤 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石黒 宏幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 櫻井 祐司 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 中世古 進也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 谷口 伸一郎 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内 (72)発明者 大隅 真弓 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication H01L 23/28 Z 8617-4M 23/29 23/31 8617-4M H01L 23/30 R (72) Inventor Sadayoshi Kato 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Hiroyuki Ishiguro 1015, Kamedotachu, Nakahara-ku, Kawasaki City, Kanagawa Prefecture In-house Fujitsu Limited (72) Yuji Sakurai, Shibata, Miyagi Prefecture Gunma Murata-cho Oji Murata, 1st Nishigaoka 1 In Fujitsu Miyagi Electronics Co., Ltd. (72) Inventor Shinya Furuya 1015 Kamitadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited (72) Inventor Junichi Kasai 1015 Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Shinichiro Taniguchi 5950 Soeda, Iriki-cho, Satsuma-gun, Kagoshima Stock Company Kyushu Fujitsu Electronics (72) Inventor Mayumi Osumi 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited

Claims (57)

【特許請求の範囲】[Claims] 【請求項１】 半導体素子と、該半導体素子が搭載され
る基板と、該半導体素子を封止する樹脂とを具備する半
導体装置において、 該基板に樹脂充填孔を形成し、該基板の該半導体素子の
配設面と異なる面より、該樹脂充填孔を介して該樹脂を
導入して該半導体素子を封止してなる構成としたことを
特徴とする半導体装置。1. A semiconductor device comprising a semiconductor element, a substrate on which the semiconductor element is mounted, and a resin for sealing the semiconductor element, wherein a resin filling hole is formed in the substrate, and the semiconductor of the substrate is formed. A semiconductor device characterized in that the semiconductor element is sealed by introducing the resin from a surface different from a surface on which the element is provided through the resin filling hole. 【請求項２】 該基板の該半導体素子の配設面と異なる
面に、該樹脂充填孔が開口される凹部を形成してなるこ
とを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein a recess in which the resin filling hole is opened is formed on a surface of the substrate different from a surface on which the semiconductor element is provided. 【請求項３】 該樹脂として離型剤を含まない封止樹脂
材を選定してなることを特徴とする請求項１記載の半導
体装置。3. The semiconductor device according to claim 1, wherein a sealing resin material containing no release agent is selected as the resin. 【請求項４】 該半導体素子を該基板に配設された配線
基板に電気的に接続すると共に、該配線基板に外部接続
用の外部接続端子を形成してなることを特徴とする請求
項１記載の半導体装置。4. The semiconductor element is electrically connected to a wiring board arranged on the substrate, and external connection terminals for external connection are formed on the wiring board. The semiconductor device described. 【請求項５】 該半導体素子と該配線基板とをワイヤに
より接続したことを特徴とする請求項４記載の半導体装
置。5. The semiconductor device according to claim 4, wherein the semiconductor element and the wiring board are connected by a wire. 【請求項６】 該半導体素子と該配線基板とをバンプに
より接続したことを特徴とする請求項４記載の半導体装
置。6. The semiconductor device according to claim 4, wherein the semiconductor element and the wiring board are connected by a bump. 【請求項７】 該外部接続端子をリード部材により形成
したことを特徴とする請求項４乃至６記載のいずれかに
記載の半導体装置。7. The semiconductor device according to claim 4, wherein the external connection terminal is formed of a lead member. 【請求項８】 該外部接続端子をバンプにより形成した
ことを特徴とする請求項４乃至６記載のいずれかに記載
の半導体装置。8. The semiconductor device according to claim 4, wherein the external connection terminal is formed by a bump. 【請求項９】 該外部接続端子をビアにより構成したこ
とを特徴とする請求項４乃至６記載のいずれかに記載の
半導体装置。9. The semiconductor device according to claim 4, wherein the external connection terminal is formed by a via. 【請求項１０】 該配線基板を多層配線基板としたこと
を特徴とする請求項４乃至９のいずれかに記載の半導体
装置。10. The semiconductor device according to claim 4, wherein the wiring board is a multilayer wiring board. 【請求項１１】 該多層配線基板は配線層と絶縁層を交
互に積層した構造とされており、該配線層間の電気的接
続をメカニカルバンプにより行う構成としたことを特徴
とする請求項１０記載の半導体装置。11. The multi-layer wiring board has a structure in which wiring layers and insulating layers are alternately laminated, and the electrical connection between the wiring layers is made by a mechanical bump. Semiconductor device. 【請求項１２】 該樹脂充填孔を複数個形成してなるこ
とを特徴とする請求項１乃至１１のいずれかに記載の半
導体装置。12. The semiconductor device according to claim 1, wherein a plurality of resin filling holes are formed. 【請求項１３】 該樹脂の上部に貫通孔が形成された蓋
体を配設し、該貫通孔を該樹脂に含まれる水分の逃げ孔
としてなる構成の請求項１乃至１２のいずれかに記載の
半導体装置。13. The structure according to claim 1, wherein a lid having a through hole is formed on the resin, and the through hole serves as an escape hole for water contained in the resin. Semiconductor device. 【請求項１４】 該蓋体を高熱伝導率材により形成して
なることを特徴とする請求項１３記載の半導体装置。14. The semiconductor device according to claim 13, wherein the lid is made of a material having a high thermal conductivity. 【請求項１５】 半導体素子と、該半導体素子が搭載さ
れる配線基板と、該配線基板上に該半導体素子を対向離
間した状態で囲繞するよう配設されると共に内部に樹脂
が充填されることにより該半導体素子を封止する構成と
された枠体とを具備する半導体装置において、 該枠体に樹脂充填孔を形成し、該枠体の該半導体素子搭
載面と異なる面より該枠体と該配線基板が形成する空間
内に、該樹脂充填孔を介して該樹脂を導入して該半導体
素子を封止した構成としてなることを特徴とする半導体
装置。15. A semiconductor element, a wiring board on which the semiconductor element is mounted, a semiconductor element provided on the wiring board so as to surround the semiconductor element so as to face each other and to be filled with a resin. A semiconductor device having a frame body configured to seal the semiconductor element with a resin filling hole is formed in the frame body, and the frame body is formed from a surface different from the semiconductor element mounting surface of the frame body. A semiconductor device having a structure in which the resin is introduced into the space formed by the wiring board through the resin filling hole to seal the semiconductor element. 【請求項１６】 基板に該基板を貫通する樹脂充填孔を
形成すると共に、該基板の半導体素子配設面に配線基板
を配設する基板形成工程と、 該基板に半導体素子を搭載すると共に、該半導体素子と
該配線基板を電気的に接続する半導体素子搭載工程と、 該半導体素子が搭載された該基板を、該樹脂充填孔の該
半導体素子の配設側と異なる側の開口が樹脂充填用金型
に形成された樹脂充填機構と直結する構成となるよう該
樹脂充填用金型に装着し、該樹脂充填機構により供給さ
れる樹脂を該樹脂充填孔を介して該基板の該半導体素子
の配設側に充填する樹脂充填工程と、 該配線基板に外部接続用の外部接続端子を形成する外部
接続端子形成工程と、を少なくとも有することを特徴と
する半導体装置の製造方法。16. A substrate forming step of forming a resin filling hole penetrating the substrate on the substrate and disposing a wiring substrate on a semiconductor element disposition surface of the substrate, and mounting the semiconductor element on the substrate, A semiconductor element mounting step of electrically connecting the semiconductor element and the wiring board; and, in the substrate on which the semiconductor element is mounted, an opening on the side different from the side where the semiconductor element is provided in the resin filling hole is filled with resin. The semiconductor device of the substrate is mounted on the resin filling mold so as to be directly connected to the resin filling mechanism formed on the molding die, and the resin supplied by the resin filling mechanism is passed through the resin filling hole. A method of manufacturing a semiconductor device, comprising at least a resin filling step of filling the mounting side of the wiring board and an external connection terminal forming step of forming external connection terminals for external connection on the wiring board. 【請求項１７】 該基板形成工程において、該基板の該
半導体素子の配設位置と異なる面で、該樹脂充填孔の形
成位置を含む位置に、該樹脂充填工程で用いる該樹脂充
填機構を構成するプランジャポットと略同一面積を有し
該プランジャポットと接続される凹部を形成することを
特徴とする請求項１６記載の半導体装置の製造方法。17. In the substrate forming step, the resin filling mechanism used in the resin filling step is formed at a position including a position where the resin filling hole is formed on a surface different from a position where the semiconductor element is arranged on the substrate. 17. The method of manufacturing a semiconductor device according to claim 16, wherein a recess having substantially the same area as that of the plunger pot to be connected with the plunger pot is formed. 【請求項１８】 該樹脂充填工程において、該基板と該
樹脂充填機構が設けられた樹脂充填金型との間に、樹脂
の漏洩を防止するプレートを配設し、該プレートを介し
て該樹脂充填孔に該樹脂充填機構より樹脂を充填するこ
とを特徴とする請求項１６または１７のいずれかに記載
の半導体装置の製造方法。18. In the resin filling step, a plate for preventing resin leakage is arranged between the substrate and a resin filling mold provided with the resin filling mechanism, and the resin is interposed via the plate. 18. The method of manufacturing a semiconductor device according to claim 16, wherein the filling hole is filled with resin by the resin filling mechanism. 【請求項１９】 該樹脂充填工程において、該凹部に嵌
合しうる形状の樹脂タブレットを形成し、該樹脂タブレ
ットを該凹部に嵌入装着した状態で該基板を樹脂充填金
型に装着した上で該樹脂充填機構を構成するプランジャ
により樹脂タブレットを押圧することにより、該樹脂を
該樹脂充填孔を介して該基板の該半導体素子の配設側に
充填することを特徴とする請求項１６または１７のいず
れかに記載の半導体装置の製造方法。19. In the resin filling step, a resin tablet having a shape that can be fitted in the recess is formed, and the substrate is mounted in a resin-filled mold with the resin tablet fitted and mounted in the recess. 18. A resin tablet is pressed by a plunger that constitutes the resin filling mechanism to fill the resin into the side of the substrate on which the semiconductor element is disposed through the resin filling hole. A method for manufacturing a semiconductor device according to any one of 1. 【請求項２０】 半導体素子と、該半導体素子を保持す
る基板と、該半導体素子と接続されると共に外部接続用
の外部接続端子が形成されてなる配線基板と、該半導体
素子を封止する樹脂とを具備する半導体装置において、 該基板を、該半導体素子の側面と当接し該半導体素子を
囲繞するよう構成したことを特徴とする半導体装置。20. A semiconductor element, a substrate that holds the semiconductor element, a wiring board that is connected to the semiconductor element and has external connection terminals for external connection, and a resin that seals the semiconductor element. A semiconductor device comprising: a semiconductor device, wherein the substrate is configured to abut a side surface of the semiconductor element to surround the semiconductor element. 【請求項２１】 該基板を放熱特性の良好な材料により
形成したことを特徴とする請求項２０記載の半導体装
置。21. The semiconductor device according to claim 20, wherein the substrate is made of a material having a good heat dissipation characteristic. 【請求項２２】 該基板は複数の分割基板により構成さ
れており、該分割基板を組み合わせて該半導体素子を囲
繞する構成としたことを特徴とする請求項２０または２
１のいずれかに記載の半導体装置。22. The substrate is composed of a plurality of divided substrates, and the divided substrates are combined to surround the semiconductor element.
1. The semiconductor device according to any one of 1. 【請求項２３】 該分割基板を熱伝導性の良好な接合材
により接合してなることを特徴とする請求項２２記載の
半導体装置。23. The semiconductor device according to claim 22, wherein the divided substrates are joined by a joining material having good thermal conductivity. 【請求項２４】 該基板に樹脂充填孔を形成し、該基板
の該配線基板の配設面と異なる面より、該樹脂充填孔を
介して該樹脂を導入して該半導体素子を封止する構成と
したことを特徴とする請求項２０乃至２３のいずれかに
記載の半導体装置。24. A resin filling hole is formed in the substrate, and the resin is introduced through the resin filling hole from a surface of the substrate different from a surface on which the wiring board is disposed to seal the semiconductor element. 24. The semiconductor device according to claim 20, wherein the semiconductor device has a configuration. 【請求項２５】 該半導体素子の該配線基板と電気的接
続が行われる接続面と、該基板の該配線基板が配設され
る配設面とが略面一となるよう構成したことを特徴とす
る請求項２０乃至２４のいずれかに記載の半導体装置。25. The connecting surface of the semiconductor element, which is electrically connected to the wiring board, and the mounting surface of the board on which the wiring board is arranged are substantially flush with each other. The semiconductor device according to any one of claims 20 to 24. 【請求項２６】 該半導体素子の該基板に囲繞されてい
ない面と熱伝導可能な構成で接続された放熱部材を設け
たことを特徴とする請求項２０乃至２５のいずれかに記
載の半導体装置。26. The semiconductor device according to claim 20, further comprising a heat dissipation member connected to a surface of the semiconductor element, which is not surrounded by the substrate, in a structure capable of heat conduction. . 【請求項２７】 基板を構成する複数の分割基板を形成
する分割基板形成工程と、 該分割基板を接合剤を介して半導体素子に接合し、該半
導体素子を囲繞する該基板を形成する基板形成工程と、 該基板に配線基板を配設すると共に、該配線基板と該半
導体素子を電気的に接続する接続工程と、 該半導体素子を保持した該基板を樹脂充填機構が設けら
れた樹脂充填用金型に装着し、該樹脂充填機構により該
基板上に樹脂を充填し、該半導体素子の該配線基板と接
続される面を樹脂封止する樹脂充填工程と、 該配線基板に外部接続用の外部接続端子を形成する外部
接続端子形成工程と、を少なくとも有することを特徴と
する半導体装置の製造方法。27. A divided substrate forming step of forming a plurality of divided substrates forming a substrate, and forming a substrate surrounding the semiconductor element by joining the divided substrate to a semiconductor element via a bonding agent. A step of arranging a wiring board on the substrate, and a step of electrically connecting the wiring board and the semiconductor element, and a resin filling mechanism provided with the substrate holding the semiconductor element A resin filling step of mounting on a mold, filling the resin on the substrate by the resin filling mechanism, and sealing the surface of the semiconductor element connected to the wiring board with a resin; An external connection terminal forming step of forming an external connection terminal, and a method for manufacturing a semiconductor device. 【請求項２８】 該分割基板形成工程において、該基板
を構成する分割基板の少なくとも一つに樹脂を充填する
際用いる樹脂充填孔を形成し、 かつ、該樹脂充填工程において、該樹脂充填孔が該樹脂
充填機構と直結する構成となるよう該基板を該樹脂充填
用金型に装着し、該樹脂充填機構により供給される樹脂
を該樹脂充填孔を介して該半導体素子の該配線基板と接
続される面に充填することを特徴とする請求項２７記載
の半導体装置の製造方法。28. In the divided substrate forming step, a resin filling hole used for filling a resin into at least one of the divided substrates forming the substrate is formed, and in the resin filling step, the resin filling hole is formed. The substrate is mounted on the resin filling mold so as to be directly connected to the resin filling mechanism, and the resin supplied by the resin filling mechanism is connected to the wiring board of the semiconductor element through the resin filling hole. 28. The method for manufacturing a semiconductor device according to claim 27, wherein the surface to be filled is filled. 【請求項２９】 該接続工程において、該配線基板と該
半導体装置を接続する方法として、フリップ・チップ法
またはＴＡＢ(Tape Automated Bonding)法またはワイヤ
ボンディング法のいずれかを採用したことを特徴とする
請求項２７または２８のいずれかに記載の半導体装置の
製造方法。29. A flip-chip method, a TAB (Tape Automated Bonding) method, or a wire bonding method is adopted as a method for connecting the wiring board and the semiconductor device in the connecting step. A method of manufacturing a semiconductor device according to claim 27. 【請求項３０】 半導体素子と、該半導体素子を保持す
る保持基板と、該保持基板上に該半導体素子を囲繞する
よう配設される枠体と、該保持基板と該枠体が形成する
空間部分に充填される封止樹脂と、該半導体素子と接続
されるインナーリード部と該枠体より外部に延出するア
ウターリード部とを有するリードとを具備する半導体装
置において、 該保持基板に樹脂充填孔を形成し、該樹脂孔を介して上
記空間部分に封止樹脂を充填し該半導体素子を封止する
と共に、 全ての該リードが、該保持基板と該枠体が形成する筐体
の一辺から外部に延出する構成としたことを特徴とする
半導体装置。30. A semiconductor element, a holding substrate for holding the semiconductor element, a frame body provided on the holding substrate so as to surround the semiconductor element, and a space formed by the holding substrate and the frame body. In a semiconductor device having a sealing resin filled in a portion, a lead having an inner lead portion connected to the semiconductor element and an outer lead portion extending outside the frame, a resin is provided on the holding substrate. A filling hole is formed, a sealing resin is filled into the space through the resin hole to seal the semiconductor element, and all the leads are formed of the housing formed by the holding substrate and the frame body. A semiconductor device having a structure extending from one side to the outside. 【請求項３１】 該保持基板の外形形状を該枠体の外形
形状に対して大きくしたことを特徴とする請求項３０記
載の半導体装置。31. The semiconductor device according to claim 30, wherein the outer shape of the holding substrate is larger than the outer shape of the frame body. 【請求項３２】 請求項３０または３１記載の半導体装
置を複数個積層すると共に、該半導体装置の該リードの
延出位置が同一面となるよう構成したことを特徴とする
半導体装置ユニット。32. A semiconductor device unit, wherein a plurality of the semiconductor devices according to claim 30 or 31 are stacked, and the extension positions of the leads of the semiconductor device are on the same plane. 【請求項３３】 表裏面を貫通する樹脂充填孔が形成さ
れた保持基板に半導体素子を配設し、該保持基板により
該半導体素子を保持させる半導体素子配設工程と、 アウターリード部を該保持基板の一辺のみに集約的に位
置するよう配置して取り付けるリード配設工程と、 該リードが配設された該保持基板上に、配設状態におい
て該半導体素子を囲繞する枠形状を有した枠体を配設す
る枠体配設工程と、 該半導体素子と該リードとを電気的に接続する配線工程
と、 該保持基板と該枠体が形成する空間部分に該樹脂充填孔
を介して封止樹脂を充填することにより、該半導体素子
を樹脂封止する樹脂封止工程と、 該半導体素子配設工程，リード配設工程，枠体配設工
程，配線工程，樹脂封止工程を経ることにより形成され
る半導体装置を、該アウターリード部の延出位置が同一
の辺となるよう位置決めして複数個積層する半導体装置
積層工程とを有することを特徴とする半導体装置ユニッ
トの製造方法。33. A semiconductor element arranging step of arranging a semiconductor element on a holding substrate having a resin filling hole penetrating the front and back surfaces, and holding the semiconductor element by the holding substrate; A lead disposing step of disposing and mounting so as to be collectively located only on one side of the substrate, and a frame having a frame shape surrounding the semiconductor element in the disposition state on the holding substrate on which the leads are disposed. A frame arranging step for arranging the body, a wiring step for electrically connecting the semiconductor element and the lead, and a space portion formed by the holding substrate and the frame body is sealed via the resin filling hole. A resin encapsulation step of encapsulating the semiconductor element with resin by filling with a stop resin, a semiconductor element disposing step, a lead disposing step, a frame disposing step, a wiring step, and a resin encapsulating step. The semiconductor device formed by The method of manufacturing a semiconductor device unit, characterized in that the extended position of Rido portion and a semiconductor device stacking step of stacking a plurality is positioned so that the same side. 【請求項３４】 表裏面を貫通する樹脂充填孔が形成さ
れた保持基板に該半導体素子を配設し、該保持基板によ
り該半導体素子を保持させる半導体素子配設工程と、 アウターリード部を該保持基板の一辺のみに集約的に位
置するよう配置して取り付けるリード配設工程と、 該リードが配設された該保持基板上に、配設状態におい
て該半導体素子を囲繞する枠形状を有した枠体を配設す
る枠体配設工程と、 該半導体素子と該リードとを電気的に接続する配線工程
と、 該半導体素子配設工程，リード配設工程，枠体配設工
程，配線工程，樹脂封止工程を経ることにより形成され
る半導体装置組立体を、該アウターリード部の延出位置
が同一の辺となるよう位置決めして複数個積層する積層
工程と該半導体装置組立体の内、最外部に位置する半導
体装置組立体に形成された樹脂充填孔より封止樹脂を充
填することにより、隣接する各半導体装置組立体間に該
保持基板と該枠体とが協働して形成する複数の空間部分
に、封止樹脂を一括的に充填することにより該半導体素
子を樹脂封止する樹脂封止工程とを有することを特徴と
する半導体装置ユニットの製造方法。34. A semiconductor element arranging step of arranging the semiconductor element on a holding substrate having a resin filling hole penetrating the front and back surfaces, and holding the semiconductor element by the holding substrate; A lead disposing step in which the semiconductor device is arranged and attached so as to be centrally located only on one side of the holding substrate; and a frame shape surrounding the semiconductor element in the arranged state is provided on the holding substrate on which the leads are arranged. A frame disposing step of disposing a frame, a wiring step of electrically connecting the semiconductor element and the lead, a semiconductor element disposing step, a lead disposing step, a frame disposing step, a wiring step A stacking step of stacking a plurality of semiconductor device assemblies formed by undergoing a resin encapsulation step such that the outer lead portions are extended so that the extension positions thereof are on the same side; , The outermost semi-conductor By filling the sealing resin from the resin filling hole formed in the device assembly, a plurality of space portions formed by the holding substrate and the frame body in cooperation between adjacent semiconductor device assemblies, And a resin encapsulation step of encapsulating the semiconductor element with a resin by collectively encapsulating an encapsulation resin. 【請求項３５】 半導体素子と、 該半導体素子が搭載される半導体素子搭載基板と、 可撓性を有するベース部材上に、該半導体素子と電気的
に接続される電極部と、外部に接続される外部接続端子
部と、該電極部と該外部接続端子部とを接続する配線部
とが形成されており、該半導体素子搭載基板を内包する
よう配設される可撓配線基板と、 少なくとも該半導体素子を封止する封止樹脂とを設けて
なる半導体装置。35. A semiconductor element, a semiconductor element mounting substrate on which the semiconductor element is mounted, a flexible base member, an electrode portion electrically connected to the semiconductor element, and an externally connected portion. An external connection terminal portion, a wiring portion connecting the electrode portion and the external connection terminal portion are formed, and a flexible wiring substrate disposed so as to include the semiconductor element mounting substrate, A semiconductor device provided with a sealing resin for sealing a semiconductor element. 【請求項３６】 該可撓配線基板は、中央部分に該外部
接続端子部が形成されると共に外縁近傍位置に該電極部
が形成されており、 該半導体素子の搭載位置と異なる面より、該半導体素子
搭載基板を包み込む構成とされてなることを特徴とする
請求項３５記載の半導体装置。36. The flexible wiring board has the external connection terminal portion formed at a central portion thereof and the electrode portion formed at a position near an outer edge thereof, and the flexible wiring substrate is provided with a surface different from a mounting position of the semiconductor element. The semiconductor device according to claim 35, wherein the semiconductor device mounting substrate is wrapped around the semiconductor device mounting substrate. 【請求項３７】 該可撓配線基板は、中央部分に該半導
体素子が挿通される半導体素子挿通開口が形成されると
共に該半導体素子挿通開口の縁部近傍位置に該電極部が
形成され、かつ該可撓配線基板の外縁近傍位置に該外部
接続端子部が形成され、 該半導体素子配設位置となる面より、該半導体素子搭載
基板を包み込む構成とされてなることを特徴とする請求
項３５記載の半導体装置。37. In the flexible wiring board, a semiconductor element insertion opening through which the semiconductor element is inserted is formed in a central portion, and the electrode portion is formed at a position near an edge of the semiconductor element insertion opening, and 36. The external connection terminal portion is formed at a position near an outer edge of the flexible wiring board, and the semiconductor element mounting board is wrapped from a surface on which the semiconductor element is arranged. The semiconductor device described. 【請求項３８】 該外部接続端子部を、該半導体素子搭
載基板の該半導体素子の搭載面及び該半導体素子搭載面
と対向する面と異なる外周四面の内、一の面に集約的に
配設したことを特徴とする請求項３５記載の半導体装
置。38. The external connection terminal portions are collectively arranged on one surface of four outer peripheral surfaces different from the mounting surface of the semiconductor element mounting surface of the semiconductor element mounting substrate and the surface facing the semiconductor element mounting surface. 36. The semiconductor device according to claim 35, wherein: 【請求項３９】 該外部接続端子部をメカニカルバンプ
により構成したことを特徴とする請求項３５乃至３８の
いずれかに記載の半導体装置。39. The semiconductor device according to claim 35, wherein the external connection terminal portion is constituted by a mechanical bump. 【請求項４０】 該半導体素子搭載基板の該メカニカル
バンプ形成位置に対応する位置にメカニカルバンプ形成
用突起を形成してなることを特徴とする請求項３９記載
の半導体装置。40. The semiconductor device according to claim 39, wherein a mechanical bump forming projection is formed at a position corresponding to the mechanical bump forming position on the semiconductor element mounting substrate. 【請求項４１】 半導体素子と、 可撓性を有するベース部材上に、該半導体素子と電気的
に接続される電極部と、外部に接続される外部接続端子
部と、該電極部と該外部接続端子部とを接続する配線部
とが形成されており、該半導体素子を内包するよう配設
される可撓配線基板と、 少なくとも該半導体素子を封止する封止樹脂とを設けて
なる半導体装置。41. A semiconductor element, an electrode portion electrically connected to the semiconductor element, an external connection terminal portion externally connected to the semiconductor element, a flexible base member, the electrode portion and the external portion. A semiconductor provided with a flexible wiring substrate formed with a wiring portion for connecting to a connection terminal portion, and arranged to enclose the semiconductor element, and at least a sealing resin for sealing the semiconductor element. apparatus. 【請求項４２】 該外部接続端子部を、側部外周四面の
内、一の面に集約的に配設したことを特徴とする請求項
４１記載の半導体装置。42. The semiconductor device according to claim 41, wherein the external connection terminal portions are collectively arranged on one surface of the four side peripheral outer surfaces. 【請求項４３】 該外部接続端子部をメカニカルバンプ
により構成したことを特徴とする請求項４１または４２
記載の半導体装置。43. The external connection terminal portion is constituted by a mechanical bump as set forth in claim 41 or 42.
The semiconductor device described. 【請求項４４】 可撓性を有するベース部材上に、半導
体素子と電気的に接続される電極部と、外部に接続され
る外部接続端子部と、該電極部と該外部接続端子部とを
接続する配線部とを配設することにより可撓配線基板を
形成する可撓配線基板形成工程と、 該半導体素子が搭載される半導体素子搭載基板に沿って
該可撓配線基板を折曲または湾曲することにより、該可
撓性配線基板により該半導体素子搭載基板を内包する可
撓配線基板配設工程と、 該半導体素子搭載基板上に該半導体素子を搭載すると共
に、該半導体素子と該可撓性配線基板に形成されている
該電極部とを電気的に接続する半導体素子搭載工程と、 該外部接続端子部に外部接続端子を形成する外部接続端
子形成工程と、 該半導体素子を封止樹脂により封止する樹脂封止工程と
を有することを特徴とする半導体装置の製造方法。44. An electrode part electrically connected to the semiconductor element, an external connection terminal part externally connected, and the electrode part and the external connection terminal part are provided on a flexible base member. A flexible wiring board forming step of forming a flexible wiring board by arranging a wiring part to be connected, and bending or bending the flexible wiring board along a semiconductor element mounting board on which the semiconductor element is mounted. By doing so, a flexible wiring board arranging step of enclosing the semiconductor element mounting board by the flexible wiring board, mounting the semiconductor element on the semiconductor element mounting board, and the semiconductor element and the flexible board. Element mounting step of electrically connecting the electrode section formed on the flexible wiring board, an external connection terminal forming step of forming an external connection terminal on the external connection terminal section, and a sealing resin for sealing the semiconductor element. Resin encapsulation The method of manufacturing a semiconductor device characterized by having and. 【請求項４５】 該可撓配線基板配設工程において、ロ
ーラを用いて該可撓配線基板を折曲または湾曲すること
を特徴とする請求項４４記載の半導体装置の製造方法。45. The method of manufacturing a semiconductor device according to claim 44, wherein in the step of disposing the flexible wiring board, the flexible wiring board is bent or curved using a roller. 【請求項４６】 該可撓配線基板配設工程において、金
型を用いて該可撓配線基板を折曲または湾曲することを
特徴とする請求項４４または４５記載の半導体装置の製
造方法。46. The method of manufacturing a semiconductor device according to claim 44, wherein in the step of disposing the flexible wiring board, the flexible wiring board is bent or curved using a mold. 【請求項４７】 予め該半導体素子搭載基板の該外部接
続端子が形成される位置に対応する位置に突起を形成し
ておき、該外部接続端子形成工程において、該突起によ
り該外部接続端子部を変形させることによりメカニカル
バンプを形成し、該メカニカルバンプを該外部接続端子
とすることを特徴とする請求項４４乃至４６のいずれか
に記載の半導体装置の製造方法。47. A protrusion is formed in advance at a position corresponding to a position where the external connection terminal is formed on the semiconductor element mounting substrate, and the external connection terminal portion is formed by the protrusion in the external connection terminal forming step. 47. The method of manufacturing a semiconductor device according to claim 44, wherein the mechanical bump is formed by being deformed, and the mechanical bump is used as the external connection terminal. 【請求項４８】 半導体素子と、該半導体素子が搭載さ
れる半導体素子搭載基板と、該半導体素子を封止する封
止樹脂とを具備する半導体装置において、 該半導体素子搭載基板を、絶縁材により構成されるベー
ス材と、該ベース材の該半導体素子が配設される面と異
なる面に形成された単層の第１のリード配線層とにより
構成し、 かつ、該第１のリード配線層にメカニカルバンプを形成
し、該メカニカルバンプを外部と接続するための外部接
続端子として用いる構成としたことを特徴とする半導体
装置。48. A semiconductor device comprising a semiconductor element, a semiconductor element mounting substrate on which the semiconductor element is mounted, and a sealing resin for sealing the semiconductor element, wherein the semiconductor element mounting substrate is made of an insulating material. And a first lead wiring layer of a single layer formed on a surface of the base material different from the surface on which the semiconductor element is arranged, and the first lead wiring layer. A semiconductor device having a structure in which a mechanical bump is formed on a substrate and used as an external connection terminal for connecting the mechanical bump to the outside. 【請求項４９】 該第１のリード配線層を、該半導体素
子とワイヤを用いて接続されるインナーリード部と、該
メカニカルバンプが形成されるアウターリード部とによ
り構成し、 該ベース材の該ワイヤと該インナーリード部とが接続さ
れる接続位置にワイヤ挿通孔を形成し、該ワイヤが該ワ
イヤ挿通孔を挿通して該インナーリード部と接続される
構成としてなることを特徴とする請求項４８記載の半導
体装置。49. The first lead wiring layer comprises an inner lead portion connected to the semiconductor element using a wire, and an outer lead portion on which the mechanical bump is formed. The wire insertion hole is formed at a connection position where the wire and the inner lead portion are connected, and the wire is inserted through the wire insertion hole to be connected to the inner lead portion. 48. The semiconductor device according to 48. 【請求項５０】 該ベース材の該半導体素子が搭載され
る搭載面に第２のリード配線層を配設し、 該第２のリード配線層のインナーリード部に該ワイヤを
接続すると共に、該第２のリード配線層が該第１のリー
ド配線層に接続される構成としてなることを特徴とする
請求項４８または４９記載の半導体装置。50. A second lead wiring layer is disposed on a mounting surface of the base material on which the semiconductor element is mounted, and the wire is connected to an inner lead portion of the second lead wiring layer. 50. The semiconductor device according to claim 48 or 49, wherein the second lead wiring layer is connected to the first lead wiring layer. 【請求項５１】 該第２のリード配線層のアウターリー
ド部にメカニカルバンプを形成すると共に、該ベース材
の該メカニカルバンプ形成位置に貫通孔を形成し、該メ
カニカルバンプが該貫通孔を貫通して該第１のリード配
線層のアウターリード部と接続される構成としてなるこ
とを特徴とする請求項５０記載の半導体装置。51. A mechanical bump is formed on an outer lead portion of the second lead wiring layer, and a through hole is formed at the mechanical bump forming position of the base material, and the mechanical bump penetrates the through hole. 51. The semiconductor device according to claim 50, wherein the semiconductor device is configured to be connected to the outer lead portion of the first lead wiring layer. 【請求項５２】 請求項４８記載乃至５１のいずれかに
記載の半導体装置において、 該半導体素子搭載基板上に、該半導体素子を対向離間し
た状態で囲繞する構成とされると共に封止樹脂が充填さ
れる樹脂充填孔を形成してなる枠体を配設し、 該枠体と該半導体素子搭載基板が形成する空間内に、該
樹脂充填孔を介して該樹脂を導入して該半導体素子を封
止した構成としてなることを特徴とする半導体装置。52. The semiconductor device according to claim 48, wherein the semiconductor element mounting substrate is configured to surround the semiconductor element in a state of facing each other and is filled with a sealing resin. A frame body having a resin filling hole formed therein is disposed, and the resin is introduced into the space defined by the frame body and the semiconductor element mounting substrate through the resin filling hole to form the semiconductor element. A semiconductor device having a sealed structure. 【請求項５３】 該外部接続端子として用いられるメカ
ニカルバンプに、導電性金属膜を形成したことを特徴と
する請求項４８記載乃至５２のいずれかに記載の半導体
装置。53. The semiconductor device according to claim 48, wherein a conductive metal film is formed on the mechanical bump used as the external connection terminal. 【請求項５４】 絶縁材により構成されるベース材の所
定位置に半導体配設孔及びワイヤ挿通孔を形成し、該半
導体配設孔及びワイヤ挿通孔が形成されたベース材の片
面に導電性材を配設し、続いて該導電性材を所定の形状
にパターニングすることにより単層の第１のリード配線
層を形成し、次に該第１のリード配線層に外部接続端子
として用いるメカニカルバンプを形成することにより半
導体素子搭載基板を形成する基板形成工程と、 該半導体素子搭載基板に半導体素子を搭載すると共に、
該半導体素子と該第１のリード配線層との間に該ワイヤ
挿通孔を介してワイヤを配設することにより、該半導体
素子と該第１のリード配線層とを電気的に接続する半導
体素子搭載工程と、 該半導体素子を樹脂封止する樹脂封止工程とを有するこ
とを特徴とする半導体装置の製造方法。54. A semiconductor mounting hole and a wire insertion hole are formed at predetermined positions of a base material made of an insulating material, and a conductive material is formed on one surface of the base material on which the semiconductor mounting hole and the wire insertion hole are formed. And then the conductive material is patterned into a predetermined shape to form a single-layer first lead wiring layer, and then a mechanical bump to be used as an external connection terminal on the first lead wiring layer. A substrate forming step of forming a semiconductor element mounting substrate by forming a substrate, and mounting the semiconductor element on the semiconductor element mounting substrate,
A semiconductor element for electrically connecting the semiconductor element and the first lead wiring layer by disposing a wire between the semiconductor element and the first lead wiring layer through the wire insertion hole. A method of manufacturing a semiconductor device, comprising a mounting step and a resin sealing step of sealing the semiconductor element with a resin. 【請求項５５】 請求項５４記載の半導体装置の製造方
法において、 該メカニカルバンプの表面に導電性金属膜を形成する導
電性金属膜形成工程を設けたことを特徴とする半導体装
置の製造方法。55. The method of manufacturing a semiconductor device according to claim 54, further comprising a conductive metal film forming step of forming a conductive metal film on the surface of the mechanical bump. 【請求項５６】 該導電性金属膜形成工程において、 先ず、該メカニカルバンプの形成位置に対応する位置に
凹部が形成された治具を用意し、該凹部に該導電性金属
膜となる導電金属が含有されたペーストを充填し、 続いて、該治具に該半導体素子搭載基板を装着すること
により、該ペーストが配設された凹部に該メカニカルバ
ンプを挿入し、 続いて、加熱処理を行うことにより該導電金属を溶融さ
せ、該導電金属を該メカニカルバンプの表面に付着させ
ることにより、該メカニカルバンプに該導電性金属膜を
形成することを特徴とする請求項５５記載の半導体装置
の製造方法。56. In the step of forming the conductive metal film, first, a jig having a recess formed at a position corresponding to a position where the mechanical bump is formed is prepared, and the conductive metal serving as the conductive metal film is formed in the recess. Is filled with the paste, and then the semiconductor element mounting substrate is mounted on the jig to insert the mechanical bumps into the recesses in which the paste is arranged, and then heat treatment is performed. 56. The manufacturing of the semiconductor device according to claim 55, wherein the conductive metal film is formed on the mechanical bumps by melting the conductive metal and depositing the conductive metal on the surfaces of the mechanical bumps. Method. 【請求項５７】 該導電性金属膜形成工程において、 先ず、該メカニカルバンプの形成位置に対応する位置に
孔が形成されたマスクを用意し、該マスクを該半導体素
子搭載基板に装着した上で、該マスクの上部から該導電
性金属膜となる導電金属を含有するペーストを該メカニ
カルバンプ上にスクリーン印刷し、 続いて、該マスクを外した上で加熱処理を行うことによ
り、該メカニカルバンプ上に配設された該導電金属を溶
融させ、該導電金属を該メカニカルバンプの表面に付着
させて該導電性金属膜を形成することを特徴とする請求
項５５記載の半導体装置の製造方法。57. In the step of forming the conductive metal film, first, a mask having holes formed at positions corresponding to the formation positions of the mechanical bumps is prepared, and then the mask is mounted on the semiconductor element mounting substrate. , A paste containing a conductive metal to be the conductive metal film is screen-printed on the mechanical bumps from the upper part of the mask, and then the mask is removed to perform heat treatment. 56. The method of manufacturing a semiconductor device according to claim 55, wherein the conductive metal disposed on the substrate is melted, and the conductive metal is attached to the surface of the mechanical bump to form the conductive metal film.
JP6301175A 1993-12-06 1994-12-05 Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof Pending JPH07221132A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6301175A JPH07221132A (en) 1993-12-06 1994-12-05 Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof
US08/944,511 US6111306A (en) 1993-12-06 1997-10-06 Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US09/593,658 US6379997B1 (en) 1993-12-06 2000-06-13 Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-305642 1993-12-06
JP30564293 1993-12-06
JP6301175A JPH07221132A (en) 1993-12-06 1994-12-05 Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH07221132A true JPH07221132A (en) 1995-08-18

Family

ID=26562586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6301175A Pending JPH07221132A (en) 1993-12-06 1994-12-05 Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH07221132A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059033A1 (en) * 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6498055B2 (en) 2000-05-17 2002-12-24 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP2007266650A (en) * 2007-07-20 2007-10-11 Texas Instr Japan Ltd Semiconductor device
JP2007288226A (en) * 1999-03-25 2007-11-01 Seiko Epson Corp Wiring board, connection substrate, semiconductor device, and method of manufacturing these, and circuit board and electronic equipment
JP2008004954A (en) * 1999-03-25 2008-01-10 Seiko Epson Corp Wiring board, connection board, semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JP2010524269A (en) * 2007-04-16 2010-07-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Photoelectric component manufacturing method and photoelectric component
JP2012019098A (en) * 2010-07-08 2012-01-26 Fuji Electric Co Ltd Method of manufacturing semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059033A1 (en) * 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6507095B1 (en) 1999-03-25 2003-01-14 Seiko Epson Corporation Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP2007288226A (en) * 1999-03-25 2007-11-01 Seiko Epson Corp Wiring board, connection substrate, semiconductor device, and method of manufacturing these, and circuit board and electronic equipment
JP2008004954A (en) * 1999-03-25 2008-01-10 Seiko Epson Corp Wiring board, connection board, semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JP4735856B2 (en) * 1999-03-25 2011-07-27 セイコーエプソン株式会社 Wiring board, semiconductor device, and manufacturing method thereof
US6498055B2 (en) 2000-05-17 2002-12-24 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP2010524269A (en) * 2007-04-16 2010-07-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Photoelectric component manufacturing method and photoelectric component
US8435806B2 (en) 2007-04-16 2013-05-07 Osram Opto Semiconductors Gmbh Method for the manufacture of an optoelectronic component and an optoelectronic component
JP2007266650A (en) * 2007-07-20 2007-10-11 Texas Instr Japan Ltd Semiconductor device
JP2012019098A (en) * 2010-07-08 2012-01-26 Fuji Electric Co Ltd Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR0167800B1 (en) Semiconductor device and method of producing the same
KR100384260B1 (en) Semiconductor device and manufacturing method of the same
JP5271886B2 (en) Semiconductor device and manufacturing method thereof
US6515356B1 (en) Semiconductor package and method for fabricating the same
US7432583B2 (en) Leadless leadframe package substitute and stack package
KR100339044B1 (en) ball grid array semiconductor package and method for making the same
KR100908759B1 (en) Tiny electronics package with bumpless stacked interconnect layers
KR100698526B1 (en) Substrate having heat spreading layer and semiconductor package using the same
US6727114B2 (en) Semiconductor device and a method of manufacturing the same
CN100568498C (en) Semiconductor device and manufacture method thereof
JPH0817957A (en) Semiconductor element and its formation
US20050110127A1 (en) Semiconductor device
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH07221132A (en) Semiconductor device, manufacture thereof, semiconductor device unit and manufacture thereof
US8482139B2 (en) Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
JPH10335577A (en) Semiconductor device and its manufacture
JP3628991B2 (en) Semiconductor device and manufacturing method thereof
US20040173903A1 (en) Thin type ball grid array package
KR100487135B1 (en) Ball Grid Array Package
JP2891426B2 (en) Semiconductor device
KR100239387B1 (en) Ball grid array semiconductor package and the manufacture method
JPH08153826A (en) Semiconductor integrated circuit device
KR100610916B1 (en) Semiconductor package
TWI475662B (en) Multiple die integrated circuit package

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330