JPH07212670A - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JPH07212670A
JPH07212670A JP733394A JP733394A JPH07212670A JP H07212670 A JPH07212670 A JP H07212670A JP 733394 A JP733394 A JP 733394A JP 733394 A JP733394 A JP 733394A JP H07212670 A JPH07212670 A JP H07212670A
Authority
JP
Japan
Prior art keywords
reference signal
signal
gain
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP733394A
Other languages
Japanese (ja)
Inventor
Tsukasa Taniguchi
谷口  司
Tetsuro Kawamoto
哲朗 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP733394A priority Critical patent/JPH07212670A/en
Publication of JPH07212670A publication Critical patent/JPH07212670A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

PURPOSE:To reduce the gain control adjustment in a factory and to attain stable gain. CONSTITUTION:The control circuit is made up of a reference signal generator 9 generating a reference signal for a stable gain and no adjustment, a timing pulse generator deciding an output timing of the reference signal, an amplifier 3 adjusting a gain of an output of a mixing circuit 2 inserting the reference signal to a video signal in said output timing, a circuit 4 driving a cathode of a CRT 10, a detector 6 detecting he reference signal from the circuit 4, an integration device 7 applying DC transformation to a detected signal, and a comparator 8 comparing the integrated signal with a voltage of the reference signal generator 9.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はテレビジョン受像機およ
び業務用モニター受像機などの映像信号の利得制御回路
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal gain control circuit for a television receiver, a commercial monitor receiver and the like.

【0002】[0002]

【従来の技術】以下に従来のテレビジョン受像機や業務
用モニター受像機の利得制御回路について説明する。図
4は従来の利得制御回路を示す構成図である。図4にお
いて、1は信号入力部、12は利得調整部、3は増幅
器、4はCRTのカソードを駆動する回路、10はCR
Tで、順次接続されている。13は利得調整部12を可
変する工場調整用ボリューム、14は増幅器3の利得を
可変するユーザー用利得調整ボリュームである。
2. Description of the Related Art A gain control circuit for a conventional television receiver or commercial monitor receiver will be described below. FIG. 4 is a block diagram showing a conventional gain control circuit. In FIG. 4, 1 is a signal input unit, 12 is a gain adjusting unit, 3 is an amplifier, 4 is a circuit for driving the cathode of a CRT, and 10 is a CR.
At T, they are sequentially connected. Reference numeral 13 is a factory adjustment volume for changing the gain adjustment unit 12, and 14 is a user gain adjustment volume for changing the gain of the amplifier 3.

【0003】この利得制御回路について以下その動作を
説明する。まず信号入力部1から映像信号が入力され、
利得調整部12、増幅器3、CRTのカソードを駆動す
る回路4を経て、CRT10の管面に出力される。映像
信号の利得調整は、駆動回路4で規定の信号レベルとな
るように、利得調整部12を工場調整用ボリューム13
で調整することによって行なわれる。この調整された映
像信号は、増幅器3をユーザー用利得調整ボリューム1
4で可変することにより、受像される信号の利得をユー
ザーが好みに応じて調整するようになっている。
The operation of this gain control circuit will be described below. First, a video signal is input from the signal input unit 1,
It is output to the tube surface of the CRT 10 via the gain adjusting unit 12, the amplifier 3, and the circuit 4 that drives the cathode of the CRT. For adjusting the gain of the video signal, the gain adjusting unit 12 is set to the factory adjustment volume 13 so that the drive circuit 4 has a predetermined signal level.
It is done by adjusting in. This adjusted video signal is fed through the amplifier 3 to the user gain adjustment volume 1
By varying with 4, the user can adjust the gain of the received signal according to his or her preference.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、各回路系の部品自体のバラツキによる
映像信号利得の変動を工場調整用ボリュームを調整して
変動を抑える必要があり、工場での調整工数は欠かせる
ことができなかった。
However, in the above conventional configuration, it is necessary to adjust the factory adjustment volume to suppress the fluctuation of the video signal gain due to the fluctuation of the components of each circuit system itself. The adjustment man-hours of was indispensable.

【0005】本発明は、上記課題を解決するもので、利
得制御調整工数の削減と長期間安定した利得供給をする
ことができる利得制御回路を提供することを目的とす
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and to provide a gain control circuit capable of reducing the number of gain control adjustment steps and supplying a stable gain for a long period of time.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に、本発明の利得制御回路は、利得制御を行うための基
準信号を発生する基準信号発生器と、前記基準信号の出
力タイミングを決定するタイミングパルス発生器と、映
像信号に前記タイミングで基準信号を挿入するミキシン
グ回路と、その出力信号に対する利得を調整可能な増幅
器と、その出力によりCRTのカソードを駆動する回路
と、その回路出力から基準信号を前記タイミングで検出
する検出器と、検出された信号をDC変換する積分器ま
たは検出された信号をサンプルホールドするサンプルホ
ールド用コンデンサと、積分された信号またはサンプル
ホールドされた電圧と基準信号発生器の電圧を比較する
比較器とを備え、前記比較器の出力を前記増幅器の利得
制御端子にフィードバックすることにより、映像信号の
利得を一定に保つようにしたものである。
To achieve this object, a gain control circuit of the present invention determines a reference signal generator for generating a reference signal for gain control, and an output timing of the reference signal. Timing pulse generator, a mixing circuit for inserting the reference signal into the video signal at the above timing, an amplifier whose gain with respect to the output signal can be adjusted, a circuit for driving the cathode of the CRT by its output, and its circuit output. A detector for detecting the reference signal at the timing, an integrator for converting the detected signal into a DC signal, or a sample-hold capacitor for sampling and holding the detected signal, and an integrated signal or a sample-and-hold voltage and a reference signal. A comparator for comparing the voltage of the generator, the output of the comparator being fed to the gain control terminal of the amplifier. By back, in which to keep the gain of the video signal constant.

【0007】[0007]

【作用】本発明は上記した構成によって、積分された信
号またはサンプルホールドされた電圧と基準電圧発生器
の出力電圧を比較し、比較出力を映像信号利得が一定と
なるように増幅器にフィードバックしているため、ミキ
シング回路、増幅器、CRTのカソードを駆動する回路
での利得変動が吸収されるので、利得調整工数を削減す
ることができ、長期間安定した利得供給をすることがで
きる。
According to the present invention, the integrated signal or the sampled and held voltage is compared with the output voltage of the reference voltage generator, and the comparison output is fed back to the amplifier so that the video signal gain becomes constant. Therefore, the gain fluctuation in the mixing circuit, the amplifier, and the circuit for driving the cathode of the CRT is absorbed, so that the gain adjustment man-hour can be reduced and the stable gain supply can be performed for a long period of time.

【0008】[0008]

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。図1は本発明の第1の実施例の利得制
御回路の全体構成図、図3は映像信号と基準信号および
タイミングパルスの各波形である。図1において、1は
信号入力部、2は入力信号と基準信号を混合するミキシ
ング回路、3は映像信号に対する利得を調整する増幅
器、4はCRTのカソードを駆動する回路、10はCR
Tで、順次接続されている。5は基準信号の出力タイミ
ングを決定するタイミングパルス発生器、6はCRTの
カソードでの基準信号を検出する検出器、7は検出器6
によって検出された信号をDC変換するための積分器、
8は積分器7によって積分された信号電圧と基準信号発
生器の電圧を比較し、増幅器3の利得を調整する比較
器、9は利得制御を行うための基準信号を発生する基準
電圧発生器、14はユーザーにより増幅器3の利得を可
変するユーザー用利得調整ボリュームである。上記2、
3、4、5、6、7、8、9を総称し、CRT10に対
する利得制御回路11とする。
Embodiments of the present invention will be described below with reference to the drawings. 1 is an overall configuration diagram of a gain control circuit according to a first embodiment of the present invention, and FIG. 3 is a waveform of a video signal, a reference signal, and a timing pulse. In FIG. 1, 1 is a signal input unit, 2 is a mixing circuit that mixes an input signal and a reference signal, 3 is an amplifier that adjusts the gain for a video signal, 4 is a circuit that drives the cathode of a CRT, and 10 is a CR
At T, they are sequentially connected. Reference numeral 5 is a timing pulse generator that determines the output timing of the reference signal, 6 is a detector that detects the reference signal at the cathode of the CRT, and 7 is a detector 6
An integrator for DC converting the signal detected by
Reference numeral 8 is a comparator for comparing the signal voltage integrated by the integrator 7 with the voltage of the reference signal generator to adjust the gain of the amplifier 3, 9 is a reference voltage generator for generating a reference signal for gain control, Reference numeral 14 denotes a user gain adjustment volume that allows the gain of the amplifier 3 to be changed by the user. Above 2,
3, 4, 5, 6, 7, 8, and 9 are collectively referred to as a gain control circuit 11 for the CRT 10.

【0009】以上のように構成された回路について動作
を説明する。まず信号入力部1から図3(a)のような
映像信号が入力される。この映像信号は、ミキシング回
路2にてタイミングパルス発生器5から出力される図3
(b)のようなタイミングパルスのタイミングで基準電
圧発生器9の出力である図3(c)のような基準信号と
混合される。そして増幅器3、CRTのカソードを駆動
する回路4で利得調整される。利得調整された映像信号
と基準信号の混合波形は図3(d)のようになる。ここ
で、基準信号はタイミングパルス発生器5のタイミング
で検出器6によって検出される。検出された図3(e)
のような基準信号は、積分器7でDC変換され、基準電
圧発生器9の出力電圧と、比較器8で比較される。この
比較器出力を増幅器3の利得調整端子にフィードバック
することによって、利得を一定に保っている。
The operation of the circuit configured as described above will be described. First, a video signal as shown in FIG. 3A is input from the signal input unit 1. This video signal is output from the timing pulse generator 5 in the mixing circuit 2.
The output of the reference voltage generator 9 is mixed with the reference signal as shown in FIG. 3C at the timing of the timing pulse as shown in FIG. The gain is adjusted by the amplifier 3 and the circuit 4 that drives the cathode of the CRT. The mixed waveform of the gain-adjusted video signal and the reference signal is as shown in FIG. Here, the reference signal is detected by the detector 6 at the timing of the timing pulse generator 5. Figure 3 (e) detected
The reference signal such as is DC-converted by the integrator 7, and is compared with the output voltage of the reference voltage generator 9 by the comparator 8. By feeding back this comparator output to the gain adjustment terminal of the amplifier 3, the gain is kept constant.

【0010】次に本発明の第2の実施例について図2を
参照しながら説明する。図2において、1、2、3、
4、5、6、8、9、10、11、14は、図1と同様
なものである。図1の構成と異なるのは7の積分器を、
7aのサンプルホールド用コンデンサとした点である。
以上のような回路構成にすることによって、比較する電
圧が第1の実施例の積分されたDC電圧からパルス電圧
となりDC電圧より高い電圧になるので、比較器が比較
誤りなどを起こしにくくなっている。
Next, a second embodiment of the present invention will be described with reference to FIG. In FIG. 2, 1, 2, 3,
4, 5, 6, 8, 9, 10, 11, and 14 are the same as those in FIG. The difference from the configuration of FIG.
This is the point where the sample-hold capacitor 7a is used.
With the circuit configuration as described above, the voltage to be compared becomes a pulse voltage from the integrated DC voltage of the first embodiment to a voltage higher than the DC voltage, so that the comparator is less likely to make a comparison error. There is.

【0011】[0011]

【発明の効果】以上のように、本発明によれば、利得制
御回路を用いることにより利得制御調整の削減と長期間
安定した利得供給することができる。
As described above, according to the present invention, by using the gain control circuit, the gain control adjustment can be reduced and the stable gain can be supplied for a long period of time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の利得制御回路を示す全
体構成図
FIG. 1 is an overall configuration diagram showing a gain control circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施例の利得制御回路を示す全
体構成図
FIG. 2 is an overall configuration diagram showing a gain control circuit according to a second embodiment of the present invention.

【図3】本発明の実施例の利得制御回路における映像信
号と基準信号およびタイミングパルス波形を示す図
FIG. 3 is a diagram showing a video signal, a reference signal, and a timing pulse waveform in the gain control circuit according to the embodiment of the present invention.

【図4】従来の利得制御回路を示す全体構成図FIG. 4 is an overall configuration diagram showing a conventional gain control circuit.

【符号の説明】[Explanation of symbols]

1 信号入力部 2 ミキシング回路 3 増幅器 4 CRTのカソードを駆動する回路 5 タイミングパルス発生器 6 検出器 7 積分器 7a サンプルホールド用コンデンサ 8 比較器 9 基準信号発生器 10 CRT 11 利得制御回路 14 ユーザー用利得調整ボリューム 1 signal input section 2 mixing circuit 3 amplifier 4 circuit for driving cathode of CRT 5 timing pulse generator 6 detector 7 integrator 7a sample and hold capacitor 8 comparator 9 reference signal generator 10 CRT 11 gain control circuit 14 for user Gain adjustment volume

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 利得制御を行うための基準信号を発生す
る基準信号発生器と、前記基準信号の出力タイミングを
決定するタイミングパルス発生器と、映像信号に前記タ
イミングで基準信号を挿入するミキシング回路と、その
出力信号に対する利得を調整可能な増幅器と、その出力
によりCRTのカソードを駆動する回路と、その回路出
力から基準信号を前記タイミングで検出する検出器と、
検出された信号をDC変換する積分器と、積分された信
号と基準信号発生器の電圧を比較する比較器を備え、前
記比較器の出力を前記増幅器の利得制御端子にフィード
バックすることにより映像信号の利得を一定に保つよう
に構成した利得制御回路。
1. A reference signal generator that generates a reference signal for gain control, a timing pulse generator that determines the output timing of the reference signal, and a mixing circuit that inserts the reference signal into the video signal at the timing. An amplifier whose gain with respect to the output signal can be adjusted, a circuit for driving the cathode of the CRT with the output, and a detector for detecting a reference signal from the circuit output at the timing.
A video signal is provided by including an integrator for converting the detected signal into DC and a comparator for comparing the integrated signal with the voltage of the reference signal generator, and feeding back the output of the comparator to the gain control terminal of the amplifier. Gain control circuit configured to keep the gain of the constant.
【請求項2】 利得制御を行うための基準信号を発生す
る基準信号発生器と、前記基準信号の出力タイミングを
決定するタイミングパルス発生器と、映像信号に前記タ
イミングで基準信号を挿入するミキシング回路と、その
出力信号に対する利得を調整可能な増幅器と、その出力
によりCRTのカソードを駆動する回路と、その回路出
力から基準信号を前記タイミングで検出する検出器と、
検出された信号をサンプルホールドするサンプルホール
ド用コンデンサと、そのサンプルホールドされた電圧と
基準信号発生器の電圧を比較する比較器を備え、前記比
較器の出力を前記増幅器の利得制御端子にフィードバッ
クすることにより映像信号の利得を一定に保つように構
成した利得制御回路。
2. A reference signal generator that generates a reference signal for gain control, a timing pulse generator that determines the output timing of the reference signal, and a mixing circuit that inserts the reference signal into the video signal at the timing. An amplifier whose gain with respect to the output signal can be adjusted, a circuit for driving the cathode of the CRT with the output, and a detector for detecting a reference signal from the circuit output at the timing.
A sample and hold capacitor for sampling and holding the detected signal and a comparator for comparing the sampled and held voltage with the voltage of the reference signal generator are provided, and the output of the comparator is fed back to the gain control terminal of the amplifier. Thus, a gain control circuit configured to keep the gain of the video signal constant.
JP733394A 1994-01-27 1994-01-27 Gain control circuit Pending JPH07212670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP733394A JPH07212670A (en) 1994-01-27 1994-01-27 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP733394A JPH07212670A (en) 1994-01-27 1994-01-27 Gain control circuit

Publications (1)

Publication Number Publication Date
JPH07212670A true JPH07212670A (en) 1995-08-11

Family

ID=11663034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP733394A Pending JPH07212670A (en) 1994-01-27 1994-01-27 Gain control circuit

Country Status (1)

Country Link
JP (1) JPH07212670A (en)

Similar Documents

Publication Publication Date Title
US5798802A (en) Video signal clamping circuit
JPH07212670A (en) Gain control circuit
JPH0532948B2 (en)
US20040027492A1 (en) Back-porch clamp
JP2726305B2 (en) Image display device
JPH0879563A (en) Luminance control circuit
JP2522395B2 (en) Video signal clamp circuit
JP2811704B2 (en) CCD output circuit
JP2654142B2 (en) Sample hold circuit
EP1071281B1 (en) Automatic luminance adjustment device and method
JP3277432B2 (en) Phase locked loop circuit
JP2830542B2 (en) Video signal processing device
JP2789498B2 (en) Video camera
JPH11177848A (en) Signal processing circuit
JP2970175B2 (en) White balance control device
JPH067628Y2 (en) Horizontal screen position control circuit
JP2830545B2 (en) Video signal processing device
JP2540849B2 (en) Video signal processing circuit
US20030174249A1 (en) Calibration device for a video input stage
JPH05268620A (en) Automatic white balance adjusting circuit
KR910006094Y1 (en) Video output control circuit
JPH0322763A (en) Clamping circuit
JPH057161A (en) D/a converter
JPH06113321A (en) White balance control method and device therefor
KR950012661B1 (en) Ee level control circuit fo rvtr testing