JPH07211815A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH07211815A JPH07211815A JP721494A JP721494A JPH07211815A JP H07211815 A JPH07211815 A JP H07211815A JP 721494 A JP721494 A JP 721494A JP 721494 A JP721494 A JP 721494A JP H07211815 A JPH07211815 A JP H07211815A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- resist
- circuit
- device hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 高密度化と高信頼性が要求される半導体チッ
プを搭載するプリント配線板において、回路を形成した
後にディバイスホールを加工しても、回路のショート、
剥離等が発生しない、信頼性高いプリント配線板を得る
ことができるプリント配線板の製造方法を提供する。 【構成】 プリント配線板（１）の表面に回路（２）の
形成を行い、この回路（２）に第１のレジスト（５）を
被着した後にディバイスホール（８）を形成するプリン
ト配線板の製造方法において、ディバイスホール（８）
の周縁部の第１のレジスト（５）上に、第２のレジスト
（６）を被着することを特徴とする。
プを搭載するプリント配線板において、回路を形成した
後にディバイスホールを加工しても、回路のショート、
剥離等が発生しない、信頼性高いプリント配線板を得る
ことができるプリント配線板の製造方法を提供する。 【構成】 プリント配線板（１）の表面に回路（２）の
形成を行い、この回路（２）に第１のレジスト（５）を
被着した後にディバイスホール（８）を形成するプリン
ト配線板の製造方法において、ディバイスホール（８）
の周縁部の第１のレジスト（５）上に、第２のレジスト
（６）を被着することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電気機器、電子機器に
使用されるプリント配線板において、半導体チップを搭
載するディバイスホールを有するプリント配線板の製造
方法に関するものである。
使用されるプリント配線板において、半導体チップを搭
載するディバイスホールを有するプリント配線板の製造
方法に関するものである。
【０００２】
【従来の技術】半導体チップ搭載用のプリント配線板の
製造方法は、その構造によって様々の方法が採用されて
いるが、近年半導体技術の進展に伴い、薄型高密度を十
分満足させる構造である座ぐり部、つまり、ディバイス
ホールを有するプリント配線板がその主流を占めてい
る。その製造方法の１つは、通常の両面スルーホールプ
リント配線板を作成した後、半導体チップ搭載部分のデ
ィバイスホールを座ぐる方法であり、他の１つは、両面
銅張積層板を用いてスルーホール穴明け、座ぐり加工を
した後、パネルメッキを経て半田メッキ等によって回路
を形成し、さらにレジストをコーティングした後メッキ
を行う方法である。前者の方法は回路を形成した後にデ
ィバイスホールを座ぐる方法であり、後者の方法と比較
して、加工工程は従来の設備をそのまま利用することが
でき、座ぐり加工工程を付加するだけで実施できるもの
である。しかし、半導体の集積度が高まるに伴って、上
記プリント配線板の表面に形成されている回路も高密度
化が進められ、線幅、線間はともに、従来、０．１２ｍ
ｍ、０．１２ｍｍ程度であるが、しだいに狭くなり、
０．０５ｍｍ、０．０５ｍｍ程度になるため、ディバイ
スホール形成時に、スリッティングカッター等の刃物で
加工すると、回路のショート、又は剥離等の不良が発生
しやすく信頼性が低下する問題があり、高密度化の阻止
要因であった。
製造方法は、その構造によって様々の方法が採用されて
いるが、近年半導体技術の進展に伴い、薄型高密度を十
分満足させる構造である座ぐり部、つまり、ディバイス
ホールを有するプリント配線板がその主流を占めてい
る。その製造方法の１つは、通常の両面スルーホールプ
リント配線板を作成した後、半導体チップ搭載部分のデ
ィバイスホールを座ぐる方法であり、他の１つは、両面
銅張積層板を用いてスルーホール穴明け、座ぐり加工を
した後、パネルメッキを経て半田メッキ等によって回路
を形成し、さらにレジストをコーティングした後メッキ
を行う方法である。前者の方法は回路を形成した後にデ
ィバイスホールを座ぐる方法であり、後者の方法と比較
して、加工工程は従来の設備をそのまま利用することが
でき、座ぐり加工工程を付加するだけで実施できるもの
である。しかし、半導体の集積度が高まるに伴って、上
記プリント配線板の表面に形成されている回路も高密度
化が進められ、線幅、線間はともに、従来、０．１２ｍ
ｍ、０．１２ｍｍ程度であるが、しだいに狭くなり、
０．０５ｍｍ、０．０５ｍｍ程度になるため、ディバイ
スホール形成時に、スリッティングカッター等の刃物で
加工すると、回路のショート、又は剥離等の不良が発生
しやすく信頼性が低下する問題があり、高密度化の阻止
要因であった。
【０００３】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
高密度化と高信頼性が要求される半導体チップを搭載す
るプリント配線板において、回路を形成した後にディバ
イスホールを加工しても、回路のショート、剥離等が発
生しない、信頼性高いプリント配線板を得ることができ
るプリント配線板の製造方法を提供することにある。
鑑みてなされたものであり、その目的とするところは、
高密度化と高信頼性が要求される半導体チップを搭載す
るプリント配線板において、回路を形成した後にディバ
イスホールを加工しても、回路のショート、剥離等が発
生しない、信頼性高いプリント配線板を得ることができ
るプリント配線板の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明に係るプリント配
線板の製造方法は、プリント配線板（１）の表面に回路
（２）の形成を行い、この回路（２）に第１のレジスト
（５）を被着した後にディバイスホール（８）を形成す
るプリント配線板の製造方法において、ディバイスホー
ル（８）の周縁部の第１のレジスト（５）上に、第２の
レジスト（６）を被着することを特徴とする。
線板の製造方法は、プリント配線板（１）の表面に回路
（２）の形成を行い、この回路（２）に第１のレジスト
（５）を被着した後にディバイスホール（８）を形成す
るプリント配線板の製造方法において、ディバイスホー
ル（８）の周縁部の第１のレジスト（５）上に、第２の
レジスト（６）を被着することを特徴とする。
【０００５】
【作用】本発明に係るプリント配線板の製造方法による
と、プリント配線板（１）のディバイスホール（８）の
周縁部の第１のレジスト（５）上に、第２のレジスト
（６）を被着することにより、ディバイスホール（８）
の周縁部の回路とプリント配線板（１）との密着力が高
まり、ディバイスホール（８）をスリッティングカッタ
ー等の刃物で加工を行うときに回路（２）に負荷がかか
っても、回路（２）は剥離することなく、刃物により精
度良く切断される。第２のレジスト（６）をディバイス
ホール（８）の周縁部の第１のレジスト（５）上のみに
被着するのは、外観上の問題とスルーホール（３）の開
孔部にレジストが覆うのを避けるためである。
と、プリント配線板（１）のディバイスホール（８）の
周縁部の第１のレジスト（５）上に、第２のレジスト
（６）を被着することにより、ディバイスホール（８）
の周縁部の回路とプリント配線板（１）との密着力が高
まり、ディバイスホール（８）をスリッティングカッタ
ー等の刃物で加工を行うときに回路（２）に負荷がかか
っても、回路（２）は剥離することなく、刃物により精
度良く切断される。第２のレジスト（６）をディバイス
ホール（８）の周縁部の第１のレジスト（５）上のみに
被着するのは、外観上の問題とスルーホール（３）の開
孔部にレジストが覆うのを避けるためである。
【０００６】以下、本発明を添付した図１〜図４に沿っ
て詳細に説明する。
て詳細に説明する。
【０００７】
【実施例】図１は本発明による一実施例を示すプリント
配線板の断面図および上面図である。
配線板の断面図および上面図である。
【０００８】本発明におけるプリント配線板は、図１に
示すごとく、半導体チップを搭載するディバイスホール
（８）を有し、表面に回路パターン（２）を有する。こ
のようなプリント配線板は一般にＰＧＡに用いられてお
り、本実施例では、ＰＧＡのプリント配線板を対象に説
明する。
示すごとく、半導体チップを搭載するディバイスホール
（８）を有し、表面に回路パターン（２）を有する。こ
のようなプリント配線板は一般にＰＧＡに用いられてお
り、本実施例では、ＰＧＡのプリント配線板を対象に説
明する。
【０００９】まず、表面に回路パターン（２）を形成
し、スルーホール（３）を穿設したのちに、メッキ（図
示せず）を施したプリント配線板（１）を用意する。こ
のプリント配線板（１）は、図２に示すもので、上記回
路パターン（２）は、スルーホール（３）と接続され、
中央部付近に集まってきている。
し、スルーホール（３）を穿設したのちに、メッキ（図
示せず）を施したプリント配線板（１）を用意する。こ
のプリント配線板（１）は、図２に示すもので、上記回
路パターン（２）は、スルーホール（３）と接続され、
中央部付近に集まってきている。
【００１０】つぎにこのプリント配線板（１）の表面に
第１のレジスト（５）を被着する。この第１のレジスト
（５）は、スルーホール（３）の部分と、回路パターン
（２）の一部は被着しない。この第１のレジスト（５）
を被着していない回路パターン（２）は、搭載した半導
体チップとワイヤボンディングにより接続される電極と
なる。さらに、その上に第２のレジスト（６）を被着す
る。この第２のレジスト（６）を被着する位置は、後の
工程でディバイスホール（８）が形成される部分で、デ
ィバイスホール（８）の周縁部の近傍にあたる部分で、
図３に示す、破線（４）が後にディバイスホール（８）
になる部分である。
第１のレジスト（５）を被着する。この第１のレジスト
（５）は、スルーホール（３）の部分と、回路パターン
（２）の一部は被着しない。この第１のレジスト（５）
を被着していない回路パターン（２）は、搭載した半導
体チップとワイヤボンディングにより接続される電極と
なる。さらに、その上に第２のレジスト（６）を被着す
る。この第２のレジスト（６）を被着する位置は、後の
工程でディバイスホール（８）が形成される部分で、デ
ィバイスホール（８）の周縁部の近傍にあたる部分で、
図３に示す、破線（４）が後にディバイスホール（８）
になる部分である。
【００１１】図３に示すように、第１および第２のレジ
スト（５）（６）が被着されたプリント配線板（１）に
スリッティングカッターを用いてディバイスホール
（８）を形成し、得られたディバイスホール（８）が形
成されたプリント配線板（１）は、図１に示すものであ
る。
スト（５）（６）が被着されたプリント配線板（１）に
スリッティングカッターを用いてディバイスホール
（８）を形成し、得られたディバイスホール（８）が形
成されたプリント配線板（１）は、図１に示すものであ
る。
【００１２】ここで、スリッティングカッターを用いて
穿設されたディバイスホール（８）の側面（７）は、図
４に示すごとく、プリント配線板（１）の上面に回路パ
ターン（２）が一定のピッチを保って形成され、その上
部には第１のレジスト（５）さらにその上部には第２の
レジスト（６）が被着されている。
穿設されたディバイスホール（８）の側面（７）は、図
４に示すごとく、プリント配線板（１）の上面に回路パ
ターン（２）が一定のピッチを保って形成され、その上
部には第１のレジスト（５）さらにその上部には第２の
レジスト（６）が被着されている。
【００１３】上記プリント配線板（１）としては、基材
に樹脂ワニスを含浸し乾燥して得られるプリプレグの樹
脂を硬化した絶縁樹脂基板、またはアルミナ等のセラミ
ック系の絶縁基板が用いられる。この絶縁樹脂基板の基
材としては、特に限定するものではないが、ガラス繊維
やアラミド繊維等の無機材料の方が耐熱性、耐湿性など
に優れて好ましい。また、耐熱性に優れる有機繊維の布
やこれらの混合物を基材として用いることもできる。上
記基材に含浸する樹脂ワニスとしては、エポキシ樹脂、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリエ
ステル樹脂、ポリフェニレンオキサイド樹脂等の単独、
変性物、混合物等が用いられる。
に樹脂ワニスを含浸し乾燥して得られるプリプレグの樹
脂を硬化した絶縁樹脂基板、またはアルミナ等のセラミ
ック系の絶縁基板が用いられる。この絶縁樹脂基板の基
材としては、特に限定するものではないが、ガラス繊維
やアラミド繊維等の無機材料の方が耐熱性、耐湿性など
に優れて好ましい。また、耐熱性に優れる有機繊維の布
やこれらの混合物を基材として用いることもできる。上
記基材に含浸する樹脂ワニスとしては、エポキシ樹脂、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリエ
ステル樹脂、ポリフェニレンオキサイド樹脂等の単独、
変性物、混合物等が用いられる。
【００１４】このようにして、ディバイスホールが形成
されたプリント配線板は、回路のピッチを０．０５ｍｍ
まで近づけたものを得ることができる。
されたプリント配線板は、回路のピッチを０．０５ｍｍ
まで近づけたものを得ることができる。
【００１５】
【発明の効果】以上、述べたように、本発明のプリント
配線板の製造方法によると、プリント配線板の表面に形
成されるディバイスホールの周縁部の近傍上にあたる部
分に、第２のレジストを被着することにより、ディバイ
スホールの周縁部の回路のプリント配線板への密着力が
高まり、ディバイスホールをスリッティングカッター等
の刃物で加工を行っても、切断面での回路は剥離するこ
とが無いので、回路のショート、剥離等が発生しない。
したがって、回路の高密度化を進めることが可能とな
り、線幅、線間を狭くするとができるとともに、信頼性
高いプリント配線板を得ることができる。
配線板の製造方法によると、プリント配線板の表面に形
成されるディバイスホールの周縁部の近傍上にあたる部
分に、第２のレジストを被着することにより、ディバイ
スホールの周縁部の回路のプリント配線板への密着力が
高まり、ディバイスホールをスリッティングカッター等
の刃物で加工を行っても、切断面での回路は剥離するこ
とが無いので、回路のショート、剥離等が発生しない。
したがって、回路の高密度化を進めることが可能とな
り、線幅、線間を狭くするとができるとともに、信頼性
高いプリント配線板を得ることができる。
【図１】本発明に係る一実施例のプリント配線板の断面
図および上面図である。
図および上面図である。
【図２】本発明の製造方法を説明するプリント配線板の
上面図である。
上面図である。
【図３】本発明の製造方法を説明するプリント配線板の
断面図および上面図である。
断面図および上面図である。
【図４】上記プリント配線板のディバイスホールの側面
図である。
図である。
１ プリント配線板 ２ 回路 ３ スルーホール ４ 破線 ５ 第１のレジスト ６ 第２のレジスト ７ 側面 ８ ディバイスホール
Claims (1)
- 【請求項１】 プリント配線板の表面に回路形成を行
い、この回路に第１のレジストを被着した後にディバイ
スホールを形成するプリント配線板の製造方法におい
て、ディバイスホールの周縁部の第１のレジスト上に、
第２のレジストを被着することを特徴とするプリント配
線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP721494A JPH07211815A (ja) | 1994-01-26 | 1994-01-26 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP721494A JPH07211815A (ja) | 1994-01-26 | 1994-01-26 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211815A true JPH07211815A (ja) | 1995-08-11 |
Family
ID=11659755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP721494A Withdrawn JPH07211815A (ja) | 1994-01-26 | 1994-01-26 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211815A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009023649A1 (en) * | 2007-08-10 | 2009-02-19 | Texas Instruments Incorporated | Packaged integrated circuits and methods to form a packaged integrated circuit |
-
1994
- 1994-01-26 JP JP721494A patent/JPH07211815A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009023649A1 (en) * | 2007-08-10 | 2009-02-19 | Texas Instruments Incorporated | Packaged integrated circuits and methods to form a packaged integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090100673A1 (en) | Method for manufacturing wiring board | |
| US4856184A (en) | Method of fabricating a circuit board | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| JP2020057767A (ja) | プリント配線基板 | |
| JPH07211815A (ja) | プリント配線板の製造方法 | |
| JP3155565B2 (ja) | プリント配線板の製造方法 | |
| JP2002252436A (ja) | 両面積層板およびその製造方法 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| US5763060A (en) | Printed wiring board | |
| JPH03180096A (ja) | 配線板の製造方法 | |
| JPH04243197A (ja) | 多層プリント配線板 | |
| JPS59143394A (ja) | 多層配線基板 | |
| JPH11163528A (ja) | 多層電子部品搭載用基板及びその製造方法 | |
| JPS643356B2 (ja) | ||
| JPH09306955A (ja) | フィルムキャリアおよびその製造方法 | |
| JPH06278097A (ja) | プリント配線板の穴あけ方法 | |
| JPH0992972A (ja) | プリント配線板の製造方法 | |
| JPH0360191B2 (ja) | ||
| JPH06216539A (ja) | プリント配線板及び半導体装置 | |
| JPH07297551A (ja) | 薄膜多層配線基板 | |
| JPH0434838B2 (ja) | ||
| JPH06120629A (ja) | 金属ベース多層配線基板 | |
| JPH09289359A (ja) | 電子機器中間構体及びこれを用いた電子機器の製造方法 | |
| JPH08130375A (ja) | 多層プリント配線板 | |
| JPS62242343A (ja) | 半導体チツプキヤリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |