JPH07210501A - マルチバスシステム - Google Patents
マルチバスシステムInfo
- Publication number
- JPH07210501A JPH07210501A JP113994A JP113994A JPH07210501A JP H07210501 A JPH07210501 A JP H07210501A JP 113994 A JP113994 A JP 113994A JP 113994 A JP113994 A JP 113994A JP H07210501 A JPH07210501 A JP H07210501A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master device
- buses
- access
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 システムバスを複数持つことで、マスターデ
バイスとスレーブデバイスのアクセス経路を複数用意す
ることによって、バスのアビトレーションによるアクセ
スのロス時間を少なくしたバスシステムを実現する。 【構成】 システムバス７，８は同じ機能を有し、バス
アービター１によって制御される。バスアービター１
は、あるマスターデバイス２からバスリクエストがある
と、つまり、スレーブデバイス５へのアクセス要求が出
されると、複数あるシステムバス７，８の状況を調べ、
使用されていないシステムバスを探し、存在すればその
システムバスの使用権を先のバスリクエストを出したマ
スターデバイス２に与える。また、存在しなければ全て
のバスが使用できないことを先のバスリクエストを出し
たマスターデバイス２に伝え、そのマスターデバイス２
は、システムバスが使用できるようになるまでスレーブ
デバイス５にアクセスできないまま、バスアービター１
にバスリクエストを出し続け、ウエイト状態になる。
バイスとスレーブデバイスのアクセス経路を複数用意す
ることによって、バスのアビトレーションによるアクセ
スのロス時間を少なくしたバスシステムを実現する。 【構成】 システムバス７，８は同じ機能を有し、バス
アービター１によって制御される。バスアービター１
は、あるマスターデバイス２からバスリクエストがある
と、つまり、スレーブデバイス５へのアクセス要求が出
されると、複数あるシステムバス７，８の状況を調べ、
使用されていないシステムバスを探し、存在すればその
システムバスの使用権を先のバスリクエストを出したマ
スターデバイス２に与える。また、存在しなければ全て
のバスが使用できないことを先のバスリクエストを出し
たマスターデバイス２に伝え、そのマスターデバイス２
は、システムバスが使用できるようになるまでスレーブ
デバイス５にアクセスできないまま、バスアービター１
にバスリクエストを出し続け、ウエイト状態になる。
Description
【０００１】
【産業上の利用分野】本発明は、バスアービターによっ
て制御されているシステムバスを用いて、複数のマスタ
ーデバイスと複数のスレーブデバイスが通信するマルチ
バスシステムに関するものである。
て制御されているシステムバスを用いて、複数のマスタ
ーデバイスと複数のスレーブデバイスが通信するマルチ
バスシステムに関するものである。
【０００２】
【従来の技術】図２は従来のシステムバスを用いたマル
チバスシステムの構成例を示す図であり、バスアービタ
ー１、マスターデバイス２、マスターデバイス３、マス
ターデバイス４、スレーブデバイス５、スレーブデバイ
ス６、システムバス７を有している。
チバスシステムの構成例を示す図であり、バスアービタ
ー１、マスターデバイス２、マスターデバイス３、マス
ターデバイス４、スレーブデバイス５、スレーブデバイ
ス６、システムバス７を有している。
【０００３】システムバス７上でのデータの衝突を避け
るために、バスアービター１は、スレーブデバイスにア
クセスしようとするマスターデバイスの１つのみにシス
テムバス７の使用権を与え、システムバス７が使用され
ている間は、他のマスターデバイスにはシステムバス７
を使用させないように制御する。
るために、バスアービター１は、スレーブデバイスにア
クセスしようとするマスターデバイスの１つのみにシス
テムバス７の使用権を与え、システムバス７が使用され
ている間は、他のマスターデバイスにはシステムバス７
を使用させないように制御する。
【０００４】
【発明が解決しようとする課題】従来は、あるマスター
デバイスがシステムバスを使用してスレーブデバイスに
アクセスしている間、他のマスターデバイスはシステム
バスが使用できないため、スレーブデバイスにアクセス
できず、ウエイト状態のままアクセス要求を出し続ける
ことになる。このためアクセスロス時間が大きくなり、
これを改善する必要がある。
デバイスがシステムバスを使用してスレーブデバイスに
アクセスしている間、他のマスターデバイスはシステム
バスが使用できないため、スレーブデバイスにアクセス
できず、ウエイト状態のままアクセス要求を出し続ける
ことになる。このためアクセスロス時間が大きくなり、
これを改善する必要がある。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
め、本発明は、バスアービターと、前記バスアービター
によって制御される複数のシステムバスを持ち、前記複
数のシステムバスに同様に接続されているマスターデバ
イスが複数存在し、前記複数のシステムバスに同様に接
続されているスレーブデバイスが複数存在するマルチバ
スシステムである。
め、本発明は、バスアービターと、前記バスアービター
によって制御される複数のシステムバスを持ち、前記複
数のシステムバスに同様に接続されているマスターデバ
イスが複数存在し、前記複数のシステムバスに同様に接
続されているスレーブデバイスが複数存在するマルチバ
スシステムである。
【０００６】
【作用】上記のマルチバスシステムを使用した場合、全
く同一の機能を持ったシステムバスが複数存在するた
め、あるマスターデバイスが１つのシステムバスを使用
してスレーブデバイスにアクセスしている間、他のマス
ターデバイスがスレーブデバイスにアクセス要求を出す
と、バスアービターは使用されていないシステムバスを
探し、そのシステムバスの使用権限を与え、同時に複数
のマスターデバイスがそれぞれ別のシステムバスを用い
て、スレーブデバイスにアクセスすることが可能とな
る。
く同一の機能を持ったシステムバスが複数存在するた
め、あるマスターデバイスが１つのシステムバスを使用
してスレーブデバイスにアクセスしている間、他のマス
ターデバイスがスレーブデバイスにアクセス要求を出す
と、バスアービターは使用されていないシステムバスを
探し、そのシステムバスの使用権限を与え、同時に複数
のマスターデバイスがそれぞれ別のシステムバスを用い
て、スレーブデバイスにアクセスすることが可能とな
る。
【０００７】
【実施例】図１は本発明のマルチバスシステムの構成例
を示す図であり、バスアービター１、マスターデバイス
２、マスターデバイス３、マスターデバイス４、スレー
ブデバイス５、スレーブデバイス６、システムバス７、
システムバス８を有している。この実施例では、システ
ムバスの数は２つである。
を示す図であり、バスアービター１、マスターデバイス
２、マスターデバイス３、マスターデバイス４、スレー
ブデバイス５、スレーブデバイス６、システムバス７、
システムバス８を有している。この実施例では、システ
ムバスの数は２つである。
【０００８】システムバス７，システムバス８は同じ機
能を有し、バスアービター１によって制御される。バス
アービター１は、あるマスターデバイスからバスリクエ
ストがあると、つまり、スレーブデバイスへのアクセス
要求が出されると、複数あるシステムバスの状況を調
べ、使用されていないシステムバスを探し、存在すれば
そのシステムバスの使用権を先のバスリクエストを出し
たマスターデバイスに与える。また、存在しなければ、
すべてのバスが使用できないことを先のバスリクエスト
を出したマスターデバイスに伝え、そのマスターデバイ
スは、システムバスが使用できるようになるまでスレー
ブデバイスにアクセスできないまま、バスアービター１
にバスリクエストを出し続け、ウエイト状態になる。
能を有し、バスアービター１によって制御される。バス
アービター１は、あるマスターデバイスからバスリクエ
ストがあると、つまり、スレーブデバイスへのアクセス
要求が出されると、複数あるシステムバスの状況を調
べ、使用されていないシステムバスを探し、存在すれば
そのシステムバスの使用権を先のバスリクエストを出し
たマスターデバイスに与える。また、存在しなければ、
すべてのバスが使用できないことを先のバスリクエスト
を出したマスターデバイスに伝え、そのマスターデバイ
スは、システムバスが使用できるようになるまでスレー
ブデバイスにアクセスできないまま、バスアービター１
にバスリクエストを出し続け、ウエイト状態になる。
【０００９】図１を用いた動作例は、次の通りである。
マスターデバイス２がスレーブデバイス５にアクセスす
る場合、マスターデバイス２はバスアービター１に対し
てバスリクエストを出し、システムバスの使用権を要求
する。バスアービター１は、システムバス７，システム
バス８の状態を調べ、その結果システムバス７が他のマ
スターデバイスによって使用されていないとなれば、マ
スターデバイス２にシステムバス７の使用権を与える。
マスターデバイス２はシステムバス７を経てスレーブデ
バイス５にアクセスする。
マスターデバイス２がスレーブデバイス５にアクセスす
る場合、マスターデバイス２はバスアービター１に対し
てバスリクエストを出し、システムバスの使用権を要求
する。バスアービター１は、システムバス７，システム
バス８の状態を調べ、その結果システムバス７が他のマ
スターデバイスによって使用されていないとなれば、マ
スターデバイス２にシステムバス７の使用権を与える。
マスターデバイス２はシステムバス７を経てスレーブデ
バイス５にアクセスする。
【００１０】次にその時、マスターデバイス３がスレー
ブデバイス６にアクセスする場合、前記にある通り、マ
スターデバイス２によってシステムバス７が使用されて
いるので、マスターデバイス８からのバスリクエストに
対して、バスアービター１はシステムバス８が他のマス
ターデバイスによって使用されていないことを確認し
て、システムバス８の使用権をマスターデバイス３に与
える。マスターデバイス３はシステムバス８を経てスレ
ーブデバイス６にアクセスすることができる。
ブデバイス６にアクセスする場合、前記にある通り、マ
スターデバイス２によってシステムバス７が使用されて
いるので、マスターデバイス８からのバスリクエストに
対して、バスアービター１はシステムバス８が他のマス
ターデバイスによって使用されていないことを確認し
て、システムバス８の使用権をマスターデバイス３に与
える。マスターデバイス３はシステムバス８を経てスレ
ーブデバイス６にアクセスすることができる。
【００１１】さらに、マスターデバイス４がバスアービ
ター１に対してバスリクエストを出した場合、前記にあ
る通り、システムバス７，システムバス８は、それぞれ
マスターデバイス２，マスターデバイス３によって共に
使用されているため、バスアービター１はマスターデバ
イス４に、システムバスが使用できないことを伝え、マ
スターデバイス４は、マスターデバイス２もしくはマス
ターデバイス２がスレーブデバイスのアクセスを終え
て、システムバスの使用を終えるまで、バスアービター
１にバスリクエストを出し続け、ウエイト状態になる。
ター１に対してバスリクエストを出した場合、前記にあ
る通り、システムバス７，システムバス８は、それぞれ
マスターデバイス２，マスターデバイス３によって共に
使用されているため、バスアービター１はマスターデバ
イス４に、システムバスが使用できないことを伝え、マ
スターデバイス４は、マスターデバイス２もしくはマス
ターデバイス２がスレーブデバイスのアクセスを終え
て、システムバスの使用を終えるまで、バスアービター
１にバスリクエストを出し続け、ウエイト状態になる。
【００１２】
【発明の効果】従来のバスシステムでは、マスターデバ
イス，スレーブデバイスが複数存在し、アクセス要求が
各マスターデバイス間で非同期に出される場合、システ
ムバスが１つ存在するだけなので、複数のマスターデバ
イスが同時にシステムバスを経てスレーブデバイスにア
クセスすることは不可能であったが、本発明では、シス
テムバスを複数持つことにより、同時に複数のマスター
デバイスがシステムバスを経てスレーブデバイスにアク
セスすることが可能となり、アクセス待ちのロス時間が
少ないバスシステムを実現することができる。
イス，スレーブデバイスが複数存在し、アクセス要求が
各マスターデバイス間で非同期に出される場合、システ
ムバスが１つ存在するだけなので、複数のマスターデバ
イスが同時にシステムバスを経てスレーブデバイスにア
クセスすることは不可能であったが、本発明では、シス
テムバスを複数持つことにより、同時に複数のマスター
デバイスがシステムバスを経てスレーブデバイスにアク
セスすることが可能となり、アクセス待ちのロス時間が
少ないバスシステムを実現することができる。
【図１】本発明のマルチバスシステムの構成例の図
【図２】従来のバスシステムの構成例の図
１ バスアービター ２〜４ マスターデバイス ５，６ スレーブデバイス ７，８ システムバス
Claims (1)
- 【請求項１】 バスアービターと、前記バスアービター
によって制御される複数のシステムバスを持ち、前記複
数のシステムバスに同様に接続されているマスターデバ
イスが複数存在し、前記複数のシステムバスに同様に接
続されているスレーブデバイスが複数存在することを特
徴とするマルチバスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP113994A JPH07210501A (ja) | 1994-01-11 | 1994-01-11 | マルチバスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP113994A JPH07210501A (ja) | 1994-01-11 | 1994-01-11 | マルチバスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07210501A true JPH07210501A (ja) | 1995-08-11 |
Family
ID=11493122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP113994A Pending JPH07210501A (ja) | 1994-01-11 | 1994-01-11 | マルチバスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07210501A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395216B1 (ko) * | 1996-03-15 | 2004-01-07 | 삼성탈레스 주식회사 | 버스 시스템의 시스템 동기 장치 및 그 방법 |
-
1994
- 1994-01-11 JP JP113994A patent/JPH07210501A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395216B1 (ko) * | 1996-03-15 | 2004-01-07 | 삼성탈레스 주식회사 | 버스 시스템의 시스템 동기 장치 및 그 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450233B1 (en) | Bus access for digital computer system | |
| US5619661A (en) | Dynamic arbitration system and method | |
| US5355455A (en) | Method and apparatus for avoiding deadlock in a computer system with two or more protocol-controlled buses interconnected by a bus adaptor | |
| JP2574976B2 (ja) | 中央アービタをスレーブアービタに変換する方法およびシステム | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US6314499B1 (en) | Non-preemptive memory locking mechanism in a shared resource system | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| US6163831A (en) | Minimum refractory period in a multiple agent resource sharing environment | |
| JPH07210501A (ja) | マルチバスシステム | |
| JP2504818B2 (ja) | マルチプロセッサ装置における共通メモリ制御方法 | |
| JP4097847B2 (ja) | バス・ブリッジのアービトレーション方法 | |
| JP2555941B2 (ja) | バスアービトレーション方式 | |
| JPS63286949A (ja) | バス制御方式 | |
| JP2742135B2 (ja) | バス調停装置 | |
| JP2982301B2 (ja) | コンピュータ装置 | |
| JPH08339345A (ja) | 情報処理システム | |
| JPS6160162A (ja) | バス調停方式 | |
| JPH04276845A (ja) | バス調停回路 | |
| JPH02178752A (ja) | システムバスのエクステンダ | |
| JPH06214946A (ja) | 多段バスのバス使用権調停方式 | |
| JPS63200259A (ja) | バス使用制御方式 | |
| KR19990058860A (ko) | 인터럽트를 이용한 1:엔 프로세서간의 시분할 디피램통신 방법 | |
| JPH04260956A (ja) | デッドロックを回避する方法 | |
| JPH04245363A (ja) | バス調停方式 | |
| JPS626359A (ja) | コンピュータシステム |