JPH02178752A - システムバスのエクステンダ - Google Patents

システムバスのエクステンダ

Info

Publication number
JPH02178752A
JPH02178752A JP33101188A JP33101188A JPH02178752A JP H02178752 A JPH02178752 A JP H02178752A JP 33101188 A JP33101188 A JP 33101188A JP 33101188 A JP33101188 A JP 33101188A JP H02178752 A JPH02178752 A JP H02178752A
Authority
JP
Japan
Prior art keywords
bus
board
extender
access request
rack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33101188A
Other languages
English (en)
Inventor
Masayuki Kataoka
片岡 昌之
Katsuhiko Nishida
勝彦 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP33101188A priority Critical patent/JPH02178752A/ja
Publication of JPH02178752A publication Critical patent/JPH02178752A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ラック単位で構成されたバスシステムにおい
て、システムバスの拡張を行うエクステンダに関するも
のである。
〔従来の技術〕
標準化されたシステムバスとして代表的なものにVME
バスがある。このVMEバスは、所定の規格に従ったシ
ステムバスを有するマザーボードをラック内に設け、各
スロットに挿入されたボードをこのマザーボードのシス
テムバスに接続するようにしたものである。そして、こ
れらの各スロットにバスマスタとして動作し得るCPU
ボード等やバススレーブとして動作するメモリボード等
が挿入されることによりバスシステムが構成され、制御
用等に用いるコンピュータとして使用されることになる
〔発明が解決しようとする課題〕
ところが、例えばVMEバスの規格では21スロツトま
でというように、標準化されたシステムバスでは最大の
スロット数が規格で定められているので、このスロット
に挿入し得るボードの数も制限されることになる。また
、実際に用いようとする既成のバスシステムがこの制限
より少ないスロット数しか設けられていない場合であっ
ても、このシステムバス自体を拡張してスロット数をさ
らに増やすことは、大幅な改造となるので現実には困難
である。
そこで、バスシステムを構成する一方のラックに挿入し
たI10インターフェース・ボードを介して他方のラッ
クを接続し、その他方のラックのスロットを利用して拡
張を行うという方法もある。しかし、この場合には、一
方のラック内のボードから他方のラックのスロットに挿
入したボードへのアクセスは可能となるが、他方のラッ
クのボードから一方のラック内のボードにアクセスを行
うことができない。即ち、この方法によって拡張した他
方のラック内のボードは、一方のラック内のボードと対
等の機能を持つことができなかった。
従って、従来のラック単位で構成されたバスシステムは
、システムバスの拡張を自由に行うことができないとい
う問題点を有していた。
本発明は、上記問題点に鑑み、それぞれバスシステムを
構成するラック間をエクステンダを介して接続し、各ラ
ック内のボードが相互に他のラック内のボードをアクセ
スできるようにすることにより、バスシステムにおける
スロット数の制限を解消し、システムバスを自在に拡張
できるようにしようとするものである。
〔課題を解決するための手段〕
本発明に係るシステムバスのエクステンダは、上記課題
を解決するために、ラック内のマザーボードに設けられ
、各スロットに挿入されたボードと接続することにより
バスシステムを構成すると共に、このバスシステムが複
数のボードカラノハス使用要求の調停を行うシステムバ
スにおいて、それぞれのラックのスロットに挿入され、
かつ、相互間がアドレス線、データ線及びコントロール
線等で接続された各エクステンダボードに、他方のラッ
クに構成されたバスシステム上のアドレスが割り付けら
れたバススレーブ手段であって、そのエクステンダボー
ドが直接接続するシステムバス上でこのアドレスがアク
セスされた場合にアクセス要求線にアクセス要求を発す
るバススレーブ手段と、アクセス要求線からのアクセス
要求を受けて、そのエクステンダボードが直接接続する
システムバスに対してバス使用要求を発するバスマスタ
手段とがそれぞれ設けられると共に、各エクステンダボ
ードのバススレーブ手段とそれぞれ他方のエクステンダ
ボードのバスマスタ手段とが前記アクセス要求線で相互
に接続されたことを特徴としている。
〔作 用〕
例えば、一方のラック■に構成されたパスシステム■上
のCPUボード■が、他方のラック■に構成されたバス
システム■上のメモリボード■の読み出し又は書き込み
を行おうとする場合について説明する。
ハスシステム■上のエクステンダボード■におけるバス
スレーブ手段■には、バスシステム■上のメモリボード
■等のアドレスが割り付けられている。従って、cpu
ボード■が自身のバスシステム■のシステムバス■にこ
のアドレスを発すると、エクステンダボード■のバスス
レーブ手段■がこのアクセスを受は付ける。バススレー
ブ手段■は、このアクセスを受は付けると、アクセス要
求線を介して他方のバスシステム■上におけるエクステ
ンダボード■のバスマスタ手段■にアクセス要求を発す
る。
アクセス要求を受けたバスマスタ手段■は、自身のバス
システム■上のシステムバス■にバス使用要求を発する
。すると、バスシステム■は、このバスシステム■上の
他のボードのバス使用要求との調停を行った上で、エク
ステンダボード■にバスの使用を許可する。
このようにしてエクステンダボード■がシステムバス■
を確保すると、ラック■のシステムバス■とラック■の
システムバス■とがエクステンダボード00間のアドレ
ス線、データ線及びコントロール線等を介して接続され
ることになる。そこで、CPUボード■がバスサイクル
を実行すれば、バスシステム■上での場合と同様に、バ
スシステム■上のメモリボード■をアクセスすることが
可能となる。
また、バスシステム■上のCPUボード■がバスシステ
ム■上のメモリボード■をアクセスする場合も、上記と
同様の手順で行うことができる。
さらに、上記CPUボード■■とメモリボード■■の場
合に限らず、他のボード間でも同様に相互間のアクセス
が可能となる。
以上のように、本発明によれば、エクステンダボードを
介して接続された各ラックのボードが相互に対eO1j
&で他方のバスシステムのアクセスを行うことができる
ようになる。また、ラック間のアクセスが行われていな
い場合には、各ラックのバスシステムがそれぞれ独自に
動作することができる。
なお、各ラックのエクステンダボードが同時にそれぞれ
のシステムバスにバス使用要求を発した場合にはハング
アップを生じるおそれがある。従って、各ラック間にプ
ライオリティを設定する等の調停手段を設けることによ
り、このハングアップの発生を防止する必要がある。ま
た、各バスシステム内でのエクステンダボードと他のボ
ードとの間におけるバス使用要求の調停も適宜行い得る
ようにしておく。
〔実施例〕
本発明の一実施例を第1図及び第2図に基づいて説明す
れば、以下の通りである。
本実施例は、2個のラックにそれぞれ構成されたVME
バスシステムを接続する場合について説明する。
第1図に示すように、VMEバスシステムト2が構成さ
れた各ラックには、それぞれマザーボード上にシステム
バス3・4が設けられている。
このシステムバス3・4は、それぞれアドレス線、デー
タ線及びコントロール線並びにバス使用要求線、バス使
用許可線及びバスクリア線等が並列に敷設されたもので
ある。また、各ラックのスロットには、バスマスタとし
て動作するCPUボード5・6等やバススレーブとして
動作するメモリボード7・8等が挿入され、それぞれの
バスインターフェースを介してこのシステムバス3・4
に接続されている。
ここで、一方のラックに構成されたVMEバスシステム
lにおけるCPUボード5が同じVMEバスシステムl
上のメモリボード7のアクセスを行う場合の動作を説明
する。
まず、CPUボード5がシステムバス3のバス使用要求
線にバス使用要求を発する。すると、VMEバスシステ
ム1は、図示しないシステムコントローラ内のバスアー
ビタによって、このCPUボード5からのバス使用要求
と他のバスマスタからのバス使用要求との調停を行った
上で、システムバス3のバス使用許可線を介しCPUボ
ード5にバス使用許可を与える。
ここで、本実施例では、それぞれのVMEバスシステム
ト2上でのバス調停の方法としてプライオリティ方式を
採用している。即ち、上記VMEバスシステム1におけ
るシステムコントローラ内のバスアーとりは、各バスマ
スタからのバス使用要求をシステムバス3を介して受は
取り、これらの中で最もプライオリティの順位が高いバ
スマスタにバス使用許可を与えるようになっている。
そして、あるバスマスタがシステムバス3を使用中であ
っても、これより高位のプライオリティを持つバスマス
タからのバス使用要求があった場合には、システムバス
3のバスクリア線を介してバスクリアを発するか、又は
、バスエラー線を介してバスエラーを発し、低位のバス
マスタによるシステムバス3の使用を速やかに中止させ
るようにしている。
このようにしてバスの使用が許可されると、CPUボー
ド5がシステムバス3のアドレス線にアドレスを発する
。すると、このアドレスを有するメモリボード7が選択
される。そして、この選択されたメモリボード7は、シ
ステムバス3のコントロール線から送られて来る読み出
し信号又は書き込み信号に応じて、システムバス3のデ
ータ線にデータを送り出し、又はこのデータ線上のデー
タを取り込む。CPUボード5は、メモリボード7から
システムバス3上に送り出されたデータの処理を終了し
、又はメモリボード7がシステムバス3上のデータの書
き込みを終える等により全てのバスサイクルを完了する
と、このシステムバス3を解放する。
以上のようにしてVMEバスシステム1内では、CPU
ボード5を含む複数のバスマスタがシステムバス3を共
有して相互に自由なアクセスを行うことができるように
なっている。なお、上記動作は、VMEバスシステム2
内においても同様である。
上記VMEバスシステム1のスロットには、エクステン
ダボード9が挿入されている。そして、このエクステン
ダボード9には、VMEバスシステム1内で最高位のプ
ライオリティが設定されている。
エクステンダボード9には、バススレーブ部10及びバ
スマスタ部1.1が設けられている。バススレーブ部1
0は、システムバス3とのバスインターフェースであり
、VMEバスシステム2におけるメモリボード8や他の
ボード上のアドレスが割り付けられている。そして、V
MEバスシステムlにおいて、これらのアドレスのアク
セスを受は付けると、後に説明するアクセス要求線にア
クセス要求を発する機能を有している。バスマスタ部l
lも、システムバス3とのバスインターフェースである
が、上記とは別のアクセス要求線からのアクセス要求を
受けて、システムバス3のバス使用要求線にバス使用要
求を発する機能を有している。
また、■MEバスシステム2のスロットにも、エクステ
ンダボード9と同様の構成のエクステンダボード12が
挿入されている。そして、このエクステンダボード12
も、VMEバスシステム2における最高位のプライオリ
ティが設定され、前記バススレーブ部IO及びバスマス
タ部11と同様の構成のバススレーブ部13及びバスマ
スタ部14が設けられている。ただし、このエクステン
ダボード12のバススレーブ部13には、VMEバスシ
ステムlにおけるメモリボード7や他のボード上のアド
レスが割り付けられている。
上記エクステンダボード9・12は、ラック間を介して
、互いに2&Ilの接続線15・16によって接続され
ている。これらの接続線15・16は、それぞれアクセ
ス要求線並びに32本のアドレス線、32本のデータ線
及び数本のコントロール線等によって構成されている。
接続線15は、エクステンダボード9のバススレーブ部
10とエクステンダボード12のバスマスタ部14とを
接続している。そして、この接続線15のアクセス要求
線は、エクステンダボード9のバススレーブ部10から
のアクセス要求をエクステンダボード12のバスマスタ
部14に送るようになっている。また、この接続線15
のアドレス線、データ線及びコントロール線は、それぞ
れバススレーブ部10及びバスマスタ部14のバスイン
ターフェースを介して、システムバス3及びシステムバ
ス4に接、続されている。
接続線16は、エクステンダボード9のバスマスタ部1
1とエクステンダボード12のバススレーブ部13とを
接続している。そして、この接続線16のアクセス要求
線は、エクステンダボード12のバススレーブ部13か
らのアクセス要求をエクステンダボード9のバスマスタ
部11に送るようになっている。また、この接続線16
のアドレス線、データ線及びコントロール線は、それぞ
れバスマスタ部11及びバススレーブ部13のバスイン
ターフェースヲ介して、システムバス3及びシステムバ
ス4に接続されている。
上記のように構成されたVMEバスシステムト2がラッ
ク間でアクセスを行う場合の動作について説明する。
例えば、VMEバスシステム1上のCPUボード5がV
MEバスシステム2上のメモリボード8のアクセスを行
う場合には、まず、このCPUボード5がシステムバス
3のバス使用要求線にバス°使用要求を発する。すると
、VMEバスシステムlにおける前記システムコントロ
ーラのバスアービタが、このVMEバスシステムl上の
他のバスマスタからのバス使用要求との調停を行った上
で、CPUボード5にシステムバス4の使用を許可する
。このようにしてCPUボード5が自身の■MEバスシ
ステム1のシステムバス3t−6’ffl保すると、次
に、このシステムバス3のアドレス線にメモリボード8
上のアドレスを発する。そして、このアドレスを割り付
けられたエクステンダボード9のバススレーブ部10が
上記アクセスを受は付け、接続線15上のアクセス要求
線を介してエクステンダボード12のバスマスタ部14
にアクセス要求を発する。
バスマスタ部14がこのアクセス要求を受けると、シス
テムバス4のバス使用要求線にバス使用要求を発する。
すると、VMEバスシステム2におけるシステムコント
ローラのバスアービタが、このVMEバスシステム2上
の他のバスマスタからのバス使用要求との調停を行った
上で、エクステンダボード12にシステムバス4の使用
を許可する。この場合、エクステンダボード12には、
VMEバスシステム2内における最高位のプライオリテ
ィが設定されているので、他のバスマスタがシステムバ
ス4を使用している場合であっても、バスクリア信号又
はバスエラー信号を発して速やかにこれを解放させるよ
うになっている。
このようにして、エクステンダボード12がシステムバ
ス4を確保すると、VMEバスシステム1におけるシス
テムバス3とVMEバスシステム2におけるシステムバ
ス4とが接続線15のアドレス線、データ線及びコント
ロール線を介して接続されることになる。そして、CP
Uボード5によるメモリボード8のアクセスが完了する
と、エクステンダボード12がシステムバス4を解放す
る。
なお、VMEバスシステム2におけるCPUボード6が
VMEバスシステム1におけるメモリボード7にアクセ
スする場合にも、上記と同様の動作が行われる。そして
、この場合には、エクステンダボード12のバススレー
ブ部13及びエクステンダボード9のバスマスタ部11
を介してアクセスが行われる。
ただし、上記CPUボード5がメモリボード8のアクセ
スを行う場合において、エクステンダボード12がシス
テムバス4を確保する前に、VMEバスシステム2上の
バスマスタがバススレーブ部13及びバスマスタ部11
を介してVMEバスシステムlのシステムバス3にバス
使用!求を発すると、システムバス3とシステムバス4
を確保しているそれぞれのバスマスタが同時に待機状態
となるためにハングアップを生じることになる。
これを防止するためには、例えばVMEバスシステムト
2間にプライオリティを設定する等の適当な方法により
、エクステンダボード9・12間のアクセス要求を調停
すればよい。
以上のように、本実施例によれば、エクステンダボード
9・12を介して接続された各VMEバスシステムト2
上のバスマスタが相互に対等の立場で相手方にアクセス
を行うことができるようになる。また、このようにラッ
ク間でアクセスを行っている間を除けば1、各VMEバ
スシステムト2はそれぞれ独自に動作することができる
なお、上記エクステンダボード9・12間を接続する接
続線15・16のコントロール線には、割り込み信号線
を含むこともできる。このようにしてシステムバス3と
システムバス4とが割り込み信号線で接続されると、V
MEパスシステムト2間で相互に割り込みをかけること
ができるようになる。
第2図に、4個のラック21・・・間を本実施例のエク
ステンダによって接続した使用例について示す。
各ラック21のスロットには、3枚のエクステンダボー
ド22・・・が挿入されている。各エクステンダボード
22は、他の3個のラック21・・・におけるいずれか
のエクステンダボード22に接続線23を介して接続さ
れている。従って、4個のラック21・・・は、この接
続線23・・・を介してネットワーク状に接続されるこ
とになる。
上記接続により、各ラック21に構成されたVMEバス
システムのバスマスタは、他のラック21・・・に構成
されたVMEバスシステムに自由にアクセスすることが
できるようになる。従って、4個のラック21・・・の
VMEバスシステムが全体として一つのバスシステムに
拡張されたことになる。また、これら各VMEバスシス
テムは、他の■MEバスシステムとの間でアクセスを行
っている場合を除き、それぞれ独自に動作を行うことが
できる。
以上に説明したように、本実施例によれば、■MEバス
システムのスロット数の制限に影響すれることなく、シ
ステムバスを自由に拡張することが可能になる。また、
これは、VMEバスシステムに限らず、ラック単位で構
成される他のバスシステムについても同様である。
さらに、例えばUNIXシステムを構成した特殊バスか
らコンバータを介してVMEバスを引き出した実際の製
品がある。ところが、この製品は、VMEバスシステム
上のボードがシステムバスを専有するとUNIXシステ
ムが停止し、UNIXシステムがシステムバスを専有中
はVMEバスシステムが停止することになる。しかし、
このような製品であっても、引き出されたVMEバスと
他のラックに構成されたVMEバスシステムとを上記実
施例のようにエクステンダボードを介して接続すれば、
UNIXシステムと他のラックの■MEバスシステムと
が同時に動作可能となり、また、互いに対等にアクセス
を行うようにすることができる。
以上、本実施例では、VMEバスシステムト2間を接続
する場合についてのみ説明したが、他の規格のバスシス
テム間又は異なる規格のバスシステム間でも同様に本発
明を実施することは可能である。
〔発明の効果〕 本発明に係るシステムバスのエクステンダは、以上のよ
うに、ラック内のマザーボードに設けられ、各スロット
に挿入されたボードと接続することによりバスシステム
を構成すると共に、このバスシステムが複数のボードか
らのバス使用要求の調停を行うシステムバスにおいて、
それぞれのラックのスロットに挿入され、かつ、相互間
がアドレス線、データ線及びコントロール線等で接続さ
れた各エクステンダボードに、他方のラックに構成され
たバスシステム上のアドレスが割り付けられたバススレ
ーブ手段であって、そのエクステンダボードが直接接続
するシステムバス上でこのアドレスがアクセスされた場
合にアクセス要求線にアクセス要求を発するバススレー
ブ手段と、アクセス要求線からのアクセス要求を受けて
、そのエクステンダボードが直接接続するシステムバス
に対してバス使用要求を発するバスマスタ手段とがそれ
ぞれ設けられると共に、各エクステンダボードのバスス
レーブ手段とそれぞれ他方のエクステンダボードのバス
マスタ手段とが前記アクセス要求線で相互に接続された
ことを特徴としている。
これにより、エクステンダボードを介して接続された各
ラックのバスシステムは、相互に対等の立場で他方のバ
スシステムのアクセスを行うことができるようになる。
また、ラック間のアクセスを行わない場合には、洛ラッ
クのバスシステムがそれぞれ独自に動作することができ
る。
従って、本発明に係るエクステンダによってシステムバ
スの拡張を行った場合には、各ラック内のボードが相互
に対等の機能を発揮することができるので、スロット数
の制限に影響されることなく自由な拡張が可能になると
いう効果を奏する。
また、この場合、各ラックのバスシステムは、ラック間
のアクセスを行っている間を除けば、それぞれ独自に動
作することができる。
【図面の簡単な説明】
第1図及び第2図は本発明の一実施例を示すものであっ
て、第1図はエクステンダで接続されたバスシステムの
ブロック図、第2図はラック間の接続状態を示す平面図
である。 1・2 ハV M Eバスシステム(バスシステム)、
3・4はシステムバス、5・6はCPUボード(ボード
)、7・8はメモリボード(ボード)、9・12・22
はエクステンダボード、10・13はバススレーブ部(
バススレーブ手段)、11・14はバスマスタ部(バス
マスタ手段)、15・16・23は接続線(アドレス線
、データ線、コントロール線、アクセス要求線)、21
はラックである。

Claims (1)

  1. 【特許請求の範囲】 1、ラック内のマザーボードに設けられ、各スロットに
    挿入されたボードと接続することによりバスシステムを
    構成すると共に、このバスシステムが複数のボードから
    のバス使用要求の調停を行うシステムバスにおいて、 それぞれのラックのスロットに挿入され、かつ、相互間
    がアドレス線、データ線及びコントロール線等で接続さ
    れた各エクステンダボードに、他方のラックに構成され
    たバスシステム上のアドレスが割り付けられたバススレ
    ーブ手段であって、そのエクステンダボードが直接接続
    するシステムバス上でこのアドレスがアクセスされた場
    合にアクセス要求線にアクセス要求を発するバススレー
    ブ手段と、アクセス要求線からのアクセス要求を受けて
    、そのエクステンダボードが直接接続するシステムバス
    に対してバス使用要求を発するバスマスタ手段とがそれ
    ぞれ設けられると共に、各エクステンダボードのバスス
    レーブ手段とそれぞれ他方のエクステンダボードのバス
    マスタ手段とが前記アクセス要求線で相互に接続されて
    いることを特徴とするシステムバスのエクステンダ。
JP33101188A 1988-12-29 1988-12-29 システムバスのエクステンダ Pending JPH02178752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33101188A JPH02178752A (ja) 1988-12-29 1988-12-29 システムバスのエクステンダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33101188A JPH02178752A (ja) 1988-12-29 1988-12-29 システムバスのエクステンダ

Publications (1)

Publication Number Publication Date
JPH02178752A true JPH02178752A (ja) 1990-07-11

Family

ID=18238827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33101188A Pending JPH02178752A (ja) 1988-12-29 1988-12-29 システムバスのエクステンダ

Country Status (1)

Country Link
JP (1) JPH02178752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978879A (en) * 1996-06-18 1999-11-02 Matsushita Electric Industrial Co., Ltd. Bus bridge apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978879A (en) * 1996-06-18 1999-11-02 Matsushita Electric Industrial Co., Ltd. Bus bridge apparatus

Similar Documents

Publication Publication Date Title
EP0184657A2 (en) Multicomputer digital processing system
JPS5837585B2 (ja) ケイサンキソウチ
CA1221173A (en) Microcomputer system with bus control means for peripheral processing devices
US5420985A (en) Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode
US5805844A (en) Control circuit for an interface between a PCI bus and a module bus
US5740381A (en) Expandable arbitration architecture for sharing system memory in a computer system
US5649209A (en) Bus coupling information processing system for multiple access to system bus
JPH056223B2 (ja)
JPH0683763A (ja) 中央アービタをスレーブアービタに変換する方法およびシステム
US6959354B2 (en) Effective bus utilization using multiple bus interface circuits and arbitration logic circuit
JPH05173985A (ja) プログラマブルコントローラ
US5878239A (en) Method and apparatus for processing a target retry from a PCI target device to an ISA master devise using a PCI/ISA bridge
US20230195669A1 (en) Access arbitration system and method for plurality of i2c communication-based master devices
US5850529A (en) Method and apparatus for detecting a resource lock on a PCI bus
JPH02178752A (ja) システムバスのエクステンダ
JPH02178753A (ja) システムバスのエクステンダ
JP4097847B2 (ja) バス・ブリッジのアービトレーション方法
JPS62133554A (ja) バス調停制御器
CA1299295C (en) Dma access arbitration device in which cpu can arbitrate on behalfof attachment having no arbiter
JP3483312B2 (ja) バス調停装置
JPH022445A (ja) 多重バスシステム
JPH02307150A (ja) 分散アービトレーション方式
JP3866873B2 (ja) 情報処理装置
JPS6160162A (ja) バス調停方式
JP3878097B2 (ja) バス制御方式及びコンピュータシステム