JPH07209669A

JPH07209669A - 画像表示装置

Info

Publication number: JPH07209669A
Application number: JP1411894A
Authority: JP
Inventors: Takanori Watanabe; 高典渡邉; Mamoru Miyawaki; 守宮脇
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-01-13
Filing date: 1994-01-13
Publication date: 1995-08-11
Anticipated expiration: 2017-07-22
Also published as: JP3305090B2

Abstract

(57)【要約】【目的】表示装置の開口率を損なわず、高輝度，高階
調，高コントラストの画像表示装置を提供することにあ
る。【構成】半導体層又は半導体基体の一方の表面側に、
第１の導伝型である半導体領域と、第２の導伝型領域に
よって形成される主電極部をもつトランジスタ及びその
配線を形成し、前記半導体層又は半導体基体の他方の表
面側に液晶に電圧を印加するための液晶電圧印加用電極
を形成し、該トランジスタの一方の主電極部と該液晶電
圧印加用電極とを該半導体層又は半導体基体の開口部を
介して接続し、液晶電圧印加用電極の電圧を保持するた
めに容量の少なくとも一部を該開口部の側壁において形
成したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像表示装置に係り、特
に液晶に用いた画像表示装置に関するものである。

【０００２】

【従来の技術】図２３は、従来の液晶を用いた画像表示
装置の代表的なセル構成の一例を示すセル部断面図であ
る。同図において、１３０１は透明基板、１３０２は液
晶駆動用トランジスタを構成する半導体層であり、１３
０３、１３０４、１３０５はそれぞれトランジスタのド
レイン部、ソース部、ゲート部である。ドレイン部１３
０３は液晶層１３０６に電圧を印加するための透明電極
１３０７（以下、画素電極）と電気的に接触しており、
ソース部１３０４には信号配線１３０８によって画像信
号が送られる。また、１３０９は層間絶縁膜である。画
素電極１３０７に与えられた電位を次の書き込み期間ま
での間保持するために、配線１３１０とドレイン１３０
３との間に保持容量を形成してある。

【０００３】

【発明が解決しようとする課題】上記の構造において
は、以下のような問題点がある。１．画素電極の電位
は、信号配線１３０８やゲート線１３０５との寄生容量
により、信号の電位変化、ゲートのＯＮ，ＯＦＦによっ
て振られるという問題がある。また、トランジスタのリ
ークにより画素電極の電位が変化するという問題があ
る。画素電極の電位をより安定させるためには保持容量
を大きくすることが効果的であるが、配線１３１０と画
素電極の重なり面積を大きくすることは表示装置の開口
率を低下させることになり表示画面が暗くなるという問
題がある。２．図２３からもわかるように、液晶層１３
０６は、トランジスタ部１３０２や各配線上にあり、段
差を有する面上に設けられている。したがって、液晶層
１３０６の膜厚はセル内でばらつき、液晶の配向特性が
わずかに変わり、色ずれの原因となる。また、液晶を配
向させるために液晶封入前にラビングをおこなうが、段
差の影響によりラビングが均一に行われず各セル内にお
いて液晶の配向がそろわないという問題が生じる。この
ことは、セルに黒を表示させたときにセル全体が黒くな
らず一部に光が透過してしまうという現象を引き起こ
し、表示画面のコントラストの低下、階調数の低下とい
う問題を引き起こす。

【０００４】本発明の目的は、上記の問題点を解決し
て、表示装置の開口率を損なわず、高輝度，高階調，高
コントラストの画像表示装置を提供することにある。

【０００５】

【課題を解決するための手段及び作用】本発明は、半導
体層又は半導体基体の一方の表面側に、第１の導伝型で
ある半導体領域と、第２の導伝型領域によって形成され
る主電極部をもつトランジスタ及びその配線を形成し、
前記半導体層又は半導体基体の他方の表面側に液晶に電
圧を印加するための液晶電圧印加用電極を形成し、該ト
ランジスタの一方の主電極部と該液晶電圧印加用電極と
を該半導体層又は半導体基体の開口部を介して接続し、
液晶電圧印加用電極の電圧を保持するために設けた容量
の少なくとも一部を該開口部の側壁において形成したこ
とを特徴とする画像表示装置に関する。

【０００６】また、該第１の導伝型領域又は該半導体基
体の電位を配線によって与えたことを特徴とする画像表
示装置に関する。

【０００７】更に、該第１の導伝型領域の電位を固定す
るための配線を該半導体層又は半導体基体のトランジス
タを形成した側とは他方の表面側に形成したことを特徴
とする画像表示装置に関し、また、該第１の導伝型領域
の電位を固定するための配線を、該トランジスタを遮光
するように形成したことを特徴とする画像表示装置に関
する。

【０００８】本発明によれば、トランジスタや配線を形
成した側とは反対側に画素電極を形成したために段差に
よる液晶配向の乱れがなくなる。さらに、信号線、ゲー
ト線による画素電極電位の振られも減少する。また、駆
動トランジスタのドレインと画素電極をトレンチ溝を介
して接続し、その側壁とトランジスタ部の半導体層との
間に付加容量を設けるために、容量形成のために開口率
が減少するという問題を回避することができる。

【０００９】

【実施例】

（第１の実施例）図１に本発明による第１の実施例のセ
ル構造の断面図を示す。この例ではシリコンでＰＭＯＳ
を形成し駆動トランジスタとした例について説明する。

【００１０】１０１はｎタイプのシリコン層であり、１
０２はＬＯＣＯＳ酸化膜である。ドレイン１０３、ソー
ス１０４、耐圧向上のための低濃度電界緩和層１０５、
ゲート１０６により画素駆動トランジスタが構成されて
いる。ドレイン１０３はトレンチ溝に形成された酸化膜
１０７の内側に埋められたｐ⁺ポリシリコン１０８と接
触し、画素電極１０９に接続されている。ソース１０４
は信号線１１０と接続されている。シリコン層１０１の
電位は配線１１１によって与えられている。トランジス
タの上層にはパッシベーション膜１１２があり、接着剤
１１３によって透明基板（例えばガラス）１１４に接着
されている。画素電極の下にはパッシベーション膜１１
５があり、対向基板との間に液晶層１１６を挟み込んで
いる。信号線１１０に入力された画像信号はゲート１０
６にトランジスタがＯＮする電圧が印加されている間に
画素電極１０９に書き込まれ、ゲート１０６のコントロ
ールによりトランジスタがＯＦＦしている期間その電位
に保持される。

【００１１】従来例と比較すると、この実施例では液晶
層１１６とデバイス基板の界面はフラットになってい
る。このことにより、段差による影響は全く受けず、液
晶配向の乱れが低減され、色ずれ、面内の不均一がなく
なる。また、ラビングの不均一によるコントラストの低
下、階調数の低下もおさえられ、高階調，高輝度で均一
な画像表示装置を実現することができる。画素電極１０
９の電位はシリコン層１０１とポリシリコン１０８との
間の容量によって安定化することができ、トランジスタ
のリーク等の影響を小さくすることができる。ただし、
この場合、シリコン層１０１の電位が変動すると画素電
極の電位も変動してしまうため、配線１１１によってシ
リコン層１０１の電位を固定する必要がある。この様に
して付加容量を形成することは従来例のように開口率を
下げることがないばかりか、新たに容量形成用の配線を
引く必要がなく、工程の簡略化を図ることができる。さ
らに、画素電極から振られの原因となるゲート線、信号
線までの距離は遠くなり、また、間にシリコン層がシー
ルドの役目を果たすことから、振られによる画素電極の
電位変動を少なくすることができる。これらのことか
ら、開口率が高く、高輝度、高階調、均一性の高い画像
表示装置を実現することができる。この実施例では付加
容量を酸化膜容量で形成したが、トレンチ溝の側壁を酸
化せずにポリシリコンを埋め込んで接合容量を形成する
ことも可能である。

【００１２】なお、図１には遮光層に関する記述はない
が、ＴＦＴプロセスと同一工程でＴＦＴ上にＡｌ等を用
いて遮光しても良いことは言うまでもない。

【００１３】図１のセル構造をもつ画像表示装置の製法
について、図２〜図４の工程ａ〜ｊに従って説明する。
半導体基板２０１にＬＯＣＯＳ酸化により酸化膜２０２
を形成し、素子分離及び開口部となる領域を作る（工程
ａ，ｂ）。つぎに、トレンチ溝２０３を開けて（工程
ｃ）、内壁を酸化し酸化膜２０４を形成後ｐ⁺ポリシリ
コン２０５を埋め込む。この構造は、アスペクト比１：
５から１：１０程度まで作ることが可能である。この
後、トランジスタを形成する領域に、トランジスタが所
望のしきい値をもつように、ｎタイプの不純物注入を行
い、Ｗｅｌｌ領域２０６を形成する（工程ｄ）。つぎ
に、酸化によりゲート酸化膜２０７を形成後（工程
ｅ）、コンタクトホールをあけ、ゲートポリ２０８と２
０９を形成し、ゲートセルファラインでボロンを打ち込
み低濃度電界緩和層２１０をつくる。さらに、ボロンの
注入を行い、トランジスタのソース２１１、ドレイン２
１２を形成する。トランジスタを形成するシリコン層の
電位をとるためにリンまたはヒ素の注入により濃いｎ領
域２１３を形成し、そして、信号線２１４、配線２１５
をアルミを蒸着して形成する（工程ｆ）。次に、パッシ
ベーション膜２１６をつけた後、接着剤２１７でトラン
ジスタを形成した基板と透明基板２１８を貼合わせる
（工程ｇ）。この基板を研磨またはエッチングにより裏
面側から削り、工程ｈに示す形状を得る。この時の終端
は、酸化層２０２が露出したかしないかで検出すること
が容易にできる。今後は裏面側にプロセスを施すが、Ｌ
ＯＣＯＳ酸化された領域２０２は透明であり酸化膜を透
過してアライメントマークをみることが可能である。裏
面側に画素電極（例えばＩＴＯ）２１９を形成し、その
うえにパッシベーション膜２２０をつける（工程ｉ）。
最後に、パッシベーション膜にラビングを行い対向基板
との間に液晶層２２１を挟み込む（工程ｊ）。

【００１４】従来例と比較すると、明らかに本実施例で
はパッシベーション膜２２０の段差は小さくなってお
り、セル内で液晶層２２１の層厚は均一である。また、
段差が小さくなるために、ラビングが均一に行われ表示
画面のコントラストの向上、開口率の向上、階調数の向
上が見込まれる。また、トレンチ溝の側壁を利用してポ
リシリコン２０５とＷｅｌｌ領域２０６の間に容量を形
成しているために開口率を下げることなく、また、プロ
セス数を増やすことなく保持容量を形成し、フリッカが
少なく高階調の表示装置が可能となる。

【００１５】つぎに、本実施例を電子ビューファインダ
ーに利用した例について、本発明の効果を説明する。パ
ネルサイズ１３×１０ｍｍの２０万画素のファインダー
を作ろうとした場合、１画素のサイズはおよそ２６×２
５μｍとなる。液晶印加電圧を５Ｖとすれば、６４階調
を得るためには画素への書き込みから次の書き込みの間
（１／３０秒）の画素の電位変化は８０ｍＶ以下にする
必要がある。トランジスタ等のリーク電流を１×１０
^-13Ａとすると、保持容量は約８０ｐＦ必要となる。こ
の容量を５００ÅのＳｉＯ₂膜を介して形成した場合そ
の面積は約６０μｍ²である。これは画素セル面積の１
８％にあたる。一方、各配線の幅を２μｍ、トランジス
タの大きさを６×３μｍとすると、配線とトランジスタ
の占める面積は約１９０μｍ²になり、開口率は５０％
となる。さらに、配線等の段差の影響による液晶の配向
乱れのある部分を遮光するために、開口部の周囲を仮に
２μｍ遮光すると、開口率は３５％になる。これに対
し、本実施例ではＳｉ層の厚さを１０μｍ、トランジス
タの幅を６μｍ、トレンチ溝内の酸化膜厚を５００Åと
すると、容量形成のために開口率を下げることなく８０
ｐＦの容量を得ることができる。また、液晶の配向乱れ
が少なくなることから、開口率約７０％を得ることがで
きる。

【００１６】同様に３０万画素のファインダーを従来例
のように作ろうとすると、開口部が数％になってしま
い、現実的には実現が困難であるのに対し、本発明によ
れば約５５％の開口率を得ることができる。

【００１７】本発明の表示装置を用いてＰＴＶ（プロジ
ェクションテレビ）を構成した場合にも、本発明の効果
は有効である。ＰＴＶの構成の一例を図５に示す。光源
から発せられた光は、液晶パネル上の各画素によって透
過光量をコントロールされ、スクリーン上に画像を表示
する。この際各画素にカラーフィルターを取り付けるこ
とにより、カラー表示を実現できる。あるいは、液晶パ
ネルを３つ使い、３色の光源を用いてスクリーン上に重
ね合せることでもカラー表示を実現できる。

【００１８】ＰＴＶに本実施例を応用した例としてハイ
ビジョン対応のＰＴＶ用の液晶表示装置を構成する場合
について述べる。ハイビジョンでは水平走査線は１０２
４本あり、液晶パネルを構成した場合、画素数は約１９
０万画素になる。投影用液晶パネルを５５×３０ｍｍの
大きさで構成した場合、１画素の大きさはおよそ３０μ
ｍ×３０μｍとなる。さきに述べたビューファインダー
と同様に従来技術でこれを構成した場合の開口率につい
て見積もると、容量形成のために６０μｍ²、配線及び
トランジスタのために３４０μｍ²、液晶の配向乱れに
よる透過光の遮光のために１００μｍ²が開口部以外と
して使われ、開口率はおよそ６５％となる。本発明によ
れば同じ大きさのＰＴＶ用液晶表示装置を構成した場
合、開口率はおよそ７５％となる。このことから、本発
明では従来技術より同じ光源で約１５％明るいＰＴＶを
構成することが可能となる。あるいは、光源の光量が１
５％少なくても従来例と同等の表示輝度のあるＰＴＶを
構成することができる。

【００１９】（第２の実施例）図６に本発明による第２
の実施例のセル構造の断面図を示す。この例ではシリコ
ンでＰＭＯＳを形成し駆動トランジスタとした例につい
て説明する。

【００２０】３０１はｎタイプのシリコン層であり、３
０２はＬＯＣＯＳ酸化膜である。ドレイン３０３、ソー
ス３０４、耐圧向上のための低濃度電界緩和層３０５、
ゲート３０６により画素駆動トランジスタが構成されて
いる。ドレイン３０３はトレンチ溝に形成された酸化膜
３０７の内側に埋められたｐ⁺ポリシリコン３０８と接
触し、画素電極３０９に接続されている。ソース３０４
は信号線３１０と接続されている。シリコン層３０１の
電位は配線３１１によって与えられている。トランジス
タの上層にはパッシベーション膜３１２があり、接着剤
３１３によって透明基板（例えばガラス）３１４に接着
されている。画素電極の下にはパッシベーション膜３１
５があり、対向基板との間に液晶層３１６を挟み込んで
いる。信号線３１０に入力された画像信号はゲート３０
６にトランジスタがＯＮする電圧が印加されている間に
画素電極３０９に書き込まれ、ゲート３０６のコントロ
ールによりトランジスタがＯＦＦしている期間その電位
に保持される。

【００２１】従来例と比較すると、この実施例では液晶
層３１６とデバイス基板の界面はフラットになってい
る。このことにより、段差による影響は全く受けず、液
晶配向の乱れが低減され、色ずれ、面内の不均一がなく
なる。また、ラビングの不均一によるコントラストの低
下、階調数の低下もおさえられ、高階調，高輝度で均一
な画像表示装置を実現することができる。画素電極３０
９の電位はシリコン層３０１とポリシリコン３０８との
間の容量によって安定化することができ、トランジスタ
のリーク等の影響を小さくすることができる。この様に
して付加容量を形成することは従来例のように開口率を
下げることがないばかりか、新たに容量形成用の配線を
引く必要がなく、工程の簡略化を図ることができる。さ
らに、画素電極から振られの原因となるゲート線、信号
線までの距離は遠くなり、また、間にシリコン層がシー
ルドの役目を果たすことから、振られによる画素電極の
電位変動を少なくすることができる。これらのことか
ら、開口率が高く、高輝度，高階調，均一性の高い画像
表示装置を実現することができる。この実施例では付加
容量を酸化膜容量で形成したが、トレンチ溝の側壁を酸
化せずにポリシリコンを埋め込んで接合容量を形成する
ことも可能である。また、この実施例では第１の実施例
で得られた効果に加えて、Ｗｅｌｌ電位をとるための配
線３１１をシリコン層３０１の裏面側に形成したため
に、配線３１１を引き回すことによる開口率の減少を防
ぐことができ、さらに表示画面の明るい表示装置を形成
することが可能となる。

【００２２】図６のセル構造をもつ画像表示装置の製法
について、図７〜９の工程ａ〜ｊに従って説明する。半
導体基板４０１にＬＯＣＯＳ酸化により酸化膜４０２を
形成し、素子分離及び開口部となる領域を作る（工程
ａ，ｂ）。つぎに、トレンチ溝４０３を開けて（工程
ｃ）、内壁を酸化し酸化膜４０４を形成後ｐ⁺ポリシリ
コン４０５を埋め込む。この構造は、アスペクト比１：
５から１：１０程度まで作ることが可能である。この
後、トランジスタを形成する領域に、トランジスタが所
望のしきい値をもつように、ｎタイプの不純物注入を行
い、Ｗｅｌｌ領域４０６を形成する（工程ｄ）。つぎ
に、酸化によりゲート酸化膜４０７を形成後（工程
ｅ）、コンタクトホールをあけ、ゲートポリ４０８と４
０９を形成し、ゲートセルファラインでボロンを打ち込
み低濃度電界緩和層４１０をつくる。さらに、ボロンの
注入を行い、トランジスタのソース４１１、ドレイン４
１２を形成する。そして、信号線４１３をアルミを蒸着
して形成する（工程ｆ）。次に、パッシベーション膜４
１４をつけた後、接着剤４１５でトランジスタを形成し
た基板と透明基板４１６を貼合わせる（工程ｇ）。この
基板を研磨またはエッチングにより裏面側から削り、工
程ｈに示す形状を得る。今後は裏面側にプロセスを施す
が、ＬＯＣＯＳ酸化された領域４０２は透明であり酸化
膜を透過してアライメントマークをみることが可能であ
る。裏面側にアルミ蒸着によりＷｅｌｌ電位をとるため
の配線４１７をつけ、さらに画素電極（例えばＩＴＯ）
４１８を形成し、そのうえにパッシベーション膜４１９
をつける（工程ｉ）。最後に、パッシベーション膜にラ
ビングを行い対向基板との間に液晶層４２０を挟み込む
（工程ｊ）。

【００２３】従来例と比較すると、明らかに本実施例で
はパッシベーション膜４１９の段差は小さくなってお
り、セル内で液晶層４２０の層厚は均一である。また、
段差が小さくなるために、ラビングが均一に行われ表示
画面のコントラストの向上、開口率の向上、階調数の向
上が見込まれる。また、トレンチ溝の側壁を利用してポ
リシリコン４０５とＷｅｌｌ領域４０６の間に容量を形
成しているために開口率を下げることなく、また、プロ
セス数を増やすことなく保持容量を形成し、フリッカが
少なく高階調の表示装置が可能となる。

【００２４】つぎに、本実施例を電子ビューファインダ
ーに利用した例について、本発明の効果を説明する。上
記第１の実施例で述べたように、パネルサイズ１３×１
０ｍｍの６４階調、２０万画素のファインダーを作ろう
とした場合、その開口率は３５％になる。これに対し、
本実施例では第１の実施例同様、容量形成のために開口
率を下げることなく容量を得ることができることに加え
て、シリコン層の電位をとるための配線が開口率を下げ
る要因にならないため開口率約８０％を得ることができ
る。

【００２５】同様に３０万画素のファインダーを従来例
のように作ろうとすると、開口部が数％になってしま
い、現実的には実現が困難であるのに対し、本発明によ
れば約７０％の開口率を得ることができる。

【００２６】本発明の表示装置を用いてＰＴＶを構成し
た場合にも、本発明の効果は有効である。例としてハイ
ビジョン対応のＰＴＶ用の液晶表示装置を構成する場合
について述べる。ハイビジョンでは水平走査線は１０２
４本あり、液晶パネルを構成した場合、画素数は約１９
０万画素になる。投影用液晶パネルを５５×３０ｍｍの
大きさで構成した場合、１画素の大きさはおよそ３０μ
ｍ×３０μｍとなる。さきに述べたビューファインダー
と同様に従来技術でこれを構成した場合の開口率につい
て見積もると、容量形成のために６０μｍ²、配線及び
トランジスタのために３４０μｍ²、液晶の配向乱れに
よる透過光の遮光のために１００μｍ²が開口部以外と
して使われ、開口率はおよそ６５％となる。本発明によ
れば同じ大きさのＰＴＶ用液晶表示装置を構成した場
合、開口率はおよそ８５％となる。このことから、本発
明では従来技術より同じ光源で約３０％明るいＰＴＶを
構成することが可能となる。あるいは、光源の光量が３
０％少なくても、従来例と同等の表示輝度のＰＴＶを構
成することができる。

【００２７】（第３の実施例）図１０に本発明による第
３の実施例のセル構造の断面図を示す。この例ではシリ
コンでＰＭＯＳを形成し駆動トランジスタとした例につ
いて説明する。

【００２８】５０１はｎタイプのシリコン層であり、５
０２はＬＯＣＯＳ酸化膜である。ドレイン５０３、ソー
ス５０４、耐圧向上のための低濃度電界緩和層５０５、
ゲート５０６により画素駆動トランジスタが構成されて
いる。ドレイン５０３はトレンチ溝に形成された酸化膜
５０７の内側に埋められたｐ⁺ポリシリコン５０８と接
触し、画素電極５０９に接続されている。ソース５０４
は信号線５１０と接続されている。シリコン層５０１の
電位は配線５１１によって与えられている。トランジス
タの上層にはパッシベーション膜５１２があり、接着剤
５１３によって透明基板（例えばガラス）５１４に接着
されている。画素電極の下にはパッシベーション膜５１
５があり、対向基板との間に液晶層５１６を挟み込んで
いる。信号線５１０に入力された画像信号はゲート５０
６にトランジスタがＯＮする電圧が印加されている間に
画素電極５０９に書き込まれ、ゲート５０６のコントロ
ールによりトランジスタがＯＦＦしている期間その電位
に保持される。

【００２９】従来例と比較すると、この実施例では液晶
層５１６とデバイス基板の界面はフラットになってい
る。このことにより、段差による影響は全く受けず、液
晶配向の乱れが低減され、色ずれ、面内の不均一がなく
なる。また、ラビングの不均一によるコントラストの低
下、階調数の低下もおさえられ、高階調，高輝度で均一
な画像表示装置を実現することができる。画素電極５０
９の電位はシリコン層５０１とポリシリコン５０８との
間の容量によって安定化することができ、トランジスタ
のリーク等の影響を小さくすることができる。この様に
して付加容量を形成することは従来例のように開口率を
下げることがないばかりか、新たに容量形成用の配線を
引く必要がなく、工程の簡略化を図ることができる。さ
らに、画素電極から振られの原因となるゲート線、信号
線までの距離は遠くなり、また、間にシリコン層がシー
ルドの役目を果たすことから、振られによる画素電極の
電位変動を少なくすることができる。これらのことか
ら、開口率が高く、高輝度，高階調，均一性の高い画像
表示装置を実現することができる。この実施例では付加
容量を酸化膜容量で形成したが、トレンチ溝の側壁を酸
化せずにポリシリコンを埋め込んで接合容量を形成する
ことも可能である。

【００３０】また、この実施例ではＷｅｌｌ電位をとる
ための配線５１１をシリコン層５０１の裏面側に形成す
る際に、トランジスタの裏面側を遮光するように形成し
ている。トランジスタに光が入射されると、ホールと電
子の対生成がおこり、リーク電流が発生する。このこと
は表示装置のコントラスト、階調を劣化させる原因とな
る。

【００３１】従来の技術では、トランジスタの遮光は遮
光用のフィルターをトランジスタが形成されている基板
とは別の基板上に形成し、それぞれの基板を貼合わせる
ことにより遮光を行っていた。しかしながら、この技術
では、貼合わせ精度を見込んだ遮光を行う必要があ
り、トランジスタの半導体層と遮光層の間にいくつも
の層間膜があるため迷光が入り込むといった問題があ
る。

【００３２】以上の問題を回避するためには遮光領域を
大きくとることが必要となるが、そのことにより開口率
が減少し、表示装置の輝度が下がるという欠点がある。
この実施例では、トランジスタの遮光を配線５１１を用
いて行っているために、貼合わせのように、大きなマー
ジンを見込む必要がない。また、配線５１１は半導体層
と近接しているために、迷光の影響は従来の技術に比べ
小さくなる。配線５１１による遮光はトランジスタ全体
を覆ってもよいが、リーク電流に寄与する空乏層領域と
その周辺をキャリアの自由工程分余分をみて覆うもので
あっても構わない。

【００３３】以上、この実施例では第２の実施例で得ら
れた効果に加えて、開口率の向上による高輝度化、トラ
ンジスタのリーク電流の減少による高階調化、高コント
ラスト化をはかることができる。

【００３４】図１０のセル構造をもつ画像表示装置の製
法について、図１１〜１３の工程ａ〜ｊに従って説明す
る。半導体基板６０１にＬＯＣＯＳ酸化により酸化膜６
０２を形成し、素子分離及び開口部となる領域を作る
（工程ａ，ｂ）。つぎに、トレンチ溝６０３を開けて
（工程ｃ）、内壁を酸化し酸化膜６０４を形成後ｐ⁺ポ
リシリコン６０５を埋め込む。この構造は、アスペクト
比１：５から１：１０程度まで作ることが可能である。
この後、トランジスタを形成する領域に、トランジスタ
が所望のしきい値をもつように、ｎタイプの不純物注入
を行い、Ｗｅｌｌ領域６０６を形成する（工程ｄ）。つ
ぎに、酸化によりゲート酸化膜６０７を形成後（工程
ｅ）、コンタクトホールをあけ、ゲートポリ６０８と６
０９を形成し、ゲートセルファラインでボロンを打ち込
み低濃度電界緩和層６１０をつくる。さらに、ボロンの
注入を行い、トランジスタのソース６１１、ドレイン６
１２を形成する。そして、信号線６１３をアルミを蒸着
して形成する（工程ｆ）。次に、パッシベーション膜６
１４をつけた後、接着剤６１５でトランジスタを形成し
た基板と透明基板６１６を貼合わせる（工程ｇ）。この
基板を研磨またはエッチングにより裏面側から削り、工
程ｈに示す形状を得る。今後は裏面側にプロセスを施す
が、ＬＯＣＯＳ酸化された領域６０２は透明であり酸化
膜を透過してアライメントマークをみることが可能であ
る。裏面側にアルミ蒸着によりＷｅｌｌ電位をとるため
の配線６１７をつけ、さらに画素電極（例えばＩＴＯ）
６１８を形成し、そのうえにパッシベーション膜６１９
をつける（工程ｉ）。最後に、パッシベーション膜にラ
ビングを行い対向基板との間に液晶層６２０を挟み込む
（工程ｊ）。以上の工程により、図１０の形状を得るこ
とができる。

【００３５】本実施例の構成による液晶表示装置が、第
２の実施例にあげた電子ビューファインダー、ＰＴＶ、
ＨＭＤにおいて効果的であることは言うまでもない。

【００３６】（第４の実施例）この実施例では本発明に
よる表示装置をＳＯＩ基板を用いて形成した場合につい
て説明する。

【００３７】図１４に本発明による第４の実施例のセル
構造の断面図を示す。この例ではシリコンでＰＭＯＳを
形成し駆動トランジスタとした例について説明する。７
０１はｎタイプのシリコン層であり、７０２はＬＯＣＯ
Ｓ酸化膜である。また、７０３はシリコン層の下の酸化
膜である。ドレイン７０４、ソース７０５、耐圧向上の
ための低濃度電界緩和層７０６、ゲート７０７により画
素駆動トランジスタが構成されている。ドレイン７０４
はトレンチ溝に形成された酸化膜７０８の内側に埋めら
れたｐ⁺ポリシリコン７０９と接触し、画素電極７１０
に接続されている。ソース７０５は信号線７１１と接続
されている。シリコン層７０１の電位は配線７１２によ
って与えられている。トランジスタの上層にはパッシベ
ーション膜７１３があり、接着剤７１４によって透明基
板（例えばガラス）７１５に接着されている。画素電極
の下にはパッシベーション膜７１６があり、対向基板と
の間に液晶層７１７を挟み込んでいる。信号線７１１に
入力された画像信号はゲート７０７にトランジスタがＯ
Ｎする電圧が印加されている間に画素電極７１０に書き
込まれ、ゲート７０７のコントロールによりトランジス
タがＯＦＦしている期間その電位に保持される。

【００３８】従来例と比較すると、この実施例では液晶
層７１７とデバイス基板の界面はフラットになってい
る。このことにより、段差による影響は全く受けず、液
晶配向の乱れが低減され、色ずれ、面内の不均一がなく
なる。また、ラビングの不均一によるコントラストの低
下、階調数の低下もおさえられ、高階調，高輝度で均一
な画像表示装置を実現することができる。画素電極７１
０の電位はシリコン層７０１とポリシリコン７０９との
間の容量によって安定化することができ、トランジスタ
のリーク等の影響を小さくすることができる。この様に
して付加容量を形成することは従来例のように開口率を
下げることがないばかりか、新たに容量形成用の配線を
引く必要がなく、工程の簡略化を図ることができる。さ
らに、画素電極から振られの原因となるゲート線、信号
線までの距離は遠くなり、また、間にシリコン層がシー
ルドの役目を果たすことから、振られによる画素電極の
電位変動を少なくすることができる。これらのことか
ら、開口率が高く、高輝度，高階調，均一性の高い画像
表示装置を実現することができる。

【００３９】この実施例では付加容量を酸化膜容量で形
成したが、トレンチ溝の側壁を酸化せずにポリシリコン
を埋め込んで接合容量を形成することも可能である。ま
た、この実施例ではＷｅｌｌ電位をとるための配線７１
２をシリコン層７０１の裏面側に形成する際に、トラン
ジスタの裏面側を遮光するように形成しており、第３の
実施例で得られたのと同様の効果を得ることができる。

【００４０】図１４のセル構造をもつ画像表示装置の製
法について、図１５〜１７の工程ａ〜ｊに従って説明す
る。８０１はＳＯＩ基板（例えばＳＩＭＯＸ）であり、
表面には絶縁層８０２、シリコン層８０３がある。シリ
コン層８０３をＬＯＣＯＳ酸化して酸化膜８０４を形成
し、素子分離及び開口部となる領域を作る（工程ａ，
ｂ）。つぎに、トレンチ溝８０５を開けて（工程ｃ）、
内壁を酸化し酸化膜８０６を形成後ｐ⁺ポリシリコン８
０７を埋め込む。この構造は、アスペクト比１：５から
１：１０程度まで作ることが可能である。この後、トラ
ンジスタを形成する領域に、トランジスタが所望のしき
い値をもつように、ｎタイプの不純物注入を行い、Ｗｅ
ｌｌ領域８０８を形成する（工程ｄ）。つぎに、酸化に
よりゲート酸化膜８０９を形成後（工程ｅ）、コンタク
トホールをあけ、ゲートポリ８１０と８１１を形成し、
ゲートセルファラインでボロンを打ち込み低濃度電界緩
和層８１２をつくる。さらに、ボロンの注入を行い、ト
ランジスタのソース８１３、ドレイン８１４を形成す
る。そして、信号線８１５をアルミを蒸着して形成する
（工程ｆ）。次に、パッシベーション膜８１６をつけた
後、接着剤８１７でトランジスタを形成した基板と透明
基板８１８を貼合わせる（工程ｇ）。この基板を研磨ま
たはエッチングにより裏面側から削り、工程ｈに示す形
状を得る。このとき、絶縁層８０２をエッチングストッ
パーとすることで、第１〜３の実施例に比べ、容易に工
程ｈに示す形状を実現することが可能となる。つぎに、
裏面側にプロセスを施すが、ＬＯＣＯＳ酸化された領域
８０４は透明であり酸化膜を透過してアライメントマー
クをみることが可能である。裏面側にアルミ蒸着により
Ｗｅｌｌ電位をとるための配線８１９をつけ、さらに画
素電極（例えばＩＴＯ）８２０を形成し、そのうえにパ
ッシベーション膜８２１をつける（工程ｉ）。最後に、
パッシベーション膜にラビングを行い対向基板との間に
液晶層８２２を挟み込む（工程ｊ）。

【００４１】以上の工程で図１４の形状を得るが、この
実施例では裏面側のエッチングを絶縁層８０２をストッ
パーとして行うために、エッチング後の絶縁膜厚，シリ
コン膜厚は面内均一となる。また、ＳＯＩ基板のシリコ
ン層８０３の厚さがウエハ間で一定であれば容易に所望
のシリコン厚、絶縁膜厚の表示装置を得ることができ
る。このことは、透過光の干渉による変色や輝度低下を
コントロールすることを可能にする。これにより、パネ
ル内で、色，輝度ともに均一であり、またパネル間にも
色調，輝度ともに差のない表示装置を提供することが可
能となる。

【００４２】本実施例の構成による液晶表示装置が、第
２の実施例にあげた電子ビューファインダー、ＰＴＶ、
ＨＭＤにおいて効果的であることは言うまでもない。

【００４３】（第５の実施例）第１の実施例において
は、トレンチ溝中にポリシリコン２０５を埋め込んだ後
に、ゲート電極２０８を形成しているが、一度のポリシ
リコンのデポジットでトレンチ部のポリシリコンとゲー
ト電極を形成することも可能である。その工程を図１８
の工程ａ〜ｄに従って説明する。

【００４４】半導体基板９０１にＬＯＣＯＳ酸化により
酸化膜９０２を形成し、素子分離及び開口部となる領域
を作る（工程ａ、ｂ）。次にトレンチ溝９０３を開け
る。さらに、イオン注入によってトランジスタを形成す
る領域にトランジスタが所望のしきい値となるようにｎ
タイプの不純物注入を行い、Ｗｅｌｌ領域９０６を形成
する。その後、トレンチ溝の内壁を酸化し酸化膜９０４
を形成する（工程ｃ）。このあとボロンのイオン注入に
よりトランジスタのソース領域９１１、ドレイン領域９
１２を形成後、後の工程でつけるポリシリコンとドレイ
ン領域の電気的なコンタクトをとるために酸化膜９０２
の一部に穴を開けてからポリシリコンのデポし、ゲート
９０８とトレンチ溝部のポリシリコン９０９を形成す
る。その後ゲートセルファラインで低濃度電界緩和層９
１０を形成し、コンタクトホールを開けた後にソース領
域に配線を接続する。以上の工程で図１８ｄの構造を得
ることができる。さらに第１の実施例における工程ｇ以
降の工程を行うことで本発明による第５の実施例による
液晶表示装置を得る。また、第５の実施例の工程ａ〜ｄ
は第２〜第４の実施例に応用することが可能である。

【００４５】（第６の実施例）第１〜第５の実施例で
は、液晶電極に印加する電圧の保持容量は、トレンチ分
離溝の内壁にのみ形成しているが、そのほかの容量と並
列にして容量値の増大を図っても本発明の効果は有効で
ある。本発明による第６の実施例の工程を図１９〜２０
の工程ａ〜ｅに従って説明する。

【００４６】半導体基板１００１にＬＯＣＯＳ酸化によ
り酸化膜１００２を形成し素子分離及び開口部となる領
域を作る（工程ａ、ｂ）。次に、トランジスタを形成す
る領域にトランジスタが所望のしきい値となるようにｎ
タイプの不純物注入を行いＷｅｌｌ領域１００６を形成
後、トレンチ溝１００３を開けて、内壁および表面を酸
化し酸化膜１００４を形成する。つぎに、ポリシリコン
をデポジットし、トレンチ溝内のポリシリコン１００５
とゲート電極１００８を形成する（工程ｄ）。さらにイ
オン注入によりソース領域１０１１、ドレイン領域１０
１２を形成後、ゲートセルファラインで低濃度電界緩和
層１０１０を形成し、さらに層間絶縁膜１０１３を形成
後、絶縁膜１０１３、酸化膜１００２の一部にコンタク
トホールを開ける。さらに、トレンチ溝内のポリシリコ
ン１００５に接触して、また、絶縁膜１０１３を介して
ゲート電極１０１０を覆うようにポリシリコンをデポし
図２０ｅの構造を得る。この後は第１実施例の工程ｈ〜
ｊと同様にして本発明による液晶表示装置を得ることが
出来る。

【００４７】第６の実施例の構造では、保持容量はトレ
ンチ溝の内壁に形成されるのみならず、ゲート電極１０
１０との間にも形成されるためより容量値が大きくな
り、トランジスタのリーク電流が発生しても画素電極の
電位変動が小さく、コントラストが高く、高階調な液晶
表示装置を得ることが出来る。

【００４８】（第７の実施例）本発明による第７の実施
例の上面図を図２１に示す。１１０１は半導体領域の分
離壁であり、１１０２、１１０３はそれぞれトランジス
タのソース、ドレイン領域である。１１０４はトランジ
スタのゲート電極であり、１１０５はトレンチ溝、１１
０６はトレンチ溝の内壁に形成された酸化膜、１１０７
はトレンチ溝に埋められたポリシリコンである。１１０
８は半導体領域の電位をとるためのコンタクトであり、
１１０９は配線（例えばアルミ）である。

【００４９】この実施例では、酸化膜１１０６を介して
ドレイン１１０３とポリシリコン１１０７の間に容量が
形成されているのみならず、ゲート酸化膜を介して半導
体領域とポロシリコン１１０７の間にも容量１１１０が
形成され、電気的にはこの２つの容量が並列に接続され
ている。このような構造をとることで、第１〜第６の実
施例に比べてより大きな容量を形成することが可能とな
る。

【００５０】（第８の実施例）本発明による第８の実施
例の上面図を図２２をに示す。１２０１は半導体領域の
分離壁であり、１２０２、１２０３はそれぞれトランジ
スタのソース、ドレイン領域である。１２０４はトラン
ジスタのゲート電極であり、１２０５はトレンチ溝、１
２０６はトレンチ溝の内壁に形成された酸化膜、１２０
７はトレンチ溝に埋められたポリシリコンである。１２
０８は半導体領域の電位をとるためのコンタクトであ
り、１２０９は配線（例えばアルミ）である。

【００５１】この実施例では、トレンチ溝１２０６は複
数個の溝に分割されて開けられているために、内壁１２
０６の表面積をより大きくすることが可能となり、より
大きな容量を得ることができる。第７、第８の実施例に
よって得られる構造を液晶表示装置のスイッチングトラ
ンジスタ及び、画素電極電位の保持容量に応用した場
合、高階調，高コントラストな表示装置が得られること
はいうまでもない。

【００５２】

【発明の効果】以上、本発明によれば、画素電極と画素
トランジスタ電極を半導体層に開けられた開口を介して
接続し、開口の側壁を利用して容量を形成するために、
表示装置の開口率を損なうことなく画素電極に付加容量
をもたせることができ、高輝度，高階調，高コントラス
トの表示装置を実現することが可能となる。

【図面の簡単な説明】

【図１】本発明による第１の実施例のセル構造の断面図
である。

【図２】本発明による第１の実施例の製造工程（工程ａ
〜ｄ）の説明図である。

【図３】本発明による第１の実施例の製造工程（工程ｅ
〜ｇ）の説明図である。

【図４】本発明による第１の実施例の製造工程（工程ｈ
〜ｊ）の説明図である。

【図５】本発明による応用が可能なＰＴＶ（プロジェク
ションテレビ）の構成の一例を示す説明図である。

【図６】本発明による第２の実施例のセル構造の断面図
である。

【図７】本発明による第２の実施例の製造工程（工程ａ
〜ｄ）の説明図である。

【図８】本発明による第２の実施例の製造工程（工程ｅ
〜ｇ）の説明図である。

【図９】本発明による第２の実施例の製造工程（工程ｈ
〜ｊ）の説明図である。

【図１０】本発明による第３の実施例のセル構造の断面
図である。

【図１１】本発明による第３の実施例の製造工程（工程
ａ〜ｄ）の説明図である。

【図１２】本発明による第３の実施例の製造工程（工程
ｅ〜ｇ）の説明図である。

【図１３】本発明による第３の実施例の製造工程（工程
ｈ〜ｊ）の説明図である。

【図１４】本発明による第４の実施例のセル構造の断面
図である。

【図１５】本発明による第４の実施例の製造工程（工程
ａ〜ｄ）の説明図である。

【図１６】本発明による第４の実施例の製造工程（工程
ｅ〜ｇ）の説明図である。

【図１７】本発明による第４の実施例の製造工程（工程
ｈ〜ｊ）の説明図である。

【図１８】本発明による第５の実施例の製造工程（工程
ａ〜ｄ）の説明図である。

【図１９】本発明による第６の実施例の製造工程（工程
ａ〜ｄ）の説明図である。

【図２０】本発明による第６の実施例の製造工程（工程
ｅ）の説明図である。

【図２１】本発明による第７の実施例の上面図である。

【図２２】本発明による第８の実施例の上面図である。

【図２３】従来技術によるセル構造の断面図である。

【符号の説明】

１０１、３０１、５０１、７０１シリコン層１０２、３０２、５０２、７０２ＬＯＣＯＳ酸化膜１０３、３０３、５０３、７０４ドレイン１０４、３０４、５０４、７０５ソース１０５、３０５、５０５、７０６低濃度電界緩和層１０６、３０６、５０６、７０７ゲート１０７、３０７、５０７、７０３、７０８酸化膜１０８、３０８、５０８、７０９ｐ⁺ポリシリコン１０９、３０９、５０９、７１０画素電極（透明電
極）１１０、３１０、５１０、７１１信号線１１１、３１１、５１１、７１２配線１１２、１１５、３１２、３１５、５１２、５１５、７
１３、７１６パッシベーション膜１１３、３１３、７１４接着剤１１４、３１４、５１４、７１５透明基板１１６、３１６、５１６、７１７液晶層

Claims

【特許請求の範囲】

【請求項１】半導体層又は半導体基体の一方の表面側
に、第１の導伝型である半導体領域と、第２の導伝型領
域によって形成される主電極部をもつトランジスタ及び
その配線を形成し、前記半導体層又は半導体基体の他方
の表面側に液晶に電圧を印加するための液晶電圧印加用
電極を形成し、該トランジスタの一方の主電極部と該液
晶電圧印加用電極とを該半導体層又は半導体基体の開口
部を介して接続し、液晶電圧印加用電極の電圧を保持す
るために設けた容量の少なくとも一部を該開口部の側壁
において形成したことを特徴とする画像表示装置。
【請求項２】請求項１に記載の画像表示装置におい
て、該第１の導伝型領域又は該半導体基体の電位を配線
によって与えたことを特徴とする画像表示装置。
【請求項３】請求項１又は２に記載の画像表示装置に
おいて、該第１の導伝型領域の電位を固定するための配
線を該半導体層又は半導体基体のトランジスタを形成し
た側とは他方の表面側に形成したことを特徴とする画像
表示装置。
【請求項４】請求項１乃至３のいずれかに記載の画像
表示装置において、該第１の導伝型領域の電位を固定す
るための配線を該トランジスタを遮光するように形成し
たことを特徴とする画像表示装置。