JPH07202950A - 自動しきい値制御回路 - Google Patents

自動しきい値制御回路

Info

Publication number
JPH07202950A
JPH07202950A JP35328093A JP35328093A JPH07202950A JP H07202950 A JPH07202950 A JP H07202950A JP 35328093 A JP35328093 A JP 35328093A JP 35328093 A JP35328093 A JP 35328093A JP H07202950 A JPH07202950 A JP H07202950A
Authority
JP
Japan
Prior art keywords
input terminal
comparator
control circuit
inverting input
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35328093A
Other languages
English (en)
Other versions
JP2723029B2 (ja
Inventor
Toshifumi Niie
俊史 新江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35328093A priority Critical patent/JP2723029B2/ja
Publication of JPH07202950A publication Critical patent/JPH07202950A/ja
Application granted granted Critical
Publication of JP2723029B2 publication Critical patent/JP2723029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 本発明はDC結合型光受信用自動しきい値制
御回路に関し、最大受光時のパルス幅歪みを低減し得る
自動しきい値制御回路を提供することを目的とする。 【構成】 受光素子1のアノードは等化増幅回路2の入
力端子に接続されている。コンパレータ3は第1の入力
端子である反転入力端子に等化増幅回路2の出力端子が
接続され、第2の入力端子である非反転入力端子との間
に第1の抵抗4が接続され、コンパレータ3の出力端子
7と非反転入力端子との間に第2の抵抗5が接続されて
いる。可変容量素子の一例としてのバラクタダイオード
10は、カソードがコンパレータ3の非反転入力端子と
第1及び第2の抵抗4及び5との共通接続点に接続さ
れ、アノードが接地されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は自動しきい値制御回路に
係り、特にDC結合型光受信用自動しきい値制御回路に
関する。
【0002】
【従来の技術】従来よりバースト信号が利用される光通
信における光受信機に、各種の自動しきい値制御(AT
C:Automatic Threshold Con
troll)回路が用いられている(特開昭59−14
8458号、特開昭61−203759号、特開平3−
35639号各公報)。
【0003】図3はこの従来のATC回路のうちDC結
合型のATC回路の一例の回路図を示す。受光素子1の
アノードは等化増幅回路2を介してコンパレータ3の反
転入力端子に接続されている。コンパレータ3の反転入
力端子と非反転入力端子との間には抵抗4が接続されて
いる。更に、コンパレータ3の出力端子7と非反転入力
端子との間に抵抗5が接続されている。また、コンパレ
ータ3の非反転入力端子と抵抗4及び5の接続点とアー
ス間にコンデンサ6が接続されている。
【0004】この従来のATC回路は受光素子1により
受光した光を受光信号に光電変換し、その受光信号を等
化増幅回路2を通してコンパレータ3の反転入力端子に
入力し、ここでコンパレータ3の非反転入力端子に接続
されるしきい値とレベル比較させ、出力端子7へ2値化
した受光信号を出力する。
【0005】この従来のATC回路では、コンデンサ6
によりコンパレータ3の非反転入力端子に入力されるし
きい値の波形をほぼ三角波にしてリップル等を除去して
いる。図4の実線a0は最大受光レベル時のコンパレー
タ3の反転入力端子に入力される受光信号を示し、破線
b0はコンパレータ3の非反転入力端子に入力されるし
きい値の波形を示す。
【0006】
【発明が解決しようとする課題】この従来のATC回路
では、最大受光レベル時等化増幅回路2の出力信号振幅
が増大することからスルーレートが低下するので、等化
増幅回路2の出力信号の立ち上がり時間及び立ち下がり
時間が増大する。その場合、ほぼ三角波になるようにス
ピードを遅く設定されているしきい値の波形は更にスピ
ードが遅くなるため、バースト信号での追従が劣化し、
コンパレータ3の出力端子7の出力パルスのパルス幅歪
みが増大するという課題がある。
【0007】本発明は上記の点に鑑みなされたもので、
最大受光時のパルス幅歪みを低減し得る自動しきい値制
御回路を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は上記の目的を達
成するため、第1及び第2の入力端子間に第1の抵抗が
接続され、出力端子と第2の入力端子間に第2の抵抗が
接続されたコンパレータの第2の入力端子に可変容量素
子を接続し、受光後増幅した受光信号をコンパレータの
第1の入力端子に入力し、第2の入力端子に入力される
しきい値と比較する構成としたものである。
【0009】
【作用】本発明ではコンパレータの第2の入力端子に入
力されるしきい値が、コンパレータの第1の入力端子に
入力される受光信号のレベルが大になると可変容量素子
の容量値が減少するように構成しているため、受光信号
のレベルが大になる最大受光レベル時にはしきい値の波
形の立ち上がりと立ち下がりを従来に比べて急峻にする
ことができる。
【0010】
【実施例】図1は本発明の一実施例の回路図を示す。同
図中、図3と同一構成部分には同一符号を付してある。
図1において、受光素子1のアノードは等化増幅回路2
の入力端子に接続されている。コンパレータ3は第1の
入力端子である反転入力端子に等化増幅回路2の出力端
子が接続され、また第2の入力端子である非反転入力端
子との間に第1の抵抗4が接続され、更にコンパレータ
3の出力端子7と非反転入力端子との間に第2の抵抗5
が接続されている。
【0011】また、可変容量素子の一例としてのバラク
タダイオード10は、カソードがコンパレータ3の非反
転入力端子と第1及び第2の抵抗4及び5との共通接続
点に接続され、アノードが接地されている。すなわち、
本実施例は従来の容量値固定のコンデンサ6に代えて、
逆バイアス電圧に応じて容量値が変化するバラクタダイ
オードを接続した点に特徴を有する。
【0012】次に、本実施例の動作について説明する。
光信号は受光素子1により受光されて光電変換され受光
信号となる。この受光信号は等化増幅回路2に供給さ
れ、ここで所定の増幅特性が付与された後、コンパレー
タ3の反転入力端子に供給される。コンパレータ3はこ
の受光信号と非反転入力端子に入力される、抵抗4と5
の分圧で決定されるしきい値電圧とレベル比較し、受光
信号の方がしきい値電圧より大であるときはローレベ
ル、しきい値電圧より小であるときはハイレベルの信号
を出力端子7へ出力する。
【0013】ここで、最大受光レベル時、コンパレータ
3の非反転入力端子に入力される受光信号レベルは大と
なる。これにより、バラクタダイオード10の逆バイア
ス電圧が増大するため、バラクタダイオード10のアノ
ード・カソード端子間容量が減少し、しきい値電圧波形
の立ち上がりと立ち下がりがそれぞれ急峻になる。これ
により、しきい値電圧波形は図4にb0で示した三角波
から図2に破線b1で示すように方形波に近付く。な
お、図2の実線a1は最大受光レベル時の受光信号を示
す。
【0014】また、最大受光レベル時はバラクタダイオ
ード10のアノード・カソード端子間容量の減少によ
り、等化増幅回路2の出力受光信号の交流的な負荷も低
減することができるので、バースト信号伝送の場合でも
追従性の劣化は少なくなる。以上より、本実施例によれ
ば、最大受光レベル時のパルス幅歪みが改善される。
【0015】一方、最小受光レベル時はコンパレータ3
の非反転入力端子に入力される受光信号レベルは小とな
る。これにより、バラクタダイオード10の逆バイアス
電圧が減少するため、バラクタダイオード10のアノー
ド・カソード端子間容量が増大する。その結果、図3に
示したコンデンサ6を接続したときとほぼ同等の特性を
得ることができ、所要のリップル除去特性を得ることが
できる。
【0016】
【発明の効果】以上説明したように、本発明によれば、
最大受光レベル時にはしきい値の波形の立ち上がりと立
ち下がりを従来に比べて急峻にすることができるため、
バースト信号での追従性を向上することができ、パルス
幅歪みを改善することができ、このことから光受信器の
ダイナミックレンジの拡大化を実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施例の回路図である。
【図2】図1の最大受光レベル時のコンパレータの反転
入力端子と非反転入力端子の信号波形を示す図である。
【図3】従来の一例の回路図である。
【図4】図3の最大受光レベル時のコンパレータの反転
入力端子と非反転入力端子の信号波形を示す図である。
【符号の説明】
1 受光素子 2 等化増幅回路 3 コンパレータ 4 第1の抵抗 5 第2の抵抗 10 バラクタダイオード

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1及び第2の入力端子間に第1の抵抗
    が接続され、出力端子と該第2の入力端子間に第2の抵
    抗が接続されたコンパレータの該第2の入力端子に可変
    容量素子を接続し、受光後増幅した受光信号を該コンパ
    レータの第1の入力端子に入力し、該第2の入力端子に
    入力されるしきい値と比較することを特徴とする自動し
    きい値制御回路。
  2. 【請求項2】 前記コンパレータの第1の入力端子は反
    転入力端子で、前記第2の入力端子は非反転入力端子で
    あり、前記可変容量素子は該コンパレータの非反転入力
    端子にカソードが接続され、かつ、アノードが接地され
    たバラクタダイオードであることを特徴とする請求項1
    記載の自動しきい値制御回路。
JP35328093A 1993-12-28 1993-12-28 自動しきい値制御回路 Expired - Lifetime JP2723029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35328093A JP2723029B2 (ja) 1993-12-28 1993-12-28 自動しきい値制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35328093A JP2723029B2 (ja) 1993-12-28 1993-12-28 自動しきい値制御回路

Publications (2)

Publication Number Publication Date
JPH07202950A true JPH07202950A (ja) 1995-08-04
JP2723029B2 JP2723029B2 (ja) 1998-03-09

Family

ID=18429770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35328093A Expired - Lifetime JP2723029B2 (ja) 1993-12-28 1993-12-28 自動しきい値制御回路

Country Status (1)

Country Link
JP (1) JP2723029B2 (ja)

Also Published As

Publication number Publication date
JP2723029B2 (ja) 1998-03-09

Similar Documents

Publication Publication Date Title
JP2656734B2 (ja) 光受信回路
US5307196A (en) Optical receiver
US5426389A (en) System for DC restoration of serially transmitted binary signals
US4608542A (en) Bandwidth controlled data amplifier
US5119404A (en) Signal receiver
US5603114A (en) Distortionless receiving circuit
JPS59216339A (ja) 光受信器
JP2962218B2 (ja) ディジタル光受信回路
US5373388A (en) AC coupled fiber optic receiver with DC coupled characteristics
JP2954127B2 (ja) 赤外線信号受信装置
US4499609A (en) Symmetrically clamped fiber optic receiver
JPH07202950A (ja) 自動しきい値制御回路
EP0202601A2 (en) Optical pulse receiving circuit
US4795919A (en) Zero signal state detecting circuit
US5563538A (en) Control circuit for clock multiplier
US5561383A (en) Switchable peak/average detect circuit
JPH01286655A (ja) 光受信回路
JPH07135453A (ja) 信号変換装置
JP2000201113A (ja) バ―スト光信号の受信方法及びその装置
JP2003032050A (ja) プリアンプ回路
JP3426910B2 (ja) 赤外線データ受信器
JP2737718B2 (ja) 光受信回路
US4698528A (en) Edge detection using dual trans-impedance amplifier
JPH1075217A (ja) 電流入力形受信機
JPH01149558A (ja) 光伝送データ受信回路