JPH07202684A - パルス発生器 - Google Patents
パルス発生器Info
- Publication number
- JPH07202684A JPH07202684A JP5335473A JP33547393A JPH07202684A JP H07202684 A JPH07202684 A JP H07202684A JP 5335473 A JP5335473 A JP 5335473A JP 33547393 A JP33547393 A JP 33547393A JP H07202684 A JPH07202684 A JP H07202684A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- phase
- output signal
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 周辺機器の誤動作を可及的に防止することを
可能にする。 【構成】 マスタクロック信号を分周して所定の周期の
パルス信号を出力する分周手段２と、この分周手段の出
力信号の位相を進めたり、遅延させて同期出力信号とし
て出力する位相シフト手段４と、同期出力信号と外部か
らの外部同期信号との位相差を比較する位相比較手段６
と、カウント手段１６と、位相比較手段の出力に応じて
分周手段の出力に同期してカウント手段のカウント値を
増減させるカウント制御手段８、１０、１２、１４ａ、
１４ｂと、を備え、位相シフト手段はカウント手段のカ
ウント値をα、マスタクロック信号の周期をＴｍとする
と、α・Ｔｍだけ分周手段の出力信号の位相を進ませる
ことを特徴とする。
可能にする。 【構成】 マスタクロック信号を分周して所定の周期の
パルス信号を出力する分周手段２と、この分周手段の出
力信号の位相を進めたり、遅延させて同期出力信号とし
て出力する位相シフト手段４と、同期出力信号と外部か
らの外部同期信号との位相差を比較する位相比較手段６
と、カウント手段１６と、位相比較手段の出力に応じて
分周手段の出力に同期してカウント手段のカウント値を
増減させるカウント制御手段８、１０、１２、１４ａ、
１４ｂと、を備え、位相シフト手段はカウント手段のカ
ウント値をα、マスタクロック信号の周期をＴｍとする
と、α・Ｔｍだけ分周手段の出力信号の位相を進ませる
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、外部同期信号に同期し
たパルス信号を発生するパルス発生器に関するものであ
って、特に半導体自動測定装置等に用いられるものであ
る。
たパルス信号を発生するパルス発生器に関するものであ
って、特に半導体自動測定装置等に用いられるものであ
る。
【０００２】
【従来の技術】外部同期信号Ｓ2 に同期したパルス信号
Ｓ3 を発生する、従来のパルス発生器３０の構成を図３
に示す。この従来のパルス発生器３０は分周器３２と、
切換回路３４とを備えている。図３において原発振器
（図示せず）から発振された高周波のマスタクロックＭ
ＣＫは分周器３２によって分周され、外部同期信号Ｓ2
と同周期の出力信号Ｓ1 が切換回路３４に送出される。
切換回路３４は通常、分周器３２の出力Ｓ1 をそのまま
通過させて出力し、外部同期信号Ｓ2 が入力された場合
には、接続を切換えて、外部同期信号Ｓ2 を出力する。
これにより、切換回路３４の出力Ｓ3 は外部同期信号Ｓ
2 に同期した同期出力信号となる。
Ｓ3 を発生する、従来のパルス発生器３０の構成を図３
に示す。この従来のパルス発生器３０は分周器３２と、
切換回路３４とを備えている。図３において原発振器
（図示せず）から発振された高周波のマスタクロックＭ
ＣＫは分周器３２によって分周され、外部同期信号Ｓ2
と同周期の出力信号Ｓ1 が切換回路３４に送出される。
切換回路３４は通常、分周器３２の出力Ｓ1 をそのまま
通過させて出力し、外部同期信号Ｓ2 が入力された場合
には、接続を切換えて、外部同期信号Ｓ2 を出力する。
これにより、切換回路３４の出力Ｓ3 は外部同期信号Ｓ
2 に同期した同期出力信号となる。
【０００３】
【発明が解決しようとする課題】このような従来のパル
ス発生器においては、外部同期信号Ｓ2 が入力された場
合には、分周器３２の出力Ｓ1 から外部同期信号Ｓ2 に
出力Ｓ3 が切換わるため、図に示すように切換わった直
後は周期の異なるパルスが同期出力信号Ｓ3 として出力
されることがあった（図４の時刻ｔ1 、ｔ2 参照）。こ
のため、周辺機器が誤動作を起こすという問題があっ
た。
ス発生器においては、外部同期信号Ｓ2 が入力された場
合には、分周器３２の出力Ｓ1 から外部同期信号Ｓ2 に
出力Ｓ3 が切換わるため、図に示すように切換わった直
後は周期の異なるパルスが同期出力信号Ｓ3 として出力
されることがあった（図４の時刻ｔ1 、ｔ2 参照）。こ
のため、周辺機器が誤動作を起こすという問題があっ
た。
【０００４】本発明は上記事情を考慮してなされたもの
であって、周辺機器が誤動作するのを可及的に防止する
ことのできるパルス発生器を提供することを目的とす
る。
であって、周辺機器が誤動作するのを可及的に防止する
ことのできるパルス発生器を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明によるパルス発生
器は、マスタクロック信号を分周して所定の周期のパル
ス信号を出力する分周手段と、この分周手段の出力信号
の位相を進めたり、遅延させて同期出力信号として出力
する位相シフト手段と、同期出力信号と外部からの外部
同期信号との位相差を比較する位相比較手段と、カウン
ト手段と、位相比較手段の出力に応じて分周手段の出力
に同期してカウント手段のカウント値を増減させるカウ
ント制御手段と、を備え、位相シフト手段はカウント手
段のカウント値をα、マスタクロック信号の周期をＴｍ
とすると、α・Ｔｍだけ分周手段の出力信号の位相を進
ませることを特徴とする。
器は、マスタクロック信号を分周して所定の周期のパル
ス信号を出力する分周手段と、この分周手段の出力信号
の位相を進めたり、遅延させて同期出力信号として出力
する位相シフト手段と、同期出力信号と外部からの外部
同期信号との位相差を比較する位相比較手段と、カウン
ト手段と、位相比較手段の出力に応じて分周手段の出力
に同期してカウント手段のカウント値を増減させるカウ
ント制御手段と、を備え、位相シフト手段はカウント手
段のカウント値をα、マスタクロック信号の周期をＴｍ
とすると、α・Ｔｍだけ分周手段の出力信号の位相を進
ませることを特徴とする。
【０００６】
【作用】このように構成された本発明のパルス発生器に
よれば、位相比較手段の出力に応じてカウント制御手段
によってカウント手段のカウント値が制御され、このカ
ウント値に基づいて位相シフト手段によって分周手段の
出力信号の位相がシフトされて、同期出力信号として出
力される。これにより、同期出力信号は外部同期信号と
スムーズに同期し、周辺機器の誤動作を可及的に防止す
ることができる。
よれば、位相比較手段の出力に応じてカウント制御手段
によってカウント手段のカウント値が制御され、このカ
ウント値に基づいて位相シフト手段によって分周手段の
出力信号の位相がシフトされて、同期出力信号として出
力される。これにより、同期出力信号は外部同期信号と
スムーズに同期し、周辺機器の誤動作を可及的に防止す
ることができる。
【０００７】
【実施例】本発明によるパルス発生器の一実施例の構成
を図１に示す。この実施例のパルス発生器１は分周器２
と、位相シフト回路４と、位相比較回路６と、ＡＮＤゲ
ート８と、ＮＯＲゲート１０と、ＡＮＤゲート１２、１
４ａ、１４ｂと、カウンタ１６とを備えている。分周器
２は原発振器（図示せず）から発振された高周波のマス
タクロックＭＣＫを分周して外部同期信号Ｓ2 と同周期
の出力信号Ｓ1 を出力する。位相シフト回路４は、カウ
ンタ回路１６のカウント値が零の場合は分周器２の出力
をそのまま出力し、カウンタ１６のカウント値が増加ま
たは減少した場合には、このカウント値の変化に応じて
分周器２の出力信号Ｓ1 を、マスタクロックＭＣＫの１
周期分だけ位相を遅らせ、または進ませたりする。
を図１に示す。この実施例のパルス発生器１は分周器２
と、位相シフト回路４と、位相比較回路６と、ＡＮＤゲ
ート８と、ＮＯＲゲート１０と、ＡＮＤゲート１２、１
４ａ、１４ｂと、カウンタ１６とを備えている。分周器
２は原発振器（図示せず）から発振された高周波のマス
タクロックＭＣＫを分周して外部同期信号Ｓ2 と同周期
の出力信号Ｓ1 を出力する。位相シフト回路４は、カウ
ンタ回路１６のカウント値が零の場合は分周器２の出力
をそのまま出力し、カウンタ１６のカウント値が増加ま
たは減少した場合には、このカウント値の変化に応じて
分周器２の出力信号Ｓ1 を、マスタクロックＭＣＫの１
周期分だけ位相を遅らせ、または進ませたりする。
【０００８】位相比較器６は位相シフト回路４の出力信
号すなわちパルス発生器１の出力である同期出力信号Ｓ
3 と外部同期信号Ｓ2 との位相を比較し、位相差が零の
場合は、第１の出力端子の出力Ｆを“１”に、第２の出
力端子の出力Ｂを“１”に、第３の出力端子の出力を
“１”にして出力し、同期出力信号Ｓ3 が外部同期信号
Ｓ2 より位相が進んでいる場合は出力Ｆを“１”に、出
力Ｂを“０”に、第３の出力端子の出力を“０”にして
出力し、同期出力信号Ｓ3 が外部同期信号Ｓ2 より位相
が遅れている場合は出力Ｆを“０”に出力Ｂを“１”
に、第３の出力端子の出力を“０”にして出力する。Ａ
ＮＤゲート８は位相比較器６の第１および第２の出力端
子の出力Ｆ、Ｂに基づいて動作する。ＮＯＲゲート１０
は位相比較器６の第３の出力端子からの出力およびＡＮ
Ｄゲート８の出力に基づいて動作する。ＡＮＤゲート１
２は分周器２の出力Ｓ1 とＮＯＲゲート１０の出力とに
基づいて動作する。ＡＮＤゲー１４ａは位相比較器６の
第２の出力端子の出力ＢとＡＮＤゲート１２の出力に基
づいて動作する。ＡＮＤゲート１４ｂは位相比較器６の
第１の出力端子の出力ＦとＡＮＤゲート１２の出力に基
づいて動作する。
号すなわちパルス発生器１の出力である同期出力信号Ｓ
3 と外部同期信号Ｓ2 との位相を比較し、位相差が零の
場合は、第１の出力端子の出力Ｆを“１”に、第２の出
力端子の出力Ｂを“１”に、第３の出力端子の出力を
“１”にして出力し、同期出力信号Ｓ3 が外部同期信号
Ｓ2 より位相が進んでいる場合は出力Ｆを“１”に、出
力Ｂを“０”に、第３の出力端子の出力を“０”にして
出力し、同期出力信号Ｓ3 が外部同期信号Ｓ2 より位相
が遅れている場合は出力Ｆを“０”に出力Ｂを“１”
に、第３の出力端子の出力を“０”にして出力する。Ａ
ＮＤゲート８は位相比較器６の第１および第２の出力端
子の出力Ｆ、Ｂに基づいて動作する。ＮＯＲゲート１０
は位相比較器６の第３の出力端子からの出力およびＡＮ
Ｄゲート８の出力に基づいて動作する。ＡＮＤゲート１
２は分周器２の出力Ｓ1 とＮＯＲゲート１０の出力とに
基づいて動作する。ＡＮＤゲー１４ａは位相比較器６の
第２の出力端子の出力ＢとＡＮＤゲート１２の出力に基
づいて動作する。ＡＮＤゲート１４ｂは位相比較器６の
第１の出力端子の出力ＦとＡＮＤゲート１２の出力に基
づいて動作する。
【０００９】カウンタ１６は初期状態においてはカウン
ト値が零で、ＡＮＤゲート１４ａの出力が入力される度
にカウント値を１だけ増加し、ＡＮＤゲート１４ｂの出
力が入力される度にカウント値を１だけ減少させる。し
たがってカウンタ１６のカウント値は同期出力信号Ｓ3
と外部同期信号Ｓ2 との位相差が零でない場合にのみ分
周器２の出力Ｓ1 に同期してカウント値を増加させた
り、減少させたりする。
ト値が零で、ＡＮＤゲート１４ａの出力が入力される度
にカウント値を１だけ増加し、ＡＮＤゲート１４ｂの出
力が入力される度にカウント値を１だけ減少させる。し
たがってカウンタ１６のカウント値は同期出力信号Ｓ3
と外部同期信号Ｓ2 との位相差が零でない場合にのみ分
周器２の出力Ｓ1 に同期してカウント値を増加させた
り、減少させたりする。
【００１０】次に本実施例のパルス発生器の動作を図２
を参照して説明する。今、カウンタ１６のカウント値が
零で、外部同期信号Ｓ2 が入力されない場合を考える。
この場合は位相シフト回路４の出力Ｓ3 は分周器２の出
力Ｓ1 と同じものとなる（図２（ａ）の時刻ｔ0 参
照）。そして時刻ｔ1 において初めて外部同期信号Ｓ2
が入力されると、時刻ｔ2 （＞ｔ1 ）の同期出力信号Ｓ
3 （この時刻ｔ2 においては分周器２の出力信号Ｓ1 と
同期）との位相が位相比較回路６において比較される。
このとき同期出力信号Ｓ3 の位相が外部同期信号Ｓ2 の
位相よりも進んでいるので位相比較器６の出力Ｆは
“１”で出力Ｂは“０”で、第３の出力端子の出力は
“０”となる。するとＡＮＤゲート８の出力は“０”、
したがってＮＯＲゲート１０の出力は“１”となる。こ
のとき、信号Ｓ1 の値はまだ“１”であるので、ＡＮＤ
ゲート１４ａの出力は“０”、ＡＮＤゲート１４ｂの出
力は“１”となり、カウンタ回路１６のカウント値は０
から１だけ減少して−１になる。すると、位相シフト回
路４によって分周器２の出力Ｓ1 がマスタクロックＭＣ
Ｋの１周期分だけ遅らせられ、同期出力信号Ｓ3 として
出力される（図２（ａ）の時刻ｔ4 参照）。すなわち、
マスタクロックＭＣＫの１周期をＴｍとすれば、ｔ2 −
ｔ1 ＝ｔ4 −ｔ3 ＋Ｔｍとなる。
を参照して説明する。今、カウンタ１６のカウント値が
零で、外部同期信号Ｓ2 が入力されない場合を考える。
この場合は位相シフト回路４の出力Ｓ3 は分周器２の出
力Ｓ1 と同じものとなる（図２（ａ）の時刻ｔ0 参
照）。そして時刻ｔ1 において初めて外部同期信号Ｓ2
が入力されると、時刻ｔ2 （＞ｔ1 ）の同期出力信号Ｓ
3 （この時刻ｔ2 においては分周器２の出力信号Ｓ1 と
同期）との位相が位相比較回路６において比較される。
このとき同期出力信号Ｓ3 の位相が外部同期信号Ｓ2 の
位相よりも進んでいるので位相比較器６の出力Ｆは
“１”で出力Ｂは“０”で、第３の出力端子の出力は
“０”となる。するとＡＮＤゲート８の出力は“０”、
したがってＮＯＲゲート１０の出力は“１”となる。こ
のとき、信号Ｓ1 の値はまだ“１”であるので、ＡＮＤ
ゲート１４ａの出力は“０”、ＡＮＤゲート１４ｂの出
力は“１”となり、カウンタ回路１６のカウント値は０
から１だけ減少して−１になる。すると、位相シフト回
路４によって分周器２の出力Ｓ1 がマスタクロックＭＣ
Ｋの１周期分だけ遅らせられ、同期出力信号Ｓ3 として
出力される（図２（ａ）の時刻ｔ4 参照）。すなわち、
マスタクロックＭＣＫの１周期をＴｍとすれば、ｔ2 −
ｔ1 ＝ｔ4 −ｔ3 ＋Ｔｍとなる。
【００１１】また、時刻ｔ3 における外部同期信号Ｓ2
の位相と時刻ｔ4 における同期出力信号Ｓ3 の位相が位
相比較器６において比較される。この場合も同期出力信
号Ｓ3 の位相が外部同期信号Ｓ2 の位相よりも進んでい
るので、上述の場合と同様にカウンタ１６のカウンタ値
が１だけ減少し、−１から−２になる。したがって、位
相シフト回路４によって、分周器２の出力Ｓ1 が２Ｔｍ
だけ遅らせられ、時刻ｔ6 において同期出力信号Ｓ3 と
して出力される。すなわちｔ2 −ｔ1 ＝ｔ6 −ｔ5 ＋２
Ｔｍとなる。このようにして同期出力信号Ｓ3 と外部同
期信号Ｓ2 との位相差の絶対値はだんだん小さくなり、
時刻ｔ9 において位相差は零となり同期することにな
る。
の位相と時刻ｔ4 における同期出力信号Ｓ3 の位相が位
相比較器６において比較される。この場合も同期出力信
号Ｓ3 の位相が外部同期信号Ｓ2 の位相よりも進んでい
るので、上述の場合と同様にカウンタ１６のカウンタ値
が１だけ減少し、−１から−２になる。したがって、位
相シフト回路４によって、分周器２の出力Ｓ1 が２Ｔｍ
だけ遅らせられ、時刻ｔ6 において同期出力信号Ｓ3 と
して出力される。すなわちｔ2 −ｔ1 ＝ｔ6 −ｔ5 ＋２
Ｔｍとなる。このようにして同期出力信号Ｓ3 と外部同
期信号Ｓ2 との位相差の絶対値はだんだん小さくなり、
時刻ｔ9 において位相差は零となり同期することにな
る。
【００１２】一方、同期出力信号Ｓ3 の位相が外部同期
信号Ｓ2 の位相よりも遅れている場合の動作を図２
（ｂ）を参照して説明する。今、時刻Ｔ0 において同期
出力信号Ｓ3 が分周器２の出力Ｓ1 に同期しているもの
とする。この時カウンタ回路１６のカウント値は零であ
る。そして、時刻Ｔ2 において外部同期信号Ｓ2 が入力
されると、このときの外部同期信号Ｓ2 と、時刻Ｔ
1 （＜Ｔ2 ）における同期出力信号Ｓ3 との位相差が位
相比較器６において比較される。この場合、同期出力信
号Ｓ3 は外部同期信号Ｓ2 よりも位相が遅れているので
位相比較器６の出力Ｆは“０”、出力Ｂは“１”で、第
３の出力端子の出力は“０”となる。したがって、ＡＮ
Ｄゲート８の出力は“０”、これによりＮＯＲゲート１
０の出力は“１”となり、出力信号Ｓ1 の値が次に
“１”になったときにＡＮＤゲート１２の出力が“１”
となる。ここで位相比較器６の出力Ｆは“０”で、出力
Ｂは“１”であるので、ＡＮＤゲート１４ａの出力は
“１”、ＡＮＤゲート１４ｂの出力は“０”となり、カ
ウンタ１６のカウント値は０から１だけ増加して１にな
る。これにより位相シフト回路４によって分周器２の出
力信号Ｓ1 がＴｍだけ進ませられて、時刻Ｔ3 において
同期出力信号Ｓ3 として出力される。
信号Ｓ2 の位相よりも遅れている場合の動作を図２
（ｂ）を参照して説明する。今、時刻Ｔ0 において同期
出力信号Ｓ3 が分周器２の出力Ｓ1 に同期しているもの
とする。この時カウンタ回路１６のカウント値は零であ
る。そして、時刻Ｔ2 において外部同期信号Ｓ2 が入力
されると、このときの外部同期信号Ｓ2 と、時刻Ｔ
1 （＜Ｔ2 ）における同期出力信号Ｓ3 との位相差が位
相比較器６において比較される。この場合、同期出力信
号Ｓ3 は外部同期信号Ｓ2 よりも位相が遅れているので
位相比較器６の出力Ｆは“０”、出力Ｂは“１”で、第
３の出力端子の出力は“０”となる。したがって、ＡＮ
Ｄゲート８の出力は“０”、これによりＮＯＲゲート１
０の出力は“１”となり、出力信号Ｓ1 の値が次に
“１”になったときにＡＮＤゲート１２の出力が“１”
となる。ここで位相比較器６の出力Ｆは“０”で、出力
Ｂは“１”であるので、ＡＮＤゲート１４ａの出力は
“１”、ＡＮＤゲート１４ｂの出力は“０”となり、カ
ウンタ１６のカウント値は０から１だけ増加して１にな
る。これにより位相シフト回路４によって分周器２の出
力信号Ｓ1 がＴｍだけ進ませられて、時刻Ｔ3 において
同期出力信号Ｓ3 として出力される。
【００１３】そして、また、時刻Ｔ3 における同期出力
信号Ｓ3 と時刻Ｔ4 における外部同期信号Ｓ2 との位相
が位相比較器６において比較され、上述の場合と同様に
してカウンタ１６のカウント値が１から１だけ増加して
２になる。すると、位相シフト回路４によって分周器２
の出力Ｓ1 は２・Ｔｍだけ進ませられて、時刻Ｔ5 にお
いて同期出力信号Ｓ3 として出力される。このようにし
て同期出力信号Ｓ3 と外部同期信号Ｓ2 の位相差はだん
だん小さくなって時刻Ｔ9 において零となり、同期出力
信号Ｓ3 は外部同期信号Ｓ2 に同期することになる。
信号Ｓ3 と時刻Ｔ4 における外部同期信号Ｓ2 との位相
が位相比較器６において比較され、上述の場合と同様に
してカウンタ１６のカウント値が１から１だけ増加して
２になる。すると、位相シフト回路４によって分周器２
の出力Ｓ1 は２・Ｔｍだけ進ませられて、時刻Ｔ5 にお
いて同期出力信号Ｓ3 として出力される。このようにし
て同期出力信号Ｓ3 と外部同期信号Ｓ2 の位相差はだん
だん小さくなって時刻Ｔ9 において零となり、同期出力
信号Ｓ3 は外部同期信号Ｓ2 に同期することになる。
【００１４】なお、同期出力信号Ｓ3 と外部同期信号Ｓ
2 が同期した場合は位相比較器６の出力ＦおよびＢはと
もに“１”となるため、ＡＮＤゲート８の出力は１でＮ
ＯＲゲート１０の出力は“０”、したがってＡＮＤゲー
ト１２、１４ａ、１４ｂの出力は“０”となるため、カ
ウンタ１６のカウント値は変化しないことになる。
2 が同期した場合は位相比較器６の出力ＦおよびＢはと
もに“１”となるため、ＡＮＤゲート８の出力は１でＮ
ＯＲゲート１０の出力は“０”、したがってＡＮＤゲー
ト１２、１４ａ、１４ｂの出力は“０”となるため、カ
ウンタ１６のカウント値は変化しないことになる。
【００１５】以上説明したように、同期出力信号Ｓ3 が
外部同期信号Ｓ2 にスムーズに同期するため、周期が大
幅に異なる信号が同期出力信号として出力されることが
なく、周辺機器の誤動作を可及的に防止することができ
る。
外部同期信号Ｓ2 にスムーズに同期するため、周期が大
幅に異なる信号が同期出力信号として出力されることが
なく、周辺機器の誤動作を可及的に防止することができ
る。
【００１６】
【発明の効果】本発明によれば、周辺機器が誤動作する
のを可及的に防止することができる。
のを可及的に防止することができる。
【図１】本発明によるパルス発生器の一実施例の構成を
示すブロック図。
示すブロック図。
【図２】図１に示す実施例の動作を説明するタイミング
チャート。
チャート。
【図３】従来のパルス発生器の構成を示すブロック図。
【図４】従来のパルス発生器の動作を説明するタイミン
グチャート。
グチャート。
１ パルス発生器 ２ 分周器 ４ 位相シフト回路 ６ 位相比較器 ８ ＡＮＤゲート １０ ＮＯＲゲート １２ ＡＮＤゲート １４ａ ＡＮＤゲート １４ｂ ＡＮＤゲート １６ カウンタ
Claims (1)
- 【請求項１】マスタクロック信号を分周して所定の周期
のパルス信号を出力する分周手段と、 この分周手段の出力信号の位相を進めたり、遅延させて
同期出力信号として出力する位相シフト手段と、 前記同期出力信号と外部からの外部同期信号との位相差
を比較する位相比較手段と、 カウント手段と、 前記位相比較手段の出力に応じて前記分周手段の出力に
同期して前記カウント手段のカウント値を増減させるカ
ウント制御手段と、 を備え、前記位相シフト手段は前記カウント手段のカウ
ント値をα、前記マスタクロック信号の周期をＴｍとす
ると、α・Ｔｍだけ前記分周手段の出力信号の位相を進
ませることを特徴とするパルス発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335473A JPH07202684A (ja) | 1993-12-28 | 1993-12-28 | パルス発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335473A JPH07202684A (ja) | 1993-12-28 | 1993-12-28 | パルス発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202684A true JPH07202684A (ja) | 1995-08-04 |
Family
ID=18288962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5335473A Pending JPH07202684A (ja) | 1993-12-28 | 1993-12-28 | パルス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202684A (ja) |
-
1993
- 1993-12-28 JP JP5335473A patent/JPH07202684A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954070B2 (ja) | デジタルｐｌｌ回路 | |
| KR100319890B1 (ko) | 지연동기루프 및 이에 대한 제어방법 | |
| KR100362199B1 (ko) | 링 딜레이와 카운터를 이용한 레지스터 제어 지연고정루프 | |
| JPH0744448B2 (ja) | デジタル位相同期ル−プ回路 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JPS5957530A (ja) | 位相同期回路 | |
| EP0146216B1 (en) | Improvements relating to phase detecting apparatus for use in synchronising systems | |
| US5319681A (en) | Method and a device for synchronizing a signal | |
| JPH07202684A (ja) | パルス発生器 | |
| GB1152210A (en) | Synchronizing System | |
| JP2806675B2 (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| JPH06244739A (ja) | マルチプレクサ回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JP3132657B2 (ja) | クロック切替回路 | |
| JP2972590B2 (ja) | クロック切替回路 | |
| JP2716294B2 (ja) | 系切り替え方式 | |
| EP0112599A2 (en) | Pulse corrector | |
| JPH03235420A (ja) | 位相同期回路 | |
| KR960011307B1 (ko) | 자화면 위치 설정회로 | |
| JPS61208923A (ja) | デイジタルｐｌｌ回路 | |
| JPS6346814A (ja) | デイジタル位相同期回路 | |
| JPH01243620A (ja) | ディジタル位相同期発振器 | |
| JPS62152029A (ja) | クロツク制御回路 | |
| KR20000003607A (ko) | 위상 검출기의 출력 제어 회로 | |
| JP2002051032A (ja) | クロック補正回路 |