JPH07202684A - パルス発生器 - Google Patents

パルス発生器

Info

Publication number
JPH07202684A
JPH07202684A JP5335473A JP33547393A JPH07202684A JP H07202684 A JPH07202684 A JP H07202684A JP 5335473 A JP5335473 A JP 5335473A JP 33547393 A JP33547393 A JP 33547393A JP H07202684 A JPH07202684 A JP H07202684A
Authority
JP
Japan
Prior art keywords
output
signal
phase
output signal
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5335473A
Other languages
English (en)
Inventor
Takahiro Ogawa
川 隆 弘 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5335473A priority Critical patent/JPH07202684A/ja
Publication of JPH07202684A publication Critical patent/JPH07202684A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 周辺機器の誤動作を可及的に防止することを
可能にする。 【構成】 マスタクロック信号を分周して所定の周期の
パルス信号を出力する分周手段2と、この分周手段の出
力信号の位相を進めたり、遅延させて同期出力信号とし
て出力する位相シフト手段4と、同期出力信号と外部か
らの外部同期信号との位相差を比較する位相比較手段6
と、カウント手段16と、位相比較手段の出力に応じて
分周手段の出力に同期してカウント手段のカウント値を
増減させるカウント制御手段8、10、12、14a、
14bと、を備え、位相シフト手段はカウント手段のカ
ウント値をα、マスタクロック信号の周期をTmとする
と、α・Tmだけ分周手段の出力信号の位相を進ませる
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、外部同期信号に同期し
たパルス信号を発生するパルス発生器に関するものであ
って、特に半導体自動測定装置等に用いられるものであ
る。
【0002】
【従来の技術】外部同期信号S2 に同期したパルス信号
3 を発生する、従来のパルス発生器30の構成を図3
に示す。この従来のパルス発生器30は分周器32と、
切換回路34とを備えている。図3において原発振器
(図示せず)から発振された高周波のマスタクロックM
CKは分周器32によって分周され、外部同期信号S2
と同周期の出力信号S1 が切換回路34に送出される。
切換回路34は通常、分周器32の出力S1 をそのまま
通過させて出力し、外部同期信号S2 が入力された場合
には、接続を切換えて、外部同期信号S2 を出力する。
これにより、切換回路34の出力S3 は外部同期信号S
2 に同期した同期出力信号となる。
【0003】
【発明が解決しようとする課題】このような従来のパル
ス発生器においては、外部同期信号S2 が入力された場
合には、分周器32の出力S1 から外部同期信号S2
出力S3 が切換わるため、図に示すように切換わった直
後は周期の異なるパルスが同期出力信号S3 として出力
されることがあった(図4の時刻t1 、t2 参照)。こ
のため、周辺機器が誤動作を起こすという問題があっ
た。
【0004】本発明は上記事情を考慮してなされたもの
であって、周辺機器が誤動作するのを可及的に防止する
ことのできるパルス発生器を提供することを目的とす
る。
【0005】
【課題を解決するための手段】本発明によるパルス発生
器は、マスタクロック信号を分周して所定の周期のパル
ス信号を出力する分周手段と、この分周手段の出力信号
の位相を進めたり、遅延させて同期出力信号として出力
する位相シフト手段と、同期出力信号と外部からの外部
同期信号との位相差を比較する位相比較手段と、カウン
ト手段と、位相比較手段の出力に応じて分周手段の出力
に同期してカウント手段のカウント値を増減させるカウ
ント制御手段と、を備え、位相シフト手段はカウント手
段のカウント値をα、マスタクロック信号の周期をTm
とすると、α・Tmだけ分周手段の出力信号の位相を進
ませることを特徴とする。
【0006】
【作用】このように構成された本発明のパルス発生器に
よれば、位相比較手段の出力に応じてカウント制御手段
によってカウント手段のカウント値が制御され、このカ
ウント値に基づいて位相シフト手段によって分周手段の
出力信号の位相がシフトされて、同期出力信号として出
力される。これにより、同期出力信号は外部同期信号と
スムーズに同期し、周辺機器の誤動作を可及的に防止す
ることができる。
【0007】
【実施例】本発明によるパルス発生器の一実施例の構成
を図1に示す。この実施例のパルス発生器1は分周器2
と、位相シフト回路4と、位相比較回路6と、ANDゲ
ート8と、NORゲート10と、ANDゲート12、1
4a、14bと、カウンタ16とを備えている。分周器
2は原発振器(図示せず)から発振された高周波のマス
タクロックMCKを分周して外部同期信号S2 と同周期
の出力信号S1 を出力する。位相シフト回路4は、カウ
ンタ回路16のカウント値が零の場合は分周器2の出力
をそのまま出力し、カウンタ16のカウント値が増加ま
たは減少した場合には、このカウント値の変化に応じて
分周器2の出力信号S1 を、マスタクロックMCKの1
周期分だけ位相を遅らせ、または進ませたりする。
【0008】位相比較器6は位相シフト回路4の出力信
号すなわちパルス発生器1の出力である同期出力信号S
3 と外部同期信号S2 との位相を比較し、位相差が零の
場合は、第1の出力端子の出力Fを“1”に、第2の出
力端子の出力Bを“1”に、第3の出力端子の出力を
“1”にして出力し、同期出力信号S3 が外部同期信号
2 より位相が進んでいる場合は出力Fを“1”に、出
力Bを“0”に、第3の出力端子の出力を“0”にして
出力し、同期出力信号S3 が外部同期信号S2 より位相
が遅れている場合は出力Fを“0”に出力Bを“1”
に、第3の出力端子の出力を“0”にして出力する。A
NDゲート8は位相比較器6の第1および第2の出力端
子の出力F、Bに基づいて動作する。NORゲート10
は位相比較器6の第3の出力端子からの出力およびAN
Dゲート8の出力に基づいて動作する。ANDゲート1
2は分周器2の出力S1 とNORゲート10の出力とに
基づいて動作する。ANDゲー14aは位相比較器6の
第2の出力端子の出力BとANDゲート12の出力に基
づいて動作する。ANDゲート14bは位相比較器6の
第1の出力端子の出力FとANDゲート12の出力に基
づいて動作する。
【0009】カウンタ16は初期状態においてはカウン
ト値が零で、ANDゲート14aの出力が入力される度
にカウント値を1だけ増加し、ANDゲート14bの出
力が入力される度にカウント値を1だけ減少させる。し
たがってカウンタ16のカウント値は同期出力信号S3
と外部同期信号S2 との位相差が零でない場合にのみ分
周器2の出力S1 に同期してカウント値を増加させた
り、減少させたりする。
【0010】次に本実施例のパルス発生器の動作を図2
を参照して説明する。今、カウンタ16のカウント値が
零で、外部同期信号S2 が入力されない場合を考える。
この場合は位相シフト回路4の出力S3 は分周器2の出
力S1 と同じものとなる(図2(a)の時刻t0
照)。そして時刻t1 において初めて外部同期信号S2
が入力されると、時刻t2 (>t1 )の同期出力信号S
3 (この時刻t2 においては分周器2の出力信号S1
同期)との位相が位相比較回路6において比較される。
このとき同期出力信号S3 の位相が外部同期信号S2
位相よりも進んでいるので位相比較器6の出力Fは
“1”で出力Bは“0”で、第3の出力端子の出力は
“0”となる。するとANDゲート8の出力は“0”、
したがってNORゲート10の出力は“1”となる。こ
のとき、信号S1 の値はまだ“1”であるので、AND
ゲート14aの出力は“0”、ANDゲート14bの出
力は“1”となり、カウンタ回路16のカウント値は0
から1だけ減少して−1になる。すると、位相シフト回
路4によって分周器2の出力S1 がマスタクロックMC
Kの1周期分だけ遅らせられ、同期出力信号S3 として
出力される(図2(a)の時刻t4 参照)。すなわち、
マスタクロックMCKの1周期をTmとすれば、t2
1 =t4 −t3 +Tmとなる。
【0011】また、時刻t3 における外部同期信号S2
の位相と時刻t4 における同期出力信号S3 の位相が位
相比較器6において比較される。この場合も同期出力信
号S3 の位相が外部同期信号S2 の位相よりも進んでい
るので、上述の場合と同様にカウンタ16のカウンタ値
が1だけ減少し、−1から−2になる。したがって、位
相シフト回路4によって、分周器2の出力S1 が2Tm
だけ遅らせられ、時刻t6 において同期出力信号S3
して出力される。すなわちt2 −t1 =t6 −t5 +2
Tmとなる。このようにして同期出力信号S3 と外部同
期信号S2 との位相差の絶対値はだんだん小さくなり、
時刻t9 において位相差は零となり同期することにな
る。
【0012】一方、同期出力信号S3 の位相が外部同期
信号S2 の位相よりも遅れている場合の動作を図2
(b)を参照して説明する。今、時刻T0 において同期
出力信号S3 が分周器2の出力S1 に同期しているもの
とする。この時カウンタ回路16のカウント値は零であ
る。そして、時刻T2 において外部同期信号S2 が入力
されると、このときの外部同期信号S2 と、時刻T
1 (<T2 )における同期出力信号S3 との位相差が位
相比較器6において比較される。この場合、同期出力信
号S3 は外部同期信号S2 よりも位相が遅れているので
位相比較器6の出力Fは“0”、出力Bは“1”で、第
3の出力端子の出力は“0”となる。したがって、AN
Dゲート8の出力は“0”、これによりNORゲート1
0の出力は“1”となり、出力信号S1 の値が次に
“1”になったときにANDゲート12の出力が“1”
となる。ここで位相比較器6の出力Fは“0”で、出力
Bは“1”であるので、ANDゲート14aの出力は
“1”、ANDゲート14bの出力は“0”となり、カ
ウンタ16のカウント値は0から1だけ増加して1にな
る。これにより位相シフト回路4によって分周器2の出
力信号S1 がTmだけ進ませられて、時刻T3 において
同期出力信号S3 として出力される。
【0013】そして、また、時刻T3 における同期出力
信号S3 と時刻T4 における外部同期信号S2 との位相
が位相比較器6において比較され、上述の場合と同様に
してカウンタ16のカウント値が1から1だけ増加して
2になる。すると、位相シフト回路4によって分周器2
の出力S1 は2・Tmだけ進ませられて、時刻T5 にお
いて同期出力信号S3 として出力される。このようにし
て同期出力信号S3 と外部同期信号S2 の位相差はだん
だん小さくなって時刻T9 において零となり、同期出力
信号S3 は外部同期信号S2 に同期することになる。
【0014】なお、同期出力信号S3 と外部同期信号S
2 が同期した場合は位相比較器6の出力FおよびBはと
もに“1”となるため、ANDゲート8の出力は1でN
ORゲート10の出力は“0”、したがってANDゲー
ト12、14a、14bの出力は“0”となるため、カ
ウンタ16のカウント値は変化しないことになる。
【0015】以上説明したように、同期出力信号S3
外部同期信号S2 にスムーズに同期するため、周期が大
幅に異なる信号が同期出力信号として出力されることが
なく、周辺機器の誤動作を可及的に防止することができ
る。
【0016】
【発明の効果】本発明によれば、周辺機器が誤動作する
のを可及的に防止することができる。
【図面の簡単な説明】
【図1】本発明によるパルス発生器の一実施例の構成を
示すブロック図。
【図2】図1に示す実施例の動作を説明するタイミング
チャート。
【図3】従来のパルス発生器の構成を示すブロック図。
【図4】従来のパルス発生器の動作を説明するタイミン
グチャート。
【符号の説明】
1 パルス発生器 2 分周器 4 位相シフト回路 6 位相比較器 8 ANDゲート 10 NORゲート 12 ANDゲート 14a ANDゲート 14b ANDゲート 16 カウンタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】マスタクロック信号を分周して所定の周期
    のパルス信号を出力する分周手段と、 この分周手段の出力信号の位相を進めたり、遅延させて
    同期出力信号として出力する位相シフト手段と、 前記同期出力信号と外部からの外部同期信号との位相差
    を比較する位相比較手段と、 カウント手段と、 前記位相比較手段の出力に応じて前記分周手段の出力に
    同期して前記カウント手段のカウント値を増減させるカ
    ウント制御手段と、 を備え、前記位相シフト手段は前記カウント手段のカウ
    ント値をα、前記マスタクロック信号の周期をTmとす
    ると、α・Tmだけ前記分周手段の出力信号の位相を進
    ませることを特徴とするパルス発生器。
JP5335473A 1993-12-28 1993-12-28 パルス発生器 Pending JPH07202684A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5335473A JPH07202684A (ja) 1993-12-28 1993-12-28 パルス発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5335473A JPH07202684A (ja) 1993-12-28 1993-12-28 パルス発生器

Publications (1)

Publication Number Publication Date
JPH07202684A true JPH07202684A (ja) 1995-08-04

Family

ID=18288962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5335473A Pending JPH07202684A (ja) 1993-12-28 1993-12-28 パルス発生器

Country Status (1)

Country Link
JP (1) JPH07202684A (ja)

Similar Documents

Publication Publication Date Title
JP2954070B2 (ja) デジタルpll回路
KR100319890B1 (ko) 지연동기루프 및 이에 대한 제어방법
KR100362199B1 (ko) 링 딜레이와 카운터를 이용한 레지스터 제어 지연고정루프
JPH0744448B2 (ja) デジタル位相同期ル−プ回路
JPH0292021A (ja) ディジタルpll回路
JPS5957530A (ja) 位相同期回路
EP0146216B1 (en) Improvements relating to phase detecting apparatus for use in synchronising systems
JPH07202684A (ja) パルス発生器
JPH05243982A (ja) 信号を同期するための方法と装置
GB1152210A (en) Synchronizing System
JP2806675B2 (ja) 収束モード切り換え式ディジタルpll装置
JPH06244739A (ja) マルチプレクサ回路
JPH0282812A (ja) クロック切換方式
JP3132657B2 (ja) クロック切替回路
JP2972590B2 (ja) クロック切替回路
JP2716294B2 (ja) 系切り替え方式
EP0112599A2 (en) Pulse corrector
JPH03235420A (ja) 位相同期回路
KR960011307B1 (ko) 자화면 위치 설정회로
JPS61208923A (ja) デイジタルpll回路
JPS6346814A (ja) デイジタル位相同期回路
JPH01243620A (ja) ディジタル位相同期発振器
JPS62152029A (ja) クロツク制御回路
KR20000003607A (ko) 위상 검출기의 출력 제어 회로
JP2002051032A (ja) クロック補正回路