JPH07198816A - Squid apparatus - Google Patents
Squid apparatusInfo
- Publication number
- JPH07198816A JPH07198816A JP5349001A JP34900193A JPH07198816A JP H07198816 A JPH07198816 A JP H07198816A JP 5349001 A JP5349001 A JP 5349001A JP 34900193 A JP34900193 A JP 34900193A JP H07198816 A JPH07198816 A JP H07198816A
- Authority
- JP
- Japan
- Prior art keywords
- squid
- gate
- loop
- shunt
- ros
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、人体あるいは生物体か
ら発生する磁場の計測を行うための医療用診断装置、材
料の透磁率を測定するための物性測定装置、磁気的な信
号伝送のインターフェイスのための通信装置、ジョセフ
ソンコンピュータを構築するＳＱＵＩＤ、発振回路等の
ジョセフソン電子回路のバッファアンプおよびクロック
発生器として利用可能なＳＱＵＩＤ（Superconducting
Quantum Interference Device：超伝導量子干渉デバイ
ス）装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a medical diagnostic device for measuring a magnetic field generated from a human body or a living body, a physical property measuring device for measuring magnetic permeability of a material, and a magnetic signal transmission interface. (Superconducting that can be used as a buffer amplifier and a clock generator of a Josephson electronic circuit such as an oscillation circuit, a communication device for a computer, an SQUID that constructs a Josephson computer
Quantum Interference Device) device.
【０００２】[0002]
【従来の技術】従来、緩和発振器（弛緩発振器：Relaxa
tion Oscillator ；以下「ＲＯ」という）、又は緩和発
振（弛緩発振：Relaxation Oscillation）型ＳＱＵＩＤ
（以下「ＲＯＳ」という）装置が知られている。ＲＯの
構成の例としては、図３に示すように、１つのジョセフ
ソン接合とシャントインダクタＬs とシャント抵抗Ｒs
とを有し超低温環境下に設置された回路が知られてい
る。また、ＲＯＳの構成の例としては、図４に示すよう
に、超低温環境下に設置されたＳＱＵＩＤループと、こ
のＳＱＵＩＤループに並列に接続されたシャント抵抗Ｒ
s 及びシャントインダクタＬs を有するシャント回路を
備えたものが知られている。この場合、ＲＯやＲＯＳの
出力は、直接取り出されていた。2. Description of the Related Art Conventionally, a relaxation oscillator (relaxation oscillator: Relaxa
tion Oscillator; hereinafter referred to as "RO", or relaxation oscillation (relaxation oscillation) SQUID
Devices (hereinafter referred to as "ROS") are known. As an example of the configuration of RO, as shown in FIG. 3, one Josephson junction, a shunt inductor Ls, and a shunt resistor Rs are used.
It is known that the circuit has a low temperature and is installed in an ultra-low temperature environment. Further, as an example of the configuration of the ROS, as shown in FIG. 4, an SQUID loop installed in an ultra-low temperature environment and a shunt resistor R connected in parallel to this SQUID loop.
It is known to have a shunt circuit having s and a shunt inductor Ls. In this case, the output of RO and ROS was taken out directly.
【０００３】[0003]
【発明が解決しようとする課題】しかし、上記従来の方
式のＲＯ又はＲＯＳでは、出力は、周波数ｆで発振する
電圧変化Ｖとしてしか取り出せなかった。ＲＯ又はＲＯ
Ｓの出力インピーダンスは、通常、１Ω以下であるの
で、電流として取り出すことが困難だからである。ＲＯ
又はＲＯＳの後段側に他のジョセフソン回路を接続した
い場合があるが、ジョセフソン回路は、通常、電流駆動
回路であるので、このままでは接続できない、という問
題があった。本発明は、上記の問題点を解決するために
なされたものであり、出力を電流で取り出すことが可能
なＲＯ又はＲＯＳ等のＳＱＵＩＤ装置を提供することを
目的とする。However, in the above-mentioned conventional RO or ROS, the output can be taken out only as the voltage change V oscillating at the frequency f. RO or RO
This is because the output impedance of S is usually 1Ω or less, and it is difficult to extract it as a current. RO
Alternatively, there is a case where it is desired to connect another Josephson circuit to the subsequent stage of the ROS, but since the Josephson circuit is usually a current drive circuit, there is a problem that it cannot be connected as it is. The present invention has been made in order to solve the above problems, and an object of the present invention is to provide an SQUID device such as RO or ROS that can take out the output with a current.
【０００４】[0004]
【課題を解決するための手段】上記の課題を解決するた
め、本願の第１の発明に係るＳＱＵＩＤ装置は、１つの
ジョセフソン接合とシャントインダクタとシャント抵抗
とを有する緩和発振回路と、２つのジョセフソン接合を
有するＳＱＵＩＤループと負荷抵抗とを有する非ラッチ
型ＳＱＵＩＤゲートと、を備えたＳＱＵＩＤ装置であっ
て、前記シャントインダクタと前記ＳＱＵＩＤループと
を磁気的に結合して構成される。また、本願の第２の発
明に係るＳＱＵＩＤ装置は、２つのジョセフソン接合を
有する第１のＳＱＵＩＤループとシャントインダクタと
シャント抵抗とを有する緩和発振型ＳＱＵＩＤと、２つ
のジョセフソン接合を有する第２のＳＱＵＩＤループと
負荷抵抗とを有する非ラッチ型ＳＱＵＩＤゲートと、を
備えたＳＱＵＩＤ装置であって、前記シャントインダク
タと前記第２のＳＱＵＩＤループとを磁気的に結合して
構成される。In order to solve the above problems, a SQUID device according to the first invention of the present application is a relaxation oscillation circuit having one Josephson junction, a shunt inductor, and a shunt resistor, and two relaxation oscillation circuits. An SQUID device including an SQUID loop having a Josephson junction and a non-latching SQUID gate having a load resistance, which is configured by magnetically coupling the shunt inductor and the SQUID loop. The SQUID device according to the second invention of the present application is a relaxation oscillation type SQUID having a first SQUID loop having two Josephson junctions, a shunt inductor, and a shunt resistance, and a second SQUID having two Josephson junctions. SQUID loop and a non-latch type SQUID gate having a load resistance, and is configured by magnetically coupling the shunt inductor and the second SQUID loop.
【０００５】[0005]
【作用】上記構成を有する本発明によれば、ＲＯ又はＲ
ＯＳを非ラッチ型ＳＱＵＩＤゲートと磁気的に結合させ
ることにより、ＲＯ又はＲＯＳの発振出力を電流で取り
出すことが可能となった。According to the present invention having the above structure, RO or R
By magnetically coupling the OS to the non-latching SQUID gate, it became possible to extract the oscillation output of RO or ROS with a current.
【０００６】[0006]
【実施例】以下、本発明の実施例を図面にもとづいて説
明する。図１は、本発明の一実施例であるＳＱＵＩＤ装
置の構成を示した等価回路図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an equivalent circuit diagram showing a configuration of an SQUID device according to an embodiment of the present invention.
【０００７】図に示すように、このＳＱＵＩＤ装置は、
超低温環境に設置された（弛緩発振：Relaxation Oscil
lation）型ＳＱＵＩＤ（ＲＯＳ）と、このＲＯＳのシャ
ントインダクタと磁気的に結合された非ラッチ型ＳＱＵ
ＩＤゲートから構成されている。場合によっては、この
ＳＱＵＩＤ装置の後段に次の回路が接続される。As shown in the figure, this SQUID device is
Installed in an ultra-low temperature environment (relaxation oscillation
type SQUID (ROS) and a non-latching SQUID magnetically coupled to the shunt inductor of this ROS
It is composed of an ID gate. Depending on the case, the following circuit is connected to the subsequent stage of this SQUID device.
【０００８】ＲＯＳは、図１の左側に示すように、超低
温環境下に設置された２個のジョセフソン接合を有する
ＳＱＵＩＤループと、このＳＱＵＩＤループに並列に接
続されたシャント抵抗Ｒs 及びシャントインダクタＬs
を有するシャント回路を備えて構成される。非ラッチ型
ＳＱＵＩＤゲートは、図１の右側に示すように、超低温
環境下に設置された２個のジョセフソン接合を有するＳ
ＱＵＩＤループと、このＳＱＵＩＤループの出力側に接
続された負荷抵抗ＲL を備えて構成される。この場合、
左側のＲＯＳのシャントインダクタと、右側のＳＱＵＩ
Ｄループは、磁気的に結合されている。ここで、負荷抵
抗ＲL は、非ラッチモードになるように、その値が設定
される。ここに、ＲGNは、図１右側の非ラッチ型ＳＱＵ
ＩＤゲートの常伝導抵抗を示す。As shown on the left side of FIG. 1, the ROS is an SQUID loop having two Josephson junctions installed in an ultralow temperature environment, and a shunt resistor Rs and a shunt inductor Ls connected in parallel to the SQUID loop.
And a shunt circuit having As shown on the right side of FIG. 1, the non-latching SQUID gate is an S latch having two Josephson junctions installed in an ultralow temperature environment.
It is configured by including a QUID loop and a load resistance RL connected to the output side of the SQUID loop. in this case,
Left ROS shunt inductor and right SQUI
The D loop is magnetically coupled. Here, the value of the load resistance RL is set so as to be in the non-latch mode. Here, RGN is the non-latching SQU on the right side of FIG.
The normal conduction resistance of the ID gate is shown.
【０００９】図２は、図１に示すＳＱＵＩＤ装置の入出
力特性図である。図２（Ａ）は、図１左側に示すＲＯＳ
の出力信号ＩL （シャント側に流れる発振電流）を示
し、図２（Ｂ）は、図１右側に示す非ラッチ型ＳＱＵＩ
Ｄゲートの出力信号Ｉout を示している。FIG. 2 is an input / output characteristic diagram of the SQUID device shown in FIG. FIG. 2A shows the ROS shown on the left side of FIG.
2B shows an output signal IL (oscillation current flowing to the shunt side) of the non-latch type SQUI shown in the right side of FIG.
The output signal Iout of the D gate is shown.
【００１０】図１右側の非ラッチ型ＳＱＵＩＤゲートの
動作点ＩGB（ＳＱＵＩＤゲートのバイアス電流）は、ゲ
ートに入る磁束がゼロのときの最大臨界電流Ｉc0と、磁
束がΦ0 が入ったときの臨界電流Ｉcfとの間に設定す
る。The operating point IGB (bias current of the SQUID gate) of the non-latch type SQUID gate on the right side of FIG. 1 is the maximum critical current Ic0 when the magnetic flux entering the gate is zero and the critical current when the magnetic flux Φ0 enters Set between Icf.
【００１１】図１左側のＲＯＳの発振電流ＩL 、すなわ
ち図１右側のＳＱＵＩＤゲートへの入力信号がある値Ｉ
G を越えると、その間はゲートのＳＱＵＩＤループ内に
磁束Φ0 が入るため、ゲートの臨界電流が動作点の電流
よりも低くなり、ゲートは電圧状態にスイッチする（図
２（Ｂ）のＴG 間）。The oscillation current IL of the ROS on the left side of FIG. 1, that is, a value I having an input signal to the SQUID gate on the right side of FIG.
When it exceeds G, the magnetic flux Φ 0 enters the SQUID loop of the gate during that time, so the critical current of the gate becomes lower than the current at the operating point, and the gate switches to the voltage state (between TG in FIG. 2 (B)) .
【００１２】図１左側のＲＯＳの発振電流ＩL 、すなわ
ち図１右側のＳＱＵＩＤゲートへの入力信号がある値Ｉ
G を下回ると、ゲートのＳＱＵＩＤループ内から磁束Φ
0 が抜け、臨界電流は元へ戻りゲートは再び超伝導状態
に戻る（図２）。Oscillation current IL of ROS on the left side of FIG. 1, that is, a value I having an input signal to the SQUID gate on the right side of FIG.
Below G, magnetic flux Φ from inside the SQUID loop of the gate.
When 0 is eliminated, the critical current returns and the gate returns to the superconducting state (Fig. 2).
【００１３】なお、この電流ＩL は、ＩRB−Ｉ0 （ＩR
B：ＲＯＳのバイアス電流，Ｉ0 ：ＲＯＳの最大臨界電
流）に相当するオフセット電流の上に乗っているため
（図２（Ａ））、ゲートをスイッチさせる電流レベルＩ
G （ＳＱＵＩＤループに磁束Φ0を入れることのできる
電流レベル）が、ＩRB−Ｉ0 とＩRB−Ｉmin の間になる
ように、ＳＱＵＩＤゲートのループインダクタンスを設
計する必要がある。また、その際、出力の周期が入力の
周期に等しくなるようにするためには、ゲートに磁束が
Φ0 ／２以上入らないように設計しなければならない。The current IL is IRB-I0 (IR
B: bias current of ROS, I0: maximum critical current of ROS), which is on the offset current (FIG. 2A).
It is necessary to design the loop inductance of the SQUID gate so that G (the current level capable of putting the magnetic flux Φ0 in the SQUID loop) is between IRB-I0 and IRB-Imin. At this time, in order to make the output cycle equal to the input cycle, the gate must be designed so that the magnetic flux does not enter Φ 0/2 or more.
【００１４】上記のように、本実施例のＳＱＵＩＤ装置
の入力信号と出力信号の関係は図２に示すようになり、
出力電流は矩形波となる。また、出力波のデューティ
（ＴG／Ｔ）は、入力波のデューティ（ＴR ／Ｔ）に比
べ、幾分短くなる。このように、入力信号の周期Ｔは変
らないが、ＩG の設定により、出力波のデューティが変
化する。As described above, the relationship between the input signal and the output signal of the SQUID device of this embodiment is as shown in FIG.
The output current has a rectangular wave. Further, the duty (TG / T) of the output wave is somewhat shorter than the duty (TR / T) of the input wave. Thus, although the cycle T of the input signal does not change, the duty of the output wave changes depending on the setting of IG.
【００１５】また、出力電流Ｉout は、ゲートのバイア
ス電流程度となり、出力電圧Ｖoutは、ギャップ電圧
（２．８ｍＶ）程度となる。また、入力信号はアナログ
であるが、出力信号はデジタル信号となる。出力電流Ｉ
out は、後段の回路の駆動電流となる。非ラッチ型ＳＱ
ＵＩＤゲートは、いわゆるバッファアンプとして作用す
る。The output current Iout is about the gate bias current, and the output voltage Vout is about the gap voltage (2.8 mV). The input signal is analog, but the output signal is digital. Output current I
out becomes the drive current of the circuit in the subsequent stage. Non-latch type SQ
The UID gate acts as a so-called buffer amplifier.
【００１６】上記において、非ラッチ型ＳＱＵＩＤゲー
トを用いたのは、ラッチ型ＳＱＵＩＤゲートでは、いっ
たんゲートがスイッチすると、バイアス電流をゼロにし
なければならず、ＲＯ又はＲＯＳの発振電流に対応して
ゲートが動作しＲＯ又はＲＯＳの発振周期を忠実に再現
するためにはラッチ型ＳＱＵＩＤゲートは不向きだから
である。In the above description, the non-latch type SQUID gate is used. In the latch type SQUID gate, once the gate is switched, the bias current must be set to zero, and the gate current corresponding to the oscillation current of RO or ROS is required. This is because the latch type SQUID gate is not suitable for accurately reproducing the oscillation cycle of RO or ROS.
【００１７】なお、本発明は、上記実施例に限定される
ものではない。上記実施例は、例示であり、本発明の特
許請求の範囲に記載された技術的思想と実質的に同一な
構成を有し、同様な作用効果を奏するものは、いかなる
ものであっても本発明の技術的範囲に包含される。The present invention is not limited to the above embodiment. The above-mentioned embodiment is an exemplification, has substantially the same configuration as the technical idea described in the scope of the claims of the present invention, and has any similar effect to the present invention. It is included in the technical scope of the invention.
【００１８】例えば、上記実施例においては、非ラッチ
型ＳＱＵＩＤゲートの入力段側にＲＳを設ける例につい
て説明したが、これには限定されず、ＲＯを設けてもよ
い。For example, in the above embodiment, the example in which RS is provided on the input stage side of the non-latch type SQUID gate has been described, but the present invention is not limited to this, and RO may be provided.
【００１９】[0019]
【発明の効果】以上説明したように、上記構成を有する
本発明によれば、ＲＯ又はＲＯＳを非ラッチ型ＳＱＵＩ
Ｄゲートと磁気的に結合させることにより、ＲＯ又はＲ
ＯＳの発振出力を電流で取り出すことが可能となった。As described above, according to the present invention having the above-mentioned structure, RO or ROS is a non-latching SQUI.
By magnetically coupling with the D gate, RO or R
It became possible to take out the oscillation output of the OS with a current.
【図１】本発明の一実施例であるＳＱＵＩＤ装置の構成
を示す等価回路図である。FIG. 1 is an equivalent circuit diagram showing a configuration of an SQUID device according to an embodiment of the present invention.
【図２】図１に示すＳＱＵＩＤ装置の動作を示す図であ
る。FIG. 2 is a diagram showing an operation of the SQUID device shown in FIG.
【図３】従来の緩和発振器の構成を示す等価回路図であ
る。FIG. 3 is an equivalent circuit diagram showing a configuration of a conventional relaxation oscillator.
【図４】従来の緩和発振型ＳＱＵＩＤの構成を示す等価
回路図である。FIG. 4 is an equivalent circuit diagram showing a configuration of a conventional relaxation oscillation type SQUID.
Ｌs シャントインダクタンス Ｒs シャント抵抗 Ls shunt inductance Rs shunt resistance
Claims (2)
ダクタとシャント抵抗とを有する緩和発振回路と、 ２つのジョセフソン接合を有するＳＱＵＩＤループと負
荷抵抗とを有する非ラッチ型ＳＱＵＩＤゲートと、を備
えたＳＱＵＩＤ装置であって、 前記シャントインダクタと前記ＳＱＵＩＤループとを磁
気的に結合したことを特徴とするＳＱＵＩＤ装置。1. A SQUID comprising: a relaxation oscillator circuit having one Josephson junction, a shunt inductor, and a shunt resistor; and a non-latching SQUID gate having an SQUID loop having two Josephson junctions and a load resistor. An SQUID device, wherein the shunt inductor and the SQUID loop are magnetically coupled.
ＳＱＵＩＤループとシャントインダクタとシャント抵抗
とを有する緩和発振型ＳＱＵＩＤと、 ２つのジョセフソン接合を有する第２のＳＱＵＩＤルー
プと負荷抵抗とを有する非ラッチ型ＳＱＵＩＤゲート
と、を備えたＳＱＵＩＤ装置であって、 前記シャントインダクタと前記第２のＳＱＵＩＤループ
とを磁気的に結合したことを特徴とするＳＱＵＩＤ装
置。2. A relaxation oscillation type SQUID having a first SQUID loop having two Josephson junctions, a shunt inductor and a shunt resistance, and a second SQUID loop having two Josephson junctions and a load resistance. An SQUID device comprising a non-latching SQUID gate, wherein the shunt inductor and the second SQUID loop are magnetically coupled.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5349001A JP2593131B2 (en) | 1993-12-28 | 1993-12-28 | SQUID device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5349001A JP2593131B2 (en) | 1993-12-28 | 1993-12-28 | SQUID device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07198816A true JPH07198816A (en) | 1995-08-01 |
| JP2593131B2 JP2593131B2 (en) | 1997-03-26 |
Family
ID=18400825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5349001A Expired - Lifetime JP2593131B2 (en) | 1993-12-28 | 1993-12-28 | SQUID device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2593131B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010028183A3 (en) * | 2008-09-03 | 2010-07-01 | D-Wave Systems Inc. | Systems, methods and apparatus for active compensation of quantum processor elements |
| US11797874B2 (en) | 2018-02-28 | 2023-10-24 | 1372934 B.C. Ltd. | Error reduction and, or, correction in analog computing including quantum processor-based computing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164003A (en) * | 1992-11-24 | 1994-06-10 | Hitachi Ltd | Digital squid |
-
1993
- 1993-12-28 JP JP5349001A patent/JP2593131B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164003A (en) * | 1992-11-24 | 1994-06-10 | Hitachi Ltd | Digital squid |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010028183A3 (en) * | 2008-09-03 | 2010-07-01 | D-Wave Systems Inc. | Systems, methods and apparatus for active compensation of quantum processor elements |
| US8536566B2 (en) | 2008-09-03 | 2013-09-17 | D-Wave Systems Inc. | Systems, methods and apparatus for active compensation of quantum processor elements |
| US9152923B2 (en) | 2008-09-03 | 2015-10-06 | D-Wave Systems Inc. | Systems, methods and apparatus for active compensation of quantum processor elements |
| US9607270B2 (en) | 2008-09-03 | 2017-03-28 | D-Wave Systems Inc. | Systems, methods and apparatus for active compensation of quantum processor elements |
| US10290798B2 (en) | 2008-09-03 | 2019-05-14 | D-Wave Systems Inc. | Systems, methods and apparatus for active compensation of quantum processor elements |
| US11031537B2 (en) | 2008-09-03 | 2021-06-08 | D-Wave Systems Inc. | Systems, methods and apparatus for active compensation of quantum processor elements |
| US11797874B2 (en) | 2018-02-28 | 2023-10-24 | 1372934 B.C. Ltd. | Error reduction and, or, correction in analog computing including quantum processor-based computing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2593131B2 (en) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4623804A (en) | Fluxoid type superconducting logic element | |
| KR19990028555A (en) | DEVICE AND METHOD FOR DIGITAL INFORMATION | |
| JPS63277048A (en) | Magnetic flux transmitting circuit | |
| JPH07198816A (en) | Squid apparatus | |
| EP0069534A2 (en) | Superconducting logic circuit | |
| JPH0237730B2 (en) | ||
| EP0074604B1 (en) | Circuit utilizing josephson effect | |
| US5146119A (en) | Switching circuit and its signal transmission method | |
| JPS622732B2 (en) | ||
| JP3076835B2 (en) | Superconducting sampling measurement circuit | |
| JP2561219B2 (en) | SQUID | |
| JPH08252234A (en) | Coil device for mri | |
| US20240122079A1 (en) | Diagnostic circuit | |
| JP3206202B2 (en) | SQUID magnetic flux measuring device | |
| US5336941A (en) | Superconducting circuit and method for driving the same | |
| JPH0653762A (en) | Low noise amplifier | |
| JPS6175574A (en) | Superconductive switching circuit | |
| JPS6182533A (en) | Inverter | |
| JP2000236236A (en) | Ultrashort pulse generator | |
| JPH012416A (en) | superconducting logic gate circuit | |
| JPH0374051B2 (en) | ||
| Myoren et al. | Proposal of a digital double relaxation oscillation SQUID | |
| He et al. | High-Tc dc SQUID readout electronics with low noise and high bandwidth | |
| JPH04211518A (en) | Superconduction circuit | |
| JPH0445008B2 (en) |