JP2593131B2 - SQUID device - Google Patents

SQUID device

Info

Publication number
JP2593131B2
JP2593131B2 JP5349001A JP34900193A JP2593131B2 JP 2593131 B2 JP2593131 B2 JP 2593131B2 JP 5349001 A JP5349001 A JP 5349001A JP 34900193 A JP34900193 A JP 34900193A JP 2593131 B2 JP2593131 B2 JP 2593131B2
Authority
JP
Japan
Prior art keywords
squid
gate
loop
current
shunt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5349001A
Other languages
Japanese (ja)
Other versions
JPH07198816A (en
Inventor
淳 河合
Original Assignee
株式会社超伝導センサ研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社超伝導センサ研究所 filed Critical 株式会社超伝導センサ研究所
Priority to JP5349001A priority Critical patent/JP2593131B2/en
Publication of JPH07198816A publication Critical patent/JPH07198816A/en
Application granted granted Critical
Publication of JP2593131B2 publication Critical patent/JP2593131B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、人体あるいは生物体か
ら発生する磁場の計測を行うための医療用診断装置、材
料の透磁率を測定するための物性測定装置、磁気的な信
号伝送のインターフェイスのための通信装置、ジョセフ
ソンコンピュータを構築するSQUID、発振回路等の
ジョセフソン電子回路のバッファアンプおよびクロック
発生器として利用可能なSQUID(Superconducting
Quantum Interference Device:超伝導量子干渉デバイ
ス)装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a medical diagnostic apparatus for measuring a magnetic field generated from a human or a living body, a physical property measuring apparatus for measuring a magnetic permeability of a material, and an interface for magnetic signal transmission. Communication device, SQUID constructing Josephson computer, SQUID (Superconducting) usable as buffer amplifier and clock generator of Josephson electronic circuit such as oscillation circuit
The present invention relates to a Quantum Interference Device.

【0002】[0002]

【従来の技術】従来、緩和発振器(弛緩発振器:Relaxa
tion Oscillator ;以下「RO」という)、又は緩和発
振(弛緩発振:Relaxation Oscillation)型SQUID
(以下「ROS」という)装置が知られている。ROの
構成の例としては、図3に示すように、1つのジョセフ
ソン接合とシャントインダクタLs とシャント抵抗Rs
とを有し超低温環境下に設置された回路が知られてい
る。また、ROSの構成の例としては、図4に示すよう
に、超低温環境下に設置されたSQUIDループと、こ
のSQUIDループに並列に接続されたシャント抵抗R
s 及びシャントインダクタLs を有するシャント回路を
備えたものが知られている。この場合、ROやROSの
出力は、直接取り出されていた。
2. Description of the Related Art Conventionally, relaxation oscillators (relaxation oscillators: Relaxa
tion Oscillator (hereinafter referred to as “RO”) or relaxation oscillation (Relaxation Oscillation) type SQUID
Devices (hereinafter referred to as “ROS”) are known. As an example of the configuration of the RO, as shown in FIG. 3, one Josephson junction, a shunt inductor Ls, and a shunt resistor Rs
And a circuit installed in an ultra-low temperature environment is known. Further, as an example of the configuration of the ROS, as shown in FIG. 4, a SQUID loop installed in an ultra-low temperature environment and a shunt resistor R connected in parallel to this SQUID loop
It is known to have a shunt circuit having s and a shunt inductor Ls. In this case, the outputs of RO and ROS have been directly extracted.

【0003】[0003]

【発明が解決しようとする課題】しかし、上記従来の方
式のRO又はROSでは、出力は、周波数fで発振する
電圧変化Vとしてしか取り出せなかった。RO又はRO
Sの出力インピーダンスは、通常、1Ω以下であるの
で、電流として取り出すことが困難だからである。RO
又はROSの後段側に他のジョセフソン回路を接続した
い場合があるが、ジョセフソン回路は、通常、電流駆動
回路であるので、このままでは接続できない、という問
題があった。本発明は、上記の問題点を解決するために
なされたものであり、出力を電流で取り出すことが可能
なRO又はROS等のSQUID装置を提供することを
目的とする。
However, in the above-described conventional RO or ROS, the output can be taken out only as a voltage change V oscillating at the frequency f. RO or RO
This is because the output impedance of S is usually 1 Ω or less, so that it is difficult to extract it as a current. RO
Alternatively, there is a case where another Josephson circuit is desired to be connected to the subsequent stage of the ROS. However, since the Josephson circuit is usually a current drive circuit, there is a problem that the connection cannot be made as it is. The present invention has been made in order to solve the above problems, and has as its object to provide a SQUID device such as an RO or ROS capable of extracting an output with a current.

【0004】[0004]

【課題を解決するための手段】上記の課題を解決するた
め、本願の第1の発明に係わるSQUID装置は、1つ
のジョセフソン接合とシャントインダクタとシャント抵
抗とを有する緩和発振回路において、2つのジョセフソ
ン接合を有するSQUIDループと負荷抵抗とを有する
非ラッチ型SQUIDゲートと、を備えたSQUID装
置であって、前記シャントインダクタと前記SQUID
ループとを磁気的に結合して、前記非ラッチ型SQUI
Dゲートから発振出力電流を得るように構成される。ま
た、本願の第2の発明に係わるSQUID装置は、2つ
のジョセフソン接合を有する第1のSQUIDループと
とシャントインダクタとシャント抵抗とを有する緩和発
振型SQUIDと、2つのジョセフソン接合を有する第
2のSQUIDループと負荷抵抗とを有する非ラッチ型
SQUIDゲートと、を備えたSQUID装置であっ
て、前記シャントインダクタと前記SQUIDループと
を磁気的に結合して、前記非ラッチ型SQUIDゲート
から発振出力電流を得るように構成される。
Means for Solving the Problems To solve the above problems, a SQUID device according to the first invention of the present application is a relaxation oscillation circuit having one Josephson junction, a shunt inductor, and a shunt resistor. A SQUID device comprising a SQUID loop having a Josephson junction and a non-latch type SQUID gate having a load resistance, wherein the shunt inductor and the SQUID are provided.
A non-latch type SQUID by magnetically coupling
It is configured to obtain an oscillation output current from the D gate . Further, the SQUID device according to the second invention of the present application includes a first SQUID loop having two Josephson junctions, a relaxation oscillation type SQUID having a shunt inductor and a shunt resistor, and a second SQUID having two Josephson junctions. a SQUID device and a non-latching SQUID gate with two of the SQUID loop and load resistance, the magnetically coupled with the shunt inductor and the SQUID loop, the non-latching SQUID gate
Is configured to obtain an oscillation output current from

【0005】[0005]

【作用】上記構成を有する本発明によれば、RO又はR
OSを非ラッチ型SQUIDゲートと磁気的に結合させ
ることにより、RO又はROSの発振出力を電流で取り
出すことが可能となった。
According to the present invention having the above structure, RO or R
By magnetically coupling the OS to the non-latch type SQUID gate, it is possible to extract the oscillation output of the RO or ROS by current.

【0006】[0006]

【実施例】以下、本発明の実施例を図面にもとづいて説
明する。図1は、本発明の一実施例であるSQUID装
置の構成を示した等価回路図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an equivalent circuit diagram showing a configuration of a SQUID device according to one embodiment of the present invention.

【0007】図に示すように、このSQUID装置は、
超低温環境に設置された(弛緩発振:Relaxation Oscil
lation)型SQUID(ROS)と、このROSのシャ
ントインダクタと磁気的に結合された非ラッチ型SQU
IDゲートから構成されている。場合によっては、この
SQUID装置の後段に次の回路が接続される。
As shown in the figure, this SQUID device
Installed in ultra-low temperature environment (Relaxation Oscil
relation) type SQUID (ROS) and a non-latch type SQUID magnetically coupled to the shunt inductor of this ROS
It consists of an ID gate. In some cases, the following circuit is connected after the SQUID device.

【0008】ROSは、図1の左側に示すように、超低
温環境下に設置された2個のジョセフソン接合を有する
SQUIDループと、このSQUIDループに並列に接
続されたシャント抵抗Rs 及びシャントインダクタLs
を有するシャント回路を備えて構成される。非ラッチ型
SQUIDゲートは、図1の右側に示すように、超低温
環境下に設置された2個のジョセフソン接合を有するS
QUIDループと、このSQUIDループの出力側に接
続された負荷抵抗RL を備えて構成される。この場合、
左側のROSのシャントインダクタと、右側のSQUI
Dループは、磁気的に結合されている。ここで、負荷抵
抗RL は、非ラッチモードになるように、その値が設定
される。ここに、RGNは、図1右側の非ラッチ型SQU
IDゲートの常伝導抵抗を示す。
As shown on the left side of FIG. 1, the ROS includes a SQUID loop having two Josephson junctions installed in an ultra-low temperature environment, a shunt resistor Rs and a shunt inductor Ls connected in parallel to the SQUID loop.
And a shunt circuit having the following. As shown in the right side of FIG. 1, the non-latch type SQUID gate has an SJT having two Josephson junctions installed in an ultra-low temperature environment.
It comprises a QUID loop and a load resistor RL connected to the output side of the SQUID loop. in this case,
The ROS shunt inductor on the left and the SQUI on the right
The D loop is magnetically coupled. Here, the value of the load resistance RL is set so as to be in the non-latch mode. Here, RGN is the non-latching SQUA on the right side of FIG.
3 shows the normal conduction resistance of the ID gate.

【0009】図2は、図1に示すSQUID装置の入出
力特性図である。図2(A)は、図1左側に示すROS
の出力信号IL (シャント側に流れる発振電流)を示
し、図2(B)は、図1右側に示す非ラッチ型SQUI
Dゲートの出力信号Iout を示している。
FIG. 2 is an input / output characteristic diagram of the SQUID device shown in FIG. FIG. 2A shows the ROS shown on the left side of FIG.
2 (B) shows an output signal IL (oscillation current flowing on the shunt side) of FIG.
The output signal Iout of the D gate is shown.

【0010】図1右側の非ラッチ型SQUIDゲートの
動作点IGB(SQUIDゲートのバイアス電流)は、ゲ
ートに入る磁束がゼロのときの最大臨界電流Ic0と、磁
束がΦ0 が入ったときの臨界電流Icfとの間に設定す
る。
The operating point IGB (bias current of the SQUID gate) of the non-latch type SQUID gate on the right side of FIG. 1 is the maximum critical current Ic0 when the magnetic flux entering the gate is zero, and the critical current when the magnetic flux is Φ0. Icf.

【0011】図1左側のROSの発振電流IL 、すなわ
ち図1右側のSQUIDゲートへの入力信号がある値I
G を越えると、その間はゲートのSQUIDループ内に
磁束Φ0 が入るため、ゲートの臨界電流が動作点の電流
よりも低くなり、ゲートは電圧状態にスイッチする(図
2(B)のTG 間)。
The oscillation current IL of the ROS on the left side of FIG. 1, that is, the value I at which the input signal to the SQUID gate on the right side of FIG.
When G is exceeded, the magnetic flux .PHI.0 enters the SQUID loop of the gate during that time, so that the critical current of the gate becomes lower than the current at the operating point, and the gate switches to the voltage state (between TG in FIG. 2B). .

【0012】図1左側のROSの発振電流IL 、すなわ
ち図1右側のSQUIDゲートへの入力信号がある値I
G を下回ると、ゲートのSQUIDループ内から磁束Φ
0 が抜け、臨界電流は元へ戻りゲートは再び超伝導状態
に戻る(図2)。
The oscillation current IL of the ROS on the left side of FIG. 1, that is, the value I at which the input signal to the SQUID gate on the right side of FIG.
When the value falls below G, the magnetic flux Φ from inside the SQUID loop of the gate
0 is released, the critical current returns, and the gate returns to the superconducting state again (FIG. 2).

【0013】なお、この電流IL は、IRB−I0 (IR
B:ROSのバイアス電流,I0 :ROSの最大臨界電
流)に相当するオフセット電流の上に乗っているため
(図2(A))、ゲートをスイッチさせる電流レベルI
G (SQUIDループに磁束Φ0を入れることのできる
電流レベル)が、IRB−I0 とIRB−Imin の間になる
ように、SQUIDゲートのループインダクタンスを設
計する必要がある。また、その際、出力の周期が入力の
周期に等しくなるようにするためには、ゲートに磁束が
Φ0 /2以上入らないように設計しなければならない。
The current IL is given by IRB-I0 (IR
B: the bias current of the ROS, and I0: the offset current corresponding to the maximum critical current of the ROS (FIG. 2A).
It is necessary to design the loop inductance of the SQUID gate so that G (the current level at which the magnetic flux Φ0 can enter the SQUID loop) is between IRB-I0 and IRB-Imin. In this case, in order to make the output cycle equal to the input cycle, the gate must be designed so that no magnetic flux enters the gate by more than Φ0 / 2.

【0014】上記のように、本実施例のSQUID装置
の入力信号と出力信号の関係は図2に示すようになり、
出力電流は矩形波となる。また、出力波のデューティ
(TG/T)は、入力波のデューティ(TR /T)に比
べ、幾分短くなる。このように、入力信号の周期Tは変
らないが、IG の設定により、出力波のデューティが変
化する。
As described above, the relationship between the input signal and the output signal of the SQUID device of this embodiment is as shown in FIG.
The output current is a square wave. Further, the duty (TG / T) of the output wave is somewhat shorter than the duty (TR / T) of the input wave. Thus, although the period T of the input signal does not change, the duty of the output wave changes according to the setting of IG.

【0015】また、出力電流Iout は、ゲートのバイア
ス電流程度となり、出力電圧Voutは、ギャップ電圧
(2.8mV)程度となる。また、入力信号はアナログ
であるが、出力信号はデジタル信号となる。出力電流I
out は、後段の回路の駆動電流となる。非ラッチ型SQ
UIDゲートは、いわゆるバッファアンプとして作用す
る。
The output current Iout is about the gate bias current, and the output voltage Vout is about the gap voltage (2.8 mV). The input signal is analog, but the output signal is a digital signal. Output current I
out is the drive current of the subsequent circuit. Non-latch type SQ
The UID gate functions as a so-called buffer amplifier.

【0016】上記において、非ラッチ型SQUIDゲー
トを用いたのは、ラッチ型SQUIDゲートでは、いっ
たんゲートがスイッチすると、バイアス電流をゼロにし
なければならず、RO又はROSの発振電流に対応して
ゲートが動作しRO又はROSの発振周期を忠実に再現
するためにはラッチ型SQUIDゲートは不向きだから
である。
In the above description, the reason why the non-latch type SQUID gate is used is that, in the case of the latch type SQUID gate, once the gate is switched, the bias current must be reduced to zero, and the gate corresponding to the oscillating current of RO or ROS. This is because the latch type SQUID gate is not suitable for reproducing the oscillation cycle of RO or ROS faithfully.

【0017】なお、本発明は、上記実施例に限定される
ものではない。上記実施例は、例示であり、本発明の特
許請求の範囲に記載された技術的思想と実質的に同一な
構成を有し、同様な作用効果を奏するものは、いかなる
ものであっても本発明の技術的範囲に包含される。
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention, and any device having the same function and effect can be realized by the present invention. It is included in the technical scope of the invention.

【0018】例えば、上記実施例においては、非ラッチ
型SQUIDゲートの入力段側にRSを設ける例につ
いて説明したが、これには限定されず、ROを設けても
よい。
[0018] For example, in the above embodiment, the input stage side of the non-latching SQUID gate has been described an example of providing the R O S, not limited thereto, may be provided RO.

【0019】[0019]

【発明の効果】以上説明したように、上記構成を有する
本発明によれば、RO又はROSを非ラッチ型SQUI
Dゲートと磁気的に結合させることにより、RO又はR
OSの発振出力を電流で取り出すことが可能となった。
As described above, according to the present invention having the above structure, RO or ROS can be set to the non-latch type SQUID.
By magnetic coupling with the D gate, RO or R
The oscillation output of the OS can be obtained by current.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例であるSQUID装置の構成
を示す等価回路図である。
FIG. 1 is an equivalent circuit diagram showing a configuration of a SQUID device according to an embodiment of the present invention.

【図2】図1に示すSQUID装置の動作を示す図であ
る。
FIG. 2 is a diagram showing an operation of the SQUID device shown in FIG.

【図3】従来の緩和発振器の構成を示す等価回路図であ
る。
FIG. 3 is an equivalent circuit diagram showing a configuration of a conventional relaxation oscillator.

【図4】従来の緩和発振型SQUIDの構成を示す等価
回路図である。
FIG. 4 is an equivalent circuit diagram showing a configuration of a conventional relaxation oscillation type SQUID.

【符号の説明】[Explanation of symbols]

Ls シャントインダクタンス Rs シャント抵抗 Ls shunt inductance Rs shunt resistance

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 1つのジョセフソン接合とシャントイン
ダクタとシャント抵抗とを有する緩和発振回路におい
て、 2つのジョセフソン接合を有するSQUIDループと負
荷抵抗とを有する非ラッチ型SQUIDゲートと、を備
えたSQUID装置であって、 前記シャントインダクタと前記SQUIDループとを磁
気的に結合して、前記非ラッチ型SQUIDゲートから
発振出力電流を得るように構成したことを特徴とするS
QUID装置。
1. A relaxation oscillation circuit having one Josephson junction, a shunt inductor, and a shunt resistor, comprising: a SQUID loop having two Josephson junctions; and a non-latch type SQUID gate having a load resistance. An apparatus, wherein the shunt inductor and the SQUID loop are magnetically coupled from the non-latched SQUID gate.
S is characterized in that it is configured to obtain an oscillation output current.
QUID device.
【請求項2】 2つのジョセフソン接合を有する第1の
SQUIDループととシャントインダクタとシャント抵
抗とを有する緩和発振型SQUIDと、 2つのジョセフソン接合を有する第2のSQUIDルー
プと負荷抵抗とを有する非ラッチ型SQUIDゲート
と、を備えたSQUID装置であって、 前記シャントインダクタと前記SQUIDループとを磁
気的に結合して、前記非ラッチ型SQUIDゲートから
発振出力電流を得るように構成したことを特徴とするS
QUID装置。
2. A first SQUID loop having two Josephson junctions, a relaxation oscillation type SQUID having a shunt inductor and a shunt resistor, and a second SQUID loop having two Josephson junctions and a load resistance. non latch-type SQUID gate having, a SQUID device having a the said shunt inductor and said SQUID loop magnetically coupled, from the non-latching SQUID gate
S is characterized in that it is configured to obtain an oscillation output current.
QUID device.
JP5349001A 1993-12-28 1993-12-28 SQUID device Expired - Lifetime JP2593131B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5349001A JP2593131B2 (en) 1993-12-28 1993-12-28 SQUID device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5349001A JP2593131B2 (en) 1993-12-28 1993-12-28 SQUID device

Publications (2)

Publication Number Publication Date
JPH07198816A JPH07198816A (en) 1995-08-01
JP2593131B2 true JP2593131B2 (en) 1997-03-26

Family

ID=18400825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5349001A Expired - Lifetime JP2593131B2 (en) 1993-12-28 1993-12-28 SQUID device

Country Status (1)

Country Link
JP (1) JP2593131B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3077980C (en) 2008-09-03 2023-06-13 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164003A (en) * 1992-11-24 1994-06-10 Hitachi Ltd Digital squid

Also Published As

Publication number Publication date
JPH07198816A (en) 1995-08-01

Similar Documents

Publication Publication Date Title
US6188236B1 (en) Arrangement and method relating to digital information in superconducting circuits
US4623804A (en) Fluxoid type superconducting logic element
JP2593131B2 (en) SQUID device
JP2802446B2 (en) Superconducting logic circuit
Tamura et al. Josephson single‐flux‐quantum logic circuits using niobium weak links
Adelerhof et al. High sensitivity magnetic flux sensors with direct voltage readout: double relaxation oscillation SQUIDs
JP2571020B2 (en) Oscillation circuit
JP3459867B2 (en) Josephson latch circuit
Kasperkovitz Frequency-dividers for ultra-high frequencies
JPH0237730B2 (en)
JPS622732B2 (en)
JP2561219B2 (en) SQUID
US20240122079A1 (en) Diagnostic circuit
US20240039541A1 (en) SFQ-based Pulse-conserving Logic Gates
JP3076835B2 (en) Superconducting sampling measurement circuit
Jeffery et al. Experimental demonstration of complementary output switching logic approaching 10 Gb/s clock frequencies
JP3550649B2 (en) Ultra-short pulse generator
Myoren et al. Proposal of a digital double relaxation oscillation SQUID
JPS58146127A (en) Current injection type pulse generating circuit using josephson effect
JPH0128351B2 (en)
US5151617A (en) Superconducting logic circuit
Meier et al. Performance of MVTL OR-AND gates when data precedes bias
JPH0519023A (en) Integrated circuit device
JPH0690267B2 (en) Digital squid
JPH0653762A (en) Low noise amplifier