JPH07193885A - 信号削減方式 - Google Patents
信号削減方式Info
- Publication number
- JPH07193885A JPH07193885A JP32918593A JP32918593A JPH07193885A JP H07193885 A JPH07193885 A JP H07193885A JP 32918593 A JP32918593 A JP 32918593A JP 32918593 A JP32918593 A JP 32918593A JP H07193885 A JPH07193885 A JP H07193885A
- Authority
- JP
- Japan
- Prior art keywords
- subscriber
- unit
- signal
- information
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 集線装置における信号削減方式に関し、集線
装置の電源が二系統から供給される場合に、各電源動作
回路を経済的に分離可能とすることを目的とする。 【構成】 各単位装置(100) に、上位装置(300) から時
分割多重伝送路の各タイムスロットに同期して各単位装
置に伝達される各加入者指定情報を監視し、他単位装置
収容加入者(200) を指定する加入者指定情報を自単位装
置内の加入者未収容端子を指定する情報に変換する収容
位置変換手段(101) を設け、また集線装置の直流電源が
上位装置側と加入者側とから供給され、各電源で動作す
る回路を分離する場合に、上位装置から各単位装置に、
各タイムスロットに同期して伝達される各加入者指定情
報を上位装置側電源動作回路において時分割多重化して
転送し、加入者側電源動作回路において時分割分離する
多重分離手段(102) を設ける様に構成する。
装置の電源が二系統から供給される場合に、各電源動作
回路を経済的に分離可能とすることを目的とする。 【構成】 各単位装置(100) に、上位装置(300) から時
分割多重伝送路の各タイムスロットに同期して各単位装
置に伝達される各加入者指定情報を監視し、他単位装置
収容加入者(200) を指定する加入者指定情報を自単位装
置内の加入者未収容端子を指定する情報に変換する収容
位置変換手段(101) を設け、また集線装置の直流電源が
上位装置側と加入者側とから供給され、各電源で動作す
る回路を分離する場合に、上位装置から各単位装置に、
各タイムスロットに同期して伝達される各加入者指定情
報を上位装置側電源動作回路において時分割多重化して
転送し、加入者側電源動作回路において時分割分離する
多重分離手段(102) を設ける様に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、集線装置における信号
削減方式に関し、特に複数の単位装置から構成され、各
単位装置が共通の時分割多重伝送路を経由して上位装置
との通信を行い、更に集線装置の直流電源が上位装置側
と加入者側との二系統から供給され、両系統の直流電源
で動作する回路を直流的に分離する集線装置における信
号削減方式に関する。
削減方式に関し、特に複数の単位装置から構成され、各
単位装置が共通の時分割多重伝送路を経由して上位装置
との通信を行い、更に集線装置の直流電源が上位装置側
と加入者側との二系統から供給され、両系統の直流電源
で動作する回路を直流的に分離する集線装置における信
号削減方式に関する。
【０００２】
【従来の技術】図５は本発明の対象となる集線装置の一
例を示す図であり、図６は図５における信号波形の一例
を示す図であり、図７は従来ある集線制御装置の一例を
示す図であり、図８は図７における直流分離部の一例を
示す図である。
例を示す図であり、図６は図５における信号波形の一例
を示す図であり、図７は従来ある集線制御装置の一例を
示す図であり、図８は図７における直流分離部の一例を
示す図である。
【０００３】図５において、集線装置（ＬＣ）（１）
は、収容する複数の加入者（２）を集線し、ネットワー
ク（ＮＷ）（３）に接続する。集線装置（ＬＣ）（１）
は、各加入者（２）に対応して設けられた加入者回路
（ＳＬＣ）（４）と、所定数の加入者（２）に対する情
報転送を一括制御する集線制御装置（ＬＣＣ）（５）
と、集線装置（ＬＣ）（１）に収容される総ての加入者
（２）に対する情報転送を一括制御するラインプロセッ
サ（ＬＰＲ）（６）とを具備しており、各集線制御装置
（ＬＣＣ）（５）とラインプロセッサ（ＬＰＲ）（６）
とは、音声および各種信号音等の情報を伝送する情報伝
送路（７）と、加入者（２）とネットワーク（ＮＷ）
（３）との接続を制御する信号を伝送する信号伝送路
（８）とにより接続されている。
は、収容する複数の加入者（２）を集線し、ネットワー
ク（ＮＷ）（３）に接続する。集線装置（ＬＣ）（１）
は、各加入者（２）に対応して設けられた加入者回路
（ＳＬＣ）（４）と、所定数の加入者（２）に対する情
報転送を一括制御する集線制御装置（ＬＣＣ）（５）
と、集線装置（ＬＣ）（１）に収容される総ての加入者
（２）に対する情報転送を一括制御するラインプロセッ
サ（ＬＰＲ）（６）とを具備しており、各集線制御装置
（ＬＣＣ）（５）とラインプロセッサ（ＬＰＲ）（６）
とは、音声および各種信号音等の情報を伝送する情報伝
送路（７）と、加入者（２）とネットワーク（ＮＷ）
（３）との接続を制御する信号を伝送する信号伝送路
（８）とにより接続されている。
【０００４】情報伝送路（７）および信号伝送路（８）
は、各集線制御装置（ＬＣＣ）（５）の間を複式接続し
ている。各集線制御装置（ＬＣＣ）（５）は、１２８加
入者回路（ＳＬＣ）（４）を制御するが、その内の特定
の８組の加入者回路（ＳＬＣ）（４）には加入者を収容
しない為、実際には合計１２０加入者（２）〔以後加入
者群と称する〕に対する情報転送を制御する。
は、各集線制御装置（ＬＣＣ）（５）の間を複式接続し
ている。各集線制御装置（ＬＣＣ）（５）は、１２８加
入者回路（ＳＬＣ）（４）を制御するが、その内の特定
の８組の加入者回路（ＳＬＣ）（４）には加入者を収容
しない為、実際には合計１２０加入者（２）〔以後加入
者群と称する〕に対する情報転送を制御する。
【０００５】またラインプロセッサ（ＬＰＲ）（６）
は、集線装置（ＬＣ）（１）内に設けられている１６組
の集線制御装置（ＬＣＣ）（５）を制御する為、合計１
６加入者群、即ち１９２０加入者（２）に対する情報転
送を制御することとなる。〔加入者群番号（Ｓ）＝
（０）D 乃至（１５）D により識別する〕、なおライン
プロセッサ（ＬＰＲ）（６）は、加入者群内の個々の加
入者（２）を、各加入者群に付与した加入者群番号
（Ｓ）〔＝（０）D 乃至（１５）D （Ｄは十進数を示
す）〕と、各加入者群内のそれぞれ８加入者（２）から
構成される加入者部分群に付与した加入者部分群番号
（Ｐ）〔＝（０）D 乃至（１５）D 〕と、各加入者部分
群内の各加入者回路（ＳＬＣ）（４）に付与した加入者
回路番号（Ｃ）〔＝（０）D 乃至（７）D 〕とにより指
定する。
は、集線装置（ＬＣ）（１）内に設けられている１６組
の集線制御装置（ＬＣＣ）（５）を制御する為、合計１
６加入者群、即ち１９２０加入者（２）に対する情報転
送を制御することとなる。〔加入者群番号（Ｓ）＝
（０）D 乃至（１５）D により識別する〕、なおライン
プロセッサ（ＬＰＲ）（６）は、加入者群内の個々の加
入者（２）を、各加入者群に付与した加入者群番号
（Ｓ）〔＝（０）D 乃至（１５）D （Ｄは十進数を示
す）〕と、各加入者群内のそれぞれ８加入者（２）から
構成される加入者部分群に付与した加入者部分群番号
（Ｐ）〔＝（０）D 乃至（１５）D 〕と、各加入者部分
群内の各加入者回路（ＳＬＣ）（４）に付与した加入者
回路番号（Ｃ）〔＝（０）D 乃至（７）D 〕とにより指
定する。
【０００６】情報伝送路（７）は、４本の下り情報線
（ＬBD）〔個々の下り情報線を（ＬBD 0 ）乃至
（ＬBD3 ）と称する〕と、４本の上り情報線（ＬBU）と
から構成され、各下り情報線（ＬBD）および上り情報線
（ＬBU）は、それぞれ毎秒２メガビットの伝送速度を有
し、それぞれ毎秒６４キロビットの伝送速度を有する３
２組のタイムスロット（ＴＳ）を伝送し、合計１２８タ
イムスロット（ＴＳ）の内、１２０タイムスロット（Ｔ
Ｓ）を、１９２０加入者（２）の集線接続用に割当てて
いる。
（ＬBD）〔個々の下り情報線を（ＬBD 0 ）乃至
（ＬBD3 ）と称する〕と、４本の上り情報線（ＬBU）と
から構成され、各下り情報線（ＬBD）および上り情報線
（ＬBU）は、それぞれ毎秒２メガビットの伝送速度を有
し、それぞれ毎秒６４キロビットの伝送速度を有する３
２組のタイムスロット（ＴＳ）を伝送し、合計１２８タ
イムスロット（ＴＳ）の内、１２０タイムスロット（Ｔ
Ｓ）を、１９２０加入者（２）の集線接続用に割当てて
いる。
【０００７】ラインプロセッサ（ＬＰＲ）（６）は、通
話を要求する加入者（２）の使用するタイムスロット
（ＴＳ）を決定すると、下り情報線（ＬBD）を経由して
集線制御装置（ＬＣＣ）（５）に伝送する各タイムスロ
ット（ＴＳ）に同期して、各タイムスロット（ＴＳ）の
使用を決定された加入者（２）を指定する信号〔以後後
述の情報種別データ（Ｄ）を含め、集線制御信号（ＬＣ
Ｍ）と称する〕を、信号伝送路（８）を経由して各集線
制御装置（ＬＣＣ）（５）に伝達する。
話を要求する加入者（２）の使用するタイムスロット
（ＴＳ）を決定すると、下り情報線（ＬBD）を経由して
集線制御装置（ＬＣＣ）（５）に伝送する各タイムスロ
ット（ＴＳ）に同期して、各タイムスロット（ＴＳ）の
使用を決定された加入者（２）を指定する信号〔以後後
述の情報種別データ（Ｄ）を含め、集線制御信号（ＬＣ
Ｍ）と称する〕を、信号伝送路（８）を経由して各集線
制御装置（ＬＣＣ）（５）に伝達する。
【０００８】集線制御信号（ＬＣＭ）は、指定する加入
者（２）を収容する加入者回路（ＳＬＣ）（４）を、加
入者群番号（Ｓ）〔＝（０）D 乃至（１５）D 〕、加入
者部分群番号（Ｐ）〔＝（０）D 乃至（１５）D 〕およ
び加入者回路番号（Ｃ）〔＝（０）D 乃至（７）D 〕に
より指定するが、合計４本の下り情報線（ＬBD）上のタ
イムスロット（ＴＳ）を使用する４組の加入者（２）を
指定する集線制御信号（ＬＣＭ）を伝送する為に、６本
の信号線〔加入者群番号（Ｓ）伝送用の信号線（ＬS1）
および（ＬS2）、加入者部分群番号（Ｐ）伝送用の信号
線（ＬP1）および（ＬP2）、加入者回路番号（Ｃ）伝送
用の信号線（ＬC1）および（ＬC2）〕が準備されてい
る。
者（２）を収容する加入者回路（ＳＬＣ）（４）を、加
入者群番号（Ｓ）〔＝（０）D 乃至（１５）D 〕、加入
者部分群番号（Ｐ）〔＝（０）D 乃至（１５）D 〕およ
び加入者回路番号（Ｃ）〔＝（０）D 乃至（７）D 〕に
より指定するが、合計４本の下り情報線（ＬBD）上のタ
イムスロット（ＴＳ）を使用する４組の加入者（２）を
指定する集線制御信号（ＬＣＭ）を伝送する為に、６本
の信号線〔加入者群番号（Ｓ）伝送用の信号線（ＬS1）
および（ＬS2）、加入者部分群番号（Ｐ）伝送用の信号
線（ＬP1）および（ＬP2）、加入者回路番号（Ｃ）伝送
用の信号線（ＬC1）および（ＬC2）〕が準備されてい
る。
【０００９】なお加入者群番号（Ｓ）は加入者群番号ビ
ット（ｓ0 ）乃至（ｓ3 ）の４ビットにより、また加入
者部分群番号（Ｐ）は加入者部分群番号ビット（ｐ0 ）
乃至（ｐ3 ）の４ビットにより、また加入者回路番号
（Ｃ）は加入者回路番号ビット（ｃ0 ）乃至（ｃ2 ）の
３ビットにより、それぞれ二進数により表示される。
ット（ｓ0 ）乃至（ｓ3 ）の４ビットにより、また加入
者部分群番号（Ｐ）は加入者部分群番号ビット（ｐ0 ）
乃至（ｐ3 ）の４ビットにより、また加入者回路番号
（Ｃ）は加入者回路番号ビット（ｃ0 ）乃至（ｃ2 ）の
３ビットにより、それぞれ二進数により表示される。
【００１０】なお信号伝送路（８）には、上記の６本の
信号線の他に、タイムスロット（ＴＳ）を使用中の加入
者（２）に各種信号音の送出を制御する情報種別データ
（Ｄ）を、タイムスロット（ＴＳ）に同期して伝送する
信号線（ＬD ）が更に設けられている。
信号線の他に、タイムスロット（ＴＳ）を使用中の加入
者（２）に各種信号音の送出を制御する情報種別データ
（Ｄ）を、タイムスロット（ＴＳ）に同期して伝送する
信号線（ＬD ）が更に設けられている。
【００１１】情報種別データ（Ｄ）は、指定された加入
者（２）に、音声情報と信号音との何れを転送するかを
指定する情報種別ビット（ｄ1 ）〔例えば音声情報を転
送する場合には情報種別ビット（ｄ1 ）を論理“０”
に、信号音を転送する場合には情報種別ビット（ｄ1 ）
を論理“１”に設定〕と、加入者（２）に二種類の信号
音の内、何れを供給するかを指定する信号音種別ビット
（ｄ0 ）〔一方の信号音を供給する場合には信号音種別
ビット（ｄ0 ）を論理“０”に、他方の信号音を供給す
る場合には信号音種別ビット（ｄ0 ）を論理“１”に設
定〕とから構成されている。
者（２）に、音声情報と信号音との何れを転送するかを
指定する情報種別ビット（ｄ1 ）〔例えば音声情報を転
送する場合には情報種別ビット（ｄ1 ）を論理“０”
に、信号音を転送する場合には情報種別ビット（ｄ1 ）
を論理“１”に設定〕と、加入者（２）に二種類の信号
音の内、何れを供給するかを指定する信号音種別ビット
（ｄ0 ）〔一方の信号音を供給する場合には信号音種別
ビット（ｄ0 ）を論理“０”に、他方の信号音を供給す
る場合には信号音種別ビット（ｄ0 ）を論理“１”に設
定〕とから構成されている。
【００１２】なお集線装置（ＬＣ）（１）の内、ライン
プロセッサ（ＬＰＲ）（６）はネットワーク（ＮＷ）
（３）その他の交換機が動作する直流電源〔以後Ｅ系直
流電源と称する〕で動作し、加入者（２）を収容する加
入者回路（ＳＬＣ）（４）は前述と異なる直流電源〔以
後Ｇ系直流電源と称する〕で動作する必要があり、集線
制御装置（ＬＣＣ）（５）は両系の直流電源で動作する
必要が生ずるが、更にＥ系直流電源で動作する回路と、
Ｇ系直流電源で動作する回路とは、直流的に分離する必
要かある。
プロセッサ（ＬＰＲ）（６）はネットワーク（ＮＷ）
（３）その他の交換機が動作する直流電源〔以後Ｅ系直
流電源と称する〕で動作し、加入者（２）を収容する加
入者回路（ＳＬＣ）（４）は前述と異なる直流電源〔以
後Ｇ系直流電源と称する〕で動作する必要があり、集線
制御装置（ＬＣＣ）（５）は両系の直流電源で動作する
必要が生ずるが、更にＥ系直流電源で動作する回路と、
Ｇ系直流電源で動作する回路とは、直流的に分離する必
要かある。
【００１３】また集線制御装置（ＬＣＣ）（５）は、図
７に示される如き構成を有し、５０１、５２１および５
３１はレシーバ、５０２、５０７、５２４、５２６、５
３２および５３６はフリップフロップ（ＦＦ）、５０
３、５２２および５３８は直流分離部（ＥＧ）、５０
４、５２３および５３３は直並列変換部（ＳＰ）、５０
５および５３４は３ステートバッファ、５０６は下り情
報メモリ（ＶＭＤ）、５０８および５３７は並直列変換
部（ＰＳ）、５０９および５３９はドライバ、５１０は
加入者群番号設定スイッチ（ＳＷ）、５１１は比較部
（ＣＭ）、５１２はゲート、５１３、５２７、５２９お
よび５３Ｂはセレクタ（ＳＬ）、５２５は信号音制御メ
モリ（ＴＣＭ）、５２８は下りカウンタ（ＣＮＤ）、５
３５は上り情報メモリ（ＶＭＵ）（５３５）、５３Ａは
上りカウンタ（ＣＮＵ）である。
７に示される如き構成を有し、５０１、５２１および５
３１はレシーバ、５０２、５０７、５２４、５２６、５
３２および５３６はフリップフロップ（ＦＦ）、５０
３、５２２および５３８は直流分離部（ＥＧ）、５０
４、５２３および５３３は直並列変換部（ＳＰ）、５０
５および５３４は３ステートバッファ、５０６は下り情
報メモリ（ＶＭＤ）、５０８および５３７は並直列変換
部（ＰＳ）、５０９および５３９はドライバ、５１０は
加入者群番号設定スイッチ（ＳＷ）、５１１は比較部
（ＣＭ）、５１２はゲート、５１３、５２７、５２９お
よび５３Ｂはセレクタ（ＳＬ）、５２５は信号音制御メ
モリ（ＴＣＭ）、５２８は下りカウンタ（ＣＮＤ）、５
３５は上り情報メモリ（ＶＭＵ）（５３５）、５３Ａは
上りカウンタ（ＣＮＵ）である。
【００１４】ラインプロセッサ（ＬＰＲ）（６）から、
情報伝送路（７）〔＝下り情報線（ＬBD0 ）乃至（Ｌ
BD3 〕を経由して各タイムスロット（ＴＳ）に伝達され
る下り情報（ＢD ）は、各集線制御装置（ＬＣＣ）
（５）のレシーバ（５０１）により受信され、フリップ
フロップ（ＦＦ）（５０２）に一旦蓄積された後、後述
の直流分離部（ＥＧ）（５０３）を介して直並列変換部
（ＳＰ）（５０４）に伝達され、直列符号から並列符号
に変換された後、３ステートバッファ（５０５）に入力
される。
情報伝送路（７）〔＝下り情報線（ＬBD0 ）乃至（Ｌ
BD3 〕を経由して各タイムスロット（ＴＳ）に伝達され
る下り情報（ＢD ）は、各集線制御装置（ＬＣＣ）
（５）のレシーバ（５０１）により受信され、フリップ
フロップ（ＦＦ）（５０２）に一旦蓄積された後、後述
の直流分離部（ＥＧ）（５０３）を介して直並列変換部
（ＳＰ）（５０４）に伝達され、直列符号から並列符号
に変換された後、３ステートバッファ（５０５）に入力
される。
【００１５】またラインプロセッサ（ＬＰＲ）（６）か
ら信号伝送路（８）〔＝信号線（Ｌ S1）、（ＬS2）、
（ＬP1）、（ＬP2）、（ＬC1）、（ＬC2）、（ＬD ）〕
を経由して、各タイムスロット（ＴＳ）に伝達される集
線制御信号（ＬＣＭ）は、レシーバ（５２１）により受
信される。
ら信号伝送路（８）〔＝信号線（Ｌ S1）、（ＬS2）、
（ＬP1）、（ＬP2）、（ＬC1）、（ＬC2）、（ＬD ）〕
を経由して、各タイムスロット（ＴＳ）に伝達される集
線制御信号（ＬＣＭ）は、レシーバ（５２１）により受
信される。
【００１６】レシーバ（５２１）により受信された集線
制御信号（ＬＣＭ）は、直流分離部（ＥＧ）（５２２）
を介して直並列変換部（ＳＰ）（５２３）に伝達され、
直列符号から並列符号に変換された後、フリップフロッ
プ（ＦＦ）（５２４）にビット単位に蓄積される。
制御信号（ＬＣＭ）は、直流分離部（ＥＧ）（５２２）
を介して直並列変換部（ＳＰ）（５２３）に伝達され、
直列符号から並列符号に変換された後、フリップフロッ
プ（ＦＦ）（５２４）にビット単位に蓄積される。
【００１７】フリップフロップ（ＦＦ）（５２４）に蓄
積された集線制御信号（ＬＣＭ）の内、加入者群番号
（Ｓ）〔＝加入者群番号ビット（ｓ0 ）乃至（ｓ3 ）〕
は、比較部（ＣＭ）（５１１）に入力される。
積された集線制御信号（ＬＣＭ）の内、加入者群番号
（Ｓ）〔＝加入者群番号ビット（ｓ0 ）乃至（ｓ3 ）〕
は、比較部（ＣＭ）（５１１）に入力される。
【００１８】なお加入者群番号設定スイッチ（ＳＷ）
（５１０）には、各集線制御装置（ＬＣＣ）（５）が制
御する加入者群に付与されている加入者群番号（Ｓ）
〔＝０乃至１５〕が、二進形式〔＝加入者群番号ビット
（ｓ0 ）乃至（ｓ3 ）〕で予め設定されている。
（５１０）には、各集線制御装置（ＬＣＣ）（５）が制
御する加入者群に付与されている加入者群番号（Ｓ）
〔＝０乃至１５〕が、二進形式〔＝加入者群番号ビット
（ｓ0 ）乃至（ｓ3 ）〕で予め設定されている。
【００１９】比較部（ＣＭ）（５１１）は、フリップフ
ロップ（ＦＦ）（５２４）から入力される加入者群番号
（Ｓ）と、加入者群番号設定スイッチ（ＳＷ）（５１
０）に設定されている加入者群番号（Ｓ）とを比較し、
両加入者群番号（Ｓ）が一致すれば出力する一致信号
（ｍ）を論理“０”に設定し、一致しなければ出力する
一致信号（ｍ）を論理“１”に設定する。
ロップ（ＦＦ）（５２４）から入力される加入者群番号
（Ｓ）と、加入者群番号設定スイッチ（ＳＷ）（５１
０）に設定されている加入者群番号（Ｓ）とを比較し、
両加入者群番号（Ｓ）が一致すれば出力する一致信号
（ｍ）を論理“０”に設定し、一致しなければ出力する
一致信号（ｍ）を論理“１”に設定する。
【００２０】３ステートバッファ（５０５）は、一致信
号（ｍ）が論理“０”に設定されている場合には導通状
態に設定され、直並列変換部（ＳＰ）（５０４）から出
力される情報を下り情報メモリ（ＶＭＤ）（５０６）に
入力するが、一致信号（ｍ）が論理“１”に設定されて
いる場合には遮断状態に設定され、直並列変換部（Ｓ
Ｐ）（５０４）から出力される情報を下り情報メモリ
（ＶＭＤ）（５０６）に入力することを阻止する。
号（ｍ）が論理“０”に設定されている場合には導通状
態に設定され、直並列変換部（ＳＰ）（５０４）から出
力される情報を下り情報メモリ（ＶＭＤ）（５０６）に
入力するが、一致信号（ｍ）が論理“１”に設定されて
いる場合には遮断状態に設定され、直並列変換部（Ｓ
Ｐ）（５０４）から出力される情報を下り情報メモリ
（ＶＭＤ）（５０６）に入力することを阻止する。
【００２１】なおゲート（Ｇ）（５１２）には、フリッ
プフロップ（ＦＦ）（５２４）に蓄積されている加入者
部分群番号（Ｐ）が（０）D 〔加入者部分群番号ビット
（ｐ 0 ）乃至（ｐ3 ）が総て論理“０”〕を示す場合
に、論理“０”が入力され、３ステートバッファ（５０
５）を導通状態に設定し、直並列変換部（ＳＰ）（５０
４）から出力される情報を下り情報メモリ（ＶＭＤ）
（５０６）に入力する。
プフロップ（ＦＦ）（５２４）に蓄積されている加入者
部分群番号（Ｐ）が（０）D 〔加入者部分群番号ビット
（ｐ 0 ）乃至（ｐ3 ）が総て論理“０”〕を示す場合
に、論理“０”が入力され、３ステートバッファ（５０
５）を導通状態に設定し、直並列変換部（ＳＰ）（５０
４）から出力される情報を下り情報メモリ（ＶＭＤ）
（５０６）に入力する。
【００２２】またフリップフロップ（ＦＦ）（５２４）
に蓄積された集線制御信号（ＬＣＭ）の内、加入者部分
群番号（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至
（ｐ 3 ）〕および加入者回路番号（Ｃ）〔＝加入者回路
番号ビット（ｃ0 ）乃至（ｃ 2 ）〕は、セレクタ（Ｓ
Ｌ）（５１３）および（５２７）の書込側端子（Ｗ）に
入力され、各セレクタ（ＳＬ）（５１３）および（５２
７）が、毎秒２メガビットのクロック信号（ＣＫS ）を
８分周したクロック信号（ＣＫP ）に同期して書込側端
子（Ｗ）に切替えられる度に、それぞれ下り情報メモリ
（ＶＭＤ）（５０６）および信号音制御メモリ（ＴＣ
Ｍ）（５２５）に書込アドレスとして入力されると共
に、セレクタ（ＳＬ）（５３Ｂ）の読出側端子（Ｒ）に
入力され、セレクタ（ＳＬ）（５３Ｂ）がクロック信号
（ＣＫP ）に同期して読出側端子（Ｒ）に切替えられる
度に、上り情報メモリ（ＶＭＵ）（５３５）に読出アド
レスとして入力される。
に蓄積された集線制御信号（ＬＣＭ）の内、加入者部分
群番号（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至
（ｐ 3 ）〕および加入者回路番号（Ｃ）〔＝加入者回路
番号ビット（ｃ0 ）乃至（ｃ 2 ）〕は、セレクタ（Ｓ
Ｌ）（５１３）および（５２７）の書込側端子（Ｗ）に
入力され、各セレクタ（ＳＬ）（５１３）および（５２
７）が、毎秒２メガビットのクロック信号（ＣＫS ）を
８分周したクロック信号（ＣＫP ）に同期して書込側端
子（Ｗ）に切替えられる度に、それぞれ下り情報メモリ
（ＶＭＤ）（５０６）および信号音制御メモリ（ＴＣ
Ｍ）（５２５）に書込アドレスとして入力されると共
に、セレクタ（ＳＬ）（５３Ｂ）の読出側端子（Ｒ）に
入力され、セレクタ（ＳＬ）（５３Ｂ）がクロック信号
（ＣＫP ）に同期して読出側端子（Ｒ）に切替えられる
度に、上り情報メモリ（ＶＭＵ）（５３５）に読出アド
レスとして入力される。
【００２３】またフリップフロップ（ＦＦ）（５２４）
に蓄積された集線制御信号（ＬＣＭ）の内、情報種別デ
ータ（Ｄ）〔＝信号音種別ビット（ｄ0 ）、情報種別ビ
ット（ｄ1 ）〕は、３ステートバッファ（５２Ａ）に入
力される。
に蓄積された集線制御信号（ＬＣＭ）の内、情報種別デ
ータ（Ｄ）〔＝信号音種別ビット（ｄ0 ）、情報種別ビ
ット（ｄ1 ）〕は、３ステートバッファ（５２Ａ）に入
力される。
【００２４】３ステートバッファ（５２Ａ）は、３ステ
ートバッファ（５０５）と同様に、比較部（ＣＭ（５１
１）から出力される一致信号（ｍ）が論理“０”に設定
されている場合に導通状態に設定され、情報種別データ
（Ｄ）を信号音制御メモリ（ＴＣＭ）（５２５）に書込
データとして入力し、信号音制御メモリ（ＴＣＭ）（５
２５）の、加入者部分群番号（Ｐ）および加入者回路番
号（Ｃ）により指定される記憶領域に格納する。
ートバッファ（５０５）と同様に、比較部（ＣＭ（５１
１）から出力される一致信号（ｍ）が論理“０”に設定
されている場合に導通状態に設定され、情報種別データ
（Ｄ）を信号音制御メモリ（ＴＣＭ）（５２５）に書込
データとして入力し、信号音制御メモリ（ＴＣＭ）（５
２５）の、加入者部分群番号（Ｐ）および加入者回路番
号（Ｃ）により指定される記憶領域に格納する。
【００２５】またセレクタ（ＳＬ）（５２７）の読出側
端子（Ｒ）には、クロック信号（ＣＫP ）に同期して歩
進する下りカウンタ（ＣＮＤ）（５２８）の計数値が入
力され、セレクタ（ＳＬ）（５２７）がクロック信号
（ＣＫP ）に同期して読出側端子（Ｒ）に切替えられる
度に、信号音制御メモリ（ＴＣＭ）（５２５）に読出ア
ドレスとして入力される。
端子（Ｒ）には、クロック信号（ＣＫP ）に同期して歩
進する下りカウンタ（ＣＮＤ）（５２８）の計数値が入
力され、セレクタ（ＳＬ）（５２７）がクロック信号
（ＣＫP ）に同期して読出側端子（Ｒ）に切替えられる
度に、信号音制御メモリ（ＴＣＭ）（５２５）に読出ア
ドレスとして入力される。
【００２６】その結果、信号音制御メモリ（ＴＣＭ）
（５２５）の各記憶領域に格納されている情報種別デー
タ（Ｄ）が、入力される読出アドレスに対応して抽出さ
れ、フリップフロップ（ＦＦ）（５２６〕に蓄積され
る。
（５２５）の各記憶領域に格納されている情報種別デー
タ（Ｄ）が、入力される読出アドレスに対応して抽出さ
れ、フリップフロップ（ＦＦ）（５２６〕に蓄積され
る。
【００２７】フリップフロップ（ＦＦ）（５２６）に蓄
積された情報種別データ（Ｄ）の内、情報種別ビット
（ｄ1 ）はセレクタ（ＳＬ）（５２９）の切替端子
（Ｘ）に入力され、信号音種別ビット（ｄ0 ）はセレク
タ（ＳＬ）（５２９）の信号音側端子（Ｔ）に入力され
る。
積された情報種別データ（Ｄ）の内、情報種別ビット
（ｄ1 ）はセレクタ（ＳＬ）（５２９）の切替端子
（Ｘ）に入力され、信号音種別ビット（ｄ0 ）はセレク
タ（ＳＬ）（５２９）の信号音側端子（Ｔ）に入力され
る。
【００２８】なおセレクタ（ＳＬ）（５２９）の音声側
端子（Ｖ）には、下りカウンタ（ＣＮＤ）（５２８）の
計数値が入力されている。セレクタ（ＳＬ）（５２７）
は、切替端子（Ｘ）に入力される情報種別ビット
（ｄ1 ）が論理“０”に設定されている場合〔即ち音声
情報を転送する場合〕には、音声側端子（Ｖ）を選択
し、下りカウンタ（ＣＮＤ）（５２８）の計数値をセレ
クタ（ＳＬ）（５１３）の読出側端子（Ｒ）に入力する
が、切替端子（Ｘ）に入力される情報種別ビット
（ｄ1 ）が論理“１”に設定されている場合〔即ち信号
音を転送する場合〕には、信号音側端子（Ｔ）を選択
し、信号音種別ビット（ｄ0 ）をセレクタ（ＳＬ）（５
１３）の読出側端子（Ｒ）に入力する。
端子（Ｖ）には、下りカウンタ（ＣＮＤ）（５２８）の
計数値が入力されている。セレクタ（ＳＬ）（５２７）
は、切替端子（Ｘ）に入力される情報種別ビット
（ｄ1 ）が論理“０”に設定されている場合〔即ち音声
情報を転送する場合〕には、音声側端子（Ｖ）を選択
し、下りカウンタ（ＣＮＤ）（５２８）の計数値をセレ
クタ（ＳＬ）（５１３）の読出側端子（Ｒ）に入力する
が、切替端子（Ｘ）に入力される情報種別ビット
（ｄ1 ）が論理“１”に設定されている場合〔即ち信号
音を転送する場合〕には、信号音側端子（Ｔ）を選択
し、信号音種別ビット（ｄ0 ）をセレクタ（ＳＬ）（５
１３）の読出側端子（Ｒ）に入力する。
【００２９】その結果、下り情報メモリ（ＶＭＤ）（５
０６）には、３ステートバッファ（５０５）が導通状態
に設定された場合に〔即ちラインプロセッサ（ＬＰＲ）
（６）から伝達される集線制御信号（ＬＣＭ）の加入者
群番号（Ｓ）が、自加入者群番号（Ｓ）と一致する場
合、または集線制御信号（ＬＣＭ）の加入者部分群番号
（Ｐ）が（０）D を示す場合に〕、４本の下り情報線
（ＬBD0 ）乃至（ＬBD3 ）から、レシーバ（５０１）、
フリップフロップ（ＦＦ）（５０２）、直流分離部（Ｅ
Ｇ）（５０３）、直並列変換部（ＳＰ）（５０４）およ
び３ステートバッファ（５０５）を介して入力される下
り情報（ＢD ）が、レシーバ（５２１）、直流分離部
（ＥＧ）（５２２）、直並列変換部（ＳＰ）（５２
３）、フリップフロップ（ＦＦ）（５２４）および書込
側端子（Ｗ）を選択したセレクタ（ＳＬ）（５１３）を
介して書込アドレスとして入力される加入者部分群番号
（Ｐ）および加入者回路番号（Ｃ）に対応する記憶領域
に格納される。
０６）には、３ステートバッファ（５０５）が導通状態
に設定された場合に〔即ちラインプロセッサ（ＬＰＲ）
（６）から伝達される集線制御信号（ＬＣＭ）の加入者
群番号（Ｓ）が、自加入者群番号（Ｓ）と一致する場
合、または集線制御信号（ＬＣＭ）の加入者部分群番号
（Ｐ）が（０）D を示す場合に〕、４本の下り情報線
（ＬBD0 ）乃至（ＬBD3 ）から、レシーバ（５０１）、
フリップフロップ（ＦＦ）（５０２）、直流分離部（Ｅ
Ｇ）（５０３）、直並列変換部（ＳＰ）（５０４）およ
び３ステートバッファ（５０５）を介して入力される下
り情報（ＢD ）が、レシーバ（５２１）、直流分離部
（ＥＧ）（５２２）、直並列変換部（ＳＰ）（５２
３）、フリップフロップ（ＦＦ）（５２４）および書込
側端子（Ｗ）を選択したセレクタ（ＳＬ）（５１３）を
介して書込アドレスとして入力される加入者部分群番号
（Ｐ）および加入者回路番号（Ｃ）に対応する記憶領域
に格納される。
【００３０】なお下り情報（ＢD ）の、各加入者群番号
（Ｓ）、加入者部分群番号（Ｐ）〔＝（０）D 〕および
加入者回路番号（Ｃ）〔＝（０）D および（１）D 〕に
対応するタイムスロット（ＴＳ）では、各加入者（２）
に供給する信号音〔二種類〕が伝送されている為、各集
線制御装置（ＬＣＣ）（５）内の下り情報メモリ（ＶＭ
Ｄ）（５０６）の、加入者部分群番号（Ｐ）〔＝（０）
D 〕および加入者回路番号（Ｃ）〔＝（０）D および
（１）D 〕に対応する各記憶領域には、二種類の信号音
がそれぞれ格納される。
（Ｓ）、加入者部分群番号（Ｐ）〔＝（０）D 〕および
加入者回路番号（Ｃ）〔＝（０）D および（１）D 〕に
対応するタイムスロット（ＴＳ）では、各加入者（２）
に供給する信号音〔二種類〕が伝送されている為、各集
線制御装置（ＬＣＣ）（５）内の下り情報メモリ（ＶＭ
Ｄ）（５０６）の、加入者部分群番号（Ｐ）〔＝（０）
D 〕および加入者回路番号（Ｃ）〔＝（０）D および
（１）D 〕に対応する各記憶領域には、二種類の信号音
がそれぞれ格納される。
【００３１】また各集線制御装置（ＬＣＣ）（５）内の
下り情報メモリ（ＶＭＤ）（５０６）の、加入者部分群
番号（Ｐ）〔＝（１）D 乃至（１５）D 〕および加入者
回路番号（Ｃ）〔＝（０）D 乃至（７）D 〕に対応する
記憶領域には、それぞれ対応する加入者（２）に伝送さ
れる音声情報が格納される。
下り情報メモリ（ＶＭＤ）（５０６）の、加入者部分群
番号（Ｐ）〔＝（１）D 乃至（１５）D 〕および加入者
回路番号（Ｃ）〔＝（０）D 乃至（７）D 〕に対応する
記憶領域には、それぞれ対応する加入者（２）に伝送さ
れる音声情報が格納される。
【００３２】また下り情報メモリ（ＶＭＤ）（５０６）
からは、下りカウンタ（ＣＮＤ）（５２８）の計数値に
対応して、信号音制御メモリ（ＴＣＭ）（５２５）から
抽出された情報種別データ（Ｄ）の情報種別ビット（ｄ
1 ）が論理“０”に設定されており、下りカウンタ（Ｃ
ＮＤ）（５２８）の計数値が読出アドレスとして、セレ
クタ（ＳＬ）（５２９）および（５１３）を介して入力
された場合には、該当する記憶領域に格納されている音
声情報が抽出され、フリップフロップ（ＦＦ）（５０
７）、並直列変換部（ＰＳ）（５０８）およびドライバ
（５０９）を介して対応する加入者回路（ＳＬＣ）
（４）に伝達されるが、下りカウンタ（ＣＮＤ）（５２
８）の計数値に対応して、信号音制御メモリ（ＴＣＭ）
（５２５）から抽出された情報種別データ（Ｄ）の情報
種別ビット（ｄ1 ）が論理“１”に設定されており、信
号音制御メモリ（ＴＣＭ）（５２５）から抽出された情
報種別データ（Ｄ）の信号音種別ビット（ｄ0 ）が読出
アドレスの一部として、フリップフロップ（ＦＦ）（５
２６）、セレクタ（ＳＬ）（５２９）および（５１３）
を介して入力された場合には、該当する記憶領域に格納
されている信号音が抽出され、フリップフロップ（Ｆ
Ｆ）（５０７）、並直列変換部（ＰＳ）（５０８）およ
びドライバ（５０９）を介して対応する加入者回路（Ｓ
ＬＣ）（４）に伝達される。
からは、下りカウンタ（ＣＮＤ）（５２８）の計数値に
対応して、信号音制御メモリ（ＴＣＭ）（５２５）から
抽出された情報種別データ（Ｄ）の情報種別ビット（ｄ
1 ）が論理“０”に設定されており、下りカウンタ（Ｃ
ＮＤ）（５２８）の計数値が読出アドレスとして、セレ
クタ（ＳＬ）（５２９）および（５１３）を介して入力
された場合には、該当する記憶領域に格納されている音
声情報が抽出され、フリップフロップ（ＦＦ）（５０
７）、並直列変換部（ＰＳ）（５０８）およびドライバ
（５０９）を介して対応する加入者回路（ＳＬＣ）
（４）に伝達されるが、下りカウンタ（ＣＮＤ）（５２
８）の計数値に対応して、信号音制御メモリ（ＴＣＭ）
（５２５）から抽出された情報種別データ（Ｄ）の情報
種別ビット（ｄ1 ）が論理“１”に設定されており、信
号音制御メモリ（ＴＣＭ）（５２５）から抽出された情
報種別データ（Ｄ）の信号音種別ビット（ｄ0 ）が読出
アドレスの一部として、フリップフロップ（ＦＦ）（５
２６）、セレクタ（ＳＬ）（５２９）および（５１３）
を介して入力された場合には、該当する記憶領域に格納
されている信号音が抽出され、フリップフロップ（Ｆ
Ｆ）（５０７）、並直列変換部（ＰＳ）（５０８）およ
びドライバ（５０９）を介して対応する加入者回路（Ｓ
ＬＣ）（４）に伝達される。
【００３３】一方、各加入者回路（ＳＬＣ）（４）は、
対応する加入者（２）から送出される上り情報（ＢU ）
を、加入者群単位に時分割多重化した後、対応する集線
制御装置（ＬＣＣ）（５）に伝達する。
対応する加入者（２）から送出される上り情報（ＢU ）
を、加入者群単位に時分割多重化した後、対応する集線
制御装置（ＬＣＣ）（５）に伝達する。
【００３４】集線制御装置（ＬＣＣ）（５）において
は、各加入者回路（ＳＬＣ）（４）から伝達された時分
割多重化された上り情報（ＢU ）が、レシーバ（５３
１）、フリップフロップ（ＦＦ）（５３２）、直並列変
換部（ＳＰ）（５３３）および３ステートバッファ（５
３４）を介して上り情報メモリ（ＶＭＵ）（５３５）に
入力される。
は、各加入者回路（ＳＬＣ）（４）から伝達された時分
割多重化された上り情報（ＢU ）が、レシーバ（５３
１）、フリップフロップ（ＦＦ）（５３２）、直並列変
換部（ＳＰ）（５３３）および３ステートバッファ（５
３４）を介して上り情報メモリ（ＶＭＵ）（５３５）に
入力される。
【００３５】またセレクタ（ＳＬ）（５３Ｂ）の書込側
端子（Ｗ）には、クロック信号（ＣＫP ）に同期して歩
進する上りカウンタ（ＣＮＵ）（５３Ａ）の計数値が入
力され、またセレクタ（ＳＬ）（５３Ｂ）の読出側端子
（Ｒ）には、前述の如く、加入者部分群番号（Ｐ）およ
び加入者回路番号（Ｃ）が入力されている。
端子（Ｗ）には、クロック信号（ＣＫP ）に同期して歩
進する上りカウンタ（ＣＮＵ）（５３Ａ）の計数値が入
力され、またセレクタ（ＳＬ）（５３Ｂ）の読出側端子
（Ｒ）には、前述の如く、加入者部分群番号（Ｐ）およ
び加入者回路番号（Ｃ）が入力されている。
【００３６】その結果、セレクタ（ＳＬ）（５３Ｂ）が
クロック信号（ＣＫP ）に同期して書込側端子（Ｗ）に
切替えられる度に、上りカウンタ（ＣＮＵ）（５３Ａ）
の計数値が書込アドレスとして上り情報メモリ（ＶＭ
Ｕ）（５３５）に入力され、加入者回路（ＳＬＣ）
（４）からレシーバ（５３１）、フリップフロップ（Ｆ
Ｆ）（５３２）、直並列変換部（ＳＰ）（５３３）およ
び３ステートバッファ（５３４）を介して入力される上
り情報（ＢU ）を、それぞれ対応する記憶領域に格納
し、またセレクタ（ＳＬ）（５３Ｂ）がクロック信号
（ＣＫP ）に同期して読出側端子（Ｒ）に切替えられる
度に、加入者部分群番号（Ｐ）および加入者回路番号
（Ｃ）が読出アドレスとして上り情報メモリ（ＶＭＵ）
（５３５）に入力され、上り情報メモリ（ＶＭＵ）（５
３５）の対応する記憶領域に格納されている上り情報
（ＢU ）が抽出され、フリップフロップ（ＦＦ）（５３
６）、並直列変換部（ＰＳ）（５３７）、直流分離部
（ＥＧ）（５３８）、並びに比較部（ＣＭ）（５１１）
から出力される一致信号（ｍ）が論理“０”に設定され
た場合に、導通状態に設定されるドライバ（５３９）を
介して４本の上り情報線（ＬBU0 ）乃至（ＬBU3 ）から
成る情報伝送路（７）に送出され、情報伝送路（７）を
経由してラインプロセッサ（ＬＰＲ）（６）に伝達され
る。
クロック信号（ＣＫP ）に同期して書込側端子（Ｗ）に
切替えられる度に、上りカウンタ（ＣＮＵ）（５３Ａ）
の計数値が書込アドレスとして上り情報メモリ（ＶＭ
Ｕ）（５３５）に入力され、加入者回路（ＳＬＣ）
（４）からレシーバ（５３１）、フリップフロップ（Ｆ
Ｆ）（５３２）、直並列変換部（ＳＰ）（５３３）およ
び３ステートバッファ（５３４）を介して入力される上
り情報（ＢU ）を、それぞれ対応する記憶領域に格納
し、またセレクタ（ＳＬ）（５３Ｂ）がクロック信号
（ＣＫP ）に同期して読出側端子（Ｒ）に切替えられる
度に、加入者部分群番号（Ｐ）および加入者回路番号
（Ｃ）が読出アドレスとして上り情報メモリ（ＶＭＵ）
（５３５）に入力され、上り情報メモリ（ＶＭＵ）（５
３５）の対応する記憶領域に格納されている上り情報
（ＢU ）が抽出され、フリップフロップ（ＦＦ）（５３
６）、並直列変換部（ＰＳ）（５３７）、直流分離部
（ＥＧ）（５３８）、並びに比較部（ＣＭ）（５１１）
から出力される一致信号（ｍ）が論理“０”に設定され
た場合に、導通状態に設定されるドライバ（５３９）を
介して４本の上り情報線（ＬBU0 ）乃至（ＬBU3 ）から
成る情報伝送路（７）に送出され、情報伝送路（７）を
経由してラインプロセッサ（ＬＰＲ）（６）に伝達され
る。
【００３７】なお一致信号（ｍ）が論理“１”に設定さ
れる場合には、ドライバ（４３９）は遮断状態に設定さ
れ、情報伝送路（７）に情報（ＢU ）を出力しない。な
お集線制御装置（ＬＣＣ）（５）に設けられた直流分離
部（ＥＧ）（５０３）、（５２２）および（５３８）
は、前述の如く、Ｅ系直流電源で動作する回路と、Ｇ系
直流電源で動作する回路とを直流的に分離する為に設け
られており、例えば図８に示す如き構成を有している。
れる場合には、ドライバ（４３９）は遮断状態に設定さ
れ、情報伝送路（７）に情報（ＢU ）を出力しない。な
お集線制御装置（ＬＣＣ）（５）に設けられた直流分離
部（ＥＧ）（５０３）、（５２２）および（５３８）
は、前述の如く、Ｅ系直流電源で動作する回路と、Ｇ系
直流電源で動作する回路とを直流的に分離する為に設け
られており、例えば図８に示す如き構成を有している。
【００３８】図８においては、集線制御信号（ＬＣＭ）
転送用に使用される直流分離部（ＥＧ）（５２２）の構
成が示されており、直流分離用のパルストランス（Ｐ
Ｔ）（５２２３）、集線制御装置（ＬＣＣ）（５）内で
使用されているＮＲＺ信号を、パルストランス（ＰＴ）
（５２２３）を転送する為にＲＺ信号に変換する符号変
換部（ＣＤ）（５２２１）、ＲＺ信号をパルストランス
（ＰＴ）（５２２５）を経由して転送するパルス送信部
（Ｘ）（５２２２）およびパルス受信部（Ｒ）（５２２
４）、ＲＺ信号を再びＮＲＺ信号に逆変換する符号逆変
換部（ＤＣ）（５２２５）とから構成されている。
転送用に使用される直流分離部（ＥＧ）（５２２）の構
成が示されており、直流分離用のパルストランス（Ｐ
Ｔ）（５２２３）、集線制御装置（ＬＣＣ）（５）内で
使用されているＮＲＺ信号を、パルストランス（ＰＴ）
（５２２３）を転送する為にＲＺ信号に変換する符号変
換部（ＣＤ）（５２２１）、ＲＺ信号をパルストランス
（ＰＴ）（５２２５）を経由して転送するパルス送信部
（Ｘ）（５２２２）およびパルス受信部（Ｒ）（５２２
４）、ＲＺ信号を再びＮＲＺ信号に逆変換する符号逆変
換部（ＤＣ）（５２２５）とから構成されている。
【００３９】なお直流分離部（ＥＧ）（５０３）、（５
２２）および（５３８）は、それぞれ信号線数だけ設け
る必要がある為、使用個数を極力削減する目的で、信号
線数の少ない段階、即ち下り情報（ＢD ）が直並列変換
部（ＳＰ）（５０４）により直列信号から並列信号に変
換される前〔即ちフリップフロップ（ＦＦ）（５０２）
と直並列変換部（ＳＰ）（５０４）との間〕、また集線
制御信号（ＬＣＭ）が直並列変換部（ＳＰ）（５２３）
により直列信号から並列信号に変換される前〔即ちレシ
ーバ（５２１）と直並列変換部（ＳＰ）（５２３）との
間〕、また上り情報（ＢU ）が並直列変換部（ＰＳ）
（５３７）により並列信号から直列信号に変換された後
〔即ち並直列変換部（ＰＳ）（５３７）とドライバ（５
３９）との間〕に挿入されていたが、下り情報（ＢD ）
を伝送する４本の下り情報線（ＬBD 0 ）乃至（ＬBD3 ）
と、上り情報（ＢU ）を伝送する４本の上り情報線（Ｌ
BU0）乃至（ＬBU3 ）と、加入者群番号（Ｓ）を伝送す
る信号線（ＬS1）および（Ｌ S2）と、加入者部分群番号
（Ｐ）を伝送する信号線（ＬP1）および（ＬP2）と、加
入者回路番号（Ｃ）を伝送する信号線（ＬC1）および
（ＬSC）と、情報種別データ（Ｄ）を伝送する信号線
（ＬD ）と、比較部（ＣＭ）（５１１）から上り情報線
（ＬBU0 ）乃至（ＬBU3 ）に設けられた各ドライバ（５
３９）に一致信号（ｍ）を伝達する経路とに対応してそ
れぞれ設ける必要があり、集線制御装置（ＬＣＣ）
（５）毎にそれぞれ１６組を必要としていた。
２２）および（５３８）は、それぞれ信号線数だけ設け
る必要がある為、使用個数を極力削減する目的で、信号
線数の少ない段階、即ち下り情報（ＢD ）が直並列変換
部（ＳＰ）（５０４）により直列信号から並列信号に変
換される前〔即ちフリップフロップ（ＦＦ）（５０２）
と直並列変換部（ＳＰ）（５０４）との間〕、また集線
制御信号（ＬＣＭ）が直並列変換部（ＳＰ）（５２３）
により直列信号から並列信号に変換される前〔即ちレシ
ーバ（５２１）と直並列変換部（ＳＰ）（５２３）との
間〕、また上り情報（ＢU ）が並直列変換部（ＰＳ）
（５３７）により並列信号から直列信号に変換された後
〔即ち並直列変換部（ＰＳ）（５３７）とドライバ（５
３９）との間〕に挿入されていたが、下り情報（ＢD ）
を伝送する４本の下り情報線（ＬBD 0 ）乃至（ＬBD3 ）
と、上り情報（ＢU ）を伝送する４本の上り情報線（Ｌ
BU0）乃至（ＬBU3 ）と、加入者群番号（Ｓ）を伝送す
る信号線（ＬS1）および（Ｌ S2）と、加入者部分群番号
（Ｐ）を伝送する信号線（ＬP1）および（ＬP2）と、加
入者回路番号（Ｃ）を伝送する信号線（ＬC1）および
（ＬSC）と、情報種別データ（Ｄ）を伝送する信号線
（ＬD ）と、比較部（ＣＭ）（５１１）から上り情報線
（ＬBU0 ）乃至（ＬBU3 ）に設けられた各ドライバ（５
３９）に一致信号（ｍ）を伝達する経路とに対応してそ
れぞれ設ける必要があり、集線制御装置（ＬＣＣ）
（５）毎にそれぞれ１６組を必要としていた。
【００４０】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある集線装置においては、各集線制御装置
（ＬＣＣ）（５）毎に合計１５組の直流分離部（ＥＧ）
（５０３）、（５２２）または（５３８）を設ける必要
があり、当該集線装置の経済性を損なう問題があった。
な如く、従来ある集線装置においては、各集線制御装置
（ＬＣＣ）（５）毎に合計１５組の直流分離部（ＥＧ）
（５０３）、（５２２）または（５３８）を設ける必要
があり、当該集線装置の経済性を損なう問題があった。
【００４１】本発明は、集線装置の直流電源が上位装置
側と加入者側との二系統から供給される場合に、両系統
の直流電源で動作する回路を経済的に分離可能とするこ
とを目的とする。
側と加入者側との二系統から供給される場合に、両系統
の直流電源で動作する回路を経済的に分離可能とするこ
とを目的とする。
【００４２】
【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１００は集線装置を構成す
る複数の単位装置、２００は加入者、３００は上位装置
である。
す図である。図１において、１００は集線装置を構成す
る複数の単位装置、２００は加入者、３００は上位装置
である。
【００４３】各単位装置（１００）は、ぞれ複数の加入
者（２００）を収容し、各単位装置（１００）が共通の
時分割多重伝送路を経由して上位装置（３００）との通
信を行う。
者（２００）を収容し、各単位装置（１００）が共通の
時分割多重伝送路を経由して上位装置（３００）との通
信を行う。
【００４４】１０１は、本発明（請求項１）により各単
位装置（１００）に設けられた収容位置変換手段であ
る。１０２は、本発明（請求項３）により各単位装置
（１００）に設けられた多重分離手段である。
位装置（１００）に設けられた収容位置変換手段であ
る。１０２は、本発明（請求項３）により各単位装置
（１００）に設けられた多重分離手段である。
【００４５】
【作用】収容位置変換手段（１０１）は、上位装置（３
００）から時分割多重伝送路の各タイムスロットに同期
して各単位装置（１００）に伝達される各タイムスロッ
トを使用する加入者（２００）を指定する加入者指定情
報を監視し、他の単位装置（１００）に収容される加入
者（２００）を指定する加入者指定情報を受信した場合
に、該加入者指定情報を自単位装置（１００）内の加入
者（２００）未収容端子を指定する加入者指定情報に変
換することにより、時分割多重伝送路の他の単位装置
（１００）に収容される加入者（２００）の使用するタ
イムスロットにより伝達される情報の受信を阻止可能と
する。
００）から時分割多重伝送路の各タイムスロットに同期
して各単位装置（１００）に伝達される各タイムスロッ
トを使用する加入者（２００）を指定する加入者指定情
報を監視し、他の単位装置（１００）に収容される加入
者（２００）を指定する加入者指定情報を受信した場合
に、該加入者指定情報を自単位装置（１００）内の加入
者（２００）未収容端子を指定する加入者指定情報に変
換することにより、時分割多重伝送路の他の単位装置
（１００）に収容される加入者（２００）の使用するタ
イムスロットにより伝達される情報の受信を阻止可能と
する。
【００４６】なお収容位置変換手段（１０１）は、集線
装置の直流電源が上位装置（３００）側と加入者（２０
０）側との二系統から供給され、両系統の直流電源で動
作する回路を直流的に分離する場合に、上位装置（３０
０）側の直流電源系統により動作する回路内に設け、加
入者側の直流電源系統により動作する回路には、単位装
置（１００）を識別する情報の伝達を不要とすることが
考慮される。
装置の直流電源が上位装置（３００）側と加入者（２０
０）側との二系統から供給され、両系統の直流電源で動
作する回路を直流的に分離する場合に、上位装置（３０
０）側の直流電源系統により動作する回路内に設け、加
入者側の直流電源系統により動作する回路には、単位装
置（１００）を識別する情報の伝達を不要とすることが
考慮される。
【００４７】また多重分離手段（１０２）は、集線装置
の直流電源が上位装置（３００）側と加入者（２００）
側との二系統から供給され、両系統の直流電源で動作す
る回路を直流的に分離する場合に、上位装置（３００）
から各単位装置（１００）に、時分割多重伝送路の各タ
イムスロットに同期して伝達される各タイムスロットを
使用する加入者（２００）を指定する加入者指定情報
を、上位装置（３００）側の直流電源系統により動作す
る回路において時分割多重化して加入者側の直流電源系
統により動作する回路に転送し、加入者側の直流電源系
統により動作する回路において時分割多重化された加入
者指定情報を時分割分離する。
の直流電源が上位装置（３００）側と加入者（２００）
側との二系統から供給され、両系統の直流電源で動作す
る回路を直流的に分離する場合に、上位装置（３００）
から各単位装置（１００）に、時分割多重伝送路の各タ
イムスロットに同期して伝達される各タイムスロットを
使用する加入者（２００）を指定する加入者指定情報
を、上位装置（３００）側の直流電源系統により動作す
る回路において時分割多重化して加入者側の直流電源系
統により動作する回路に転送し、加入者側の直流電源系
統により動作する回路において時分割多重化された加入
者指定情報を時分割分離する。
【００４８】従って、集線装置の直流電源が、上位装置
側と加入者側との二系統から供給され、両系統の直流電
源で動作する回路を直流的に分離する場合に、両系統の
直流電源で動作する回路間を転送すべき信号の種別が減
少し、直流分離に要する手段の使用数が削減され、当該
集線装置の経済性を大幅に向上する。
側と加入者側との二系統から供給され、両系統の直流電
源で動作する回路を直流的に分離する場合に、両系統の
直流電源で動作する回路間を転送すべき信号の種別が減
少し、直流分離に要する手段の使用数が削減され、当該
集線装置の経済性を大幅に向上する。
【００４９】
【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例による集線制御装置を示す
図であり、図３は図２におけるアドレス変換部の一例を
示す図であり、また図４は図２における直流分離部の一
例を示す図である。なお、全図を通じて同一符号は同一
対象物を示す。また対象とする集線装置（ＬＣ）は図５
に示す通りとし、また集線装置（ＬＣ）（１）に収容さ
れる加入者（２）の回線数〔＝１９２０回線〕および群
構成〔８加入者×１５加入者部分群×１６加入者群〕は
前述の通りとし、またラインプロセッサ（ＬＰＲ）
（６）と各集線制御装置（ＬＣＣ）（５）との間で転送
される信号波形は図６に示す通りとする。
る。図２は本発明の一実施例による集線制御装置を示す
図であり、図３は図２におけるアドレス変換部の一例を
示す図であり、また図４は図２における直流分離部の一
例を示す図である。なお、全図を通じて同一符号は同一
対象物を示す。また対象とする集線装置（ＬＣ）は図５
に示す通りとし、また集線装置（ＬＣ）（１）に収容さ
れる加入者（２）の回線数〔＝１９２０回線〕および群
構成〔８加入者×１５加入者部分群×１６加入者群〕は
前述の通りとし、またラインプロセッサ（ＬＰＲ）
（６）と各集線制御装置（ＬＣＣ）（５）との間で転送
される信号波形は図６に示す通りとする。
【００５０】図５においては、図１における単位装置
（１００）として集線制御装置（ＬＣＣ）（５）が示さ
れ、また図１における加入者（２００）として加入者
（２）が示され、また図１における上位装置（３００）
としてラインプロセッサ（ＬＰＲ）（６）が示され、ま
た図２においては、図１における収容位置変換手段（１
０１）としてアドレス変換部（ＡＣＶ）（５２Ｂ）が集
線制御装置（ＬＣＣ）（５）内に設けられ、また図４に
おいては、図１における多重分離手段（１０２）として
多重部（ＭＰＸ）（５２２６）および分離部（ＤＭＸ）
（５２２７）が直流分離部（ＥＧ）（５２２ａ）内に設
けられている。
（１００）として集線制御装置（ＬＣＣ）（５）が示さ
れ、また図１における加入者（２００）として加入者
（２）が示され、また図１における上位装置（３００）
としてラインプロセッサ（ＬＰＲ）（６）が示され、ま
た図２においては、図１における収容位置変換手段（１
０１）としてアドレス変換部（ＡＣＶ）（５２Ｂ）が集
線制御装置（ＬＣＣ）（５）内に設けられ、また図４に
おいては、図１における多重分離手段（１０２）として
多重部（ＭＰＸ）（５２２６）および分離部（ＤＭＸ）
（５２２７）が直流分離部（ＥＧ）（５２２ａ）内に設
けられている。
【００５１】図２乃至図５において、ラインプロセッサ
（ＬＰＲ）（６）から、情報伝送路（７）〔＝下り情報
線（ＬBD0 ）乃至（ＬBD3 〕を経由して、各タイムスロ
ット（ＴＳ）に伝達される下り情報（ＢD ）は、前述と
同様に、各集線制御装置（ＬＣＣ）（５）のレシーバ
（５０１）により受信され、フリップフロップ（ＦＦ）
（５０２）、直流分離部（ＥＧ）（５０３）および直並
列変換部（ＳＰ）（５０４）を経由して下り情報メモリ
（ＶＭＤ）（５０６）に入力され、また信号伝送路
（８）〔＝信号線（ＬS1）、（ＬS2）、（ＬP1）、（Ｌ
P2）、（ＬC1）、（Ｌ C2）、（ＬC ）〕および（ＬD ）
を経由して、各タイムスロット（ＴＳ）に伝達される集
線制御信号（ＬＣＭ）は、前述と同様に、レシーバ（５
２１）により受信される。
（ＬＰＲ）（６）から、情報伝送路（７）〔＝下り情報
線（ＬBD0 ）乃至（ＬBD3 〕を経由して、各タイムスロ
ット（ＴＳ）に伝達される下り情報（ＢD ）は、前述と
同様に、各集線制御装置（ＬＣＣ）（５）のレシーバ
（５０１）により受信され、フリップフロップ（ＦＦ）
（５０２）、直流分離部（ＥＧ）（５０３）および直並
列変換部（ＳＰ）（５０４）を経由して下り情報メモリ
（ＶＭＤ）（５０６）に入力され、また信号伝送路
（８）〔＝信号線（ＬS1）、（ＬS2）、（ＬP1）、（Ｌ
P2）、（ＬC1）、（Ｌ C2）、（ＬC ）〕および（ＬD ）
を経由して、各タイムスロット（ＴＳ）に伝達される集
線制御信号（ＬＣＭ）は、前述と同様に、レシーバ（５
２１）により受信される。
【００５２】レシーバ（５２１）により受信された集線
制御信号（ＬＣＭ）は、フリップフロップ（ＦＦ）（５
２Ａ）にビット単位に蓄積される。フリップフロップ
（ＦＦ）（５２Ａ）に蓄積された集線制御信号（ＬＣ
Ｍ）の内、フリップフロップ（ＦＦ）（５２Ａ１）に蓄
積された加入者群番号（Ｓ）〔＝加入者群番号ビット
（ｓ0 ）乃至（ｓ3 ）〕はアドレス変換部（ＡＣＶ）
（５２Ｂ）の比較部（ＣＭ）（５２Ｂ２）に入力され、
またフリップフロップ（ＦＦ）（５２Ａ２）に蓄積され
た加入者部分群番号（Ｐ）〔＝加入者部分群番号ビット
（ｐ0 ）乃至（ｐ3 ）〕と、フリップフロップ（ＦＦ）
（５２Ａ３）に蓄積された加入者回路番号（Ｃ）〔＝加
入者回路番号ビット（ｃ0 ）乃至（ｃ2 ）〕とは、それ
ぞれアドレス変換部（ＡＣＶ）（５２Ｂ）の信号音転送
監視部（ＴＡ）（５２Ｂ３）〔但し加入者番号ビット
（ｃ2 ）を除く〕およびアドレス変換制御部（ＡＣ）
（５２Ｂ４）に入力される。
制御信号（ＬＣＭ）は、フリップフロップ（ＦＦ）（５
２Ａ）にビット単位に蓄積される。フリップフロップ
（ＦＦ）（５２Ａ）に蓄積された集線制御信号（ＬＣ
Ｍ）の内、フリップフロップ（ＦＦ）（５２Ａ１）に蓄
積された加入者群番号（Ｓ）〔＝加入者群番号ビット
（ｓ0 ）乃至（ｓ3 ）〕はアドレス変換部（ＡＣＶ）
（５２Ｂ）の比較部（ＣＭ）（５２Ｂ２）に入力され、
またフリップフロップ（ＦＦ）（５２Ａ２）に蓄積され
た加入者部分群番号（Ｐ）〔＝加入者部分群番号ビット
（ｐ0 ）乃至（ｐ3 ）〕と、フリップフロップ（ＦＦ）
（５２Ａ３）に蓄積された加入者回路番号（Ｃ）〔＝加
入者回路番号ビット（ｃ0 ）乃至（ｃ2 ）〕とは、それ
ぞれアドレス変換部（ＡＣＶ）（５２Ｂ）の信号音転送
監視部（ＴＡ）（５２Ｂ３）〔但し加入者番号ビット
（ｃ2 ）を除く〕およびアドレス変換制御部（ＡＣ）
（５２Ｂ４）に入力される。
【００５３】なお加入者群番号設定スイッチ（ＳＷ）
（５２Ｂ１）には、図７における加入者群番号設定スイ
ッチ（ＳＷ）（５１０）と同様に、各集線制御装置（Ｌ
ＣＣ）（５）が制御する加入者群に付与されている加入
者群番号（Ｓ）〔＝（０）D 乃至（１５）D 〕が、二進
形式〔＝加入者群番号ビット（ｓ0 ）乃至（ｓ3 ）〕で
予め設定されている。
（５２Ｂ１）には、図７における加入者群番号設定スイ
ッチ（ＳＷ）（５１０）と同様に、各集線制御装置（Ｌ
ＣＣ）（５）が制御する加入者群に付与されている加入
者群番号（Ｓ）〔＝（０）D 乃至（１５）D 〕が、二進
形式〔＝加入者群番号ビット（ｓ0 ）乃至（ｓ3 ）〕で
予め設定されている。
【００５４】比較部（ＣＭ）（５２Ｂ２）は、図７にお
ける比較部（ＣＭ）（５１１）と同様に、フリップフロ
ップ（ＦＦ）（５２Ａ１）から入力される加入者群番号
（Ｓ）と、加入者群番号設定スイッチ（ＳＷ）（５２Ｂ
１）に設定されている加入者群番号（Ｓ）とを比較し、
両加入者群番号（Ｓ）が一致すれば出力する一致信号
（ｍ）を論理“０”に設定し、一致しなければ出力する
一致信号（ｍ）を論理“１”に設定し、アドレス変換制
御部（ＡＣ）（５２Ｂ４）に伝達する。
ける比較部（ＣＭ）（５１１）と同様に、フリップフロ
ップ（ＦＦ）（５２Ａ１）から入力される加入者群番号
（Ｓ）と、加入者群番号設定スイッチ（ＳＷ）（５２Ｂ
１）に設定されている加入者群番号（Ｓ）とを比較し、
両加入者群番号（Ｓ）が一致すれば出力する一致信号
（ｍ）を論理“０”に設定し、一致しなければ出力する
一致信号（ｍ）を論理“１”に設定し、アドレス変換制
御部（ＡＣ）（５２Ｂ４）に伝達する。
【００５５】信号音転送監視部（ＴＡ）（５２Ｂ３）
は、フリップフロップ（ＦＦ）（５２Ｂ２）から入力さ
れる加入者部分群番号（Ｐ）〔＝加入者部分群番号ビッ
ト（ｐ 0 ）乃至（ｐ3 ）〕と、フリップフロップ（Ｆ
Ｆ）（５２Ａ３）から入力される加入者回路番号（Ｃ）
〔＝加入者回路番号ビット（ｃ0 ）乃至（ｃ2 ）〕とを
監視し、加入者部分群番号（Ｐ）が（０）D を示し、且
つ加入者回路番号（Ｃ）が（０）D または（１）D を示
す場合には、出力する信号音転送信号（ｔ）を論理
“０”に設定し、加入者部分群番号（Ｐ）および加入者
回路番号（Ｃ）が前記以外の場合には、出力する信号音
転送信号（ｔ）を論理“１”に設定し、アドレス変換制
御部（ＡＣ）（５２Ｂ４）に伝達する。
は、フリップフロップ（ＦＦ）（５２Ｂ２）から入力さ
れる加入者部分群番号（Ｐ）〔＝加入者部分群番号ビッ
ト（ｐ 0 ）乃至（ｐ3 ）〕と、フリップフロップ（Ｆ
Ｆ）（５２Ａ３）から入力される加入者回路番号（Ｃ）
〔＝加入者回路番号ビット（ｃ0 ）乃至（ｃ2 ）〕とを
監視し、加入者部分群番号（Ｐ）が（０）D を示し、且
つ加入者回路番号（Ｃ）が（０）D または（１）D を示
す場合には、出力する信号音転送信号（ｔ）を論理
“０”に設定し、加入者部分群番号（Ｐ）および加入者
回路番号（Ｃ）が前記以外の場合には、出力する信号音
転送信号（ｔ）を論理“１”に設定し、アドレス変換制
御部（ＡＣ）（５２Ｂ４）に伝達する。
【００５６】アドレス変換制御部（ＡＣ）（５２Ｂ４）
は、比較部（ＣＭ）（５２Ｂ２）から伝達される一致信
号（ｍ）が論理“０”に設定される場合には、信号音転
送監視部（ＴＡ）（５２Ｂ３）から伝達される信号音転
送信号（ｔ）の論理値に拘らず、フリップフロップ（Ｆ
Ｆ）（５２Ａ２）から伝達される加入者部分群番号
（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至
（ｐ3 ）〕と、フリップフロップ（ＦＦ）（５２Ａ３）
から伝達される加入者回路番号（Ｃ）〔＝加入者回路番
号ビット（ｃ0 ）乃至（ｃ2 ）〕とを、何等変換するこ
と無く出力して直流分離部（ＥＧ）（５２２ａ）に伝達
し、また信号音転送監視部（ＴＡ）（５２Ｂ３）から伝
達される信号音転送信号（ｔ）が論理“０”に設定され
る場合には、比較部（ＣＭ）（５２Ｂ２）から伝達され
る一致信号（ｍ）の論理値に拘らず、フリップフロップ
（ＦＦ）（５２Ａ２）から伝達される加入者部分群番号
（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至
（ｐ3 ）〕と、フリップフロップ（ＦＦ）（５２Ａ３）
から伝達される加入者回路番号（Ｃ）〔＝加入者回路番
号ビット（ｃ 0 ）乃至（ｃ2 ）〕とを、何等変換するこ
と無く出力して直流分離部（ＥＧ）（５２２ａ）に伝達
し、更に一致信号（ｍ）および信号音転送信号（ｔ）が
共に論理“１”に設定された場合には、フリップフロッ
プ（ＦＦ）（５２Ａ２）から伝達される加入者部分群番
号（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至（ｐ
3 ）〕と、フリップフロップ（ＦＦ）（５２Ａ３）から
伝達される加入者回路番号（Ｃ）〔＝加入者回路番号ビ
ット（ｃ0 ）乃至（ｃ2 ）〕とを、加入者（２）が未収
容の加入者部分群番号（Ｐ）および加入者回路番号
（Ｃ）〔例えば加入者部分群番号（Ｐ）＝（０）D 、且
つ加入者回路番号（Ｃ）＝（４）D 〕に変換して出力
し、直流分離部（ＥＧ）（５２２ａ）に伝達する。
は、比較部（ＣＭ）（５２Ｂ２）から伝達される一致信
号（ｍ）が論理“０”に設定される場合には、信号音転
送監視部（ＴＡ）（５２Ｂ３）から伝達される信号音転
送信号（ｔ）の論理値に拘らず、フリップフロップ（Ｆ
Ｆ）（５２Ａ２）から伝達される加入者部分群番号
（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至
（ｐ3 ）〕と、フリップフロップ（ＦＦ）（５２Ａ３）
から伝達される加入者回路番号（Ｃ）〔＝加入者回路番
号ビット（ｃ0 ）乃至（ｃ2 ）〕とを、何等変換するこ
と無く出力して直流分離部（ＥＧ）（５２２ａ）に伝達
し、また信号音転送監視部（ＴＡ）（５２Ｂ３）から伝
達される信号音転送信号（ｔ）が論理“０”に設定され
る場合には、比較部（ＣＭ）（５２Ｂ２）から伝達され
る一致信号（ｍ）の論理値に拘らず、フリップフロップ
（ＦＦ）（５２Ａ２）から伝達される加入者部分群番号
（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至
（ｐ3 ）〕と、フリップフロップ（ＦＦ）（５２Ａ３）
から伝達される加入者回路番号（Ｃ）〔＝加入者回路番
号ビット（ｃ 0 ）乃至（ｃ2 ）〕とを、何等変換するこ
と無く出力して直流分離部（ＥＧ）（５２２ａ）に伝達
し、更に一致信号（ｍ）および信号音転送信号（ｔ）が
共に論理“１”に設定された場合には、フリップフロッ
プ（ＦＦ）（５２Ａ２）から伝達される加入者部分群番
号（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至（ｐ
3 ）〕と、フリップフロップ（ＦＦ）（５２Ａ３）から
伝達される加入者回路番号（Ｃ）〔＝加入者回路番号ビ
ット（ｃ0 ）乃至（ｃ2 ）〕とを、加入者（２）が未収
容の加入者部分群番号（Ｐ）および加入者回路番号
（Ｃ）〔例えば加入者部分群番号（Ｐ）＝（０）D 、且
つ加入者回路番号（Ｃ）＝（４）D 〕に変換して出力
し、直流分離部（ＥＧ）（５２２ａ）に伝達する。
【００５７】図２においては、図４に示される構成を有
する直流分離部（ＥＧ）（５２２ａ）が、加入者部分群
番号（Ｐ）転送用と、加入者回路番号（Ｃ）転送用とそ
れぞれ一個宛設けられている。
する直流分離部（ＥＧ）（５２２ａ）が、加入者部分群
番号（Ｐ）転送用と、加入者回路番号（Ｃ）転送用とそ
れぞれ一個宛設けられている。
【００５８】加入者部分群番号（Ｐ）転送用の直流分離
部（ＥＧ）（５２２ａ）においては、多重部（ＭＰＸ）
（５２２６）が、アドレス変換部（ＡＣＶ）（５２Ｂ）
のアドレス変換制御部（ＡＣ）（５２Ｂ４）から伝達さ
れる加入者部分群番号（Ｐ）〔＝加入者部分群番号ビッ
ト（ｐ0 ）乃至（ｐ3 ）〕をビット単位に受信すると、
毎秒４メガビットの伝送速度を有する一組の直列信号に
多重化した後、符号変換部（ＣＤ）（５２２１）、パル
ス送信部（Ｘ）（５２２２）、パルストランス（ＰＴ）
（５２２３）、パルス受信部（Ｒ）（５２２４）および
符号逆変換部（ＤＣ）（５２２５）を介して分離部（Ｄ
ＭＸ）（５２２７）に転送し、分離部（ＤＭＸ）（５２
２７）により再びビット単位〔＝加入者部分群番号ビッ
ト（ｐ0）乃至（ｐ3 ）〕に分離して出力し、直並列変
換部（ＳＰ）（５２３）に伝達する。
部（ＥＧ）（５２２ａ）においては、多重部（ＭＰＸ）
（５２２６）が、アドレス変換部（ＡＣＶ）（５２Ｂ）
のアドレス変換制御部（ＡＣ）（５２Ｂ４）から伝達さ
れる加入者部分群番号（Ｐ）〔＝加入者部分群番号ビッ
ト（ｐ0 ）乃至（ｐ3 ）〕をビット単位に受信すると、
毎秒４メガビットの伝送速度を有する一組の直列信号に
多重化した後、符号変換部（ＣＤ）（５２２１）、パル
ス送信部（Ｘ）（５２２２）、パルストランス（ＰＴ）
（５２２３）、パルス受信部（Ｒ）（５２２４）および
符号逆変換部（ＤＣ）（５２２５）を介して分離部（Ｄ
ＭＸ）（５２２７）に転送し、分離部（ＤＭＸ）（５２
２７）により再びビット単位〔＝加入者部分群番号ビッ
ト（ｐ0）乃至（ｐ3 ）〕に分離して出力し、直並列変
換部（ＳＰ）（５２３）に伝達する。
【００５９】加入者回路番号（Ｃ）転送用の直流分離部
（ＥＧ）（５２２ａ）も、加入者部分群番号（Ｐ）転送
用と同様に動作する。直並列変換部（ＳＰ）（５２３）
に入力された加入者部分群番号（Ｐ）および加入者回路
番号（Ｃ）は、図７におけると同様に、直列符号から並
列符号に変換され、フリップフロップ（ＦＦ）（５２
４）にビット単位に蓄積される。
（ＥＧ）（５２２ａ）も、加入者部分群番号（Ｐ）転送
用と同様に動作する。直並列変換部（ＳＰ）（５２３）
に入力された加入者部分群番号（Ｐ）および加入者回路
番号（Ｃ）は、図７におけると同様に、直列符号から並
列符号に変換され、フリップフロップ（ＦＦ）（５２
４）にビット単位に蓄積される。
【００６０】フリップフロップ（ＦＦ）（５２４）に蓄
積された集線制御信号（ＬＣＭ）の内、加入者部分群番
号（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至（ｐ
3 ）〕および加入者回路番号（Ｃ）〔＝加入者回路番号
ビット（ｃ0 ）乃至（ｃ2 ）〕は、セレクタ（ＳＬ）
（５１３）および（５２７）の書込側端子（Ｗ）に入力
され、各セレクタ（ＳＬ）（５１３）および（５２７）
がクロック信号（ＣＫP）に同期して書込側端子（Ｗ）
に切替えられる度に、それぞれ下り情報メモリ（ＶＭ
Ｄ）（５０６）および信号音制御メモリ（ＴＣＭ）（５
２５）に書込アドレスとして入力されると共に、セレク
タ（ＳＬ）（５３Ｂ）の読出側端子（Ｒ）に入力され、
セレクタ（ＳＬ）（５３Ｂ）がクロック信号（ＣＫP ）
に同期して読出側端子（Ｒ）に切替えられる度に、上り
情報メモリ（ＶＭＵ）（５３５）に読出アドレスとして
入力される。またフリップフロップ（ＦＦ）（５２４）
に蓄積された集線制御信号（ＬＣＭ）の内、情報種別デ
ータ（Ｄ）〔＝信号音種別ビット（ｄ0 ）、情報種別ビ
ット（ｄ1 ）〕は、信号音制御メモリ（ＴＣＭ）（５２
５）に書込データとして入力され、信号音制御メモリ
（ＴＣＭ）（５２５）の、加入者部分群番号（Ｐ）およ
び加入者回路番号（Ｃ）により指定される記憶領域に格
納される。
積された集線制御信号（ＬＣＭ）の内、加入者部分群番
号（Ｐ）〔＝加入者部分群番号ビット（ｐ0 ）乃至（ｐ
3 ）〕および加入者回路番号（Ｃ）〔＝加入者回路番号
ビット（ｃ0 ）乃至（ｃ2 ）〕は、セレクタ（ＳＬ）
（５１３）および（５２７）の書込側端子（Ｗ）に入力
され、各セレクタ（ＳＬ）（５１３）および（５２７）
がクロック信号（ＣＫP）に同期して書込側端子（Ｗ）
に切替えられる度に、それぞれ下り情報メモリ（ＶＭ
Ｄ）（５０６）および信号音制御メモリ（ＴＣＭ）（５
２５）に書込アドレスとして入力されると共に、セレク
タ（ＳＬ）（５３Ｂ）の読出側端子（Ｒ）に入力され、
セレクタ（ＳＬ）（５３Ｂ）がクロック信号（ＣＫP ）
に同期して読出側端子（Ｒ）に切替えられる度に、上り
情報メモリ（ＶＭＵ）（５３５）に読出アドレスとして
入力される。またフリップフロップ（ＦＦ）（５２４）
に蓄積された集線制御信号（ＬＣＭ）の内、情報種別デ
ータ（Ｄ）〔＝信号音種別ビット（ｄ0 ）、情報種別ビ
ット（ｄ1 ）〕は、信号音制御メモリ（ＴＣＭ）（５２
５）に書込データとして入力され、信号音制御メモリ
（ＴＣＭ）（５２５）の、加入者部分群番号（Ｐ）およ
び加入者回路番号（Ｃ）により指定される記憶領域に格
納される。
【００６１】またセレクタ（ＳＬ）（５２７）の読出側
端子（Ｒ）には、図７におけると同様に、クロック信号
（ＣＫP ）に同期して歩進する下りカウンタ（ＣＮＤ）
（５２８）の計数値が入力され、セレクタ（ＳＬ）（５
２７）がクロック信号（ＣＫ P ）に同期して読出側端子
（Ｒ）に切替えられる度に、信号音制御メモリ（ＴＣ
Ｍ）（５２５）に読出アドレスとして入力される。
端子（Ｒ）には、図７におけると同様に、クロック信号
（ＣＫP ）に同期して歩進する下りカウンタ（ＣＮＤ）
（５２８）の計数値が入力され、セレクタ（ＳＬ）（５
２７）がクロック信号（ＣＫ P ）に同期して読出側端子
（Ｒ）に切替えられる度に、信号音制御メモリ（ＴＣ
Ｍ）（５２５）に読出アドレスとして入力される。
【００６２】その結果、信号音制御メモリ（ＴＣＭ）
（５２５）、フリップフロップ（ＦＦ）（５２６）、セ
レクタ（ＳＬ）（５２７）および（５２９）は、図７に
おけると同様に動作し、情報種別データ（Ｄ）の情報種
別ビット（ｄ1 ）が論理“０”〔即ち音声情報を転送す
る場合〕に設定されている場合には、下りカウンタ（Ｃ
ＮＤ）（５２８）の計数値をセレクタ（ＳＬ）（５１
３）の読出側端子（Ｒ）に入力するが、情報種別ビット
（ｄ1 ）が論理“１”〔即ち信号音を転送する場合〕に
設定されている場合には、信号音種別ビット（ｄ0 ）を
セレクタ（ＳＬ）（５１３）の読出側端子（Ｒ）に入力
する。
（５２５）、フリップフロップ（ＦＦ）（５２６）、セ
レクタ（ＳＬ）（５２７）および（５２９）は、図７に
おけると同様に動作し、情報種別データ（Ｄ）の情報種
別ビット（ｄ1 ）が論理“０”〔即ち音声情報を転送す
る場合〕に設定されている場合には、下りカウンタ（Ｃ
ＮＤ）（５２８）の計数値をセレクタ（ＳＬ）（５１
３）の読出側端子（Ｒ）に入力するが、情報種別ビット
（ｄ1 ）が論理“１”〔即ち信号音を転送する場合〕に
設定されている場合には、信号音種別ビット（ｄ0 ）を
セレクタ（ＳＬ）（５１３）の読出側端子（Ｒ）に入力
する。
【００６３】その結果、ラインプロセッサ（ＬＰＲ）
（６）から、４本の下り情報線（ＬBD 0 ）乃至
（ＬBD3 ）を経由して各集線制御装置（ＬＣＣ）（５）
に転送され、レシーバ（５０１）、フリップフロップ
（ＦＦ）（５０２）、直流分離部（ＥＧ）（５０３）お
よび直並列変換部（ＳＰ）（５０４）を介して下り情報
メモリ（ＶＭＤ）（５０６）に伝達される下り情報（Ｂ
D ）の内、一致信号（ｍ）が論理“０”に設定される自
加入者群宛の下り情報（ＢD ）と、信号音転送信号
（ｔ）が論理“０”に設定される信号音とは、下り情報
メモリ（ＶＭＤ）（５０６）の、書込アドレスである加
入者部分群番号（Ｐ）および加入者回路番号（Ｃ）によ
り指定される記憶領域〔信号音も加入者部分群番号
（Ｐ）＝（０）D および加入者回路番号（Ｃ）＝（０）
D または（１）D により指定される記憶領域〕に格納さ
れ、また一致信号（ｍ）および信号音転送信号（ｔ）が
共に論理“１”に設定される他加入者群宛の下り情報
（ＢD ）は、下り情報メモリ（ＶＭＤ）（５０６）の、
書込アドレスである加入者部分群番号（Ｐ）および加入
者回路番号（Ｃ）により指定される記憶領域〔即ちアド
レス変換部（ＡＣＶ）（５２Ｂ）が変換した特定の加入
者部分群番号（Ｐ）（例えば（０）D ）および加入者回
路番号（Ｃ）（例えば（４）D ）により指定される記憶
領域〕に格納される。
（６）から、４本の下り情報線（ＬBD 0 ）乃至
（ＬBD3 ）を経由して各集線制御装置（ＬＣＣ）（５）
に転送され、レシーバ（５０１）、フリップフロップ
（ＦＦ）（５０２）、直流分離部（ＥＧ）（５０３）お
よび直並列変換部（ＳＰ）（５０４）を介して下り情報
メモリ（ＶＭＤ）（５０６）に伝達される下り情報（Ｂ
D ）の内、一致信号（ｍ）が論理“０”に設定される自
加入者群宛の下り情報（ＢD ）と、信号音転送信号
（ｔ）が論理“０”に設定される信号音とは、下り情報
メモリ（ＶＭＤ）（５０６）の、書込アドレスである加
入者部分群番号（Ｐ）および加入者回路番号（Ｃ）によ
り指定される記憶領域〔信号音も加入者部分群番号
（Ｐ）＝（０）D および加入者回路番号（Ｃ）＝（０）
D または（１）D により指定される記憶領域〕に格納さ
れ、また一致信号（ｍ）および信号音転送信号（ｔ）が
共に論理“１”に設定される他加入者群宛の下り情報
（ＢD ）は、下り情報メモリ（ＶＭＤ）（５０６）の、
書込アドレスである加入者部分群番号（Ｐ）および加入
者回路番号（Ｃ）により指定される記憶領域〔即ちアド
レス変換部（ＡＣＶ）（５２Ｂ）が変換した特定の加入
者部分群番号（Ｐ）（例えば（０）D ）および加入者回
路番号（Ｃ）（例えば（４）D ）により指定される記憶
領域〕に格納される。
【００６４】また下り情報メモリ（ＶＭＤ）（５０６）
からは、下りカウンタ（ＣＮＤ）（５２８）の計数値に
対応して、信号音制御メモリ（ＴＣＭ）（５２５）から
抽出された情報種別データ（Ｄ）の情報種別ビット（ｄ
1 ）が論理“０”に設定されており、下りカウンタ（Ｃ
ＮＤ）（５２８）の計数値が読出アドレスとして、セレ
クタ（ＳＬ）（５２９）および（５１３）を介して入力
された場合には、該当する記憶領域に格納されている音
声情報が抽出され、フリップフロップ（ＦＦ）（５０
７）、並直列変換部（ＰＳ）（５０８）およびドライバ
（５０９）を介して対応する加入者回路（ＳＬＣ）
（４）に伝達されるが、下りカウンタ（ＣＮＤ）（５２
８）の計数値に対応して、信号音制御メモリ（ＴＣＭ）
（５２５）から抽出された情報種別データ（Ｄ）の情報
種別ビット（ｄ1 ）が論理“１”に設定されており、信
号音制御メモリ（ＴＣＭ）（５２５）から抽出された情
報種別データ（Ｄ）の信号音種別ビット（ｄ0 ）が読出
アドレスの一部として、フリップフロップ（ＦＦ）（５
２６）、セレクタ（ＳＬ）（５２９）および（５１３）
を介して入力された場合には、該当する記憶領域に格納
されている信号音が抽出され、フリップフロップ（Ｆ
Ｆ）（５０７）、並直列変換部（ＰＳ）（５０８）およ
びドライバ（５０９）を介して対応する加入者回路（Ｓ
ＬＣ）（４）に伝達される。
からは、下りカウンタ（ＣＮＤ）（５２８）の計数値に
対応して、信号音制御メモリ（ＴＣＭ）（５２５）から
抽出された情報種別データ（Ｄ）の情報種別ビット（ｄ
1 ）が論理“０”に設定されており、下りカウンタ（Ｃ
ＮＤ）（５２８）の計数値が読出アドレスとして、セレ
クタ（ＳＬ）（５２９）および（５１３）を介して入力
された場合には、該当する記憶領域に格納されている音
声情報が抽出され、フリップフロップ（ＦＦ）（５０
７）、並直列変換部（ＰＳ）（５０８）およびドライバ
（５０９）を介して対応する加入者回路（ＳＬＣ）
（４）に伝達されるが、下りカウンタ（ＣＮＤ）（５２
８）の計数値に対応して、信号音制御メモリ（ＴＣＭ）
（５２５）から抽出された情報種別データ（Ｄ）の情報
種別ビット（ｄ1 ）が論理“１”に設定されており、信
号音制御メモリ（ＴＣＭ）（５２５）から抽出された情
報種別データ（Ｄ）の信号音種別ビット（ｄ0 ）が読出
アドレスの一部として、フリップフロップ（ＦＦ）（５
２６）、セレクタ（ＳＬ）（５２９）および（５１３）
を介して入力された場合には、該当する記憶領域に格納
されている信号音が抽出され、フリップフロップ（Ｆ
Ｆ）（５０７）、並直列変換部（ＰＳ）（５０８）およ
びドライバ（５０９）を介して対応する加入者回路（Ｓ
ＬＣ）（４）に伝達される。
【００６５】また下り情報メモリ（ＶＭＤ）（５０６）
の、加入者部分群番号（Ｐ）＝（０）D および加入者回
路番号（Ｃ）＝（４）D に対応する記憶領域に格納され
た他加入者群宛の下り情報（ＢD ）は、加入者回路（Ｓ
ＬＣ）（４）が収容されていない為、公知の手順で下り
情報（ＢD ）の抽出および加入者回路（ＳＬＣ）（４）
への伝達は阻止される。
の、加入者部分群番号（Ｐ）＝（０）D および加入者回
路番号（Ｃ）＝（４）D に対応する記憶領域に格納され
た他加入者群宛の下り情報（ＢD ）は、加入者回路（Ｓ
ＬＣ）（４）が収容されていない為、公知の手順で下り
情報（ＢD ）の抽出および加入者回路（ＳＬＣ）（４）
への伝達は阻止される。
【００６６】なお、各加入者（２）から送出される上り
情報（ＢU ）は、図７におけると同様の過程で、加入者
回路（ＳＬＣ）（４）から集線制御装置（ＬＣＣ）
（５）内のレシーバ（５３１）、フリップフロップ（Ｆ
Ｆ）（５３２）、直並列変換部（ＳＰ）（５３３）、３
ステートバッファ（５３４）、上り情報メモリ（ＶＭ
Ｕ）（５３５）、フリップフロップ（ＦＦ）（５３
６）、並直列変換部（ＰＳ）（５３７）、直流分離部
（ＥＧ）（５３８）およびドライバ（５３９）を介して
４本の上り情報線（ＬBU0 ）乃至（ＬBU3 ）から成る情
報伝送路（７）に送出される為、説明を省略する。
情報（ＢU ）は、図７におけると同様の過程で、加入者
回路（ＳＬＣ）（４）から集線制御装置（ＬＣＣ）
（５）内のレシーバ（５３１）、フリップフロップ（Ｆ
Ｆ）（５３２）、直並列変換部（ＳＰ）（５３３）、３
ステートバッファ（５３４）、上り情報メモリ（ＶＭ
Ｕ）（５３５）、フリップフロップ（ＦＦ）（５３
６）、並直列変換部（ＰＳ）（５３７）、直流分離部
（ＥＧ）（５３８）およびドライバ（５３９）を介して
４本の上り情報線（ＬBU0 ）乃至（ＬBU3 ）から成る情
報伝送路（７）に送出される為、説明を省略する。
【００６７】以上の説明から明らかな如く、本実施例に
よれば、集線制御装置（ＬＣＣ）（５）内で加入者群番
号（Ｓ）を使用する自他加入者群の識別処理を実行し、
且つ他加入者群宛の下り情報（ＢD ）の加入者部分群番
号（Ｐ）および加入者回路番号（Ｃ）を、自加入者群内
の加入者（２）未収容加入者部分群番号（Ｐ）および加
入者回路番号（Ｃ）に変換した後、直流分離部（ＥＧ）
（５２２ａ）を経由させた為、直流分離部（ＥＧ）（５
０３）内に多重部（ＭＰＸ）（５２２６）および分離部
（ＤＭＸ）（５２２７）を設けたことと相まって、直流
分離部（ＥＧ）（５２２ａ）は、加入者部分群番号
（Ｐ）転送用と加入者回路番号（Ｃ）転送用と、情報種
別データ（Ｄ）転送用との三個に削減され、図７におけ
る直流分離部（ＥＧ）（５２２）が、加入者群番号
（Ｓ）転送用に二個と、加入者部分群番号（Ｐ）転送用
に二個と、加入者回路番号（Ｃ）転送用に二個と、情報
種別データ（Ｄ）一個と、ドライバ（５３９）への一致
信号（ｍ）の転送用に一個と、合計八個設けられている
のに比して大幅に削減される。
よれば、集線制御装置（ＬＣＣ）（５）内で加入者群番
号（Ｓ）を使用する自他加入者群の識別処理を実行し、
且つ他加入者群宛の下り情報（ＢD ）の加入者部分群番
号（Ｐ）および加入者回路番号（Ｃ）を、自加入者群内
の加入者（２）未収容加入者部分群番号（Ｐ）および加
入者回路番号（Ｃ）に変換した後、直流分離部（ＥＧ）
（５２２ａ）を経由させた為、直流分離部（ＥＧ）（５
０３）内に多重部（ＭＰＸ）（５２２６）および分離部
（ＤＭＸ）（５２２７）を設けたことと相まって、直流
分離部（ＥＧ）（５２２ａ）は、加入者部分群番号
（Ｐ）転送用と加入者回路番号（Ｃ）転送用と、情報種
別データ（Ｄ）転送用との三個に削減され、図７におけ
る直流分離部（ＥＧ）（５２２）が、加入者群番号
（Ｓ）転送用に二個と、加入者部分群番号（Ｐ）転送用
に二個と、加入者回路番号（Ｃ）転送用に二個と、情報
種別データ（Ｄ）一個と、ドライバ（５３９）への一致
信号（ｍ）の転送用に一個と、合計八個設けられている
のに比して大幅に削減される。
【００６８】なお、図２はあく迄本発明の一実施例に過
ぎず、例えば図４に示される直流分離部（ＥＧ）（５２
２ａ）は集線制御信号（ＬＣＭ）転送用に適用するもの
に限定されることは無く、下り情報（ＢD ）および上り
情報（ＢU ）転送用の直流分離部（ＥＧ）（５０３）お
よび（５３８）に適用することにより更に削減効果が考
慮されるが、何れの場合にも本発明の効果は変わらな
い。また本発明の対象とする集線制御装置（ＬＣＣ）
（５）の構成は図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。更に本発明の対象となる集線
装置は、図示されるものに限定されぬことは言う迄も無
い。
ぎず、例えば図４に示される直流分離部（ＥＧ）（５２
２ａ）は集線制御信号（ＬＣＭ）転送用に適用するもの
に限定されることは無く、下り情報（ＢD ）および上り
情報（ＢU ）転送用の直流分離部（ＥＧ）（５０３）お
よび（５３８）に適用することにより更に削減効果が考
慮されるが、何れの場合にも本発明の効果は変わらな
い。また本発明の対象とする集線制御装置（ＬＣＣ）
（５）の構成は図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。更に本発明の対象となる集線
装置は、図示されるものに限定されぬことは言う迄も無
い。
【００６９】
【発明の効果】以上、本発明によれば、前記集線装置の
直流電源が、上位装置側と加入者側との二系統から供給
され、両系統の直流電源で動作する回路を直流的に分離
する場合に、両系統の直流電源で動作する回路間を転送
すべき信号の種別が減少し、直流分離に要する手段の使
用数が削減され、当該集線装置の経済性を大幅に向上す
る。
直流電源が、上位装置側と加入者側との二系統から供給
され、両系統の直流電源で動作する回路を直流的に分離
する場合に、両系統の直流電源で動作する回路間を転送
すべき信号の種別が減少し、直流分離に要する手段の使
用数が削減され、当該集線装置の経済性を大幅に向上す
る。
【図１】 本発明の原理を示す図
【図２】 本発明の一実施例による集線制御装置を示す
図
図
【図３】 図２におけるアドレス変換部の一例を示す図
【図４】 図２における直流分離部の一例を示す図
【図５】 本発明の対象となる集線装置の一例を示す図
【図６】 図５における信号波形の一例を示す図
【図７】 従来ある集線制御装置の一例を示す図
【図８】 図７における直流分離部の一例を示す図
１ 集線装置（ＬＣ） ２、２００ 加入者 ３ ネットワーク（ＮＷ） ４ 加入者回路（ＳＬＣ） ５ 集線制御装置（ＬＣＣ） ６ ラインプロセッサ（ＬＰＲ） ７ 情報伝送路 ８ 信号伝送路 １００ 単位装置 １０１ 収容位置変換手段 １０２ 多重分離手段 ３００ 上位装置 ５０１、５２１、５３１ レシーバ ５０２、５０７、５２４、５２６、５２Ａ、５３２、５
３６、５２Ａ１、５２Ａ２、５２Ａ３ フリップフロッ
プ（ＦＦ） ５０３、５２２、５２２ａ、５３８ 直流分離部（Ｅ
Ｇ） ５０４、５２３、５３３ 直並列変換部（ＳＰ） ５０５、５２Ａ ３ステートバッファ ５０６ 下り情報メモリ（ＶＭＤ） ５０８、５３７ 並直列変換部（ＰＳ） ５０９、５３４、５３９ ドライバ ５１０、５２Ｂ１ 加入者群番号設定スイッチ（ＳＷ） ５１１、５２Ｂ２ 比較部（ＣＭ） ５１２ ゲート ５１３、５２７、５２９、５３Ｂ セレクタ（ＳＬ） ５２５ 信号音制御メモリ（ＴＣＭ） ５２８ 下りカウンタ（ＣＮＤ） ５２Ｂ アドレス変換部（ＡＣＶ） ５３５ 上り情報メモリ（ＶＭＵ） ５３Ａ 上りカウンタ（ＣＮＵ） ５２２１ 符号変換部（ＣＤ） ５２２２ パルス送信部（Ｘ） ５２２３ パルストランス（ＰＴ） ５２２４ パルス受信部（Ｒ） ５２２５ 符号逆変換部（ＤＣ） ５２２６ 多重部（ＭＰＸ） ５２２７ 分離部（ＤＭＸ） ５２Ｂ３ 信号音転送監視部（ＴＡ） ５２Ｂ４ アドレス変換制御部（ＡＣ）
３６、５２Ａ１、５２Ａ２、５２Ａ３ フリップフロッ
プ（ＦＦ） ５０３、５２２、５２２ａ、５３８ 直流分離部（Ｅ
Ｇ） ５０４、５２３、５３３ 直並列変換部（ＳＰ） ５０５、５２Ａ ３ステートバッファ ５０６ 下り情報メモリ（ＶＭＤ） ５０８、５３７ 並直列変換部（ＰＳ） ５０９、５３４、５３９ ドライバ ５１０、５２Ｂ１ 加入者群番号設定スイッチ（ＳＷ） ５１１、５２Ｂ２ 比較部（ＣＭ） ５１２ ゲート ５１３、５２７、５２９、５３Ｂ セレクタ（ＳＬ） ５２５ 信号音制御メモリ（ＴＣＭ） ５２８ 下りカウンタ（ＣＮＤ） ５２Ｂ アドレス変換部（ＡＣＶ） ５３５ 上り情報メモリ（ＶＭＵ） ５３Ａ 上りカウンタ（ＣＮＵ） ５２２１ 符号変換部（ＣＤ） ５２２２ パルス送信部（Ｘ） ５２２３ パルストランス（ＰＴ） ５２２４ パルス受信部（Ｒ） ５２２５ 符号逆変換部（ＤＣ） ５２２６ 多重部（ＭＰＸ） ５２２７ 分離部（ＤＭＸ） ５２Ｂ３ 信号音転送監視部（ＴＡ） ５２Ｂ４ アドレス変換制御部（ＡＣ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池末 伸二 福岡県福岡市博多区博多駅前一丁目４番４ 号 富士通九州通信システム株式会社内 (72)発明者 田中 正博 福岡県福岡市博多区博多駅前一丁目４番４ 号 富士通九州通信システム株式会社内
Claims (3)
- 【請求項１】 それぞれ複数の加入者（２００）を収容
する複数の単位装置（１００）から構成され、前記各単
位装置（１００）が共通の時分割多重伝送路を経由して
上位装置（３００）との通信を行う集線装置において、 前記各単位装置（１００）に、前記上位装置（３００）
から前記時分割多重伝送路の各タイムスロットに同期し
て前記各単位装置（１００）に伝達される前記各タイム
スロットを使用する加入者（２００）を指定する加入者
指定情報を監視し、他の単位装置（１００）に収容され
る加入者（２００）を指定する加入者指定情報を受信し
た場合に、該加入者指定情報を自単位装置（１００）内
の加入者（２００）未収容端子を指定する加入者指定情
報に変換する収容位置変換手段（１０１）を設け、 前記時分割多重伝送路の他の単位装置（１００）に収容
される加入者（２００）の使用する前記タイムスロット
により伝達される情報の受信を阻止することを特徴とす
る信号削減方式。 - 【請求項２】 前記収容位置変換手段（１０１）は、前
記集線装置の直流電源が前記上位装置（３００）側と前
記加入者（２００）側との二系統から供給され、前記両
系統の直流電源で動作する回路を直流的に分離する場合
に、前記上位装置（３００）側の直流電源系統により動
作する回路内に設け、前記加入者側の直流電源系統によ
り動作する回路には、前記単位装置（１００）を識別す
る情報の伝達を不要とすることを特徴とする請求項１記
載の信号削減方式。 - 【請求項３】 それぞれ複数の加入者（２００）を収容
する複数の単位装置（１００）から構成され、前記各単
位装置（１００）が共通の時分割多重伝送路を経由して
上位装置（３００）との通信を行う集線装置において、 前記各単位装置（１００）に、前記集線装置の直流電源
が前記上位装置（３００）側と前記加入者（２００）側
との二系統から供給され、前記両系統の直流電源で動作
する回路を直流的に分離する場合に、前記上位装置（３
００）から前記各単位装置（１００）に、前記時分割多
重伝送路の各タイムスロットに同期して伝達される前記
各タイムスロットを使用する加入者（２００）を指定す
る加入者指定情報を、前記上位装置（３００）側の直流
電源系統により動作する回路において時分割多重化して
前記加入者側の直流電源系統により動作する回路に転送
し、前記加入者側の直流電源系統により動作する回路に
おいて前記時分割多重化された加入者指定情報を時分割
分離する多重分離手段（１０２）を設けることを特徴と
する信号削減方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32918593A JPH07193885A (ja) | 1993-12-27 | 1993-12-27 | 信号削減方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32918593A JPH07193885A (ja) | 1993-12-27 | 1993-12-27 | 信号削減方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193885A true JPH07193885A (ja) | 1995-07-28 |
Family
ID=18218606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32918593A Withdrawn JPH07193885A (ja) | 1993-12-27 | 1993-12-27 | 信号削減方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193885A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210384A (ja) * | 2007-02-27 | 2008-09-11 | Siemens Ag | 爆発危険領域のためのａｓｉネットワーク |
-
1993
- 1993-12-27 JP JP32918593A patent/JPH07193885A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210384A (ja) * | 2007-02-27 | 2008-09-11 | Siemens Ag | 爆発危険領域のためのａｓｉネットワーク |
| US8242901B2 (en) | 2007-02-27 | 2012-08-14 | Siemens Aktiengesellschaft | ASI network for explosion-hazard areas |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0266530B1 (en) | A method of controlling a multi-stage interconnection network | |
| JPH07170284A (ja) | テレコミュニケーションネットワーク、そのメインステーション及びサブステーション | |
| JPS61290838A (ja) | 電気通信交換装置 | |
| JPH08195757A (ja) | ディジタルデータ網用スイッチングデバイス | |
| JPS592218B2 (ja) | 時分割多重通信網におけるデジタル信号の伝送制御装置 | |
| JPH0686341A (ja) | 通信方法 | |
| JPH11261511A (ja) | １／２重化対応装置 | |
| JPH07193885A (ja) | 信号削減方式 | |
| JPH0897796A (ja) | デマンドアサイン多重化装置 | |
| US5430725A (en) | Transmitting different size data items on a bus | |
| JPH0342759B2 (ja) | ||
| JPH1188332A (ja) | 同期ディジタルインタフェースへのセル多重装置及び方法 | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| WO1997011560A1 (en) | Split bus architecture for multipoint control unit | |
| JP2870441B2 (ja) | 制御信号多重通信方式 | |
| KR100231698B1 (ko) | 멀티캐스팅 시스템 구조 및 그 운용방법 | |
| KR100488115B1 (ko) | 교환기 시스템의 가변 시분할 다중접속 하이웨이 변환장치및 방법 | |
| US5995616A (en) | Apparatus for communication between a telephone exchange and connected telephone sets | |
| JPS62195950A (ja) | パケツト交換の負荷分散方式 | |
| JP2978614B2 (ja) | 同期多重交換回路 | |
| JP3290210B2 (ja) | ディジタル・インタフェース回路の構成方式 | |
| JPH0522289A (ja) | 同報通信制御方式 | |
| JPH08221289A (ja) | 二重化系の制御システム | |
| JP3772465B2 (ja) | ディジタル回線接続システム | |
| JP2828417B2 (ja) | 電話交換機におけるアナログ回線関連情報信号とｉｓｄｎ回線関連情報信号との統一スイッチング方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |