JPH07193256A

JPH07193256A - 半導体装置およびその製造方法

Info

Publication number: JPH07193256A
Application number: JP33139393A
Authority: JP
Inventors: Shigeyuki Kiyota; 茂之清田
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1995-07-28

Abstract

(57)【要約】【構成】支持部（３）、肉薄部（４）、可動部（５）、
ピエゾ抵抗（６）を有するシリコン基板（１）と、凹部
（１２）内に形成され、可動部（５）に対向する電極
（１４）を有するガラス台座（１１）とが陽極接合さ
れ、電極（１４）の一部がガラス台座（１１）の面上に
引き出され、引き出された電極（１４）の一部とシリコ
ン基板（１）の電極取り出し部（５２、５３）とが接続
され、電極取り出し部（５２、５３）とその回りのシリ
コン基板（１）とが、空洞部（６０）と逆バイアスによ
るｐｎ接合とにより電気的に分離されている構成。【効果】半導体装置の小型化、ワイヤボンディング効率
の向上、製造工程の簡略化、製造工程数の低減を達成す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体加速度センサ、
半導体圧力センサ等の静電駆動型アクチュエータあるい
は静電容量検出型センサに適用するのに好適な半導体装
置およびその製造方法に関する。

【０００２】

【従来の技術】図１１は、第１の従来例の半導体装置、
すなわち、静電駆動型自己診断機能を有する両持ち梁式
の半導体加速度センサの断面図である。この詳細につい
ては、ステファンシーテリーとディーデリックダブ
リュードゥブリュインとヘンリーヴイアレンによる
「セルフテスタブルアクセラロメーターマイクロシス
テム」マイクロシステムテクノロジー '90 ベルリン
ドイツ 611〜616頁(1990年)（Stephen C. Terry, Diede
rik W. de Bruin, Henry V. Allen, “Self-testable A
ccelerometer Microsystem", Micro System Technologi
es '90, Berlin,Germany, pp.611-616(1990)）に述べら
れている。

【０００３】１はシリコン基板、２はシリコン基板１に
形成された凹部、３は支持部、４は肉薄部（梁部）、５
は可動部（重り部）、６は肉薄部４の表面に形成された
ピエゾ抵抗、７は可動部５の上に形成された自己診断用
の電極、８はシリコン基板１上に形成された電極、９は
ボンディングパッド、１０は支持部３、肉薄部４、可動
部５、ピエゾ抵抗６等からなるセンサチップ、１１はガ
ラス台座、１２はガラス台座１１に形成された凹部、１
３は凹部１２内に形成された突起部、３０はシリコン基
板１とガラス台座１１との接合面、２１は上部シリコン
キャップ、２２は上部シリコンキャップ２１に形成され
た凹部、２３は凹部２２内に形成された突起部、２４は
凹部２２内に電極７と対向して形成された電極、４０は
シリコン基板１と上部シリコンキャップ１１との接合面
である。

【０００４】この半導体加速度センサは、シリコン基板
１の中央部の可動部５を両側の肉薄の肉薄部４を介して
支持部３が支持するいわゆる両持ち梁構造となってい
る。シリコン基板１の凹部２、肉薄部４、可動部５は、
マイクロマシン技術、具体的にはシリコン基板１の裏面
からの異方性エッチングにより形成される。ピエゾ抵抗
６は、肉薄部４の表面に不純物をドープすることにより
形成される。ガラス台座１１の凹部１２、および上部シ
リコンキャップ２１の凹部２２もそれぞれエッチングに
より形成される。シリコン基板１の電極７、８およびボ
ンディングパッド９、および上部シリコンキャップ２１
の電極２４は、それぞれシリコン基板１または上部シリ
コンキャップ２１に金属膜を蒸着した後、パターニング
することにより形成される。シリコン基板１と、ガラス
台座１１および上部シリコンキャップ２１とは合金接合
等により接着され、サンドイッチ構造となっている。

【０００５】この半導体加速度センサに印加される加速
度に応じて可動部５が上下に変位可能になっている。そ
の変位はガラス台座１１の突起部１３および上部シリコ
ンキャップ２１の突起部２３により制限され、過大な加
速度が印加されたときに、肉薄部４の破損を防止するよ
うになっている。また、シリコン基板１と、ガラス台座
１１および上部シリコンキャップ２１との間の狭いギャ
ップは、このように可動部５のストッパとして機能する
ばかりでなく、肉薄部４の共振を抑制するエア・ダンピ
ングの機能を果たす。加速度の印加により可動部５が変
位し、肉薄部４の表面に応力が生じると、肉薄部４の表
面に形成されたピエゾ抵抗６の抵抗値が変化して加速度
を検出可能になっている。また、ピエゾ抵抗６は肉薄部
４の支持部３側と可動部５側に形成されており、応力が
逆極性となることを利用してフル・ブリッジを構成して
おり（図示省略）、他軸感度の低減が可能となってい
る。

【０００６】また、可動部５上に形成された自己診断用
の電極７と上部シリコンキャップ２１の突起部２３上に
形成された電極２４とは、狭いギャップをへだてて対向
している。上部シリコンキャップ２１の電極２４は、シ
リコン基板１と上部シリコンキャップ２１との接合面
（接着部）４０において、シリコン基板１上の電極８に
電気的に接続されて、ボンディングパッド９に引き出さ
れている。この上部シリコンキャップ２１の電極２４と
可動部５上の電極７との間に電圧を印加すると、静電力
により可動部５は上側に変位し、加速度を印加したとき
と同様な応力を肉薄部４に発生させることができる。こ
のときのピエゾ抵抗６の抵抗値の出力をチェックするこ
とにより、当該加速度センサの検出機能を確認する、い
わゆる自己診断が可能となる。

【０００７】

【発明が解決しようとする課題】しかし、図１１に示し
た第１の従来例の半導体加速度センサにおいては、次の
ような問題がある。

【０００８】上部シリコンキャップ２１およびガラス
台座１１の加工工程、および上部シリコンキャップ２１
およびガラス台座１１と、シリコン基板１との接着工程
が複雑、かつ、手間がかかり、さらに、チップ毎に接着
しなければならないため、製造コストが極めて高い。

【０００９】シリコン基板１と上部シリコンキャップ
２１との接合面４０を介して、上部シリコンキャップ２
１の電極２４を取り出すために、シリコン基板１の製造
工程が複雑であり、かつ、接続不良を起こしやすい。

【００１０】図１２は、このような問題を解決するため
の第２の従来例の半導体加速度センサの断面図である。

【００１１】１はシリコン基板、２はシリコン基板１に
形成された凹部、３は支持部、４は肉薄部、５は可動部
（重り部）、６はピエゾ抵抗、８はシリコン基板１上に
形成されたボンディングパッド、１０はセンサチップ、
１１はガラス台座、１２はガラス台座１１に形成された
凹部、１４は凹部１２内に可動部５に対向して形成され
た自己診断用の電極、３０はシリコン基板１とガラス台
座１１との接合面、１５は電極１４に接続され、ガラス
台座１１上に形成されたボンディングパッド、１６はボ
ンディングパッド１５に接続されたボンディングワイ
ヤ、１７は可動部５と電極１４との間の狭いギャップで
ある。

【００１２】図１１に示した第１の例の半導体加速度セ
ンサと同様に、支持部３、肉薄部４、可動部５、ピエゾ
抵抗６等を有するセンサチップ１０が構成されている。
ガラス台座１１にはエッチングにより凹部１２が形成さ
れ、凹部１２内には電極１４が蒸着、パターニングによ
り形成され、電極１４に接続されたボンディングパッド
１５上にボンディングワイヤ１６が接続される。可動部
５と電極１４間の狭いギャップ１７に電圧を印加するこ
とによる静電駆動型自己診断機能を有する両持ち梁式の
半導体加速度センサが構成されている。

【００１３】この第２の従来例の半導体加速度センサに
おいては、図１１の第１の従来例のようにキャップを必
要としないので、製造工程をある程度簡略化することが
できる。しかし、この第２の従来例の半導体加速度セン
サにおいても、次のような問題がある。

【００１４】ボンディングワイヤ１６をボンディング
する際に、ワイヤボンダとセンサチップ１０との干渉を
防ぐため、ガラス台座１１をセンサチップ１０（シリコ
ン基板１）より数１００μｍ〜１ｍｍ程度大きくしなけ
ればならず、その結果、広いスペースを必要とする。

【００１５】ワイヤボンディングする際、センサチッ
プ１０上のボンディングパッド８と、ガラス台座１１上
のボンディングパッド１５の高さあるいは材質が異なる
ことにより、ボンディングアームの操作、超音波出力、
ボンディング時間等のボンディング条件が異なるため、
ワイヤボンディング工程が複雑となる。

【００１６】センサチップ１０とガラス台座１１の大
きさが異なるため、これらの接合をウェハ同志で行なう
ことが不可能である。したがって、それぞれウェハから
チップに分割した後、接合しなければならず、製造工程
数を依然多く必要としている。

【００１７】本発明の目的は、製造工程が簡単で、製造
工程数が少なく、製造コストが低く、かつ、広いスペー
スを必要とせず、ウェハの状態で接合できる半導体装置
およびその製造方法を提供することにある。

【００１８】

【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置は、支持部と、前記支持部に接
続された肉薄部と、前記肉薄部に接続された可動部と、
前記肉薄部に形成された検出部とを有する第１の基板
と、凹部と、前記凹部内に形成された電極とを有する第
２の基板とを含み、前記第１の基板の第１の面と前記第
２の基板の第２の面とが一部接合され、前記可動部と前
記電極とが対向して配置された半導体装置において、前
記電極の一部が前記第２の基板の前記第２の面上に引き
出され、引き出された前記電極の一部と前記第１の基板
の一部の電極取り出し部とが接続され、前記電極取り出
し部とその回りの前記第１の基板の他の部分とが、前記
第１の基板の前記第１の面に形成された空洞部と、逆バ
イアスによるｐｎ接合とにより電気的に分離されている
ことを特徴とする。

【００１９】また、前記検出部が、前記可動部の両側ま
たは４方の前記肉薄部に形成されたピエゾ抵抗であり、
ピエゾ抵抗検出式の半導体加速度センサ、半導体圧力セ
ンサが提供される。

【００２０】また、本発明の半導体装置は、支持部と、
前記支持部に接続された肉薄部と、前記肉薄部に接続さ
れた可動部と、前記可動部に電気的に接続された第１の
電極とを有する第１の基板と、凹部と、前記凹部内に形
成された第２の電極とを有する第２の基板とを含み、前
記第１の基板の第１の面と前記第２の基板の第２の面と
が一部接合され、前記可動部と前記第２の電極とが対向
して配置された半導体装置において、前記第２の電極の
一部が前記第２の基板の前記第２の面上に引き出され、
引き出された前記第２の電極の一部と前記第１の基板の
一部の電極取り出し部とが接続され、前記電極取り出し
部とその回りの前記第１の基板の他の部分とが、前記第
１の基板の前記第１の面に形成された空洞部と、逆バイ
アスによるｐｎ接合とにより電気的に分離されており、
静電容量検出式の半導体加速度センサ、半導体圧力セン
サが提供される。

【００２１】また、前記第１の基板が、半導体基板とそ
の上に形成したエピタキシャル層との２層から成り、前
記肉薄部が前記エピタキシャル層のみから成ることを特
徴とする。

【００２２】また、前記肉薄部に、可動部を動きやすく
するための該肉薄部を貫通する空隙部が形成されている
ことを特徴とする。

【００２３】また、ウェハのダイシング時にダイシング
くずがセンサ内へ侵入するのを防止するために、前記電
極取り出し部の全周囲が前記空洞部とその外側の前記支
持部に取り囲まれていることを特徴とする。

【００２４】また、前記第１の基板と前記第２の基板と
の間の前記可動部の周囲が密閉されており、半導体圧力
センサが提供される。

【００２５】また、本発明の半導体装置の製造方法は、
ｐ型半導体基板上にｎ型半導体エピタキシャル層を形成
する第１の工程と、前記エピタキシャル層の少なくとも
電極取り出し部に相当する部分に、ｐ型不純物ドープ領
域を該エピタキシャル層を貫通するように形成する第２
の工程と、前記半導体基板の前記エピタキシャル層が形
成されていない第１の面上に耐エッチング膜を形成し、
肉薄部に相当する部分の下と前記電極取り出し部の回り
の下の前記耐エッチング膜を除去する第３の工程と、前
記エピタキシャル層に正の電位をバイアスしながら、前
記半導体基板の前記第１の面からアルカリ溶液によるエ
レクトロケミカルエッチングを行ない、前記肉薄部、支
持部、可動部を形成する第４の工程と、前記第２の基板
の第２の面に凹部を形成する第５の工程と、前記凹部お
よび前記第２の面にかけて電極を形成する第６の工程
と、前記半導体基板の前記第１の面と前記第２の基板の
前記第２の面の一部を接合する第７の工程とを含んで成
ることを特徴とする。

【００２６】なお、この製造方法において、前記各工程
は、必ずしも記載した順番に行なう必要はない。例え
ば、半導体基板を加工する前記第１〜４の工程と、第２
の基板を加工する前記第５、第６の工程とは、どちらを
先に行なってもよいし、あるいは同時に行なってもよい
ことは言うまでもない。

【００２７】また、前記第２の工程の後、前記電極取り
出し部の上に該電極取り出し部と電気的に接続された電
極を形成する第８の工程を有することを特徴とする。

【００２８】また、前記第２の工程の後に、前記エピタ
キシャル層の前記肉薄部に相当する部分にｐ型不純物を
ドープしてピエゾ抵抗を形成する第９の工程を有し、か
つ、前記第８の工程において、前記ピエゾ抵抗と電気的
に接続された電極を形成し、ピエゾ抵抗検出式の半導体
加速度センサ、半導体圧力センサが提供される。

【００２９】また、前記第２の工程において、前記可動
部の上の前記エピタキシャル層にもｐ型不純物ドープ領
域を前記エピタキシャル層を貫通するように形成し、か
つ、前記第８の工程において、該可動部の上のｐ型不純
物ドープ領域と電気的に接続された電極を形成し、静電
容量検出式の半導体加速度センサ、半導体圧力センサが
提供される。

【００３０】また、前記第７の工程において、前記半導
体基板の前記第１の面と前記第２の基板の前記第２の面
の一部を陽極接合により接合することを特徴とする。

【００３１】

【作用】本発明の半導体装置においては、キャップを必
要としないので、製造工程を簡略化することができる。
また、例えばエレクトロケミカルエッチングによって形
成した空洞部により分離され、他の第１の基板の領域と
は逆接合となり電気的に分離される該第１の基板の一部
である電極取り出し部を介して、可動部と対向する電極
の電位を取り出すため、第２の基板を第１の基板よりも
大きくする必要がなく、両基板の大きさを同じにするこ
とができ、ワイヤボンダと第１の基板とが干渉を起こす
のを回避することができ、当該半導体装置の小型化を実
現することができる。

【００３２】また、可動部と対向する電極の電位を取り
出すためのボンディングパッドと、ピエゾ抵抗等の検出
部の電位を取り出すためのボンディングパッドとの高さ
および材質を同じにすることができ、ボンディングアー
ムの操作、超音波出力、ボンディング時間等のボンディ
ング条件が同じになり、ワイヤボンディング工程を簡略
化することができ、ワイヤボンディング効率が向上す
る。

【００３３】また、第１の基板と第２の基板の大きさを
同じにすることができるので、これらの接合をウェハ同
志で行なうことができ、それぞれウェハからチップに分
割した後、接合しなくて済むので、製造工程を簡略化す
ることができ、製造工程数を低減することができる。

【００３４】さらに、電極取り出し部の全周囲を空洞部
とその外側の支持部で取り囲むことにより、ウェハのダ
イシング時にダイシングくずがセンサ内へ侵入するのを
防止することができる。

【００３５】

【実施例】

実施例１図１（ａ）は、本発明の第１の実施例の静電駆動型自己
診断機能を有する両持ち梁式の半導体加速度センサの平
面図、（ｂ）は（ａ）のＡ−Ａ′切断線における断面
図、図２は、図１（ａ）において、ガラス台座の凹部、
電極を示す図である。

【００３６】１はｐ型シリコン基板、５１はｎ型シリコ
ンエピタキシャル層、２はシリコン基板１に形成された
凹部、３は支持部、４は肉薄部、５は可動部（重り
部）、６は肉薄部４の表面に形成されたピエゾ抵抗、
８、９はシリコンエピタキシャル層５１上に形成された
ボンディングパッド、１０はセンサチップ、５２、５３
はｐ型電極取り出し部、５４、５５はｐ型不純物ドープ
領域、６０はシリコン基板１に形成された空洞部、５６
は空洞部６０上のｎ型シリコンエピタキシャル層、１１
はガラス台座、１２はガラス台座１１に形成された凹
部、１４は凹部１２内に可動部５に対向して形成された
自己診断用の電極、３０はシリコン基板１とガラス台座
１１との接合面、３２はガラス台座１１の凹部１２と一
体に形成され、電極１４をガラス台座１１の面上に引き
出すためのトンネル部（図２参照）、６５は当該センサ
の感度を上げるため、可動部５を動きやすくするために
ｎ型エピタキシャル層５１を貫通して設けられた空隙部
である。なお、図２には、ガラス台座１１に形成された
凹部１２、電極１４が図示してある（図１（ａ）では図
示省略）。

【００３７】支持部３、肉薄部４、可動部５、ピエゾ抵
抗６等によりセンサチップ１０が構成される。センサチ
ップ１０は、ｐ型シリコン基板１の上にｎ型シリコンエ
ピタキシャル層５１を成長させた後、ｎ型シリコンエピ
タキシャル層５１に正のバイアスをかけながらシリコン
基板１の裏面からエレクトロケミカルエッチングを行な
うことにより形成される。肉薄部４の厚さは、シリコン
エピタキシャル層５１の厚さと等しい。ガラス台座１１
には、エッチングにより凹部１２を形成し、金属膜を蒸
着した後、パターニングすることにより、電極１４が形
成される。センサチップ１０とガラス台座１１とは接合
面３０において、陽極接合により接合される。陽極接合
による接合方法は、精度が高く、かつ、接合が簡単であ
る。電極１４は、ガラス台座１１のエッチングされてい
ない部分３１で、センサチップ１０のｐ型電極取り出し
部５２に接触される。シリコン基板１の一部からなるｐ
型電極取り出し部５２は、空洞部６０によりシリコン基
板１の支持部３から分離され、シリコンエピタキシャル
層５１を貫通するようにｐ型不純物をドープして設けら
れたｐ型電極取り出し部５３を介してボンディングパッ
ド９と導通されている。ボンディングパッド８は、ピエ
ゾ抵抗６等の電極（図示省略）を取り出すボンディング
パッドである。

【００３８】加速度を検出する原理は、図１１、図１２
に示した上記従来例と全く同様である。すなわち、当該
半導体加速度センサに加速度が印加されると、可動部５
が変位し、肉薄部４の表面に応力が生じ、これによりピ
エゾ抵抗６の抵抗値が変化して、加速度を検出する。上
記従来例と同様に、ピエゾ抵抗６は、肉薄部４の支持部
３側と可動部５側に形成されており、応力が逆極性にな
ることを利用してフルブリッジを構成しており（図示省
略）、他軸感度の低減が可能となっている。また、可動
部５と電極１４との間には、狭いギャップ１７が形成さ
れており、電極１４に正の電圧をかけることにより、静
電力が発生し、可動部５が下側に変位して、加速度が印
加されたときと同様な応力を肉薄部４に発生させること
ができる。このときのピエゾ抵抗６の出力をチェックす
ることにより、当該センサの検出機能を自己診断するこ
とができる。なお、電極１４に正の電圧を印加するに
は、ボンディングパッド９に正の電圧を与えればよい。
センサチップ１０のｐ型電極取り出し部５２とその上の
ｐ型電極取り出し部５３とは、ｎ型エピタキシャル層５
１、５６とは逆接合となるので、ｐ型電極取り出し部５
２およびｐ型電極取り出し部５３とｎ型エピタキシャル
層５１、５６とは電気的に分離され、また、ｐ型シリコ
ン基板１の支持部３とは空洞部６０により分離されてい
る。したがって、ボンディングパッド９と電極１４とは
ｐ型電極取り出し部５３およびｐ型電極取り出し部５２
を介して電気的に接続されており、ボンディングパッド
９に正の電圧を与える限りは、他にリーク電流を生じる
ことなく、電極１４に正の電位を与えることができ、静
電駆動式の自己診断が可能となる。

【００３９】次に、図３（ａ）〜（ｅ）は、図１に示し
た第１の実施例の半導体加速度センサの製造方法を示す
工程断面図である。

【００４０】まず、図３（ａ）に示すように、ｐ型シリ
コン基板１の上にｎ型シリコンエピタキシャル層５１を
形成し、のちのセンサチップ（図１の１０）の支持部
（５）と電極取り出し部（５２）に相当するエピタキシ
ャル層５１に該エピタキシャル層５１を貫通するように
ｐ型不純物ドープ領域５３、５４、５５を形成する（図
３（ａ））。

【００４１】次に、図３（ｂ）に示すように、のちのセ
ンサチップ（１０）の肉薄部（４）に相当するエピタキ
シャル層５１の表面の領域にｐ型不純物をドープしてピ
エゾ抵抗６を形成する。次に、エピタキシャル層５１の
表面にシリコン酸化膜（ＳｉＯ₂膜）６１を形成し、の
ちの電極取り出し部（５２）に相当する部分上のｐ型電
極取り出し部５３上のシリコン酸化膜６１にコンタクト
穴６２を形成した後、コンタクト穴６２の箇所にアルミ
ニウムからなるボンディングパッド９を形成し、同時に
ピエゾ抵抗６の電極を取り出すためのアルミニウムから
なるボンディングパッド８を形成する。次に、ｐ型シリ
コン基板１の裏側の、のちの支持部（図３（ｃ）の
５）、可動部（４）、電極取り出し部（５２）に相当す
る部分にシリコン酸化膜（ＳｉＯ₂膜）、シリコン窒化
膜（Ｓｉ₃Ｎ₄膜）等の耐エッチング膜６３を形成する
（図３（ｂ））。すなわち、ｐ型シリコン基板１の裏側
に耐エッチング膜６３を形成した後、のちの肉薄部
（４）とｐ型電極取り出し部（５２、５３）の回りの空
洞部（６０）に相当する部分の耐エッチング膜６３を除
去する。

【００４２】次に、エピタキシャル層５１に正の電圧を
かけながら、シリコン基板１の裏面からヒドラジン、Ｋ
ＯＨ、エチレンジアミン等のアルカリ溶液を用いてエレ
クトロケミカルエッチングを行なう。これにより、図３
（ｃ）に示すように、シリコン基板１に支持部３、可動
部５、電極取り出し部５２、空洞部６０が形成される。
次いで、耐エッチング膜６３（図３（ｂ））を除去する
と、センサチップ１０が完成する。

【００４３】一方、図３（ｄ）に示すように、シリコン
に熱膨張係数が近いパイレックス（ＰＹＲＥＸ）等から
なるガラス台座１１のセンサチップ（１０）の可動部
（４）に相当する部分を酸性溶液を用いてエッチングし
て凹部１２を形成する。次いで、凹部１２に金属膜を蒸
着した後、パターニングして、電極１４を形成すると、
ガラス台座１１が完成する。なお、電極１４をパターニ
ングする際、ガラス台座１１の凹部１２の一部のトンネ
ル部３２と、ガラス台座１１のエッチングされてない部
分３１のセンサチップ（１０）の電極取り出し部５２に
相当する部分にも電極１４を形成する（図２参照）。

【００４４】次に、図３（ｅ）に示すように、センサチ
ップ１０とガラス台座１１とを陽極接合すると、本実施
例の半導体加速度センサが完成する。陽極接合時、可動
部５と電極１４との間に狭いギャップ１７が形成され、
ガラス台座１１の部分３１で電極１４とセンサチップ１
０のｐ型電極取り出し部５２とが接触する。また、この
センサチップ１０の電極取り出し部５２と電極１４との
接続部において、電極１４の膜厚を載りこえて電極取り
出し部５２がガラス台座１１と陽極接合することになる
が、センサチップ１０の電極取り出し部５２の回りのエ
ピタキシャル層５１がダイヤフラム構造をしているた
め、陽極接合時に生じる内部歪を吸収し、肉薄部４のピ
エゾ抵抗６の出力に影響することはない。

【００４５】なお、図１（ａ）、（ｂ）および図３
（ｅ）においては、シリコン酸化膜６１を図示省略し
た。また、図１（ａ）では、凹部１２と電極１４とを図
示省略し、図２に示した。

【００４６】本実施例の半導体加速度センサにおいて
は、図１１の第１の従来例のセンサと比較して、キャッ
プを必要としないので、製造工程を簡略化することがで
きる。また、図１２の第２の従来例のセンサと比較し
て、電極１４の電位の取り出しを、エレクトロケミカル
エッチングによって形成された空洞部６０により分離さ
れたｐ型電極取り出し部５２と、ｎ型エピタキシャル層
５１とは逆接合となり電気的に分離されるｐ型電極取り
出し部５３とを介して、ボンディングパッド９から行な
うため、ガラス台座１１をセンサチップ１０（シリコ
ン基板１）よりも大きくする必要がなく、センサチップ
１０とガラス台座１１の大きさを同じにすることがで
き、図１２に示した第２の従来例の場合に生じたワイヤ
ボンダとセンサチップ１０との干渉の問題を回避するこ
とができ、半導体加速度センサの小型化を実現すること
ができる。

【００４７】また、電極１４取り出し用のボンディン
グパッド９と、ピエゾ抵抗６の取り出し用のボンディン
グパッド８の高さおよび材質が同じなので、ボンディン
グアームの操作、超音波出力、ボンディング時間等のボ
ンディング条件が同じになり、ワイヤボンディング工程
を簡略化することができ、ワイヤボンディング効率が向
上する。

【００４８】センサチップ１０とガラス台座１１の大
きさを同じにすることができるので、これらの陽極接合
をウェハ同志で行なうことができ、それぞれウェハから
チップに分割した後、接合しなくて済むので、製造工程
を簡略化することができ、製造工程数を低減することが
できる。

【００４９】実施例２図４は、本発明の第２の実施例の半導体加速度センサの
断面図である。すなわち、第１の実施例においては、両
持ち梁式の半導体加速度センサを示したが、本実施例で
は片持ち梁式のセンサを示す。本実施例では、片持ち梁
式の他は、第１の実施例とほぼ同様の構造である。

【００５０】実施例３図５は、本発明の第３の実施例の半導体加速度センサの
断面図である。本実施例では、増幅回路、ピエゾ抵抗ブ
リッジ駆動回路、温度補償回路等、ピエゾ抵抗ブリッジ
の周辺回路をセンサチップ内に集積したＩＣ化センサを
示す。図５では、ｎｐｎトランジスタ７０を１個のみ示
している。センサ部の構成は図１の実施例１と同一であ
る。上記周辺回路部は、支持部３に形成され、ｎ型シリ
コンエピタキシャル層５６は、ｐ型不純物ドープ領域５
５、５７により電気的に分離され、多数のｎ型の島に回
路素子が作り込まれている。７１は高濃度ｎ型埋込層、
７２はｐ型ベース層、７３は高濃度ｎ型エミッタ層、７
４はコレクタの電極を取り出すための高濃度ｎ型コレク
タ層であり、これらにより、ｎｐｎトランジスタ７０が
構成されている。各回路素子を分離しているｐ型不純物
ドープ領域５５、５７は、電極１４の電位を取り出すｐ
型電極取り出し部５３と同一工程（この工程は高温かつ
長時間）で形成することができるので、第１の実施例の
製造工程にわずかに工程を追加するだけで（ｎｐｎトラ
ンジスタ７０の形成工程）、本実施例のセンサを得るこ
とができる。

【００５１】実施例４図６（ａ）は、本発明の第４の実施例の半導体加速度セ
ンサの平面図、（ｂ）は（ａ）のＡ−Ａ′切断線におけ
る断面図、図７は、図６（ａ）において、ガラス台座の
凹部、電極を示す図である。

【００５２】支持部３、肉薄部４、可動部５、ピエゾ抵
抗６、空隙部６５等のセンサ部の構造は、図１の第１の
実施例と同一である。また、電極１４と可動部５との間
の狭いギャップ１７に電位を与え、静電力による自己診
断を行なうことも第１の実施例と同様である。第１の実
施例と異なるのは、センサチップ１０の電極１４のｐ型
電極取り出し部５２、５３、ボンディングパッド９が、
センサチップ１０の端から内部へ移動し、ボンディング
パッド９、ｐ型電極取り出し部５２、５３の周囲を、ダ
イヤフラム構造を成すｎ型エピタキシャル層５６が取り
囲み、さらにその外側を支持部３が取り囲んでいる点で
ある。なお、図７には、ガラス台座１１に形成された凹
部１２、電極１４が図示してある（図６（ａ）では図示
省略）。

【００５３】本実施例の加速度検出原理や作用は第１の
実施例と同様である。本実施例の効果は、第１の実施例
の効果をすべて有し、さらに以下のような製造上の利点
を有する。すなわち、センサチップ１０とガラス台座１
１とをそれぞれウェハの状態で陽極接合した後、ダイシ
ング工程を経てチップに分割する。このダイシング工程
では、ウェハに多量の水がかかり、さらに、ダイシング
くずが発生する。このダイシングくずは、多量の水に流
され、狭いギャップ１７につまって、センサに不良をき
たす。センサ表面の空隙部６５からダイシングくずがセ
ンサ内に侵入するのは、センサウェハの全面にテープを
貼る等により回避可能であるが、第１の実施例において
は、図２から明らかなように、ダイジング面に面する空
洞部６０からガラス台座１１のトンネル部３２を介して
ダイシングくずが侵入するのは防げなかった。しかし、
本実施例においては、図６（ｂ）、図７から明らかなよ
うに、ダイシング面はすべて支持部３とガラス台座１１
とが陽極接合されており、密閉されているので、ダイシ
ングくずのセンサ内への侵入を防ぐことができ、これに
よる不良をなくすことが可能となる。なお、本実施例に
おいても、第３の実施例のように、バイポーラトランジ
スタ回路を集積してもよい。

【００５４】実施例５図８（ａ）は、本発明の第５の実施例の半導体加速度セ
ンサの平面図、（ｂ）は（ａ）のＡ−Ａ′切断線におけ
る断面図である。本実施例は、本発明を静電容量検出式
の半導体加速度センサに適用した実施例である。

【００５５】本実施例の構造は、図６、７の第４の実施
例に似ており、同一の番号を付した部分は同一の部分を
示す。第４の実施例と異なるのは、加速度の検出方式が
ピエゾ抵抗検出式ではなく、静電容量検出式である点で
ある。本実施例では、加速度が加わると、可動部（重り
部）５が変位し、可動部５と電極１４との間に形成され
た狭いギャップ１７のギャップ長が変化して、可動部５
と電極１４間の静電容量が変化することを利用して加速
度の検出を行なう。可動部５の電位は、ｐ型不純物ドー
プ領域８０を介して電極８１に接続して、金属配線等
（図示省略）によりボンディングパッド８に取り出され
ている。電極１４の電位は、ｐ型電極取り出し部５２、
５３を介してボンディングパッド９に取り出されてい
る。電極８１とボンディングパッド９の静電容量を測定
することにより、狭いギャップ１７の静電容量を測定す
ることができ、加速度を測定することができる。また、
電極８１とボンディングパッド９に電圧を印加すれば、
静電力により可動部５が移動するので、そのときの静電
容量を測定することにより、自己診断が可能である。な
お、図８（ａ）の平面図においては、ガラス台座１１の
凹部１２と電極１４とを図示省略したが、図２、図７と
同様の構成を有する。

【００５６】本実施例の効果は、第１の実施例の効果を
すべて有し、また、第４の実施例のダイシング工程にお
けるダイシングくずの侵入防止の利点も有している。

【００５７】なお、本実施例はセンサチップ１０を両持
ち梁式としたが、片持ち梁式構造にしてもよい。また、
本実施例においても、第２の実施例のように、バイポー
ラトランジスタ回路を集積することができる。

【００５８】実施例６図９は、本発明の第６の実施例の半導体加速度センサの
断面図である。本実施例は、図８の第５の実施例のセン
サに、上部シリコンキャップ２１をつけて、サンドイッ
チ構造のセンサとした実施例である。

【００５９】すなわち、図８の第５の実施例のセンサに
上部シリコンキャップ２１を接着し、可動部５の上部に
形成され、それとｐ型不純物ドープ領域８０を介して電
気的に接続した電極８１と、上部シリコンキャップ２１
の凹部２２に形成した電極９０との間に狭いギャップ９
１が形成されている。電極９０は、上部シリコンキャッ
プ２１とセンサチップ１０との接合面４０において、セ
ンサチップ１０上に形成された電極８に接続されてい
る。本実施例は、上部の狭いギャップ９１の静電容量
と、下部の狭いギャップ１７との静電容量を測定するこ
とにより、可動部５の変位、すなわち、加速度を検出す
るので、図８の第５の実施例に比べて精度の高い検出が
可能である。その他の作用、効果は、第５の実施例と同
様である。なお、本実施例においては、平面図を示さな
いが、ガラス台座１１の凹部１２や電極１４の構造等は
他の実施例と同様である。

【００６０】実施例７図１０（ａ）は、本発明の第７の実施例の半導体圧力セ
ンサの平面図、（ｂ）は（ａ）のＡ−Ａ′切断線におけ
る断面図である。本実施例は、本発明を圧力センサに適
用した実施例である。

【００６１】すなわち、図６、図７の第４の実施例の空
隙部６５をなくし、肉薄部４を可動部５の全周囲の全体
に形成してダイヤフラム構造としている。したがって、
センサチップ１０とガラス台座１１との間の可動部５の
周囲に密閉空間１００が形成されることになる。この密
閉空間１００とセンサ外部との間に圧力差が生じると、
可動部５が変位し、その変位が肉薄部４のダイヤフラム
構造の歪を検出するピエゾ抵抗６の抵抗値を変化させ、
圧力を検出することができる。電極１４に、センサチッ
プ１０に対して電圧を加えると、静電力により可動部５
を変位させることができ、自己診断が可能である。な
お、図１０（ａ）の平面図においても、ガラス台座１１
の凹部１２と電極１４とを図示省略したが、図２、図７
と同様の構成を有する。

【００６２】本実施例の効果は、第１の実施例の効果を
すべて有し、第４の実施例のダイシング工程におけるダ
イシングくずの侵入防止の利点も有している。

【００６３】本実施例においても、第２の実施例のよう
に、バイポーラトランジスタ回路を集積することができ
る。

【００６４】本実施例は、外部圧力を密閉空間１００と
の圧力差により測定する絶対圧力検出式としたが、この
密閉空間１００の一部に第２の外部圧力を導入する導入
孔（図示省略）を、ガラス台座１１に設けることによ
り、差圧検出式のセンサとすることができる。

【００６５】また、本実施例も、図８の第５の実施例に
示したような静電容量検出式にすることができる。

【００６６】以上本発明を実施例に基づいて具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、上記実施例では、第２
の基板としてガラス基板を使用したが、モリブデン、シ
リコン等の基板を使用することも可能である。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
半導体装置の小型化、ワイヤボンディング効率の向上、
製造工程の簡略化、製造工程数の低減を達成することが
できる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施例の半導体加速度
センサの平面図、（ｂ）は（ａ）のＡ−Ａ′切断線にお
ける断面図である。

【図２】ガラス台座の凹部、電極を追加して示す図１
（ａ）と同様の平面図である。

【図３】（ａ）〜（ｅ）は、図１の第１の実施例の半導
体加速度センサの製造方法を示す工程断面図である。

【図４】本発明の第２の実施例の片持ち梁式の半導体加
速度センサの断面図である。

【図５】本発明の第３の実施例のバイポーラトランジス
タ回路を集積した半導体加速度センサの断面図である。

【図６】（ａ）は本発明の第４の実施例のダイシング工
程におけるダイシングくずの侵入防止した半導体加速度
センサの平面図、（ｂ）は（ａ）のＡ−Ａ′切断線にお
ける断面図である。

【図７】ガラス台座の凹部、電極を追加して示す図６
（ａ）と同様の平面図である。

【図８】（ａ）は本発明の第５の実施例の静電容量検出
式の半導体加速度センサの平面図、（ｂ）は（ａ）のＡ
−Ａ′切断線における断面図である。

【図９】本発明の第６の実施例の上部シリコンキャップ
を有する半導体加速度センサの断面図である。

【図１０】（ａ）は本発明の第７の実施例の半導体圧力
センサの平面図、（ｂ）は（ａ）のＡ−Ａ′切断線にお
ける断面図である。

【図１１】第１の従来例の半導体加速度センサの断面図
である。

【図１２】第２の従来例の半導体加速度センサの断面図
である。

【符号の説明】

１…ｐ型シリコン基板、２…シリコン基板の凹部、３…
支持部、４…肉薄部、５…可動部（重り部）、６…ピエ
ゾ抵抗、８、９…ボンディングパッド、１０…センサチ
ップ、１７、９１…狭いギャップ、２１…上部シリコン
キャップ、５２、５３…ｐ型電極取り出し部、５４、５
５、５７、８０…ｐ型不純物ドープ領域、６０…空洞
部、１１…ガラス台座、１２…ガラス台座の凹部、１４
…自己診断用の電極、３０…接合面、３２…トンネル
部、５１…ｎ型シリコンエピタキシャル層、６３…耐エ
ッチング膜、６５…空隙部、８１、９０…電極、１００
…密閉空間。

Claims

【特許請求の範囲】

【請求項１】支持部と、前記支持部に接続された肉薄部
と、前記肉薄部に接続された可動部と、前記肉薄部に形
成されたピエゾ抵抗とを有する第１の基板と、凹部と、
前記凹部内に形成された電極とを有する第２の基板とを
含み、前記第１の基板の第１の面と前記第２の基板の第
２の面とが一部接合され、前記可動部と前記電極とが対
向して配置された半導体装置において、前記電極の一部
が前記第２の基板の前記第２の面上に引き出され、引き
出された前記電極の一部と前記第１の基板の一部の電極
取り出し部とが接続され、前記電極取り出し部とその回
りの前記第１の基板の他の部分とが、前記第１の基板の
前記第１の面に形成された空洞部と、逆バイアスによる
ｐｎ接合とにより電気的に分離されていることを特徴と
する半導体装置。
【請求項２】支持部と、前記支持部に接続された肉薄部
と、前記肉薄部に接続された可動部と、前記可動部に電
気的に接続された第１の電極とを有する第１の基板と、
凹部と、前記凹部内に形成された第２の電極とを有する
第２の基板とを含み、前記第１の基板の第１の面と前記
第２の基板の第２の面とが一部接合され、前記可動部と
前記第２の電極とが対向して配置された半導体装置にお
いて、前記第２の電極の一部が前記第２の基板の前記第
２の面上に引き出され、引き出された前記第２の電極の
一部と前記第１の基板の一部の電極取り出し部とが接続
され、前記電極取り出し部とその回りの前記第１の基板
の他の部分とが、前記第１の基板の前記第１の面に形成
された空洞部と、逆バイアスによるｐｎ接合とにより電
気的に分離されていることを特徴とする半導体装置。
【請求項３】前記第１の基板が、半導体基板とその上に
形成したエピタキシャル層との２層から成り、前記肉薄
部が前記エピタキシャル層のみから成ることを特徴とす
る請求項１または２記載の半導体装置。
【請求項４】前記肉薄部に、該肉薄部を貫通する空隙部
が形成されていることを特徴とする請求項１または２記
載の半導体装置。
【請求項５】前記電極取り出し部の全周囲が前記空洞部
とその外側の前記支持部に取り囲まれていることを特徴
とする請求項１または２記載の半導体装置。
【請求項６】前記第１の基板と前記第２の基板との間の
前記可動部の周囲が密閉されていることを特徴とする請
求項１または２記載の半導体装置。
【請求項７】ｐ型半導体基板上にｎ型半導体エピタキシ
ャル層を形成する第１の工程と、前記エピタキシャル層
の少なくとも電極取り出し部に相当する部分に、ｐ型不
純物ドープ領域を該エピタキシャル層を貫通するように
形成する第２の工程と、前記半導体基板の前記エピタキ
シャル層が形成されていない第１の面上に耐エッチング
膜を形成し、肉薄部に相当する部分の下と前記電極取り
出し部の回りの下の前記耐エッチング膜を除去する第３
の工程と、前記エピタキシャル層に正の電位をバイアス
しながら、前記半導体基板の前記第１の面からアルカリ
溶液によるエレクトロケミカルエッチングを行ない、前
記肉薄部、支持部、可動部を形成する第４の工程と、前
記第２の基板の第２の面に凹部を形成する第５の工程
と、前記凹部および前記第２の面にかけて電極を形成す
る第６の工程と、前記半導体基板の前記第１の面と前記
第２の基板の前記第２の面の一部を接合する第７の工程
とを含んで成ることを特徴とする半導体装置の製造方
法。
【請求項８】前記第２の工程の後、前記電極取り出し部
の上に該電極取り出し部と電気的に接続された電極を形
成する第８の工程を有することを特徴とする請求項７記
載の半導体装置の製造方法。
【請求項９】前記第２の工程の後に、前記エピタキシャ
ル層の前記肉薄部に相当する部分にｐ型不純物をドープ
してピエゾ抵抗を形成する第９の工程を有し、かつ、前
記第８の工程において、前記ピエゾ抵抗と電気的に接続
された電極を形成することを特徴とする請求項７記載の
半導体装置の製造方法。
【請求項１０】前記第２の工程において、前記可動部の
上の前記エピタキシャル層にもｐ型不純物ドープ領域を
前記エピタキシャル層を貫通するように形成し、かつ、
前記第８の工程において、該可動部の上のｐ型不純物ド
ープ領域と電気的に接続された電極を形成することを特
徴とする請求項７記載の半導体装置の製造方法。
【請求項１１】前記第７の工程において、前記半導体基
板の前記第１の面と前記第２の基板の前記第２の面の一
部を陽極接合により接合することを特徴とする請求項７
記載の半導体装置の製造方法。