JPH0719285B2 - Displacement pattern removal device - Google Patents

Displacement pattern removal device

Info

Publication number
JPH0719285B2
JPH0719285B2 JP60248612A JP24861285A JPH0719285B2 JP H0719285 B2 JPH0719285 B2 JP H0719285B2 JP 60248612 A JP60248612 A JP 60248612A JP 24861285 A JP24861285 A JP 24861285A JP H0719285 B2 JPH0719285 B2 JP H0719285B2
Authority
JP
Japan
Prior art keywords
data
coefficient
displacement pattern
storage means
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60248612A
Other languages
Japanese (ja)
Other versions
JPS62108374A (en
Inventor
敦 菊池
徳一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60248612A priority Critical patent/JPH0719285B2/en
Publication of JPS62108374A publication Critical patent/JPS62108374A/en
Publication of JPH0719285B2 publication Critical patent/JPH0719285B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Character Input (AREA)
  • Processing Or Creating Images (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばビデオ画像処理において、動部分を除
去し、固定部分のみを抽出するための変位パターン除去
装置に関する。
The present invention relates to a displacement pattern removing device for removing a moving part and extracting only a fixed part in video image processing, for example.

〔発明の概要〕[Outline of Invention]

本発明は変位パターン除去装置に関し、累積データと入
力データとの大小関係に応じて任意の係数を累積データ
に加算または減算し、この加算または減算されたデータ
を出力データとすると共に累積データとしてフィードバ
ックすることにより、簡単な構成で変位パターンを除去
し、さらにこの処理を連続で行えるようにするものであ
る。
The present invention relates to a displacement pattern removing apparatus, which adds or subtracts an arbitrary coefficient to and from cumulative data according to the magnitude relation between the cumulative data and input data, and uses the added or subtracted data as output data and feeds back as cumulative data. By doing so, the displacement pattern can be removed with a simple structure, and this processing can be performed continuously.

〔従来の技術〕[Conventional technology]

例えば画像処理において、物体の動きの検出を行う場合
には、まず動物体を除去したいわゆる背景画像を得る必
要がある。その場合に従来の変位パターン除去装置で
は、時系列の複数のデータを保存しておき、それらのデ
ータの内で出現回数の多いものを固定パターン(背
景)、少ないものを変位パターン(動物体)として処理
を行っている。
For example, when detecting the movement of an object in image processing, it is necessary to first obtain a so-called background image from which the moving object is removed. In that case, in the conventional displacement pattern removing apparatus, a plurality of time-series data are stored, and one of those data that has a large number of appearances is a fixed pattern (background) and one that has a small number of appearances is a displacement pattern (animal object). Is being processed as.

しかしながらこの方法では、複数データを保存するため
の機構が必要であり、特に上述のような画像処理ではそ
のデータ量が膨大になって構成が極めて大規模になって
しまう。また逐時供給されるデータを連続処理する場合
にはデータが供給されるたびに出現回数の測定を繰り返
さなければならず、極めて高速の処理が必要で、実現が
困難であった。
However, this method requires a mechanism for storing a plurality of data, and particularly in the image processing as described above, the data amount becomes enormous and the configuration becomes extremely large. Further, in the case of continuously processing the data which is supplied one by one, it is necessary to repeat the measurement of the number of appearances every time the data is supplied, which requires extremely high-speed processing, which is difficult to realize.

ところで、本出願人は先に、ビデオ画像処理に適用でき
るディジタル信号処理装置(特開昭58−215813号公報参
照)を提案した。
By the way, the present applicant has previously proposed a digital signal processing device (see Japanese Patent Laid-Open No. 58-215813) applicable to video image processing.

すなわち第2図はその装置の概略を説明するもので、図
において(21)は入力端子、(22)は入出力制御(IO
C)系、(23)は入力画像メモリ(VIM)系、(24)は信
号処理(PIP)系、(25)はアドレス生成(PVP)系、
(26)は出力画像メモリ(VIM)系、(27)は主制御(T
C)系、(28)は出力端子である。
That is, FIG. 2 illustrates the outline of the apparatus. In the figure, (21) is an input terminal and (22) is an input / output control (IO
C) system, (23) input image memory (VIM) system, (24) signal processing (PIP) system, (25) address generation (PVP) system,
(26) is the output image memory (VIM) system, (27) is the main control (T
C) system, (28) is an output terminal.

この装置において、入力端子(21)にはビデオカメラ
(図示せず)等からのアナログのビデオ信号が供給され
る。このビデオ信号がIOC系(22)に供給され、AD変換
等により所定のディジタルデータに変換されてVIM系(2
3)に書込まれる。なおIOC系(22)からディジタルデー
タ以外にもクロック、支配モード信号、アドレス、書込
制御信号等の外側からVIM系(23)を制御する信号が供
給されている。
In this device, an analog video signal from a video camera (not shown) or the like is supplied to the input terminal (21). This video signal is supplied to the IOC system (22) and converted into predetermined digital data by AD conversion or the like, and the VIM system (2
Written in 3). In addition to digital data, signals for controlling the VIM system (23) are supplied from the outside of the IOC system (22) such as clocks, control mode signals, addresses, and write control signals.

またこのVIM系(23)に、PVP系(25)から処理を行うデ
ィジタルデータのアドレス、書込制御、読出モード、デ
ータセレクト等の内側からVIM系(23)を制御する信号
が供給され、このアドレスのデータがPIP系(24)と相
互に転送されて処理が行われる。さらにPIP系(24)で
処理されたデータがVIM系(26)に供給され、このVIM系
(26)にPVP系(25)からのアドレス等が供給される。
これによって処理されたディジタルデータがVIM系(2
6)に書込まれる。
The VIM system (23) is supplied with signals for controlling the VIM system (23) from inside the PVP system (25) such as the address of the digital data to be processed, write control, read mode, and data select. The address data is mutually transferred to the PIP system (24) for processing. Further, the data processed by the PIP system (24) is supplied to the VIM system (26), and the address etc. from the PVP system (25) are supplied to the VIM system (26).
The digital data processed by this is VIM (2
Written in 6).

さらにこのVIM系(26)にもIOC系(22)からのアドレス
等が供給され、これによって読出されたディジタルデー
タがIOC系(22)に供給され、DA変換等により所定のア
ナログのビデオ信号に変換されて出力端子(28)に取出
される。
Further, the VIM system (26) is also supplied with an address or the like from the IOC system (22), the digital data read by this is supplied to the IOC system (22), and is converted into a predetermined analog video signal by DA conversion or the like. It is converted and taken out to the output terminal (28).

なおTC系(27)からは、各系(22)〜(26)に対してそ
れぞれモード、方式等の指定信号やクロック信号等が供
給される。
The TC system (27) supplies a designation signal such as a mode and system, a clock signal, etc. to each system (22) to (26).

またIOC系(22)からPVP系(25)へ処理すべきフレーム
の開始信号が供給されると共に、PVP系(25)からIOC系
(22)へ処理の終了信号が供給される。
Further, a start signal of a frame to be processed is supplied from the IOC system (22) to the PVP system (25), and a processing end signal is supplied from the PVP system (25) to the IOC system (22).

このようにして入力端子(21)に供給されたビデオ信号
がディジタル処理されて出力端子(28)に取出されるわ
けであるが、上述の装置によれば、処理に必要な機能を
それぞれの系(22)〜(26)に分担し、各系(22)〜
(26)ごとに独立に制御回路を設けてそれぞれ独立のマ
イクロプログラムで制御を行うことができるので、各系
ごとのソフトウェアの負担が少なく、簡単なプログラム
で高速の処理を行うことができる。これによって例えば
ビデオ信号をリアルタイムで処理することも可能になっ
ている。
In this way, the video signal supplied to the input terminal (21) is digitally processed and taken out to the output terminal (28). According to the above-described device, the functions required for processing are provided in each system. (22) ~ (26), each system (22) ~
Since a control circuit can be independently provided for each (26) and control can be performed by an independent microprogram, the load of software for each system is small and high-speed processing can be performed with a simple program. This makes it possible, for example, to process video signals in real time.

ところで上述の装置において、処理の内容はPIP系(2
4)等のマイクロプログラムによって決定される。そこ
でこれらのマイクロプログラムを書替ることによって処
理の内容を変更することができる。
By the way, in the above device, the contents of the processing are
4) etc. determined by the microprogram. Therefore, the content of the processing can be changed by rewriting these microprograms.

すなわち第3図はPIP系(24)の具体的な構成を示し、
このPIP系(24)は実際には多数(例えば60個)の処理
プロセッサ部(30)が並列に設けられて形成されるが、
図ではその内の2個(30a)(30b)のみが示されてい
る。この図において、VIM系(23)または(26)からの
ディジタルデータは各プロセッサ部(30a)(30b)・・
・ごとに設けられた入力レジスタ(FRA)(31a)(31
b)・・・に供給されると共に、これらのレジスタはPVP
系(25)によってVIM系(23)(26)の読出アドレスに
合わせて制御され、各プロセッサ部ごとに必要な所定量
のデータが記憶される。
That is, FIG. 3 shows a specific configuration of the PIP system (24),
This PIP system (24) is actually formed by arranging a large number (for example, 60) of processor units (30) in parallel,
In the figure, only two of them (30a) and (30b) are shown. In this figure, the digital data from the VIM system (23) or (26) is the processor unit (30a) (30b) ...
・ Input registers (FRA) (31a) (31 provided for each
b) ... and these registers are PVP
The system (25) controls the read addresses of the VIM systems (23) and (26) according to the read addresses, and stores a predetermined amount of data required for each processor unit.

これらのレジスタ(31a)(31b)・・・に書込まれたデ
ータがそれぞれ演算部(32a)(33a),(32b)(33b)
・・・に供給される。そしてこれらの演算部にはそれぞ
れ加減算器、乗算器及び係数メモリ、データメモリ共が
設けられ、制御部(34a)(34b)・・・からの制御信号
に従って線形及び非線形のデータ変換演算を行う。さら
にこの演算結果は演算部(33a)(33b)・・・に得ら
れ、この演算部(33a)(33b)・・・がPVP系(25)に
よってVIM系(23)(26)の書込アドレスに合わせて制
御され、演算結果がVIM系(23)(26)の所望部に書込
まれる。
The data written in these registers (31a) (31b) ... are the arithmetic units (32a) (33a), (32b) (33b), respectively.
Is supplied to ... Each of these arithmetic units is provided with an adder / subtractor, a multiplier, a coefficient memory, and a data memory, and performs linear and non-linear data conversion arithmetic operations according to control signals from the control units (34a) (34b). Further, this calculation result is obtained by the calculation units (33a) (33b) ..., and these calculation units (33a) (33b) ... are written in the VIM systems (23) (26) by the PVP system (25). It is controlled according to the address, and the operation result is written in the desired portion of the VIM system (23) (26).

そしてこの場合に、制御部(34a)(34b)・・・からの
制御信号はマイクロプログラムメモリ(MPM)(35a)
(35b)・・・に書込まれたマイクロプログラムに従っ
て形成される。そこでこのMPM(35a)(35b)・・・を
いわゆるRAM構成とし、このMPM(35a)(35b)・・・に
変更部(36a)(36b)・・・を通じて外部からのマイク
ロプログラムを書込むことにより、マイクロプログラム
を書替て処理の内容を変更することができる。
In this case, the control signals from the control units (34a) (34b) ... Are microprogram memories (MPM) (35a).
(35b) is formed according to the microprogram written in. Therefore, the MPMs (35a) (35b) ... Have a so-called RAM configuration, and microprograms from the outside are written into the MPMs (35a) (35b) ... through the change units (36a) (36b). As a result, the contents of the processing can be changed by rewriting the microprogram.

本願発明者はこの点に着目したものである。The inventor of the present application pays attention to this point.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の技術では、データの保存のために大規模
な構成を必要とし、また連続処理を行うこともできない
などの問題点があった。
The above-described conventional technique has a problem that a large-scale configuration is required to store data and continuous processing cannot be performed.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、画像データの記憶手段(2)と、第1の係数
及び第2の係数を出力する係数記憶手段(4)と、入力
画像データ(FRA(31))と上記記憶手段の出力信号と
の大小関係を比較する比較手段(1)と、上記比較手段
の出力信号に基づいて、上記係数記憶手段から出力され
る第1の係数及び第2の係数のうち、上記記憶手段から
の出力信号の値より上記入力画像データの方が大きいと
きは上記第2の係数を出力し、上記入力画像データより
上記記憶手段からの出力信号の値の方が大きいときは上
記第1の係数を出力する選択手段(3)と、上記選択手
段の出力信号と上記記憶手段の出力信号とを加算し、上
記記憶手段に供給する加算手段(5)とを備え、上記第
1の係数と上記第2の係数とは、絶対値が互いに等し
く、かつ逆極性になるように選択されており、上記入力
画像データから変位パターンを除去した画像データが、
上記記憶手段から出力されるようになされていることを
特徴とする変位パターン除去装置である。
The present invention relates to image data storage means (2), coefficient storage means (4) for outputting a first coefficient and a second coefficient, input image data (FRA (31)) and an output signal of the storage means. Of the first coefficient and the second coefficient output from the coefficient storage means based on the output signal of the comparison means (1) for comparing the magnitude relationship with When the input image data is larger than the signal value, the second coefficient is output, and when the output signal value from the storage means is larger than the input image data, the first coefficient is output. Selecting means (3) for adding, and an adding means (5) for adding the output signal of the selecting means and the output signal of the storing means and supplying to the storing means, the first coefficient and the second coefficient. The coefficient is the same in absolute value and opposite in polarity Are urchin selected, image data obtained by removing a displacement pattern from the input image data is,
The displacement pattern removing device is characterized by being output from the storage means.

〔作用〕 これによれば、供給されるデータを累積して変位パター
ンを除去するようにしているので、保存データは累積デ
ータのみでよく、構成が簡単になると共に連続処理も容
易に行うことができる。
[Operation] According to this, since the supplied data is accumulated and the displacement pattern is removed, only the accumulated data is required as the stored data, which simplifies the configuration and facilitates continuous processing. it can.

〔実施例〕〔Example〕

第1図は、本願の装置を実現するためのPIP系(24)に
おける処理プロセッサ部(30)の機能ブロックを示す。
FIG. 1 shows functional blocks of a processing processor section (30) in a PIP system (24) for realizing the device of the present application.

図において、FRA(31)からの入力データXnが比較器
(1)に供給されると共に、データメモリ(2)からの
累積データYn-1が同じく比較器(1)に供給される。こ
の比較出力が選択器(3)に供給される。一方係数メモ
リ(4)からの係数A及び−Aが選択器(3)に供給さ
れる。そして上述の比較出力に従って、Yn-1Xnのとき
−A、Yn-1<XnのときAの係数が出力されるように選択
が行なわれる。さらにこの選択器(3)からの信号が加
算器(5)に供給されると共にデータメモリ(2)から
の累積データYn-1が加算器(5)に供給され、加算され
たデータがデータメモリ(2)に書込まれる。
In the figure, the input data Xn from the FRA (31) is supplied to the comparator (1), and the accumulated data Y n-1 from the data memory (2) is also supplied to the comparator (1). This comparison output is supplied to the selector (3). On the other hand, the coefficients A and -A from the coefficient memory (4) are supplied to the selector (3). And according to the comparison output described above, -A when Y n-1 Xn, is selected such coefficients A when Y n-1 <Xn is output is performed. Further, the signal from the selector (3) is supplied to the adder (5) and the accumulated data Y n-1 from the data memory (2) is supplied to the adder (5), and the added data is the data. Written to memory (2).

従ってこの装置において、データメモリ(2)に新に書
込まれる加算データYnは、 となり、このデータYnがさらに累積データとして比較器
(1)及び加算器(5)にフィールドバックされ、さら
にこれが繰り返される。これによって入力データXn中の
固定パターンのみが残され、変位パターンが除去され
る。そしてこのデータYnが出力データとしてVIM系(2
3)(26)へ供給される。
Therefore, in this device, the addition data Yn newly written in the data memory (2) is This data Yn is further fielded back to the comparator (1) and the adder (5) as cumulative data, and this is repeated. This leaves only the fixed pattern in the input data Xn and removes the displacement pattern. This data Yn is output data as VIM type (2
3) Supplied to (26).

すなわち上述の装置において、入力データXnと累積デー
タYn-1との間で不変(固定パターン)の部分は、累積ご
とに係数Aの加減算を繰り返すのでその分階調が振動す
るが、例えば8ビット256階調に対して係数Aの絶対値
を1〜2階調とすればこの振動はわずかであって、ほぼ
そのままの値で次の累積データYnとされる。これに対し
て変化(固定パターン−変位パターン)した部分は、累
積ごとに係数Aの分階調が変化されて次の累積データYn
とされるがこの場合に階調の変化分は累積回数の充分に
多い固定パターンに対して変位パターンになっている期
間の累積回数分の階調が変化されるのみであり、上述の
ように係数Aを小値とすることによりこの変化を小さく
することができ、これによってこの変位パターンを除去
することができる。
That is, in the above-mentioned device, the part of the input data X n and the accumulated data Y n−1 that is invariant (fixed pattern) repeats addition and subtraction of the coefficient A for each accumulation, so the gradation vibrates accordingly, but for example, 8 If the absolute value of the coefficient A is 1 to 2 gradations with respect to 256 gradations of bits, this vibration is slight, and the value is almost the same as the next accumulated data Yn. On the other hand, in the changed portion (fixed pattern-displacement pattern), the gradation is changed by the coefficient A for each accumulation, and the next accumulated data Yn
However, in this case, the amount of change in gradation only changes the gradation for the cumulative number of times during the period of the displacement pattern with respect to the fixed pattern for which the cumulative number is sufficiently large. By making the coefficient A a small value, this change can be reduced, and this displacement pattern can be eliminated.

こうして変位パターンの除去が行われるわけであるが、
上述の装置によれば保存されるデータは累積データのみ
でよいので、構成は極めて簡単になる。なと上述の処理
プロセッサ部を60個設けた例では、処理を3原色独立に
行ったとして1つのプロセッサ部のデータ量は画像の20
分の1であり、極めて小規模のメモリで足りる。
In this way, the displacement pattern is removed,
According to the above-mentioned device, since the data to be stored need only be the accumulated data, the configuration is extremely simple. In the case where the above-mentioned 60 processing processor units are provided, assuming that the processing is performed independently for the three primary colors, the data amount of one processor unit is 20
It is one-third, and a very small memory is sufficient.

また演算処理の内容が、比較、選択及び加算の比較的処
理時間の短いもののみであるので、演算処理速度が極め
て速く、これによって処理回数を増して収束時間を短縮
することができる。
Further, since the content of the arithmetic processing is only the comparatively short processing time of comparison, selection and addition, the arithmetic processing speed is extremely high, whereby the number of processing times can be increased and the convergence time can be shortened.

さらに順次データを累積して処理を行っているので、デ
ータを連続処理する場合にも好適である。
Further, since the data is accumulated and processed sequentially, it is suitable for continuous data processing.

なお係数A,−Aの値は、絶対値を大きくすれば収束は早
くなるが変位パターンの残留が多くなり、逆に小さくす
ると変位パターンの残留は少ないが収束が遅くなる。そ
こで上述の装置において、例えば累積の回数を測定し、
それに応じて係数A,−Aを、最初は絶対値を大きくし、
累積が進むに従って徐々に小さくするように制御しても
よい。
When the absolute values of the coefficients A and −A are large, the convergence is fast but the displacement pattern remains large. Conversely, when the values are small, the displacement pattern remains small but the convergence is slow. Therefore, in the above device, for example, the number of times of accumulation is measured,
Correspondingly, the coefficient A, -A is increased in absolute value at first,
You may control so that it may become small gradually as accumulation progresses.

〔発明の効果〕〔The invention's effect〕

本発明によれば、供給されるデータを累積して変位パタ
ーンを除去するようにしているので、保存データは累積
データのみでよく、構成が簡単になると共に連続処理も
容易に行うことができるようになった。
According to the present invention, since the supplied data is accumulated and the displacement pattern is removed, only the accumulated data is required as the stored data, which simplifies the configuration and facilitates continuous processing. Became.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一例の構成図、第2図、第3図は従来
の技術の説明のための図である。 (1)は比較器、(2)はデータメモリ、(3)は選択
器、(4)は係数メモリ、(5)は加算器である。
FIG. 1 is a configuration diagram of an example of the present invention, and FIGS. 2 and 3 are diagrams for explaining a conventional technique. (1) is a comparator, (2) is a data memory, (3) is a selector, (4) is a coefficient memory, and (5) is an adder.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】画像データの記憶手段と、 第1の係数及び第2の係数を出力する係数記憶手段と、 入力画像データと上記記憶手段の出力信号との大小関係
を比較する比較手段と、 上記比較手段の出力信号に基づいて、上記係数記憶手段
から出力される第1の係数及び第2の係数のうち、上記
記憶手段からの出力信号の値より上記入力画像データの
方が大きいときは上記第2の係数を出力し、上記入力画
像データより上記記憶手段からの出力信号の値の方が大
きいときは上記第1の係数を出力する選択手段と、 上記選択手段の出力信号と上記記憶手段の出力信号とを
加算し、上記記憶手段に供給する加算手段とを備え、 上記第1の係数と上記第2の係数とは、絶対値が互いに
等しく、かつ逆極性になるように選択されており、 上記入力画像データから変位パターンを除去した画像デ
ータが、上記記憶手段から出力されるようになされてい
ることを特徴とする変位パターン除去装置。
1. A storage means for image data, a coefficient storage means for outputting a first coefficient and a second coefficient, and a comparison means for comparing the magnitude relationship between input image data and an output signal of the storage means. When the input image data is larger than the value of the output signal from the storage means among the first coefficient and the second coefficient output from the coefficient storage means based on the output signal of the comparison means. Selecting means for outputting the second coefficient and outputting the first coefficient when the value of the output signal from the storing means is larger than the input image data; output signal of the selecting means and the storing means Means for adding the output signal of the means and supplying to the storage means, wherein the first coefficient and the second coefficient are selected so that their absolute values are equal to each other and have opposite polarities. The input image data Image data obtained by removing a displacement pattern from others, the displacement pattern removing apparatus characterized by being adapted to be outputted from the storage means.
JP60248612A 1985-11-06 1985-11-06 Displacement pattern removal device Expired - Fee Related JPH0719285B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60248612A JPH0719285B2 (en) 1985-11-06 1985-11-06 Displacement pattern removal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60248612A JPH0719285B2 (en) 1985-11-06 1985-11-06 Displacement pattern removal device

Publications (2)

Publication Number Publication Date
JPS62108374A JPS62108374A (en) 1987-05-19
JPH0719285B2 true JPH0719285B2 (en) 1995-03-06

Family

ID=17180702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60248612A Expired - Fee Related JPH0719285B2 (en) 1985-11-06 1985-11-06 Displacement pattern removal device

Country Status (1)

Country Link
JP (1) JPH0719285B2 (en)

Also Published As

Publication number Publication date
JPS62108374A (en) 1987-05-19

Similar Documents

Publication Publication Date Title
JPH03135675A (en) Electronic graphic system
US4891779A (en) Apparatus for arithmetic processing
JPH0719285B2 (en) Displacement pattern removal device
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
JPH0731732B2 (en) Motion detection device
JPH09294054A (en) Architecture for equalizer filter processing real number and complex number signal sample
JPH0814848B2 (en) Displacement pattern removal device
JP2557042B2 (en) Program transfer device
JPH0814849B2 (en) Motion detection device
JPH0719286B2 (en) Motion detection device
JP2535817B2 (en) Processor
JP2574312B2 (en) High speed Hadamard converter
JP2002062316A (en) Waveform recorder
JPS62118455A (en) Address forming device
JPH0789367B2 (en) Data input storage device
JPH06103461B2 (en) Program transfer device
JP2557043B2 (en) Bit pattern detector
US4706188A (en) Method and apparatus for reading samples of a time-dependent signal in a data processing system
JP3199558B2 (en) Apparatus and method for averaging input signal
JPS63221219A (en) Real-time waveform recorder with monitor
JP2000259812A (en) High-speed image processing method and device
KR920001159B1 (en) Digital picture processing circuit
JPS5937432A (en) Infrared video processing system
JPH01268375A (en) Printer
JPH05314256A (en) Image data processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees