JPH07191297A - 液晶駆動装置の出力回路 - Google Patents

液晶駆動装置の出力回路

Info

Publication number
JPH07191297A
JPH07191297A JP33259993A JP33259993A JPH07191297A JP H07191297 A JPH07191297 A JP H07191297A JP 33259993 A JP33259993 A JP 33259993A JP 33259993 A JP33259993 A JP 33259993A JP H07191297 A JPH07191297 A JP H07191297A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
potential
output circuit
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33259993A
Other languages
English (en)
Other versions
JP3077488B2 (ja
Inventor
Yoshito Date
義人 伊達
Fuminori Tanemura
文法 種村
Tetsuo Omori
哲郎 大森
Osamu Sarai
修 皿井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18256751&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07191297(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP05332599A priority Critical patent/JP3077488B2/ja
Publication of JPH07191297A publication Critical patent/JPH07191297A/ja
Application granted granted Critical
Publication of JP3077488B2 publication Critical patent/JP3077488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】 液晶パネルに印加する交流電圧の出力回路に
おいて、放電時の貫通電流の発生を極力抑え、消費電力
の低減を図る。 【構成】 液晶パネル1を充電するためのプリチャージ
制御手段19を印加電圧立ち上げ時に駆動し、液晶パネ
ル1に蓄積された電荷を放電するディスチャージ制御手
段5によって液晶パネル1への電位状態を制御するもの
である。このようにディスチャージ手段5とは別にプリ
チャージ制御手段19を有するので、大きな貫通電流を
発生させることなく所望のタイミングで、所望の電位に
液晶パネル1の電位を立ち上げることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶パネルに交流電圧
を印加して液晶を駆動する場合に用いる出力回路に関す
るものである。
【0002】
【従来の技術】液晶パネルを駆動する場合には、液晶パ
ネルの表裏両面に設けた電極に電圧を印加する。電圧を
印加すると、液晶にねじれや回転が生じてパネル表示の
明暗を切り換えることができる。しかし、この液晶のね
じれや回転がつねに一方向だけであると、液晶自体がね
じれや回転に対して復元力をなくし、液晶劣化の原因と
なる。したがって、通常はねじれや回転方向が偏らない
ように液晶パネルに交流電圧を印加している。
【0003】以下、従来の交流電圧印加手段として用い
られている出力回路について説明する。図8は従来の液
晶駆動装置の出力回路の構成を示す。同図において、1
01はTFT液晶パネルに相当する液晶容量、102は
対向電極であり、この対向電極102の電位は、電源電
位をVDD、接地電位をVSSとすると、(VDD−V
SS)/2に設定されている。また、103は演算増幅
器を構成しており、この演算増幅器103は、定電流回
路104、NチャンネルMOS型トランジスタ105、
定電流回路106、PチャンネルMOS型トランジスタ
107,108、カレントミラーを構成するNチャンネ
ルMOS型トランジスタ109,110からなる。な
お、定電流回路104は駆動能力の比較的大きいトラン
ジスタにより構成しており、このトランジスタのゲート
電極に、常時、一定電圧を印加することで、数mAの定
電流を点Cに供給している。また、111は演算増幅器
103の出力端子Cと反転入力端子Aとの間に接続さ
れ、負帰還回路として機能する容量であり、この容量1
11と並列にスイッチ112を接続して演算増幅器10
3の出力端子Cと反転入力端子A間を短絡する。また、
113〜118は一端が演算増幅器103の反転入力端
子Aに接続された複数の容量である。
【0004】以上のように構成された従来の出力回路に
ついて、その動作、特に液晶パネルに印加する交流電圧
の制御動作、について説明する。
【0005】液晶パネル101に印加する交流電圧を制
御するためには、NチャンネルMOS型トランジスタ1
05のゲート電極電位を制御する。容量113〜118
の充電量を小さくして反転入力端子である点Aの電位を
低くすると、定電流回路106やトランジスタ107〜
110の働きで点Bの電位が低くなる。すなわち、Nチ
ャンネルMOS型トランジスタ105のゲート電位が低
くなる。NチャンネルMOS型トランジスタ105のゲ
ート電位が充分に低くなるとNチャンネルMOS型トラ
ンジスタ105は非導通状態となるので、定電流回路1
04を介して電源電位VDDが液晶パネルに印加され、
対向電極102よりも高電位状態に制御することができ
る。
【0006】液晶パネル101の電位を下げる場合ある
いは反転する場合には、容量113〜118の充電量を
大きくして点Aの電位を上げ、さらに点Bの電位を上げ
る。点Bの電位が上がりNチャンネルMOS型トランジ
スタ105のゲート電位が徐々に上がると、Nチャンネ
ルMOS型トランジスタ105が導通し始めるので、放
電により点Cの電位が接地電位VSSに徐々に近づき、
液晶パネルに印加される電位が徐々に下がる。一方、対
向電極の電位は(VDD−VSS)/2に固定されてい
るので、液晶パネルの電位がVSSに向かって下がる
と、途中で液晶パネル101と対向電極102の間には
電位差がなくなり、さらに放電を続けると対向電極の電
位よりも低くなって逆方向に電位差を生じる。すなわち
対向電極に対する液晶パネルの電位が反転する。このよ
うに充電、放電により液晶パネルに印加する電圧の方向
を逆転させて交流化を実現している。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では液晶パネルへの印加電圧方向を切り換える
とき、すなわち、NチャンネルMOS型トランジスタ1
05のゲート電位を上げていくときや、液晶パネルの電
圧が安定状態にあるとき等に、NチャンネルMOS型ト
ランジスタ105が導通状態になるので、常時導通状態
の定電流回路104とNチャンネルMOS型トランジス
タ105の両方が同時に導通状態になり、貫通電流が発
生する。また従来の構成では、液晶パネルの電圧立ち上
げを早めるために定電流回路104として駆動能力の大
きいトランジスタを用いているので、より貫通電流は大
きくなり、消費電力が大きくなってしまうという問題が
あった。
【0008】本発明の出力回路は貫通電流の発生を極力
抑え、消費電力の低減を図ることを目的とする。
【0009】
【課題を解決するための手段】本発明の液晶駆動装置の
出力回路は、液晶パネルを充電するためのプリチャージ
制御手段をディスチャージ制御手段とは独立に制御して
印加電圧立ち上げ時に駆動し、液晶パネルを放電するデ
ィスチャージ制御手段によって液晶パネルへの出力電位
を制御するものである。
【0010】
【作用】本発明は、放電手段であるディスチャージ手段
とは別にプリチャージ制御手段を有するので、大きな貫
通電流を発生させることなく、またプリチャージ制御手
段の構成により所望のタイミングで、所望の電位に液晶
パネルの電位を立ち上げることができる。
【0011】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【0012】図1は、本発明の一実施例における液晶表
示装置の出力回路の構成を示す。図1において、1はT
FT(薄膜トランジスタ)液晶パネルに相当する液晶容
量、2は対向電極であり、この対向電極2の電位は、電
源電位をVDD、接地電位をVSSとすると、(VDD
−VSS)/2に固定されている。また、3は演算増幅
器を構成しており、この演算増幅器3は、定電流回路
4、NチャンネルMOS型トランジスタ5、定電流回路
6、PチャンネルMOS型トランジスタ7,8、カレン
トミラーを構成するNチャンネルMOS型トランジスタ
9,10からなる。なお、定電流回路4は駆動能力の比
較的小さいトランジスタにより構成しており、このトラ
ンジスタのゲート電極電位は固定であり、常時、数μA
の定電流を点Cに供給している。またNチャンネルMO
S型トランジスタ5は駆動能力の比較的大きいトランジ
スタであり、数mAの電流を制御しうる。11は演算増
幅器3の出力端子Cと反転入力端子Aの間に接続され、
負帰還回路として機能する容量であり、この容量11と
並列にスイッチ12が接続されており演算増幅器3の出
力端子Cと反転入力端子A間を短絡する。また、13〜
18は一端が演算増幅器3の反転入力端子Aに接続され
た複数の容量である。また、19はプリチャージ制御手
段であり外部制御により液晶パネル1に電圧を印加す
る。
【0013】以上のように構成された本発明の出力回路
について、その動作を説明する。この出力回路の動作
は、液晶パネルに対する充電動作(プリチャージ)と放
電動作(ディスチャージ)からなる。まず、充電動作に
おいては、プリチャージ制御手段19により液晶パネル
1に電圧が印加され、所望の電位(たとえばVDD)ま
で立ち上げる。このときは、液晶パネル1の電位(VD
D)は対向電極2の電位((VDD−VSS)/2)よ
りも高くなっている。液晶パネル1に表示を行う場合、
対向電極2の電位と液晶パネル1の電位に差をつけるか
否かで表示の明暗を切り換える。すなわち、液晶パネル
1にプリチャージした電位をそのまま保ち、対向電極2
との電位差を保ったままであれば表示は明(あるいは
暗)となり、また液晶パネル1のプリチャージした電位
を一定量だけ放電して、対向電極2との電位差を実質的
になくせば表示は暗(あるいは明)となる。
【0014】交流化を実現するためには、液晶パネル1
のプリチャージした電位をさらに放電する。放電により
液晶パネル1の電位をさらに低い電位(たとえばVS
S)に近づけ、液晶パネル1と対向電極2との間に再び
電位差(ただし、逆方向の電位差)を生じさせることに
より、表示を再び明(あるいは暗)にする。このように
対向電極2の電位を基準として、液晶パネル1に電位差
をつけるか否かで表示の切り換えを行い、さらにつける
電位差の方向を反転させることにより交流化を実現して
いる。
【0015】放電動作の制御は、NチャンネルMOS型
トランジスタ5を制御することにより行う。
【0016】容量13〜18の充電量に基づいて点Aの
電位状態が決定される。容量13〜18の充電量が充分
に小さく、点Aの電位が低い場合には、PチャンネルM
OS型トランジスタ7は導通状態となり、定電流回路6
を介して電源からの電流がPチャンネルMOS型トラン
ジスタ7側に流れ込む。このときPチャンネルMOS型
トランジスタ8側には電流がほとんど流れ込まないの
で、点Bの電位(すなわちNチャンネルMOS型トラン
ジスタのゲート電位)は低い状態となり、Nチャンネル
MOS型トランジスタ5は非導通状態となる。Nチャン
ネルMOS型トランジスタ5が非導通になると、定電流
回路4から流れ込む電流により点Cは高電位になる。し
たがって、この場合は放電されずに液晶パネル1と対向
電極2は電位差を持ち続ける。
【0017】容量13〜18の充電量を変えて大きくす
ると、点Aの電位が高くなり、PチャンネルMOS型ト
ランジスタ7の導通が制限される。PチャンネルMOS
型トランジスタ7の導通が制限されると、Pチャンネル
MOS型トランジスタ8側に流れ込む電流量が増加し、
点Bの電位が徐々に高くなる。点Bの電位(すなわちN
チャンネルMOS型トランジスタのゲート電位)が高く
なるにつれて、NチャンネルMOS型トランジスタ5の
抵抗値が下がり、液晶パネル1に充電された電荷はNチ
ャンネルMOS型トランジスタ5を介して接地部に流れ
込み、放電が行われる。したがって、点Cの電位すなわ
ち液晶パネルの電位が、徐々に低下する。なお、Nチャ
ンネルMOS型トランジスタ5の抵抗値が下がっても定
電流回路4の駆動能力は小さく数μA程度であるので、
NチャンネルMOS型トランジスタ5を介して接地部に
流れ込む貫通電流は大きくならない。
【0018】このように容量13〜18の充電量に応じ
てNチャンネルMOS型トランジスタ5の導通状態を制
御することができ、導通状態を大きくすることにより液
晶パネル1の電位を下げることができ、導通状態を小さ
くすることにより液晶パネル1の電位を上げることがで
きる。
【0019】以上のように、本実施例では大電流を駆動
するプリチャージ制御手段をディスチャージ制御手段
(NチャンネルMOS型トランジスタ5)と独立に制
御、駆動しているので、液晶パネル印加電圧の交流化実
行のために放電動作を行っても大きな貫通電流は発生せ
ず、消費電力を小さくすることができる。
【0020】さらに具体的な実施例について図面を参照
しながら説明する。図2は図1の出力回路をさらに具体
的に示したものである。図2において図1と同一の構成
要素については同一の符号を付けることで説明を省略す
る。同図において図1と異なるところは、プリチャージ
回路の構成をより具体的に示しているところである。す
なわち、プリチャージ回路19は、電源に接続された駆
動能力の大きい定電流回路20と、外部から制御される
スイッチS3から構成される。
【0021】図3は、図2の出力回路の動作を示すタイ
ミングチャートである。同図において、S1〜S3は図
2におけるスイッチ(電子スイッチ)S1〜S3の開閉
動作を示し、またV0は液晶パネル1に印加する電圧の
出力波形を示す。また期間T0〜T2,T2〜T4,T
4〜T6,T6〜T8は、それぞれ液晶パネルの1ライ
ン分のデータを示しており、さらにタイミングT4は一
つのフレームから次のフレームに切り換わるタイミング
を示す。なお、実際には1フレームに約400〜100
0本のラインがあるが、同図では説明を簡単にするため
にそれぞれのフレームに2ラインずつを示している。
【0022】まず、タイミングT1〜T2はプリチャー
ジ期間であり、スイッチS1およびS3が閉じており、
S2が開いた状態である(なお同図のタイミングチャー
トでは、スイッチの閉じた状態をハイレベルで表し、開
いた状態をロウレベルで表している)。S1が閉じS2
が開くと、反転入力端子Aと出力端子Cが短絡されるの
で、演算増幅器3はボルテージフォロワ回路を構成し、
容量11の前のデータを消去する。一方、容量13〜1
8は充電される。また、S3が閉じると定電流回路20
から液晶パネル1に大きな電流が流れ込み、液晶パネル
1の電位V0を瞬時に立ち上げる。
【0023】次に、タイミングT1〜T2は液晶パネル
への出力期間であり、スイッチS1およびS3が開き、
S2が閉じた状態である。この期間では容量13〜18
の充電量によって液晶パネル1の電位状態(すなわち放
電量)が決まるが、本実施例においては、液晶パネル1
が放電せず、V0が高い電位状態を保っている例を示し
ている。
【0024】タイミングT2では、次のラインのデータ
表示を開始する。まず、T2〜T3の期間に再度プリチ
ャージを実行し、プリチャージの後、T3〜T4の出力
期間で放電動作を行い液晶パネルの電位を対向電極とほ
ぼ等しくして、液晶パネル表示の明暗を切り換える。
【0025】タイミングT4で次のフレームに変わる
と、T4〜T5でのプリチャージ動作は前のフレームの
場合と同様に行われるが、次の出力期間T5〜T6で
は、液晶パネルの電位を対向電極よりも下げて電位差の
方向を反転させ交流化する。すなわち、前のフレームの
場合よりも放電を多く行うことで液晶パネルの電位を対
向電極よりも下げる。
【0026】同様にT6〜T8においても液晶パネルの
電位を対向電極の電位よりも低い範囲で制御する。
【0027】このように、本実施例では、1ラインごと
にプリチャージを行い、また、フレームごとに液晶パネ
ルの電位を反転させて交流化を図っている。
【0028】次に、他の具体的な実施例について図面を
参照しながら説明する。図4は本実施例における出力回
路の構成を示す。図4において図2と同一の構成要素に
ついては同一の符号を付けることで説明を省略する。同
図において図2と異なるところは、プリチャージ回路1
9の構成である。すなわち、電位V1の電源に接続した
駆動能力の大きい定電流回路21と、外部から制御され
るスイッチS4、電位V2の電源に接続した駆動能力の
大きい定電流回路22と、外部から制御されるスイッチ
S5からプリチャージ回路19を構成している。また、
これらのスイッチS4,S5の開閉は二つのAND回路
23,24とインバータ25を介して制御している。
【0029】図5は、図4の出力回路の動作を示すタイ
ミングチャートである。同図において、S1,S2,S
4およびS5は図4におけるそれぞれのスイッチの開閉
動作を示し、V0は液晶パネル1に印加する電圧の出力
波形を示す。また期間T0〜T2,T2〜T4,T4〜
T6,T6〜T8は、それぞれ液晶パネルの1ライン分
のデータを示しており、さらにタイミングT4は一つの
フレームから次のフレームに切り換わるタイミングを示
す。
【0030】図5のチャートに示す動作は、プリチャー
ジ動作をライン単位で行う等、図3に示す動作とほとん
ど同じであるが、プリチャージ期間に液晶パネルに印加
する電圧値を2種類用いて使い分けている点が異なる。
すなわち、プリチャージ電位として、高い電位(VDD
とほぼ等しい)V1と、低い電位(対向電極電位とほぼ
等しい)V2の2種類の電位を用いており、液晶パネル
の電位を対向電極よりも高い電位範囲で制御する場合、
すなわち液晶パネルの電位を反転させる場合、にはプリ
チャージ電位としてV1を用い(T0〜T1,T2〜T
3)、対向電極よりも低い電位範囲で制御する場合には
プリチャージ電位としてV2を用いる(T4〜T5,T
6〜T7)。本実施例では、フレーム単位で交流化(す
なわち液晶パネルの電位を反転)させているので、フレ
ームが変わるタイミングT4で、V1とV2を切り換え
ている。本実施例のように、反転制御の場合にはプリチ
ャージ電位は低い電位V2で充分であり、かえって先の
実施例である図3に示す場合よりもプリチャージ時の無
駄な消費電力を削減できるという効果を有する。
【0031】以上のように図3に示した動作ではプリチ
ャージ電位がつねに同じであったが、本実施例では高い
プリチャージ電位と低いプリチャージ電位を使い分ける
ことにより、出力回路の消費電力をさらに低減すること
ができる。
【0032】次に、さらに他の具体的な実施例について
図面を参照しながら説明する。図6は本実施例における
出力回路の構成を示す。本実施例は、特に、印加電圧の
反転(交流化)をフレーム単位でなくライン単位で実行
する場合の実施例である。図6において図2と同一の構
成要素については同一の符号を付けることで説明を省略
する。同図において図2と異なるところは、プリチャー
ジ回路19の制御の仕方である。すなわち、プリチャー
ジ回路19は、電源に接続した駆動能力の大きい定電流
回路20と、スイッチS3からなるが、このスイッチS
3の開閉をAND回路26を介して制御している。この
AND回路26には、プリチャージ信号と反転制御信号
が入力されている。反転制御信号は1ラインごとにハイ
レベル/ロウレベルが反転する信号であり、一般的な液
晶駆動装置には既に用いられている信号である。
【0033】図7は、図6の出力回路の動作を示すタイ
ミングチャートである。同図において、(a)はプリチ
ャージ信号、(b)は反転制御信号を示し、S3は図6
におけるスイッチS3の開閉動作を示す。またV0は液
晶パネル1に印加する電圧の出力波形を示す。T0〜T
8の意味については他の実施例と同様である。
【0034】同図(a)に示すようにプリチャージ信号
はラインが切り換えられるごとにハイレベルになり、ま
た、(b)に示すように反転制御信号はラインごとにハ
イ/ロウを繰り返す。したがって、AND回路26の出
力、すなわちS3の開閉は、液晶パネルの電位を対向電
極よりも高い電位範囲で制御する場合にのみプリチャー
ジを行う構成としている(T0〜T1,T4〜T5)。
【0035】本実施例のように、ライン単位で交流化す
る構成ではプリチャージは2ラインに1回で充分である
ので、図6に示すような構成をとることができる。この
実施例では、他の実施例よりもプリチャージの回数を少
なくできるので、消費電力の低減をさらに図ることがで
きる。
【0036】なお、本実施例ではスイッチS3を制御す
るための論理回路としてAND回路を用いているが、こ
れに限られるものではなくOR回路等の他の論理回路で
あってもよい。
【0037】
【発明の効果】本発明によれば、放電動作時の貫通電流
を極力抑え、消費電力の低減を図ることができ、実用性
に優れた液晶パネルの出力回路を提供することができ
る。
【0038】また、プリチャージ時のプリチャージ電圧
を必要最小限に制御することにより、消費電力を低減す
ることができる。
【図面の簡単な説明】
【図1】本発明の液晶駆動装置の出力回路の実施例を示
す構成図
【図2】本発明の液晶駆動装置の出力回路の具体的な実
施例を示す構成図
【図3】図2に示した出力回路の動作を表すタイミング
チャート
【図4】本発明の液晶駆動装置の出力回路の他の具体的
な実施例を示す構成図
【図5】図4に示した出力回路の動作を表すタイミング
チャート
【図6】本発明の液晶駆動装置の出力回路の他の具体的
な実施例を示す構成図
【図7】図6に示した出力回路の動作を表すタイミング
チャート
【図8】従来の液晶駆動装置の出力回路を示す構成図
【符号の説明】
1,101 液晶パネル 2,102 対向電極 3,103 差動増幅器 4,104 定電流回路 5,105 NチャンネルMOS型トランジスタ 6,106 定電流回路 7,107 PチャンネルMOS型トランジスタ 8,108 PチャンネルMOS型トランジスタ 9,109 NチャンネルMOS型トランジスタ 10,110 NチャンネルMOS型トランジスタ 11,111 容量 112 スイッチ 13〜18,113〜118 容量 19 プリチャージ制御手段 20 定電流回路 21,22 定電流回路 23,24 AND回路 25 インバータ 26 AND回路 S1〜S5 スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 皿井 修 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 液晶パネルに交流電圧を印加するための
    出力回路において、前記液晶パネルを充電するプリチャ
    ージ制御手段と、前記液晶パネルを放電するディスチャ
    ージ制御手段を有し、前記プリチャージ制御手段を前記
    ディスチャージ制御手段とは独立に制御して前記液晶パ
    ネルに対する印加電圧の立ち上げ時に駆動し、前記ディ
    スチャージ制御手段により液晶パネルへの出力電圧を制
    御することを特徴とする液晶駆動装置の出力回路。
  2. 【請求項2】 プリチャージ制御手段は液晶パネルを2
    種類の電位V1,V2のいずれかに充電することを特徴
    とする請求項1記載の液晶駆動装置の出力回路。
  3. 【請求項3】 プリチャージ制御手段は、液晶パネル表
    示のラインごとに切り換わる反転制御信号によって制御
    することを特徴とする請求項1記載の液晶駆動装置の出
    力回路。
  4. 【請求項4】 液晶パネルに交流電圧を印加するための
    出力回路において、二つの電荷充電用トランジスタと、
    一つの電荷放電用トランジスタを有し、前記二つの電荷
    充電用トランジスタは駆動能力の大きいトランジスタと
    小さいトランジスタからなり、前記駆動能力の大きいト
    ランジスタを前記液晶パネルに対する印加電圧の立ち上
    げ時に駆動することを特徴とする出力回路。
JP05332599A 1993-12-27 1993-12-27 液晶駆動装置の出力回路 Expired - Fee Related JP3077488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05332599A JP3077488B2 (ja) 1993-12-27 1993-12-27 液晶駆動装置の出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05332599A JP3077488B2 (ja) 1993-12-27 1993-12-27 液晶駆動装置の出力回路

Publications (2)

Publication Number Publication Date
JPH07191297A true JPH07191297A (ja) 1995-07-28
JP3077488B2 JP3077488B2 (ja) 2000-08-14

Family

ID=18256751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05332599A Expired - Fee Related JP3077488B2 (ja) 1993-12-27 1993-12-27 液晶駆動装置の出力回路

Country Status (1)

Country Link
JP (1) JP3077488B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423024B1 (ko) * 2000-02-28 2004-03-18 샤프 가부시키가이샤 프리챠지회로와 이를 이용한 화상표시장치
WO2016147902A1 (ja) * 2015-03-18 2016-09-22 ソニー株式会社 送信装置、通信システム、及び、送信方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423024B1 (ko) * 2000-02-28 2004-03-18 샤프 가부시키가이샤 프리챠지회로와 이를 이용한 화상표시장치
WO2016147902A1 (ja) * 2015-03-18 2016-09-22 ソニー株式会社 送信装置、通信システム、及び、送信方法
US10461885B2 (en) 2015-03-18 2019-10-29 Sony Corporation Transmission apparatus, communication system, and transmission method

Also Published As

Publication number Publication date
JP3077488B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
US7821485B2 (en) Source driver output circuit of thin film transistor liquid crystal display
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
US7595783B2 (en) Shift register
JP4632113B2 (ja) 液晶表示装置の駆動電圧発生回路及びその方法
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
US8564329B2 (en) Semiconductor device and driving method thereof
US20090121998A1 (en) Display Apparatus and Method For Driving The Same
JP2003060453A (ja) オフセットキャンセル機能を有するオペアンプ
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
US6917236B2 (en) Method and apparatus for level shifting
JPH08251518A (ja) 駆動回路
KR100341068B1 (ko) 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법
US6084580A (en) Voltage generating circuit and liquid crystal display device incorporating the voltage generating circuit
US20240144855A1 (en) Gate driving circuit and display panel
KR20050026841A (ko) 박막 트랜지스터-액정 표시 장치 구동을 위한 하이 슬루레이트 증폭회로
JP3077488B2 (ja) 液晶駆動装置の出力回路
JPH09230829A (ja) ソースドライバの出力回路
JPH0954309A (ja) 液晶表示装置
JP3174027B2 (ja) 信号レベル変換回路
JP3160143B2 (ja) 液晶表示装置
JP3596958B2 (ja) 表示装置および表示装置の駆動方法
JPH07199156A (ja) 液晶表示装置
JP2849034B2 (ja) 表示駆動装置
JP2000284866A (ja) 電源回路を搭載した半導体装置並びにそれを用いた液晶装置及び電子機器
JPH10197848A (ja) 液晶表示素子駆動装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100616

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees