JPH07183383A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH07183383A
JPH07183383A JP32414693A JP32414693A JPH07183383A JP H07183383 A JPH07183383 A JP H07183383A JP 32414693 A JP32414693 A JP 32414693A JP 32414693 A JP32414693 A JP 32414693A JP H07183383 A JPH07183383 A JP H07183383A
Authority
JP
Japan
Prior art keywords
wiring
functional block
amplitude
small
branch point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32414693A
Other languages
Japanese (ja)
Inventor
Kenji Yasuda
健志 安田
Shigeo Sakayanagi
滋穂 坂柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32414693A priority Critical patent/JPH07183383A/en
Publication of JPH07183383A publication Critical patent/JPH07183383A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a semiconductor integrated circuit device in which the functional block is not effected adversely by a through wiring from the outside formed in the function block. CONSTITUTION:A through wiring is split, between branch points N1 and N2, into through wirings 11, 12 having parallel positional relationship. The through wiring 11 is inserted with inverters 21, 22 in the vicinity of the branch points N1, N2 whereas the through wiring 12 is inserted with buffers 23, 24 in the vicinity of the branch points N1, N2. The main part 11A of the through wiring 11 between the inverters 21, 22 (where a first signal is propagated) and the main part 12a of the through wiring 12 between the butters 23, 24 (where a second signal, i.e., a logical inversion of the first signal, is propagated) intersect a small amplitude wiring 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体チップ上に1
つの機能ブロックが形成された半導体集積回路装置に関
し、特に上記機能ブロック外から上記機能ブロック内を
通過する通過配線を有する半導体集積回路装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a semiconductor integrated circuit device in which two functional blocks are formed, and more particularly to a semiconductor integrated circuit device having a passing wiring that passes from outside the functional block to inside the functional block.

【0002】[0002]

【従来の技術】図8は、同一半導体チップ上に形成され
たメモリ等の大規模機能ブロックと機能ブロックとから
なる半導体集積回路装置の一構成例を示す模式図であ
る。
2. Description of the Related Art FIG. 8 is a schematic diagram showing an example of the configuration of a semiconductor integrated circuit device composed of large-scale functional blocks such as memories and functional blocks formed on the same semiconductor chip.

【0003】同図において、1はメモリ等の大規模機能
ブロック、2及び3は大規模機能ブロック1に隣接する
加算器、デコーダ等の機能ブロック、4は機能ブロック
2,3間を電気的に接続するために大規模機能ブロック
1内を通過する通過配線である。
In the figure, 1 is a large-scale functional block such as a memory, 2 and 3 are functional blocks such as an adder and a decoder adjacent to the large-scale functional block 1, 4 is an electrical connection between the functional blocks 2 and 3. It is a passage wiring that passes through the large-scale functional block 1 for connection.

【0004】図8に示すように、半導体集積回路装置を
形成すると、大規模機能ブロック1内に微小な電位変化
が生じる振幅の小さい信号配線、例えば大規模機能ブロ
ック1がRAMである場合におけるビット線等が存在す
る場合、通過配線4の信号変化が振幅の小さい信号配線
に悪影響を与えることにより、読み出し時間が遅延が変
化したりして、読み出しデータを受ける他の機能ブロッ
クが誤動作する恐れがある。さらに、最悪の場合、読み
出し動作自体が誤動作する等の不具合が生じる。
As shown in FIG. 8, when a semiconductor integrated circuit device is formed, a small-amplitude signal wiring causing a minute potential change in the large-scale functional block 1, for example, a bit when the large-scale functional block 1 is a RAM. When there is a line or the like, a change in the signal of the passing wiring 4 adversely affects the signal wiring having a small amplitude, which may cause a change in the delay of the reading time and may cause other functional blocks that receive the read data to malfunction. is there. Furthermore, in the worst case, a problem occurs such that the read operation itself malfunctions.

【0005】このため、従来の半導体集積回路装置は図
9に示すように、機能ブロック2,3間に大規模機能ブ
ロック1が存在する場合、大規模機能ブロック1内を通
過させず、大規模機能ブロック1の周辺を迂回して配置
される迂回配線5を形成して機能ブロック2,3間の電
気的接続を行っていた。このように、半導体集積回路装
置を形成すると、大規模機能ブロック1内の信号配線が
振幅の小さい信号配線であっても悪影響を受けない。
Therefore, in the conventional semiconductor integrated circuit device, as shown in FIG. 9, when the large-scale functional block 1 exists between the functional blocks 2 and 3, the large-scale functional block 1 is not passed and the large-scale functional block 1 is not passed. The detour wiring 5 arranged around the functional block 1 is formed to electrically connect the functional blocks 2 and 3. Thus, when the semiconductor integrated circuit device is formed, even if the signal wiring in the large-scale functional block 1 is a signal wiring having a small amplitude, it is not adversely affected.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成されており、従来の配線方式で
は、図9に示す様に、大規模機能ブロック1内部の信号
配線が悪影響を受けないように、1つの機能ブロックを
挟んだ他の2つの機能ブロック間の信号配線は挟まれた
機能ブロックを迂回して形成しているため、機能ブロッ
ク間に設ける信号配線の配線長は長くなり、遅延時間が
増加し配線が複雑化するという問題点があった。
The conventional semiconductor integrated circuit device is constructed as described above, and in the conventional wiring system, as shown in FIG. 9, the signal wiring inside the large-scale functional block 1 has a bad influence. Since the signal wiring between the other two functional blocks sandwiching one functional block bypasses the sandwiched functional block so as not to receive it, the wiring length of the signal wiring provided between the functional blocks is long. Therefore, there is a problem that the delay time increases and the wiring becomes complicated.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、機能ブロック内に該機能ブロッ
ク外からの通過配線を形成しても、該機能ブロック内部
に悪影響を与えない半導体集積回路装置を得ることを目
的とする。
The present invention has been made to solve the above problems, and a semiconductor which does not adversely affect the inside of a functional block even if a passing wiring from outside the functional block is formed inside the functional block. An object is to obtain an integrated circuit device.

【0008】[0008]

【課題を解決するための手段】この発明にかかる請求項
1記載の半導体集積回路装置は、動作時に微小な電位変
化が生じる信号配線である小振幅配線を有し、所定の論
理機能を実現する少なくとも1つの機能ブロックと、前
記機能ブロック内で前記小振幅配線と異なる配線層に形
成され、前記小振幅配線と接することなく交差して前記
機能ブロック内を通過し、前記機能ブロック外での電気
的接続に用いられ、一方端から他方端にかけて電流を伝
播する通過配線とを備えた装置であって、前記通過配線
は、前記一方端側の第1の分岐点で分割され、前記他方
端側の第2の分岐点で結合され、第1及び第2の信号を
それぞれ伝播する第1及び第2の分割通過配線を有し、
前記第1及び第2の分割通過配線は、それぞれの主要部
分である第1及び第2の主要部分が互いに平行な位置関
係で配置され、前記第1及び第2の主要部分が前記小振
幅配線と交差する領域近傍において前記第1及び第2の
信号が論理的に反転関係となり、前記第2の分岐点まで
に前記第1及び第2の信号が一致するように設けられ
る。
A semiconductor integrated circuit device according to a first aspect of the present invention has a small-amplitude wiring which is a signal wiring in which a minute potential change occurs during operation, and realizes a predetermined logical function. At least one functional block is formed in a wiring layer different from the small-amplitude wiring in the functional block, crosses the small-amplitude wiring without passing through the functional block, and passes outside the functional block. A device provided with a passing wire used for physical connection and propagating a current from one end to the other end, wherein the passing wire is divided at a first branch point on the one end side, and the other end side is provided. Of the first and second split-pass wirings, which are coupled at the second branch point of and propagate the first and second signals, respectively,
The first and second split-passage wires are arranged such that the first and second main parts, which are the main parts, are arranged in a parallel positional relationship, and the first and second main parts are the small-amplitude wires. The first and second signals have a logically inverted relationship in the vicinity of a region intersecting with, and the first and second signals are provided so as to coincide with each other by the second branch point.

【0009】この発明にかかる請求項2記載の半導体集
積回路装置は、動作時に微小な電位変化が生じる信号配
線である小振幅配線を有し、所定の論理機能を実現する
少なくとも1つの機能ブロックと、前記機能ブロック内
で前記小振幅配線と異なる配線層に形成され、前記小振
幅配線と所定の間隔を隔てて隣接配置されて前記機能ブ
ロック内を通過し、前記機能ブロック外での電気的接続
に用いられ、一方端から他方端にかけて電流を伝播する
通過配線とを備えた半導体集積回路装置であって、前記
通過配線は、前記一方端側の第1の分岐点で分割され、
前記他方端側の第2の分岐点で結合され、かつ第1及び
第2の信号をそれぞれ伝播する第1及び第2の分割通過
配線を有し、前記第1及び第2の分割通過配線は、それ
ぞれの主要部分である第1及び第2の主要部分が前記機
能ブロック内で互いに異なる配線層において平面位置が
一致するように配置され、前記第1及び第2主要部分が
前記小振幅配線と所定の間隔を隔てて隣接配置される箇
所において前記第1及び第2の信号が論理的に反転関係
となり、かつ前記第2の分岐点までに前記第1及び第2
の信号が一致するように設けられる。
A semiconductor integrated circuit device according to a second aspect of the present invention has a small-amplitude wiring which is a signal wiring in which a minute potential change occurs during operation, and at least one functional block for realizing a predetermined logic function. Formed in a wiring layer different from the small-amplitude wiring in the functional block, disposed adjacent to the small-amplitude wiring with a predetermined distance, passing through the functional block, and electrically connected outside the functional block. A semiconductor integrated circuit device having a passage wiring that propagates a current from one end to the other end, wherein the passage wiring is divided at the first branch point on the one end side,
The first and second divided pass wirings are coupled at the second branch point on the other end side and propagate the first and second signals, respectively, and the first and second divided pass wirings are , The first and second main parts, which are respective main parts, are arranged in the functional block so that the plane positions thereof coincide with each other in different wiring layers, and the first and second main parts correspond to the small-amplitude wiring. The first and second signals have a logically inverted relationship at a position adjacent to each other with a predetermined space therebetween, and the first and second signals are provided by the second branch point.
Are provided so that the signals of are matched.

【0010】[0010]

【作用】この発明における請求項1記載の半導体集積回
路装置の通過配線における第1及び第2の分割通過配線
は、それぞれの主要部分である第1及び第2の主要部分
が互いに平行な位置関係で配置され、第1及び第2の主
要部分が小振幅配線と交差する領域近傍において第1及
び第2の信号が論理的に反転関係となるため、第1の分
割通過配線の第1の主要部分が小振幅配線に与える第1
の影響と第2の分割通過配線の第2の主要部分が小振幅
配線に与える第2の影響とが互いに打ち消すように働
く。
According to the first aspect of the present invention, the first and second divided passage wirings of the passage wiring of the semiconductor integrated circuit device according to the present invention have a positional relationship in which the first and second principal portions, which are respective principal portions, are parallel to each other. In the vicinity of the area where the first and second main parts intersect with the small-amplitude wiring, the first and second signals have a logical inversion relationship, so 1st part gives to small amplitude wiring
And the second effect of the second main portion of the second split-passage wiring on the small-amplitude wiring work so as to cancel each other out.

【0011】この発明における請求項2記載の半導体集
積回路装置の通過配線における第1及び第2の分割通過
配線は、それぞれの主要部分である第1及び第2の主要
部分が機能ブロック内で互いに異なる配線層において平
面位置が一致するように配置され、第1及び第2主要部
分が小振幅配線と所定の間隔を隔てて隣接配置される箇
所において第1及び第2の信号が論理的に反転関係とな
るため、第1の分割通過配線の第1の主要部分が小振幅
配線に与える第1の影響と第2の分割通過配線の第2の
主要部分が小振幅配線に与える第2の影響とが互いに打
ち消すように働く。
According to the second aspect of the present invention, in the first and second divided passage wirings of the passage wiring of the semiconductor integrated circuit device, the first and second principal portions, which are the respective principal portions, are mutually located in the functional block. The first and second signals are logically inverted at the positions where the plane positions are aligned in different wiring layers and the first and second main portions are adjacent to the small-amplitude wiring at a predetermined distance. Because of the relationship, the first influence of the first main portion of the first divided-pass wiring on the small-amplitude wiring and the second influence of the second main portion of the second divided-pass wiring on the small-amplitude wiring. And work to cancel each other.

【0012】[0012]

【実施例】【Example】

<第1の実施例>図1はこの発明の第1の実施例の半導
体集積回路装置の構成を示す模式図である。同図に示す
ように、機能ブロック2,3間を電気的に接続するた
め、機能ブロック2,3間にある大規模機能ブロック1
を通過して通過配線10が形成される。
<First Embodiment> FIG. 1 is a schematic diagram showing the structure of a semiconductor integrated circuit device according to a first embodiment of the present invention. As shown in the figure, since the functional blocks 2 and 3 are electrically connected, a large-scale functional block 1 between the functional blocks 2 and 3 is provided.
Passing wiring 10 is formed by passing through.

【0013】通過配線10は、機能ブロック3側から機
能ブロック2側にかけて信号を伝播するための配線であ
り、大規模機能ブロック1内において、分岐点N1で分
割通過配線11と分割通過配線12とに分割され、分岐
点N2で分割通過配線11及び分割通過配線12が結合
する。これら分割通過配線11及び分割通過配線12は
同一配線層に形成され、互いに平行に設けられる。な
お、分割通過配線11及び分割通過配線12の間隔は設
計の許す範囲で狭い方が望ましい。
The passage wiring 10 is a wiring for propagating a signal from the functional block 3 side to the functional block 2 side, and in the large-scale functional block 1, the divided passage wiring 11 and the divided passage wiring 12 are provided at a branch point N1. The divided pass wiring 11 and the divided pass wiring 12 are connected at the branch point N2. The divided passing wiring 11 and the divided passing wiring 12 are formed in the same wiring layer and are provided in parallel with each other. It is desirable that the distance between the split passage wirings 11 and 12 be as narrow as possible within the range allowed by the design.

【0014】そして、図2に示すように、大規模機能ブ
ロック1内に存在するSRAMのビット線等の振幅の小
さい(動作時に所定期間中に微小な電位変化が生じる)
配線である小振幅配線6に対し、分割通過配線11及び
分割通過配線12は異なる配線層に形成され、その主要
部分11A及び12Bが小振幅配線6に接することなく
垂直に交差して設けられる。
Then, as shown in FIG. 2, the amplitude of the bit line or the like of the SRAM existing in the large-scale functional block 1 is small (a minute potential change occurs during a predetermined period during operation).
The split-passage wiring 11 and the split-passage wiring 12 are formed in different wiring layers with respect to the small-amplitude wiring 6, which is a wiring, and the main portions 11A and 12B thereof are provided perpendicularly intersecting without contacting the small-amplitude wiring 6.

【0015】さらに、分割通過配線11及び分割通過配
線12は同一配線材料を用いて同一配線層に位置するよ
うに形成され、その配線幅は同一に設定される。
Further, the divisional passing wiring 11 and the divisional passing wiring 12 are formed by using the same wiring material so as to be located in the same wiring layer, and have the same wiring width.

【0016】そして、分割通過配線11は分岐点N1近
傍にインバータ21を、分岐点N2近傍にインバータ2
2をそれぞれ介挿し、分割通過配線12は分岐点N1近
傍にバッファ23と、分岐点N2近傍にバッファ24を
それぞれ介挿する。そして、分割通過配線11のインバ
ータ21,22間に主要部分11A、分割通過配線12
のバッファ23,24間に主要部分11Aが位置する。
The split passage wiring 11 has an inverter 21 near the branch point N1 and an inverter 2 near the branch point N2.
2, the split pass-through wiring 12 has a buffer 23 near the branch point N1 and a buffer 24 near the branch point N2. Then, the main portion 11A between the inverters 21 and 22 of the divided passage wiring 11 and the divided passage wiring 12
The main portion 11A is located between the buffers 23 and 24 of the.

【0017】したがって、分割通過配線11及び12の
主要部分11A及び12Aを伝播する第1及び第2の信
号は、互いに論理的に反転した信号関係となる。なお、
インバータ21,22、バッファ23及び24はそれぞ
れ駆動能力、信号伝播遅延時間等が同レベルに設定され
る。
Therefore, the first and second signals propagating through the main portions 11A and 12A of the divisional pass wirings 11 and 12 have a signal relationship that is logically inverted. In addition,
The inverters 21 and 22 and the buffers 23 and 24 are set to have the same driving capability and signal propagation delay time.

【0018】このような構成において、分割通過配線1
1の主要部分11Aは、小振幅配線6と垂直に交差して
小振幅配線6との間に寄生容量を形成して第1の影響を
与えようとする。一方、分割通過配線12の主要部分1
2Aも、小振幅配線6と垂直に交差して小振幅配線6の
間に寄生容量を形成して、第2の影響を与えようとす
る。
In such a configuration, the split passage wiring 1
The main portion 11A of No. 1 crosses the small-amplitude wiring 6 vertically and forms a parasitic capacitance with the small-amplitude wiring 6 so as to give a first influence. On the other hand, the main portion 1 of the split passage wiring 12
2A also tries to exert a second influence by forming a parasitic capacitance between the small-amplitude wiring 6 and the small-amplitude wiring 6 perpendicularly.

【0019】このとき、分割通過配線11及び分割通過
配線12の主要部分11A及び12Aは、小振幅配線6
との交差点において、互いに反転関係の第1及び第2の
信号を伝播しているため、第2の影響は第1の影響を打
ち消す方向に働き、小振幅配線6に対する影響を相殺す
る事ができる。
At this time, the main portions 11A and 12A of the divided passage wiring 11 and the divided passage wiring 12 are small-amplitude wiring 6
Since the first and second signals having the inversion relation to each other are propagated at the intersection with and, the second influence acts in the direction of canceling the first influence, and the influence on the small-amplitude wiring 6 can be offset. .

【0020】そして、インバータ21及びバッファ23
の駆動能力、信号伝播遅延時間と、分割通過配線11及
び分割通過配線12の形成材料、配線幅とがそれぞれ同
一に設定されることにより、第1の影響と第2の影響は
同レベルとなるため、結果的に小振幅配線6は分割通過
配線11及び分割通過配線12の主要部分11A及び主
要部分12Aから殆ど影響を受けなくなる。
Then, the inverter 21 and the buffer 23
By setting the driving ability and the signal propagation delay time of the same, the formation material of the division passage wiring 11 and the division passage wiring 12 and the wiring width to be the same, respectively, the first influence and the second influence are at the same level. Therefore, as a result, the small-amplitude wiring 6 is hardly affected by the main portions 11A and 12A of the split passage wiring 11 and the split passage wiring 12.

【0021】また、分割通過配線11上の第1の信号は
インバータ22でさらに反転されるため、分岐点N2に
達するまでに、分割通過配線11の第1の信号と分割通
過配線12の第2の信号のは同一値に戻されるため、通
過配線10の信号伝播に支障をきたすこともない。
Further, since the first signal on the split passage wiring 11 is further inverted by the inverter 22, the first signal of the division passage wiring 11 and the second signal of the division passage wiring 12 are reached before reaching the branch point N2. Since the signal of 1 is returned to the same value, there is no problem in the signal propagation of the passage wiring 10.

【0022】このように第1の実施例の半導体集積回路
装置は、小振幅配線6に対し、互いの影響を打ち消すよ
うに分割通過配線11及び分割通過配線12を配置する
ことににより、大規模機能ブロック1に悪影響を与える
ことなく、大規模機能ブロック1内に通過配線10を形
成することができる効果を奏する。
As described above, the semiconductor integrated circuit device of the first embodiment is large-scaled by arranging the divided passage wiring 11 and the divided passage wiring 12 in the small-amplitude wiring 6 so as to cancel the influence of each other. The passage wiring 10 can be formed in the large-scale functional block 1 without adversely affecting the functional block 1.

【0023】なお、上記効果を得るための必要最小条件
は、第1及び第2の主要部分11A及び12Aが互いに
平行な位置関係で配置され(同一配線層に形成されなく
てもよい)、第1及び第2の主要部分11A及び12A
が小振幅配線6と交差する領域近傍において第1及び第
2の信号が論理的に反転関係となり、分岐点N2までに
第1及び第2の信号が一致するように設けられることで
ある。
The necessary minimum condition for obtaining the above effect is that the first and second main portions 11A and 12A are arranged in a positional relationship parallel to each other (not necessarily formed in the same wiring layer). First and second main parts 11A and 12A
The first and second signals are logically inverted in the vicinity of the region intersecting with the small-amplitude wiring 6, and the first and second signals are provided so as to coincide with each other by the branch point N2.

【0024】なお、第1の実施例では、分岐点N1、分
岐点N2、インバータ21、22、バッファ23及びバ
ッファ24を大規模機能ブロック1内に形成した例を示
したが、図3に示すように、大規模機能ブロック1外に
形成することもできる。
In the first embodiment, the branch point N1, the branch point N2, the inverters 21 and 22, the buffer 23 and the buffer 24 are formed in the large-scale functional block 1, but shown in FIG. Thus, it may be formed outside the large-scale functional block 1.

【0025】<第2の実施例>図4はこの発明の第2の
実施例の半導体集積回路装置を示す模式図である。同図
に示すように、機能ブロック2,3間を電気的に接続す
るため、機能ブロック2,3間にある大規模機能ブロッ
ク1を通過して通過配線30が形成される。
<Second Embodiment> FIG. 4 is a schematic view showing a semiconductor integrated circuit device according to a second embodiment of the present invention. As shown in the figure, since the functional blocks 2 and 3 are electrically connected, the passage wiring 30 is formed through the large-scale functional block 1 located between the functional blocks 2 and 3.

【0026】通過配線30は、機能ブロック3側から機
能ブロック2側にかけて信号を伝播するための配線であ
り、大規模機能ブロック1内において、分岐点N3で分
割通過配線31と分割通過配線32とに分割され、分岐
点N4で分割通過配線31及び分割通過配線32が結合
する。
The passage wiring 30 is a wiring for propagating a signal from the functional block 3 side to the functional block 2 side, and in the large-scale functional block 1, at the branch point N3, the divided passage wiring 31 and the divided passage wiring 32 are provided. And the split passage wiring 31 and the split passage wiring 32 are connected at a branch point N4.

【0027】そして、図5に示すように、分割通過配線
31及び分割通過配線32の主要部31A及び32Bは
大規模機能ブロック1内に存在するSRAMのビット線
等の小振幅配線6に対し平行に設けられ、かつ互いの平
面位置が一致するように異なる配線層に形成されている
のがわかる。
As shown in FIG. 5, the main parts 31A and 32B of the divisional passing wiring 31 and the divisional passing wiring 32 are parallel to the small-amplitude wiring 6 such as the bit line of SRAM in the large-scale functional block 1. It can be seen that they are formed in different wiring layers such that they are provided on the same wiring board, and their planar positions match each other.

【0028】図6は図5のI−I断面を示す断面図であ
る。同図に示すように、分割通過配線31及び分割通過
配線32それぞれの主要部31A及び32Aが、異なる
層に形成される。なお、33は層間絶縁膜である。
FIG. 6 is a sectional view showing the II section of FIG. As shown in the figure, the main portions 31A and 32A of the split passage wiring 31 and the division passage wiring 32 are formed in different layers. Reference numeral 33 is an interlayer insulating film.

【0029】さらに、分割通過配線31及び分割通過配
線32は同一配線材料を用いて形成され、その配線幅は
同一に設定される。
Further, the divisional passing wiring 31 and the divisional passing wiring 32 are formed by using the same wiring material, and their wiring widths are set to be the same.

【0030】そして、分割通過配線31は分岐点N3近
傍にインバータ21を、分岐点N4近傍にインバータ2
2をそれぞれ介挿し、分割通過配線32は分岐点N3近
傍にバッファ23と、分岐点N4近傍にバッファ24を
それぞれ介挿する。そして、分割通過配線31のインバ
ータ21,22間に主要部分31A、分割通過配線32
のバッファ23,24間に主要部分32Aが位置する。
The split passage wiring 31 has the inverter 21 near the branch point N3 and the inverter 2 near the branch point N4.
2 is inserted, and the split passage wiring 32 inserts the buffer 23 near the branch point N3 and the buffer 24 near the branch point N4. The main portion 31A between the inverters 21 and 22 of the divided passage wiring 31 and the divided passage wiring 32
The main portion 32A is located between the buffers 23 and 24 of the.

【0031】したがって、分割通過配線31及び32の
主要部分31A及び32Aを伝播する第1及び第2の信
号は、互いに論理的に反転した信号関係となる。なお、
インバータ21,22、バッファ23及び24はそれぞ
れ駆動能力、信号伝播遅延時間等が同レベルに設定され
る。
Therefore, the first and second signals propagating through the main portions 31A and 32A of the divisional passing wirings 31 and 32 have a signal relationship that is logically inverted. In addition,
The inverters 21 and 22 and the buffers 23 and 24 are set to have the same driving capability and signal propagation delay time.

【0032】このような構成において、分割通過配線3
1の主要部分31Aは、平行に隣接形成された小振幅配
線6との間に寄生容量を形成して第1の影響を与えよう
とする。一方、分割通過配線32の主要部分32Aも、
平行に隣接された小振幅配線6との間に寄生容量を形成
して、第2の影響を与えようとする。
In such a configuration, the split passage wiring 3
The first main portion 31A tries to exert a first effect by forming a parasitic capacitance between the main portion 31A and the small-amplitude wiring 6 formed adjacently in parallel. On the other hand, the main portion 32A of the split passage wiring 32 is also
A parasitic capacitance is formed between the small-amplitude wiring 6 and the small-amplitude wiring 6 which are adjacent to each other in parallel, so that the second influence is exerted.

【0033】このとき、分割通過配線31及び分割通過
配線32の主要部分31A及び32Aは、小振幅配線6
と平行に隣接した部分において、互いに論理的に反転関
係の第1及び第2の信号を伝播しているため、第2の影
響は第1の影響を打ち消す方向に働き、小振幅配線6に
対する影響を相殺する事ができる。
At this time, the main portions 31A and 32A of the divisional passing wiring 31 and the divisional passing wiring 32 are small-amplitude wiring 6
Since the first and second signals that are logically inverted in relation to each other are propagated in the portions that are parallel to and adjacent to each other, the second influence acts in a direction to cancel the first influence, and the influence on the small-amplitude wiring 6. Can be offset.

【0034】そして、インバータ21及びバッファ23
の駆動能力、信号伝播遅延時間と、分割通過配線11及
び分割通過配線12の形成材料、配線幅とがそれぞれ同
一に設定されることにより、第1の影響と第2の影響は
同レベルとなるため、結果的に小振幅配線6は分割通過
配線31及び分割通過配線32の主要部分31A及び3
2Aから殆ど影響を受けなくなる。
Then, the inverter 21 and the buffer 23
By setting the driving ability and the signal propagation delay time of the same, the formation material of the division passage wiring 11 and the division passage wiring 12 and the wiring width to be the same, respectively, the first influence and the second influence are at the same level. Therefore, as a result, the small-amplitude wiring 6 is divided into the main portions 31A and 3 of the split passage wiring 31 and the division passage wiring 32.
Little affected by 2A.

【0035】また、分割通過配線31上の第1の信号は
インバータ22でさらに反転されるため、分岐点N2に
達するまでに、分割通過配線31の第1の信号と分割通
過配線32の第2の信号とは同一値に戻されるため、通
過配線30の信号伝播に支障をきたすこともない。
Further, since the first signal on the split passage wiring 31 is further inverted by the inverter 22, the first signal of the division passage wiring 31 and the second signal of the division passage wiring 32 are reached before reaching the branch point N2. Since it is returned to the same value as the signal of No. 1, there is no problem in the signal propagation of the passage wiring 30.

【0036】このように第2の実施例の半導体集積回路
装置は、小振幅配線6に対し、互いの影響を打ち消すよ
うに分割通過配線31及び分割通過配線32を配置する
ことににより、大規模機能ブロック1に悪影響を与える
ことなく、大規模機能ブロック1内に通過配線30を形
成することができる効果を奏する。
As described above, the semiconductor integrated circuit device of the second embodiment has a large scale by arranging the divisional passing wiring 31 and the divisional passing wiring 32 in the small-amplitude wiring 6 so as to cancel the influence of each other. The passage wiring 30 can be formed in the large-scale functional block 1 without adversely affecting the functional block 1.

【0037】なお、上記効果を得るための必要最小条件
は、第1及び第2の主要部分31A及び32Aが大規模
機能ブロック1内で互いに異なる配線層において平面位
置が一致するように配置され、第1及び第2主要部分3
1A及び32Aが小振幅配線6と所定の間隔を隔てて隣
接配置される箇所において第1及び第2の信号が論理的
に反転関係となり、かつ分岐点N4までに第1及び第2
の信号が一致するように設けられることである。
The minimum necessary condition for obtaining the above effect is that the first and second main portions 31A and 32A are arranged in the large-scale functional block 1 so that their plane positions are the same in different wiring layers. First and second main part 3
The first and second signals are logically inverted at a location where 1A and 32A are arranged adjacent to the small-amplitude wiring 6 with a predetermined space therebetween, and the first and second signals are provided by the branch point N4.
The signals are to be provided so as to coincide with each other.

【0038】また、第2の実施例では、分岐点N1、分
岐点N2、インバータ21、22、バッファ23及びバ
ッファ24を大規模機能ブロック1内に形成した例を示
したが、図7に示すように、大規模機能ブロック1外に
形成することもできる。
In the second embodiment, the branch point N1, the branch point N2, the inverters 21 and 22, the buffer 23, and the buffer 24 are formed in the large-scale functional block 1 as shown in FIG. Thus, it may be formed outside the large-scale functional block 1.

【0039】[0039]

【発明の効果】以上説明したように、この発明における
請求項1記載の半導体集積回路装置の通過配線における
第1及び第2の分割通過配線は、それぞれの主要部分で
ある第1及び第2の主要部分が互いに平行な位置関係で
配置され、第1及び第2の主要部分が小振幅配線と交差
する領域近傍において第1及び第2の信号が論理的に反
転関係となるため、第1の主要部分が小振幅配線に与え
る第1の影響と第2の主要部分が小振幅配線に与える第
2の影響とが互いに打ち消すように働き、小振幅配線が
第1及び第2の分割通過配線から受ける影響を大幅に低
減することができる。
As described above, the first and second divided pass-through wirings in the pass-through wiring of the semiconductor integrated circuit device according to the first aspect of the present invention are the first and the second divided pass-through wirings, respectively. The first and second signals are logically inverted in the vicinity of the area where the main parts are arranged in parallel with each other and the first and second main parts intersect with the small-amplitude wiring. The first effect of the main portion on the small-amplitude wiring and the second effect of the second main portion on the small-amplitude wiring work to cancel each other, and the small-amplitude wiring is separated from the first and second split-pass wirings. It is possible to significantly reduce the influence.

【0040】また、第1及び第2の分割通過配線は、第
2の分岐点までに第1及び第2の信号が一致するように
設けられるため、通過配線の信号伝播に支障をきたすこ
ともない。
Further, since the first and second divided passage wirings are provided so that the first and second signals coincide with each other by the second branch point, the signal propagation through the passage wirings may be hindered. Absent.

【0041】その結果、機能ブロック内に該機能ブロッ
ク外からの通過配線を形成しても、該機能ブロック内部
に悪影響を与えない半導体集積回路装置を得ることがで
きる。
As a result, it is possible to obtain a semiconductor integrated circuit device that does not adversely affect the inside of the functional block even if the passing wiring from outside the functional block is formed inside the functional block.

【0042】この発明における請求項2記載の半導体集
積回路装置の通過配線における第1及び第2の分割通過
配線は、それぞれの主要部分である第1及び第2の主要
部分が機能ブロック内で互いに異なる配線層において平
面位置が一致するように配置され、第1及び第2主要部
分が小振幅配線と所定の間隔を隔てて隣接配置される箇
所において第1及び第2の信号が論理的に反転関係とな
るため、第1の主要部分が小振幅配線に与える第1の影
響と第2の主要部分が小振幅配線に与える第2の影響と
が互いに打ち消すように働き、小振幅配線が第1及び第
2の分割通過配線から受ける影響を大幅に低減すること
ができる。
According to the second aspect of the present invention, the first and second divided pass-through wirings of the pass-through wiring of the semiconductor integrated circuit device according to the present invention are such that the first and second main portions, which are the main portions, are mutually located in the functional block. The first and second signals are logically inverted at the positions where the plane positions are aligned in different wiring layers and the first and second main portions are adjacent to the small-amplitude wiring at a predetermined distance. As a result of the relationship, the first influence exerted on the small-amplitude wiring by the first main portion and the second influence exerted on the small-amplitude wiring by the second main portion act to cancel each other, and the small-amplitude wiring is Also, the influence of the second divided-passage wiring can be significantly reduced.

【0043】また、第1及び第2の分割通過配線は、第
2の分岐点までに第1及び第2の信号が一致するように
設けられるため、通過配線の信号伝播に支障をきたすこ
ともない。
Further, since the first and second split-passage wirings are provided so that the first and second signals coincide with each other by the second branch point, the signal propagation through the passage wirings may be hindered. Absent.

【0044】その結果、機能ブロック内に該機能ブロッ
ク外からの通過配線を形成しても、該機能ブロック内部
に悪影響を与えない半導体集積回路装置を得ることがで
きる。
As a result, it is possible to obtain a semiconductor integrated circuit device that does not adversely affect the inside of the functional block even if the passing wiring from outside the functional block is formed inside the functional block.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例である半導体集積回路
装置を示す模式図である。
FIG. 1 is a schematic diagram showing a semiconductor integrated circuit device according to a first embodiment of the present invention.

【図2】図1の大規模機能ブロック内を示す模式図であ
る。
FIG. 2 is a schematic diagram showing the inside of a large-scale functional block of FIG.

【図3】第1の実施例の他の態様を示す模式図である。FIG. 3 is a schematic view showing another aspect of the first embodiment.

【図4】この発明の第2の実施例である半導体集積回路
装置を示す模式図である。
FIG. 4 is a schematic diagram showing a semiconductor integrated circuit device according to a second embodiment of the present invention.

【図5】図4の大規模機能ブロック内を示す模式図であ
る。
5 is a schematic diagram showing the inside of a large-scale functional block of FIG.

【図6】図5のI−I断面を示す断面図である。6 is a cross-sectional view showing the I-I cross section of FIG. 5;

【図7】第2の実施例の他の態様を示す模式図である。FIG. 7 is a schematic view showing another aspect of the second embodiment.

【図8】通過配線を用いた従来の半導体集積回路装置を
示す模式図である。
FIG. 8 is a schematic diagram showing a conventional semiconductor integrated circuit device using a passing wiring.

【図9】迂回配線を用いた従来の半導体集積回路装置を
示す模式図である。
FIG. 9 is a schematic diagram showing a conventional semiconductor integrated circuit device using bypass wiring.

【符号の説明】[Explanation of symbols]

1 大規模機能ブロック 2 機能ブロック 3 機能ブロック 6 小振幅配線 10 通過配線 11 分割通過配線 12 分割通過配線 21 インバータ 22 インバータ 23 バッファ 24 バッファ 30 通過配線 31 分割通過配線 32 分割通過配線 1 Large-scale functional block 2 Functional block 3 Functional block 6 Small amplitude wiring 10 Passing wiring 11 Dividing passing wiring 12 Dividing passing wiring 21 Inverter 22 Inverter 23 Buffer 24 Buffer 30 Passing wiring 31 Dividing passing wiring 32 Dividing passing wiring

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 動作時に微小な電位変化が生じる信号配
線である小振幅配線を有し、所定の論理機能を実現する
少なくとも1つの機能ブロックと、 前記機能ブロック内で前記小振幅配線と異なる配線層に
形成され、前記小振幅配線と接することなく交差して前
記機能ブロック内を通過し、前記機能ブロック外での電
気的接続に用いられ、一方端から他方端にかけて電流を
伝播する通過配線とを備えた半導体集積回路装置であっ
て、 前記通過配線は、前記一方端側の第1の分岐点で分割さ
れ、前記他方端側の第2の分岐点で結合され、第1及び
第2の信号をそれぞれ伝播する第1及び第2の分割通過
配線を有し、 前記第1及び第2の分割通過配線は、それぞれの主要部
分である第1及び第2の主要部分が互いに平行な位置関
係で配置され、前記第1及び第2の主要部分が前記小振
幅配線と交差する領域近傍において前記第1及び第2の
信号が論理的に反転関係となり、前記第2の分岐点まで
に前記第1及び第2の信号が一致するように設けられる
ことを特徴とする半導体集積回路装置。
1. At least one functional block having a small-amplitude wiring that is a signal wiring that causes a minute potential change during operation, and at least one functional block that realizes a predetermined logical function, and a wiring different from the small-amplitude wiring within the functional block. Pass-through wiring formed in a layer, crossing without passing through the small-amplitude wiring, passing through the inside of the functional block, used for electrical connection outside the functional block, and propagating a current from one end to the other end; In the semiconductor integrated circuit device, the passing wiring is divided at the first branch point on the one end side and is coupled at the second branch point on the other end side, and the first and second branch points are connected. First and second split-passage wirings for respectively propagating signals are provided, and the first and second split-passage wirings have a positional relationship in which first and second main portions, which are respective main portions, are parallel to each other. Placed in the above The first and second signals are logically inverted in the vicinity of a region where the first and second main parts intersect with the small-amplitude wiring, and the first and second signals are formed by the second branch point. A semiconductor integrated circuit device, wherein signals are provided so as to coincide with each other.
【請求項2】 動作時に微小な電位変化が生じる信号配
線である小振幅配線を有し、所定の論理機能を実現する
少なくとも1つの機能ブロックと、 前記機能ブロック内で前記小振幅配線と異なる配線層に
形成され、前記小振幅配線と所定の間隔を隔てて隣接配
置されて前記機能ブロック内を通過し、前記機能ブロッ
ク外での電気的接続に用いられ、一方端から他方端にか
けて電流を伝播する通過配線とを備えた半導体集積回路
装置であって、 前記通過配線は、前記一方端側の第1の分岐点で分割さ
れ、前記他方端側の第2の分岐点で結合され、かつ第1
及び第2の信号をそれぞれ伝播する第1及び第2の分割
通過配線を有し、 前記第1及び第2の分割通過配線は、それぞれの主要部
分である第1及び第2の主要部分が前記機能ブロック内
で互いに異なる配線層において平面位置が一致するよう
に配置され、前記第1及び第2主要部分が前記小振幅配
線と所定の間隔を隔てて隣接配置される箇所において前
記第1及び第2の信号が論理的に反転関係となり、かつ
前記第2の分岐点までに前記第1及び第2の信号が一致
するように設けられることを特徴とする半導体集積回路
装置。
2. At least one functional block having a small-amplitude wiring that is a signal wiring that causes a minute potential change during operation, and at least one functional block that realizes a predetermined logic function, and a wiring different from the small-amplitude wiring within the functional block. Is formed in a layer, is arranged adjacent to the small-amplitude wiring at a predetermined distance, passes through the inside of the functional block, is used for electrical connection outside the functional block, and propagates a current from one end to the other end. A semiconductor integrated circuit device comprising: a first branch point on the one end side; a second branch point on the other end side; 1
And a second split passage wiring for propagating a second signal, respectively, and the first and second split passage wirings have first and second main portions which are main portions thereof. The first and second main portions are arranged in the functional block so that their planar positions are the same in different wiring layers, and the first and second main portions are arranged adjacent to the small-amplitude wiring at a predetermined distance. 2. A semiconductor integrated circuit device, wherein the two signals are logically inverted and are provided so that the first and second signals match by the second branch point.
JP32414693A 1993-12-22 1993-12-22 Semiconductor integrated circuit device Pending JPH07183383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32414693A JPH07183383A (en) 1993-12-22 1993-12-22 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32414693A JPH07183383A (en) 1993-12-22 1993-12-22 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH07183383A true JPH07183383A (en) 1995-07-21

Family

ID=18162650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32414693A Pending JPH07183383A (en) 1993-12-22 1993-12-22 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH07183383A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037171A (en) * 2001-07-23 2003-02-07 Niigata Seimitsu Kk Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037171A (en) * 2001-07-23 2003-02-07 Niigata Seimitsu Kk Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
KR100505990B1 (en) Semiconductor memory device
US20070047283A1 (en) Semiconductor device
JP2001256175A (en) Memory system
JPH0251252A (en) Wiring structure of integrated circuit
JPH07183383A (en) Semiconductor integrated circuit device
JP3476403B2 (en) Semiconductor circuit, delay adjustment method thereof, and layout method thereof
US5858817A (en) Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step
JPH0580831B2 (en)
JPH0974172A (en) Semiconductor device
JPH0348455A (en) Semiconductor device
JPH0582646A (en) Semiconductor circuit provided with cross-talk noise preventing function
JPS60189240A (en) Semiconductor integrated circuit device
JP2788783B2 (en) Semiconductor integrated circuit
JP3382886B2 (en) Signal selection circuit
JPH04113625A (en) Metal interconnection structure of semiconductor device
JPS6197849A (en) Gate array lsi device
JPH0590427A (en) Semiconductor ic device
JP2000003963A (en) Semiconductor integrated circuit and its layout design method
JP4036537B2 (en) Integrated circuit device
JPH022122A (en) Semiconductor integrated circuit
JPS596067B2 (en) semiconductor memory
JP2874254B2 (en) Semiconductor integrated circuit device
JPH088343A (en) Power supply wiring for integrated circuit device
JPS62115937A (en) Error signal removal circuit
JPH06140566A (en) Semiconductor integrated circuit