JPH07176736A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07176736A
JPH07176736A JP31798793A JP31798793A JPH07176736A JP H07176736 A JPH07176736 A JP H07176736A JP 31798793 A JP31798793 A JP 31798793A JP 31798793 A JP31798793 A JP 31798793A JP H07176736 A JPH07176736 A JP H07176736A
Authority
JP
Japan
Prior art keywords
film
metal
semiconductor device
metal film
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31798793A
Other languages
Japanese (ja)
Inventor
Nobuhisa Hamatake
伸寿 濱武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31798793A priority Critical patent/JPH07176736A/en
Publication of JPH07176736A publication Critical patent/JPH07176736A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To increase Si ions which contribute to a reaction to silicidize when a metal silicide interconnection is formed by using Si by an ion implantation operation. CONSTITUTION:A photoresist film 11 having an opening part is formed in a region, in which a metal silicide interconnection is to be formed, on a metal film 4 which can be silicized. By making use of the photoresist film 11 as a mask, silicon (Si) ions are made to impinge from an oblique direction of about 45 deg. with reference to the main face of a silicon substrate 1, and the Si ions are implanted into the metal film 4. The photoresist film 11 is removed, the metal film 4 into which the silicon ions have been implanted is then heated and treated, and the silicide interconnection having a metal silicide film 10 is formed. By adopting this method, the effective thickness of the metal film is increased, and the Si ions which contribute to a reaction to silicidize are increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、MOS集積回路から成る半導体装置の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device composed of a MOS integrated circuit.

【0002】[0002]

【従来の技術】CMOS集積回路の集積度の向上のため
に金属シリサイド配線を用いる方法が提案されている。
その一例がIEEETRANSACTIONS ON ELECTRON DEVICES, VO
L.34,NO.3, MARCH, 1987, p587に掲載されている。この
方法について、図3を参照して説明する。
2. Description of the Related Art A method using metal silicide wiring has been proposed for improving the integration degree of a CMOS integrated circuit.
One example is IEEE TRANSACTIONS ON ELECTRON DEVICES, VO
L.34, NO.3, MARCH, 1987, p587. This method will be described with reference to FIG.

【0003】まず、図3(a)に示すように、シリコン
基板1に対して公知の選択酸化法を用いて500nm程
度のフィールド酸化膜2を形成した後に、通常のMOS
トランジスタの形成工程に従って、ゲート酸化膜3、ポ
リシリコンゲート電極4、及びサイドウォール酸化膜5
から成るゲート構造を形成する。次いでイオン注入法を
用いて所定の不純物を導入してMOSトランジスタのソ
ース/ドレイン領域6を形成する。
First, as shown in FIG. 3A, a field oxide film 2 of about 500 nm is formed on a silicon substrate 1 by using a known selective oxidation method, and then a normal MOS is formed.
According to the transistor forming process, the gate oxide film 3, the polysilicon gate electrode 4, and the sidewall oxide film 5 are formed.
To form a gate structure. Then, a predetermined impurity is introduced by using an ion implantation method to form the source / drain regions 6 of the MOS transistor.

【0004】次に、図3(b)に示すように、シリサイ
ド化可能な金属(例えば、Ti)7を50nm程度全面
に成膜した後に、金属膜7上の全面にアモルファスシリ
コン(a−Si)層8を100nm程度成膜する。
Next, as shown in FIG. 3B, a silicidable metal (for example, Ti) 7 is formed on the entire surface to a thickness of about 50 nm, and then amorphous silicon (a-Si) is formed on the entire surface of the metal film 7. ) A layer 8 is formed to a thickness of about 100 nm.

【0005】更に、図3(c)に示すように、金属シリ
サイド配線を形成すべき領域をフォトレジスト膜9で被
覆し、このフォトレジスト膜9をマスクとして、a−S
i層8を除去する。引続き、フォトレジスト膜9を除去
した後に、600℃で30分程度の窒素中の熱処理によ
り、ゲート電極4及びソース/ドレイン領域6上にあ
る、金属シリサイド配線となるべきa−Si層8をシリ
サイド化反応させる。このときシリサイド化反応しない
フィールド酸化膜2等の上部の金属膜はTiNとなり、
或いは、未反応のままTiとして残る。
Further, as shown in FIG. 3C, a region where a metal silicide wiring is to be formed is covered with a photoresist film 9, and the photoresist film 9 is used as a mask to form aS.
The i layer 8 is removed. Subsequently, after removing the photoresist film 9, the a-Si layer 8 to be the metal silicide wiring on the gate electrode 4 and the source / drain regions 6 is silicided by heat treatment in nitrogen at 600 ° C. for about 30 minutes. React. At this time, the upper metal film such as the field oxide film 2 which does not undergo the silicidation reaction becomes TiN,
Alternatively, Ti remains unreacted.

【0006】次に、図3(d)に示すように、フィール
ド酸化膜2上部のTiN、および未反応のTiをH2
4+H22溶液により取り除いた後に、800℃で3
0分程度の窒素中の熱処理により、低抵抗の金属シリサ
イド膜10を形成する。
Next, as shown in FIG. 3D, TiN on the field oxide film 2 and unreacted Ti are removed by H 2 S.
After removing with O 4 + H 2 O 2 solution,
A low resistance metal silicide film 10 is formed by heat treatment in nitrogen for about 0 minutes.

【0007】上述した金属シリサイド配線を含む半導体
装置の製造方法では、金属膜7上の全面に形成したアモ
ルファスシリコン(a−Si)層8を、フォトレジスト
膜をマスクとした選択エッチングにより除去する工程を
採用する。このエッチングは、RIE(Reactive Ion Et
ching)法で行われるので、金属膜7の厚みの減少をも引
き起こし、必要な厚みのシリサイド層が得られないこと
となる。このため、シリサイド配線層の抵抗が増大して
デバイス特性に悪影響を及ぼすという問題がある。
In the method of manufacturing a semiconductor device including the metal silicide wiring described above, a step of removing the amorphous silicon (a-Si) layer 8 formed on the entire surface of the metal film 7 by selective etching using the photoresist film as a mask. To adopt. This etching is performed by RIE (Reactive Ion Et
Since this is performed by the ching method, the thickness of the metal film 7 is also reduced, and a silicide layer having a required thickness cannot be obtained. Therefore, there is a problem in that the resistance of the silicide wiring layer increases and the device characteristics are adversely affected.

【0008】金属シリサイド配線を含む半導体装置の製
造方法について、上記問題を解決するための提案がなさ
れている。その一例が特開平3Iンを注入する。
Proposals have been made to solve the above problems in a method of manufacturing a semiconductor device including a metal silicide wiring. One example is injection of Japanese Patent Laid-Open No. Hei 3I.

【0009】次に、図4(b)に示すように、フォトレ
ジスト膜11を除去した後に、600℃で30分程度の
窒素中の熱処理により、ゲート電極4及びソース/ドレ
イン領域6上部の、金属シリサイド配線を形成すべきS
iイオン注入領域12をシリサイド化反応させる。
Next, as shown in FIG. 4 (b), after removing the photoresist film 11, a heat treatment in nitrogen at 600 ° C. for about 30 minutes is performed on the upper portion of the gate electrode 4 and the source / drain regions 6 to form S for forming metal silicide wiring
The i-ion implantation region 12 is silicidized.

【0010】引き続き、図4(c)に示すように、フィ
ールド酸化膜2上のTiN、および未反応のTiをH2
SO4+H2O2溶液により取り除いた後、800℃で3
0分程度の窒素中の熱処理により、低抵抗の金属シリサ
イド膜10を形成する。
Subsequently, as shown in FIG. 4C, TiN on the field oxide film 2 and unreacted Ti are removed by H2.
After removing with SO4 + H2O2 solution,
A low resistance metal silicide film 10 is formed by heat treatment in nitrogen for about 0 minutes.

【0011】[0011]

【発明が解決しようとする課題】図4に示した従来の半
導体装置の製造方法では、フィールド酸化膜上に形成さ
れた金属シリサイド配線が、デバイスの微細化に伴う金
属膜の薄膜化に従って高抵抗になる傾向がある。これ
は、イオン注入されたSiイオンの深さ方向の分布の関
係上、金属膜が薄くなると、Siイオンの一部がその金
属膜を突き抜けてしまい、シリサイド反応に寄与する金
属膜中のSiイオンが極端に減少するためである。配線
の高抵抗化は、半導体装置の動作速度の低下につながる
ため、これを防止する必要がある。
In the conventional method of manufacturing a semiconductor device shown in FIG. 4, the metal silicide wiring formed on the field oxide film has a high resistance as the metal film becomes thinner as the device becomes finer. Tends to become. This is because, due to the distribution of ion-implanted Si ions in the depth direction, when the metal film becomes thin, some of the Si ions penetrate through the metal film and contribute to the silicidation. Is extremely reduced. The increase in the resistance of the wiring leads to a decrease in the operating speed of the semiconductor device, and it is necessary to prevent this.

【0012】また、フィールド酸化膜の端部領域及びサ
イドウォール酸化膜の領域においては、これらの領域で
は注入されるSiイオンが減少するために、特に、金属
シリサイド配線が高抵抗になる。特にサイドウォール酸
化膜では、図5に示したように、Siイオンが実質的に
注入されない領域が存在するために、その領域では金属
シリサイド配線が形成されず、シリサイド配線が断線し
て半導体装置の信頼性を低下させるという問題が生ず
る。
Further, in the end region of the field oxide film and the region of the sidewall oxide film, Si ions implanted in these regions are reduced, so that the metal silicide wiring has a high resistance. In particular, in the sidewall oxide film, as shown in FIG. 5, since there is a region where Si ions are not substantially implanted, the metal silicide wiring is not formed in that region, and the silicide wiring is broken, resulting in a semiconductor device of the semiconductor device. The problem of reducing reliability arises.

【0013】本発明は、上述の問題を解決するためにな
されたもので、充分に低い抵抗を有し、信頼性が高い金
属シリサイド配線を有する半導体装置を製造することが
出来る、半導体装置の製造方法を提供することを目的と
する。
The present invention has been made in order to solve the above problems, and is capable of manufacturing a semiconductor device having a metal silicide wiring having a sufficiently low resistance and high reliability. The purpose is to provide a method.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板の主
面に素子分離のための酸化膜を形成する工程と、該酸化
膜によって分離される領域内にゲート酸化膜、ポリシリ
コンゲート電極、及び、サイドウォール酸化膜から成る
ゲート構造を形成する工程と、該ゲート構造に隣接する
前記主面内に不純物を導入してソース/ドレイン領域を
形成する工程と、前記ゲート構造及びソース/ドレイン
領域を含む全面にシリサイド化可能な金属から成る金属
膜を形成する工程と、所定位置に開口部を有するフォト
レジスト膜を前記金属膜上に形成する工程と、前記フォ
トレジスト膜をマスクとして、前記主面に対して斜め方
向からシリコンイオンを前記金属膜に注入する工程と、
前記シリコンイオンを注入した金属膜を加熱処理により
シリサイド化する工程とを有することを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming an oxide film for element isolation on a main surface of a semiconductor substrate, and a step of using the oxide film. A step of forming a gate structure composed of a gate oxide film, a polysilicon gate electrode, and a sidewall oxide film in a region to be separated, and an impurity is introduced into the main surface adjacent to the gate structure to form a source / drain. Forming a region, forming a metal film made of a silicidable metal on the entire surface including the gate structure and the source / drain regions, and forming a photoresist film having an opening at a predetermined position on the metal film. A step of forming and a step of implanting silicon ions into the metal film from an oblique direction with respect to the main surface using the photoresist film as a mask,
And a step of siliciding the metal film into which the silicon ions are implanted by heat treatment.

【0015】前記シリサイド化可能な金属膜は、チタン
(Ti)、ジルコニウム(Zr)、コバルト(Co)、
モリブデン(Mo)、タングステン(W)、ニッケル
(Ni)、白金(Pt)、およびパラジウム(Pd)か
ら成る金属群から1種類以上を選ぶことが好ましい。
The silicidable metal film is made of titanium (Ti), zirconium (Zr), cobalt (Co),
It is preferable to select one or more metals from the metal group consisting of molybdenum (Mo), tungsten (W), nickel (Ni), platinum (Pt), and palladium (Pd).

【0016】また、前記シリサイド化する工程に先立っ
て基板の主面に対して垂直方向からシリコンイオンを金
属膜に注入する工程を更に有することも本発明の好まし
い態様である。
It is also a preferred embodiment of the present invention to further include a step of implanting silicon ions into the metal film from a direction perpendicular to the main surface of the substrate prior to the silicidation step.

【0017】主面に対して斜め方向からのシリコンイオ
ンの注入量は、1E1017cm-2以上であることが好ま
しく、また、主面に対して垂直方向からシリコンイオン
を注入する工程を採用する場合には、その垂直方向から
のシリコンイオンの注入量は、斜め方向からの注入量の
1/2程度が好ましく、その注入量として5E1016c
m-2以上が選定されることが好ましい。
The implantation amount of silicon ions from the direction oblique to the main surface is preferably 1E10 17 cm −2 or more, and when the step of implanting silicon ions perpendicular to the main surface is adopted. The silicon ion implantation amount from the vertical direction is preferably about 1/2 of the implantation amount from the oblique direction, and the implantation amount is 5E1016c.
It is preferable to select m-2 or more.

【0018】[0018]

【実施例】次に本発明について図面を参照して説明す
る。図1(a)〜(c)は夫々、本発明の第1の実施例
の半導体装置の製造法を説明するための、半導体装置の
各工程段階毎の縦断面図である。
The present invention will be described below with reference to the drawings. 1 (a) to 1 (c) are vertical cross-sectional views of respective steps of a semiconductor device for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention.

【0019】まず、図1(a)に示すように、シリコン
基板1に対して公知の選択酸化法を用いて500nm程
度のフィールド酸化膜2を形成し、次いで、通常のMO
Sトランジスタの形成工程に従って、ゲート酸化膜3、
ポリシリコンゲート電極4、サイドウォール酸化膜5か
ら成るゲート構造を形成する。更に、ゲート構造に隣接
する位置のシリコン基板1内に、イオン注入法を用いて
MOSトランジスタのソース/ドレイン領域6形成す
る。なお、サイドウオール酸化膜5の形成に先立ってL
DD構造を得るための、薄く注入された拡散層を形成す
ることが好ましい。
First, as shown in FIG. 1A, a field oxide film 2 of about 500 nm is formed on a silicon substrate 1 by using a known selective oxidation method, and then a normal MO film is formed.
According to the formation process of the S transistor, the gate oxide film 3,
A gate structure composed of the polysilicon gate electrode 4 and the sidewall oxide film 5 is formed. Further, the source / drain regions 6 of the MOS transistor are formed in the silicon substrate 1 adjacent to the gate structure by the ion implantation method. Before forming the sidewall oxide film 5, L
It is preferable to form a thin implanted diffusion layer to obtain the DD structure.

【0020】次に、図1(b)に示すように、シリサイ
ド化可能な金属(例えば、Ti)7を50nm程度の膜
厚となるように成膜した後、金属シリサイド配線を形成
しない領域及び既に金属膜下面にシリコンが存在する領
域をフォトレジスト膜11で破覆し、このフォトレジス
ト膜11をマスクとして、半導体基板1の主面に対して
斜め方向からシリコン(Si)イオンを照射し、注入量
として1E1017cm-2以上のSiイオンを金属膜7に
注入する。このとき、シリコン基板1を1rps程度回転
させながらSiイオンを注入することが好ましい。Si
イオンの注入量が少ないと、シリサイド化が不十分とな
って金属シリサイドが高抵抗になる。従って、この斜め
注入でのSiイオンの注入量は1E1017cm-2以上と
することが好ましい。
Next, as shown in FIG. 1B, after a metal (for example, Ti) 7 that can be silicidized is formed to have a film thickness of about 50 nm, a region where metal silicide wiring is not formed and A region where silicon is already present on the lower surface of the metal film is overlaid with a photoresist film 11, and with the photoresist film 11 as a mask, the main surface of the semiconductor substrate 1 is obliquely irradiated with silicon (Si) ions and implanted. A quantity of 1E10 17 cm −2 or more of Si ions is implanted into the metal film 7. At this time, it is preferable to implant Si ions while rotating the silicon substrate 1 by about 1 rps. Si
If the ion implantation amount is small, silicidation becomes insufficient and the metal silicide has a high resistance. Therefore, the implantation amount of Si ions in this oblique implantation is preferably 1E1017 cm-2 or more.

【0021】フォトレジスト膜11を除去した後に、6
00℃で30分程度の窒素中の熱処理により、ゲート電
極4上及びソース/ドレイン領域6上の、金属シリサイ
ド配線を形成すべきSiイオン注入領域12をシリサイ
ド化反応させる。
After removing the photoresist film 11, 6
By heat treatment in nitrogen at 00 ° C. for about 30 minutes, the Si ion-implanted region 12 on the gate electrode 4 and the source / drain region 6 where the metal silicide wiring is to be formed is silicidized.

【0022】引き続き、図1(c)に示すように、フィ
ールド酸化膜2上のTiN、および未反応のTiをH2
SO4+H2O2溶液により取り除く。次いで、800℃
で30分程度の窒素中の熱処理により、低抵抗の金属シ
リサイド膜10を形成することで、最終的に図1(c)
に示す構造が得られる。。
Subsequently, as shown in FIG. 1C, TiN on the field oxide film 2 and unreacted Ti are removed by H2.
Remove with SO4 + H2O2 solution. Then 800 ° C
1C by finally forming the low-resistance metal silicide film 10 by heat treatment in nitrogen for about 30 minutes.
The structure shown in is obtained. .

【0023】上記第1の実施例の半導体装置の製造方法
では、図6に示すように、フォトレジスト膜やゲート電
極の段差のために、Siイオンの注入量が減少する領域
ができるおそれがある。この減少がデバイスの特性上、
問題になる場合には、以下に記述する第2の実施例を用
いる。第2の実施例では、第1の実施例で生じたSiの
注入量が減少する領域に対して、安定な金属シリサイド
配線を形成するのに充分なSiを供給することができ
る。
In the method of manufacturing the semiconductor device according to the first embodiment, as shown in FIG. 6, there is a possibility that a region where the implantation amount of Si ions is reduced may be formed due to the step difference of the photoresist film and the gate electrode. . This decrease is due to the characteristics of the device,
If a problem arises, the second embodiment described below is used. In the second embodiment, sufficient Si can be supplied to form a stable metal silicide wiring in the region where the implantation amount of Si generated in the first embodiment is reduced.

【0024】図2(a)〜(d)は夫々、上記第2の実
施例の半導体装置の製造方法を説明するための、半導体
装置の各工程段階毎の縦断面図である。
2 (a) to 2 (d) are vertical cross-sectional views of the respective steps of the semiconductor device for explaining the method of manufacturing the semiconductor device of the second embodiment.

【0025】まず、図2(a)に示すように、シリコン
基板1の主面に公知の選択酸化法を用いて500nm程
度のフィールド酸化膜2を形成し、次いで、通常のMO
Sトランジスタの形成工程に従って、ゲート酸化膜3、
ポリシリコンゲート電極4、サイドウォール酸化膜5か
ら成るゲート構造を形成する。更に、イオン注入法を用
いてゲート構造に隣接するシリコン基板1内に、MOS
トランジスタのソース/ドレイン領域6を形成する。
First, as shown in FIG. 2A, a field oxide film 2 of about 500 nm is formed on the main surface of the silicon substrate 1 by using a known selective oxidation method, and then a normal MO film is formed.
According to the formation process of the S transistor, the gate oxide film 3,
A gate structure composed of the polysilicon gate electrode 4 and the sidewall oxide film 5 is formed. Furthermore, a MOS is formed in the silicon substrate 1 adjacent to the gate structure by using the ion implantation method.
The source / drain regions 6 of the transistor are formed.

【0026】次に、図2(b)に示すように、シリサイ
ド化可能な金属(例えば、Ti)7を50nm程度の膜
厚となるように成膜した後に、金属シリサイド配線を形
成しない領域及び既に金属膜下面に充分にシリコンが存
在する領域をフォトレジスト膜11で破覆する。このフ
ォトレジスト膜11をマスクとして、半導体基板1の主
面に対して斜め方向からSiイオンを照射し、1E101
7cm-2以上のSiイオンを金属膜7に注入する。注入
角度は、シリコン基板1に対して45°程度が望まし
い。また、このときシリコン基板を1rps程度回転させ
ながらSiイオンを斜め注入することが好ましい。
Next, as shown in FIG. 2B, after a metal (for example, Ti) 7 that can be silicidized is formed to have a film thickness of about 50 nm, a region where a metal silicide wiring is not formed and A region where silicon is sufficiently present on the lower surface of the metal film is covered with the photoresist film 11. Using the photoresist film 11 as a mask, the main surface of the semiconductor substrate 1 is irradiated with Si ions from an oblique direction, and 1E10 1
Si ions of 7 cm-2 or more are implanted into the metal film 7. The implantation angle is preferably about 45 ° with respect to the silicon substrate 1. Further, at this time, it is preferable to obliquely implant Si ions while rotating the silicon substrate by about 1 rps.

【0027】引き続き、図2(c)に示すように、シリ
コン基板1の主面に対して垂直方向からSiイオンを照
射し、斜め注入の半分程度の注入量(5E1016cm-2
以上)となるように、金属膜7にSiイオンを注入す
る。
Subsequently, as shown in FIG. 2 (c), Si ions are radiated from the direction perpendicular to the main surface of the silicon substrate 1, and the implantation amount is about half of the oblique implantation (5E10 16 cm −2).
Si ions are implanted into the metal film 7 so as to be the above.

【0028】フォトレジスト膜11を除去した後に、6
00℃で30分程度の窒素中の熱処理により、ゲート電
極4上及びソース/ドレイン領域6上の、金属シリサイ
ド配線を形成すべきSiイオン注入領域12をシリサイ
ド化反応させる。
After removing the photoresist film 11, 6
By heat treatment in nitrogen at 00 ° C. for about 30 minutes, the Si ion-implanted region 12 on the gate electrode 4 and the source / drain region 6 where the metal silicide wiring is to be formed is silicidized.

【0029】次に、図2(d)に示すように、フィール
ド酸化膜2上のTiN、および未反応のTiをH2SO4
+H2O2溶液により取り除いた後、800℃で30分程
度の窒素中の熱処理により、低抵抗の金属シリサイド膜
10を形成する。
Next, as shown in FIG. 2 (d), TiN on the field oxide film 2 and unreacted Ti are removed by H2SO4.
After removing with + H2O2 solution, a low resistance metal silicide film 10 is formed by heat treatment in nitrogen at 800 ° C. for about 30 minutes.

【0030】上記各実施例の半導体装置の製造方法で
は、シリサイド化可能な金属膜7へのSiイオンの注入
を、シリコン基板1の主面に対して斜め方向から行なう
構成を採用したので、イオン注入方向の実効的な金属膜
厚を増加できることとなり、シリサイド反応に寄与する
金属膜中のSiイオンを効果的に増加できる。
In the method of manufacturing a semiconductor device of each of the above-mentioned embodiments, since the ion implantation of Si ions into the silicidable metal film 7 is carried out in an oblique direction with respect to the main surface of the silicon substrate 1, the ion implantation is performed. Since the effective metal film thickness in the implantation direction can be increased, the Si ions in the metal film contributing to the silicide reaction can be effectively increased.

【0031】また、図5に示したような、Siイオンが
実質的に注入されない領域が生ずることもないので、金
属シリサイド配線が形成されずにその結果金属シリサイ
ド配線が断線する事態が生ずるおそれもない。
Further, since there is no region where Si ions are not substantially implanted as shown in FIG. 5, there is a possibility that the metal silicide wiring is not formed and the metal silicide wiring is disconnected. Absent.

【0032】以上、本発明をその好適な実施例に基づい
て説明したが、本発明は、上記実施例の態様から種々の
修正及び変更が可能であり、上記実施例の方法から種々
の修正及び変更を施した方法も本発明の半導体装置の製
造方法に含まれる。
Although the present invention has been described based on its preferred embodiments, the present invention can be modified and changed in various ways from the aspects of the above-described embodiments, and various modifications and changes can be made from the method of the above-described embodiments. The modified method is also included in the semiconductor device manufacturing method of the present invention.

【0033】[0033]

【発明の効果】以上、説明したように、本発明の半導体
装置の製造方法によると、基板の主面に対して斜め方向
から金属膜にSiイオンを注入することにより、Siイオ
ンに対する金属膜の実効的な膜厚を増加させることが出
来るので、充分なSiイオンによるシリサイド化反応が
行われることから、抵抗値が充分に低く、また、断線の
おそれがないシリサイド配線を有する半導体装置が製造
できるという顕著な効果を奏する。
As described above, according to the method of manufacturing a semiconductor device of the present invention, by implanting Si ions into the metal film from an oblique direction with respect to the main surface of the substrate, the metal film with respect to the Si ions can be formed. Since the effective film thickness can be increased, a sufficient silicidation reaction is performed by Si ions, so that a semiconductor device having a silicide wiring with a sufficiently low resistance value and without fear of disconnection can be manufactured. There is a remarkable effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(c)は夫々、本発明の第1の実施例
方法を説明するための、工程段階毎の半導体装置の縦断
面図。
1A to 1C are vertical cross-sectional views of a semiconductor device for each process step for explaining a method according to a first embodiment of the present invention.

【図2】(a)〜(d)は夫々、本発明の第2の実施例
方法を説明するための、工程段階毎の半導体装置の縦断
面図。
FIGS. 2A to 2D are vertical cross-sectional views of the semiconductor device at each process step for explaining the method of the second embodiment of the present invention. FIGS.

【図3】従来の半導体装置の製造方法における工程段階
毎の半導体装置の縦断面図。
FIG. 3 is a vertical cross-sectional view of the semiconductor device at each process step in the conventional semiconductor device manufacturing method.

【図4】従来の別の半導体装置の製造方法における工程
段階毎の半導体装置の縦断面図。
FIG. 4 is a vertical cross-sectional view of the semiconductor device for each process step in another conventional method for manufacturing a semiconductor device.

【図5】従来方法における問題点を説明するための1工
程段階の半導体装置の縦断面図。
FIG. 5 is a vertical cross-sectional view of a semiconductor device in one process step for explaining problems in the conventional method.

【図6】本発明の第2の実施例の効果を説明するための
半導体装置の縦断面。
FIG. 6 is a vertical cross section of a semiconductor device for explaining the effect of the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 フィールド酸化膜 3 ゲート酸化膜 4 ポリシリコンゲート電極 5 サイドウォール酸化膜 6 ソース/ドレイン領域 7 シリサイド化可能な金属膜 8 アモルファスシリコン層 9、11 フォトレジスト膜 10 金属シリサイド膜 12 Siイオンが注入された金属膜 13 Siイオンが注入されない領域 14 Siイオンの注入量が減少する領域 1 Silicon Substrate 2 Field Oxide Film 3 Gate Oxide Film 4 Polysilicon Gate Electrode 5 Sidewall Oxide Film 6 Source / Drain Region 7 Sildable Metal Film 8 Amorphous Silicon Layer 9, 11 Photoresist Film 10 Metal Silicide Film 12 Si Ion Region in which 13 Si ions are not implanted 14 Region in which the implantation amount of 14 Si ions is reduced

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の主面に素子分離のための酸
化膜を形成する工程と、該酸化膜によって分離される領
域内にゲート酸化膜、ポリシリコンゲート電極、及び、
サイドウォール酸化膜から成るゲート構造を形成する工
程と、該ゲート構造に隣接する前記主面内に不純物を導
入してソース/ドレイン領域を形成する工程と、前記ゲ
ート構造及びソース/ドレイン領域を含む全面にシリサ
イド化可能な金属から成る金属膜を形成する工程と、所
定位置に開口部を有するフォトレジスト膜を前記金属膜
上に形成する工程と、前記フォトレジスト膜をマスクと
して、前記主面に対して斜め方向からシリコンイオンを
前記金属膜に注入する工程と、少なくとも前記シリコン
イオンを注入した金属膜を加熱処理によりシリサイド化
する工程とを有することを特徴とする半導体装置の製造
方法。
1. A step of forming an oxide film for device isolation on a main surface of a semiconductor substrate, a gate oxide film, a polysilicon gate electrode in a region separated by the oxide film, and
Including a step of forming a gate structure formed of a sidewall oxide film, a step of introducing an impurity into the main surface adjacent to the gate structure to form a source / drain region, and the step of including the gate structure and the source / drain region Forming a metal film made of a metal capable of silicidation on the entire surface, forming a photoresist film having an opening at a predetermined position on the metal film, and using the photoresist film as a mask on the main surface On the other hand, a method of manufacturing a semiconductor device, comprising: a step of implanting silicon ions into the metal film from an oblique direction; and a step of silicidizing at least the metal film into which the silicon ions are implanted by heat treatment.
【請求項2】 前記シリサイド化可能な金属が、チタ
ン、ジルコニウム、コバルト、モリブデン、タングステ
ン、ニッケル、白金、およびパラジウムから成る群から
選択される1種類以上の金属であることを特徴とする請
求項1に記載の半導体装置の製造方法。
2. The silicidable metal is one or more metals selected from the group consisting of titanium, zirconium, cobalt, molybdenum, tungsten, nickel, platinum, and palladium. 1. The method for manufacturing a semiconductor device according to 1.
【請求項3】 前記斜め方向から金属膜に注入するシリ
コンイオンの注入量が1E1017cm-2以上であること
を特徴とする請求項1又は2に記載の半導体装置の製造
方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the implantation amount of silicon ions implanted into the metal film from the oblique direction is 1E10 17 cm −2 or more.
【請求項4】 前記シリサイド化する工程に先立って前
記主面に対して垂直方向からシリコンイオンを金属膜に
注入する工程を更に有することを特徴とする請求項1及
至3の一に記載の半導体装置の製造方法。
4. The semiconductor according to claim 1, further comprising a step of implanting silicon ions into the metal film from a direction perpendicular to the main surface prior to the step of silicidation. Device manufacturing method.
【請求項5】 前記垂直方向から金属膜に注入するシリ
コンイオンの注入量が5E1016cm-2以上であること
を特徴とする請求項4に記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the implantation amount of silicon ions implanted into the metal film in the vertical direction is 5E10 16 cm −2 or more.
JP31798793A 1993-12-17 1993-12-17 Manufacture of semiconductor device Pending JPH07176736A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31798793A JPH07176736A (en) 1993-12-17 1993-12-17 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31798793A JPH07176736A (en) 1993-12-17 1993-12-17 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07176736A true JPH07176736A (en) 1995-07-14

Family

ID=18094225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31798793A Pending JPH07176736A (en) 1993-12-17 1993-12-17 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07176736A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03297143A (en) * 1990-04-16 1991-12-27 Oki Electric Ind Co Ltd Formation method of metal silicide film; manufacture of semiconductor device using same method
JPH0521380A (en) * 1991-07-12 1993-01-29 Nkk Corp Semiconductor device and manufacture of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03297143A (en) * 1990-04-16 1991-12-27 Oki Electric Ind Co Ltd Formation method of metal silicide film; manufacture of semiconductor device using same method
JPH0521380A (en) * 1991-07-12 1993-01-29 Nkk Corp Semiconductor device and manufacture of the same

Similar Documents

Publication Publication Date Title
JP2891092B2 (en) Method for manufacturing semiconductor device
JPH11111980A (en) Semiconductor device and its manufacture
US5593923A (en) Method of fabricating semiconductor device having refractory metal silicide layer on impurity region using damage implant and single step anneal
KR0183490B1 (en) Fabrication process for semiconductor device having mos type field effect transistor
US6245622B1 (en) Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film
US6313036B1 (en) Method for producing semiconductor device
JP2930042B2 (en) Method for manufacturing semiconductor device
US6001737A (en) Method of forming a semiconductor device having a titanium salicide shallow junction diffusion layer
JP3190858B2 (en) Semiconductor device and method of manufacturing the same
KR100289372B1 (en) A method of forming polycide
JP3129867B2 (en) Method for manufacturing semiconductor device
JP3376158B2 (en) Method for manufacturing semiconductor device
JP3794915B2 (en) Manufacturing method of semiconductor device
JP3381252B2 (en) Semiconductor device and manufacturing method thereof
JPH08204193A (en) Manufacture of semiconductor device
JPH07176736A (en) Manufacture of semiconductor device
JP2746100B2 (en) Method for manufacturing semiconductor device
JP2950244B2 (en) Method for manufacturing semiconductor device
JPH06177067A (en) Manufacture of semiconductor integrated circuit device
JP3639745B2 (en) Manufacturing method of semiconductor device
JPH06216324A (en) Manufacture of semiconductor device
JPH0897420A (en) Semiconductor device and its manufacture
JP3640079B2 (en) Manufacturing method of CMOS transistor
JPH10294459A (en) Manufacture of semiconductor device
JP2003037082A (en) Method for manufacturing high melting point metal wiring layer, semiconductor device and method for manufacturing the same