JPH07175678A - Inspecting device and in-circuit emulator - Google Patents

Inspecting device and in-circuit emulator

Info

Publication number
JPH07175678A
JPH07175678A JP5319623A JP31962393A JPH07175678A JP H07175678 A JPH07175678 A JP H07175678A JP 5319623 A JP5319623 A JP 5319623A JP 31962393 A JP31962393 A JP 31962393A JP H07175678 A JPH07175678 A JP H07175678A
Authority
JP
Japan
Prior art keywords
event
signal
counter
detection signal
circuit emulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5319623A
Other languages
Japanese (ja)
Inventor
Taketo Izumi
武人 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP5319623A priority Critical patent/JPH07175678A/en
Publication of JPH07175678A publication Critical patent/JPH07175678A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To provide the in-circuit emulator for detecting the generation of series of desired events with simple configuration. CONSTITUTION:The in-circuit emulator is provided with event detecting parts 3, 4 and 5 for detecting plural events. Then, the emulator is provided with an event timer/counter 9 to be respectively started by detected signals outputted from the respective event detecting parts 3, 4 and 5. This event timer/counter 9 outputs the lapse of time from the generation of respective events to a contorl part 10. Therefore, the control part 10 can recognize which time interval the desired events are generated at and only when series of desired events are continuously generated, a break signal can be transmitted to an emulator part 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、所定の電子回路の検査
を行なう装置に関する。また、この検査回路における手
法を利用したインサーキットエミュレータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for inspecting a predetermined electronic circuit. Further, the present invention relates to an in-circuit emulator using the method in this inspection circuit.

【0002】[0002]

【従来の技術】近年、電子回路は複雑化の一途をたど
り、その検査手法も様々なものが提案されている。特
に、CPUを利用した回路においては、このCPUの動
作をエミュレートするいわゆるインサーキットエミュレ
ータが広く用いられている。このインサーキットエミュ
レータにおいては、CPUの動作をエミュレートし、所
定のイベントが発生した場合にかかるCPUの動作をホ
ールトさせる等して、ハードウエアだけでなくソフトウ
エアも含めたデバッグが可能である。
2. Description of the Related Art In recent years, electronic circuits have become more and more complicated, and various inspection methods have been proposed. Particularly in circuits using a CPU, a so-called in-circuit emulator that emulates the operation of the CPU is widely used. In this in-circuit emulator, it is possible to debug not only the hardware but also the software by emulating the operation of the CPU and halting the operation of the CPU when a predetermined event occurs.

【0003】従来のインサーキットエミュレータにおい
ては、このデバッグ対象プログラムの中のブレークをか
けたいイベントをイベント検出部に設定することが可能
である。このイベントとしては、前記プログラム中の所
定の命令コードであったり、又は所定の信号等が用いら
れる。そして、このイベント検出部が、設定されたイベ
ントを検出すると、ブレーク信号が発生されるように構
成されている。したがって、この発生するブレーク信号
をトリガとして、回路の途中状態等が容易に検査できる
ようになる。
In the conventional in-circuit emulator, it is possible to set an event in the program to be debugged for which a break is desired in the event detection section. As this event, a predetermined instruction code in the program or a predetermined signal is used. Then, when the event detection unit detects the set event, the break signal is generated. Therefore, the break signal thus generated can be used as a trigger to easily inspect the intermediate state of the circuit.

【0004】また、回路やプログラムの複雑化に伴っ
て、上記イベントの検出の手法も様々なものが要求され
ている。例えば、複数のイベントがある特定の順序で発
生した場合にのみブレーク信号を発生させたい場合が考
えられる。このような要求を満足するために、従来のイ
ンサーキットエミュレータにおいては複数の検出すべき
イベントと、その発生順序を設定することが可能となっ
ている。このような複数のイベントを設定可能なインサ
ーキットエミュレータにおいては、一連のプログラム実
行中に、目的のイベント以外のイベントが発生しても、
ブレーク信号の発生するための条件には、通常は影響を
及ぼさない。例えば、イベントの後にイベントBが発生
したことを検出しようとした場合には、イベントAの後
にイベントCが発生してからイベントBが発生した場合
にもブレーク信号が発生する。
Further, as the circuits and programs become complicated, various methods for detecting the event are required. For example, it is possible to want to generate a break signal only when a plurality of events occur in a certain order. In order to satisfy such requirements, it is possible to set a plurality of events to be detected and the order of their occurrence in the conventional in-circuit emulator. In such an in-circuit emulator that can set multiple events, even if an event other than the desired event occurs during a series of program execution,
The condition for the break signal to occur is not normally affected. For example, when it is attempted to detect that the event B occurs after the event, the break signal is generated even when the event B occurs after the event C occurs after the event A.

【0005】このような従来のインサーキットエミュレ
ータにおいては、イベント検出部に設定したイベント以
外のイベントが発生しなかったことを認識する手段が存
在しないので、イベントAとイベントBとの間にイベン
トCが発生したか否かを認識することができない。例え
ば図2に示すフローチャートで表わされる動作を有する
プログラムにおいては、イベントAが発生してから、続
いてイベントBが発生した場合にのみブレーク信号を発
生させようとした場合には、イベントAが発生してか
ら、分岐2においてイベントDが選択され、その後分岐
1においてイベントCが選択され、その後に処理2、分
岐2を通じてイベントBが発生した場合にもブレーク信
号が発生してしまう。
In such a conventional in-circuit emulator, there is no means for recognizing that an event other than the event set in the event detector has not occurred, so that the event C is placed between the event A and the event B. It is impossible to recognize whether or not has occurred. For example, in a program having the operation represented by the flowchart shown in FIG. 2, if an attempt is made to generate a break signal only after event A occurs and then event B occurs, event A occurs. Then, the event D is selected in the branch 2, the event C is selected in the branch 1, and then the break signal is generated even when the event B is generated through the process 2 and the branch 2.

【0006】このように、従来のインサーキットエミュ
レータにおいては、一連のイベントが連続して発生した
のか、それとも間に他のイベントが発生しているのかを
区別することはできなかった。このような問題を解決す
るための手法が例えば特開平3−189834号公報に
記載されている。ここに記載されているインサーキット
エミュレータは、一度検出したイベントをクリアする手
段を有しており、検出対象であるイベント以外のイベン
トの発生によって、検出対象であるイベントの検出がク
リアされる機能を有している。この結果、イベントAと
Bとが連続して発生することを検出したい場合には、他
のイベントDやC等が発生した場合には上記イベントA
が検出されたことをクリアすることによって、イベント
AとBが連続して発生したことを検出可能である。
As described above, in the conventional in-circuit emulator, it was impossible to distinguish whether a series of events occurred continuously or another event occurred in between. A method for solving such a problem is described in, for example, Japanese Patent Laid-Open No. 3-189834. The in-circuit emulator described here has a means for clearing an event that has been detected once. Have As a result, when it is desired to detect that the events A and B occur successively, when the other events D, C, etc. occur, the above event A is generated.
It is possible to detect that events A and B have occurred consecutively by clearing that the event is detected.

【0007】しかしながら、この特開平3−18983
4号公報に記載されている方法によれば、プログラムの
分岐が多数存在する場合、イベント検出をクリアする機
能も多数必要になってしまう。
However, this Japanese Patent Laid-Open No. 3-18983
According to the method described in Japanese Patent Laid-Open No. 4, when a large number of program branches exist, a large number of functions for clearing event detection are required.

【0008】本発明は、上記課題に鑑みなされたもので
あり、その目的は簡易な構成で、所望の一連のイベント
のみが発生したことを検出可能な検査回路を実現し、も
って所望の一連のイベントが発生した場合にのみブレー
ク信号を送出可能なインサーキットエミュレータを提供
することである。
The present invention has been made in view of the above problems, and an object thereof is to realize an inspection circuit capable of detecting that only a desired series of events has occurred, with a simple structure, and thus to achieve a desired series of events. It is to provide an in-circuit emulator that can send a break signal only when an event occurs.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の本発明は、検査対象の回路に発生す
るイベントを複数種類検出し、前記種類ごとに異なる検
出信号を出力するイベント検出手段と、前記複数種類の
イベントごとに設けられたタイマ手段であって、前記イ
ベント検出信号によって、計時を開始し、時間値信号を
出力するタイマ手段と、前記検出信号と前記時間値信号
とを論理演算し、前記検査対象の回路に制御信号を送出
する制御手段と、を含むことを特徴とする検査装置であ
る。
In order to solve the above problems, the present invention according to claim 1 detects a plurality of types of events occurring in a circuit to be inspected, and outputs different detection signals for each of the types. Event detecting means, timer means provided for each of the plurality of types of events, timer means for starting time counting by the event detection signal and outputting a time value signal, the detection signal and the time value signal And a control means for sending a control signal to the circuit to be inspected, and an inspection device.

【0010】上記課題を解決するために、請求項2記載
の本発明は、エミュレート対象のCPUに発生するイベ
ントを複数種類検出し、前記種類ごとに異なる検出信号
を出力するイベント検出手段と、前記複数種類のイベン
トごとに設けられたタイマ手段であって、前記イベント
検出信号によって、計時を開始し、時間値信号を出力す
るタイマ手段と、前記検出信号と前記時間値信号とを論
理演算し、前記エミュレート対象のCPUに制御信号を
送出する制御手段と、を含むことを特徴とするインサー
キットエミュレータである。
In order to solve the above-mentioned problem, the present invention according to claim 2 detects a plurality of types of events occurring in the CPU to be emulated, and outputs an event detection signal different for each type. A timer means provided for each of the plurality of types of events, the timer means for starting timekeeping and outputting a time value signal by the event detection signal, and performing a logical operation on the detection signal and the time value signal. An in-circuit emulator comprising: a control means for sending a control signal to the emulated CPU.

【0011】上記課題を解決するために、請求項3記載
の本発明は、検査対象の回路に発生するイベントを複数
種類検出し、前記種類ごとに異なる検出信号を出力する
イベント検出手段と、前記複数種類のイベントごとに設
けられ、前記イベントが発生する回数をカウントし、カ
ウント値を出力するカウンタ手段と、前記検出信号と前
記イベントの発生回数とを論理演算し、前記検査対象の
回路に制御信号を送出する制御手段と、を含むことを特
徴とする検査装置である。
In order to solve the above-mentioned problems, the present invention as set forth in claim 3, detects a plurality of types of events occurring in a circuit to be inspected, and outputs a detection signal different for each type, and the event detection means. Counter means that is provided for each of a plurality of types of events, counts the number of times that the event occurs and outputs a count value, and performs a logical operation on the detection signal and the number of times the event occurs, and controls the circuit to be inspected A control device for transmitting a signal, and the inspection device.

【0012】上記課題を解決するために、請求項4記載
の本発明は、エミュレート対象のCPUに発生するイベ
ントを複数種類検出し、前記種類ごとに異なる検出信号
を出力するイベント検出手段と、前記複数種類のイベン
トごとに設けられ、前記イベントが発生する回数をカウ
ントし、カウント値を出力するカウンタ手段と、前記検
出信号と前記イベントの発生回数とを論理演算し、前記
エミュレート対象のCPUに制御信号を送出する制御手
段と、を含むことを特徴とするインサーキットエミュレ
ータである。
In order to solve the above problems, the present invention according to claim 4 detects a plurality of types of events that occur in the CPU to be emulated, and outputs a detection signal different for each type, and an event detection means. A CPU that is provided for each of the plurality of types of events, counts the number of times that the event occurs and outputs a count value, and performs a logical operation on the detection signal and the number of times the event occurs to generate the CPU to be emulated. And an in-circuit emulator for transmitting a control signal to the in-circuit emulator.

【0013】上記課題を解決するために、請求項5記載
の本発明は、上記請求項1または3記載の検査装置にお
いて、前記イベント検出手段は、イベントが検出された
場合そのイベントに対応した検出信号を保持する記憶手
段を含み、前記検出信号は、イベント検出後も引き続い
て出力されることを特徴とする検査装置である。
In order to solve the above-mentioned problems, the present invention according to claim 5 is the inspection apparatus according to claim 1 or 3, wherein when the event detecting means detects an event, it detects the event. An inspection apparatus including a storage unit for holding a signal, wherein the detection signal is continuously output after an event is detected.

【0014】上記課題を解決するために、請求項6記載
の本発明は、上記請求項2または4記載のインサーキッ
トエミュレータにおいて、前記イベント検出手段は、イ
ベントが検出された場合そのイベントに対応した検出信
号を保持する記憶手段を含み、前記検出信号は、イベン
ト検出後も引き続いて出力されることを特徴とするイン
サーキットエミュレータである。
In order to solve the above problems, the present invention according to claim 6 provides the in-circuit emulator according to claim 2 or 4, wherein the event detecting means responds to an event when the event is detected. The in-circuit emulator is characterized in that it includes storage means for holding a detection signal, and the detection signal is continuously output even after an event is detected.

【0015】上記課題を解決するために、請求項7記載
の本発明は、上記請求項1または3記載の検査装置にお
いて、前記制御信号は、ブレーク信号であることを特徴
とする検査装置である。
In order to solve the above problems, the present invention according to claim 7 is the inspection apparatus according to claim 1 or 3, characterized in that the control signal is a break signal. .

【0016】上記課題を解決するために、請求項8記載
の本発明は、上記請求項2または4記載のインサーキッ
トエミュレータにおいて、前記制御信号は、ブレーク信
号であることを特徴とするインサーキットエミュレータ
である。
In order to solve the above-mentioned problems, the present invention according to claim 8 is the in-circuit emulator according to claim 2 or 4, wherein the control signal is a break signal. Is.

【0017】上記課題を解決するために、請求項9記載
の本発明は、上記請求項2記載のインサーキットエミュ
レータにおいて、前記タイマ手段は、システムクロック
をカウントすることによって、計時を行うことを特徴と
するインサーキットエミュレータである。
In order to solve the above-mentioned problems, the present invention according to claim 9 is the in-circuit emulator according to claim 2, characterized in that the timer means counts the system clock. Is an in-circuit emulator.

【0018】上記課題を解決するために、請求項10記
載の本発明は、上記請求項2記載のインサーキットエミ
ュレータにおいて、前記タイマ手段は、バスサイクルを
カウントすることによって、計時を行うことを特徴とす
るインサーキットエミュレータである。
In order to solve the above-mentioned problems, the present invention according to claim 10 is the in-circuit emulator according to claim 2, characterized in that the timer means counts bus cycles to perform timekeeping. Is an in-circuit emulator.

【0019】上記課題を解決するために、請求項11記
載の本発明は、上記請求項2記載のインサーキットエミ
ュレータにおいて、前記タイマ手段は、命令サイクルを
カウントすることによって、計時を行うことを特徴とす
るインサーキットエミュレータである。
In order to solve the above-mentioned problems, the present invention according to claim 11 is the in-circuit emulator according to claim 2, characterized in that the timer means counts an instruction cycle to perform timekeeping. Is an in-circuit emulator.

【0020】上記課題を解決するために、請求項12記
載の本発明は、上記請求項3記載の検査装置において、
前記カウンタ手段は、イベントの発生によって、アップ
もしくはダウンカウントするカウンタであって、外部か
らの指示信号によって、アップカウントとダウンカウン
トとが切り替えられるカウンタ手段であることを特徴と
する検査装置である。
In order to solve the above problems, the present invention according to claim 12 provides the inspection apparatus according to claim 3,
The counter means is a counter that counts up or down depending on the occurrence of an event, and is a counter means that can be switched between up-counting and down-counting by an instruction signal from the outside.

【0021】上記課題を解決するために、請求項13記
載の本発明は、上記請求項4記載のインサーキットエミ
ュレータにおいて、前記カウンタ手段は、イベントの発
生によって、アップもしくはダウンカウントするカウン
タであって、外部からの指示信号によって、アップカウ
ントとダウンカウントとが切り替えられるカウンタ手段
であることを特徴とするインサーキットエミュレータで
ある。
In order to solve the above problems, the present invention according to claim 13 provides the in-circuit emulator according to claim 4, wherein the counter means is a counter that counts up or down depending on the occurrence of an event. The in-circuit emulator is a counter means for switching between up-counting and down-counting according to an instruction signal from the outside.

【0022】[0022]

【作用】請求項1または2記載の本発明における制御手
段は、イベントの検出信号だけでなく、イベントが発生
してからの時間を示す時間値信号にも基づいて制御信号
を送出するので、所望の一連のイベントが発生した場合
にのみ、検出信号を送出する。
The control means according to the present invention sends the control signal based not only on the event detection signal but also on the time value signal indicating the time from the occurrence of the event. The detection signal is sent out only when a series of events of.

【0023】請求項3または4記載の本発明における制
御手段は、イベントの検出信号だけでなく、イベントが
発生した回数を示すカウント値にも基づいて制御信号を
送出するので、所望の一連のイベントが発生した場合に
のみ、検出信号を送出する。請求項5または6記載の本
発明におけるイベント検出手段は、記憶手段を含んでい
るため、イベントの発生が終了しても引き続き検出信号
を出力する。そのため、制御手段は、イベントが発生し
たことを記憶しておく必要がなくなる。
The control means in the present invention according to claim 3 or 4 sends the control signal based not only on the event detection signal but also on the count value indicating the number of times the event has occurred. The detection signal is sent out only when is generated. Since the event detecting means according to the present invention according to claim 5 or 6 includes the storage means, the event detecting means continuously outputs the detection signal even after the occurrence of the event ends. Therefore, the control unit does not need to store the occurrence of the event.

【0024】請求項7記載の本発明における制御信号
は、ブレーク信号であるため、検査対象である回路の動
作を停止し、ホールト状態に移行させる。そのため、各
種信号の検査が容易に行える。
Since the control signal according to the present invention of claim 7 is a break signal, it stops the operation of the circuit to be inspected and shifts it to the halt state. Therefore, various signals can be easily inspected.

【0025】請求項8記載の本発明における制御信号
は、ブレーク信号であるため、エミュレート対象である
CPUの動作を停止し、ホールト状態に移行させる。そ
のため、各種信号の検査が容易に行える。
Since the control signal in the present invention according to claim 8 is a break signal, the operation of the CPU to be emulated is stopped, and the CPU enters the halt state. Therefore, various signals can be easily inspected.

【0026】請求項9記載の本発明におけるタイマ手段
は、システムクロックをカウントすることによって時間
の計時を行う。そのため、回路動作に応じた計時が可能
となる。
The timer means in the present invention according to claim 9 measures the time by counting the system clock. Therefore, it is possible to measure time according to the circuit operation.

【0027】請求項10記載の本発明におけるタイマ手
段は、バスサイクルをカウントすることによって時間の
計時を行う。そのため、CPUの動作に応じた計時が可
能となる。
The timer means in the tenth aspect of the present invention counts the time by counting the bus cycles. Therefore, it becomes possible to measure time according to the operation of the CPU.

【0028】請求項11記載の本発明におけるタイマ手
段は、命令サイクルをカウントすることによって時間の
計時を行う。そのため、プログラムの命令の実行に応じ
た計時が可能となる。
The timer means in the present invention according to claim 11 clocks time by counting instruction cycles. Therefore, it becomes possible to measure the time according to the execution of the instructions of the program.

【0029】請求項12または13記載の本発明におけ
るカウンタ手段は、外部からの指示信号によりアップカ
ウントと、ダウンカウントとを切り替え可能である。そ
のため、各種イベントの発生に応じてダウンカウントと
アップカウントとを組み合わせることにより、所望の一
連のイベントが生じた場合にのみ制御信号を送出するこ
とが可能である。
The counter means in the present invention according to claim 12 or 13 can switch between up-counting and down-counting by an instruction signal from the outside. Therefore, by combining down-counting and up-counting according to the occurrence of various events, it is possible to send the control signal only when a desired series of events occurs.

【0030】[0030]

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings.

【0031】実施例1 図1に本発明の好適な実施例であるインサーキットエミ
ュレータの構成ブロック図が示されている。図1に示さ
れているように、このインサーキットエミュレータのエ
ミュレート対象であるCPUの動作をエミュレートする
エミュレータ部1は、エミュレーションバス2を介し
て、このCPUが取り付けられるべき回路に接続されて
いる。
Embodiment 1 FIG. 1 shows a block diagram of a configuration of an in-circuit emulator which is a preferred embodiment of the present invention. As shown in FIG. 1, an emulator unit 1 that emulates the operation of a CPU that is an emulation target of this in-circuit emulator is connected via an emulation bus 2 to a circuit to which this CPU is to be attached. There is.

【0032】図1に示されているように、複数のイベン
ト検出部3,4,5もまたエミュレーションバス2に接
続されており、このエミュレーションバス2に含まれて
いる各種の信号が所定の値になること、すなわちイベン
トが発生したことを検出する。各イベント検出部3,
4,5には、それぞれ対応する記憶部6,7,8が設け
られている。そして、イベントが発生した場合に各イベ
ント検出部3,4,5が出力する検出信号をそれぞれ保
持し、制御部10に供給する。
As shown in FIG. 1, a plurality of event detectors 3, 4, 5 are also connected to the emulation bus 2, and various signals included in the emulation bus 2 have predetermined values. Is detected, that is, the event has occurred. Each event detector 3,
Corresponding storage units 6, 7, and 8 are provided in the units 4 and 5, respectively. Then, when an event occurs, the detection signals output from the event detection units 3, 4, and 5 are respectively held and supplied to the control unit 10.

【0033】そして、各イベント検出部3,4,5から
の検出信号は、イベントタイマ/カウンタ9にも供給さ
れている。このイベントタイマ/カウンタ9は、上記検
出信号によって時間の計時を開始し、検出信号が発生し
てからの経過時間を制御部10に知らせる。
Then, the detection signals from the respective event detectors 3, 4, 5 are also supplied to the event timer / counter 9. The event timer / counter 9 starts time counting by the detection signal and notifies the control unit 10 of the elapsed time from the generation of the detection signal.

【0034】本実施例において特徴的なことは、検出信
号が発生してからの時間経過を計測するイベントタイマ
/カウンタ9が設けられていることである。そして、イ
ベントが検出されてからの経過時間が制御部10に知ら
せられるので、制御部10は、発生するそれぞれのイベ
ントの発生時間間隔を知ることができる。
A feature of this embodiment is that an event timer / counter 9 is provided for measuring the elapsed time after the detection signal is generated. Then, since the control unit 10 is notified of the elapsed time from the detection of the event, the control unit 10 can know the occurrence time interval of each event that occurs.

【0035】以下、本実施例1におけるインサーキット
エミュレータの動作を上述した図2に示されているフロ
ーチャートを用いて説明する。
The operation of the in-circuit emulator according to the first embodiment will be described below with reference to the flow chart shown in FIG.

【0036】上述したように、エミュレータ部1は、エ
ミュレートの対象であるCPUの動作をエミュレートし
ている。そして、イベント検出部3,4,5は、エミュ
レーションバス2を常に監視している。そして、予め設
定されているイベント条件と一致するかどうかを常に検
査し、一致した場合は、それぞれ対応する記憶部6,
7,8へ検出信号を送出する。そして、この記憶部6,
7,8は、その保持している記憶内容を制御部10へ常
時出力している。
As described above, the emulator section 1 emulates the operation of the CPU to be emulated. Then, the event detectors 3, 4, 5 constantly monitor the emulation bus 2. Then, it is always inspected whether or not it matches the preset event condition, and if they match, the corresponding storage unit 6,
The detection signal is sent to 7 and 8. And this storage unit 6,
7 and 8 constantly output the stored contents held therein to the control unit 10.

【0037】なお、このイベント検出部3,4,5には
検出対象である目標イベントが設定されている。そし
て、イベントタイマ/カウンタ9には、前記イベント検
出部3,4,5に設定されている目標イベントが発生し
てから、次の目標イベントが発生するまでのシステムク
ロック数もしくはバスサイクルまたは命令サイクル数が
設定されている。このイベントタイマ/カウンタ9に設
定されるこれらの値はデバッグ対象プログラムによって
決定される。なお、イベントタイマ/カウンタ9は、シ
ステムクロック又はバスサイクル又は命令サイクルをカ
ウントし、このカウントによって時間を計測している。
このイベントタイマ/カウンタ9は、上述したイベント
検出部3,4,5から出力される検出信号又は制御部1
0から出力される制御信号によって、上記システムクロ
ック等のカウントを開始し、時間値であるカウント値と
ともに所定の設定値迄達したか否かの情報が制御部10
に伝送される。
A target event to be detected is set in each of the event detectors 3, 4, and 5. Then, in the event timer / counter 9, the number of system clocks from the occurrence of the target event set in the event detectors 3, 4, and 5 to the occurrence of the next target event, the bus cycle, or the instruction cycle. The number is set. These values set in the event timer / counter 9 are determined by the debug target program. The event timer / counter 9 counts the system clock, the bus cycle, or the instruction cycle, and measures the time by this count.
This event timer / counter 9 is a detection signal output from the above-mentioned event detection unit 3, 4, 5 or the control unit 1.
A control signal output from 0 starts the counting of the system clock and the like, and the control unit 10 has information indicating whether the count value which is a time value has reached a predetermined set value.
Be transmitted to.

【0038】制御部10は、上述した記憶部6,7,8
及びイベントタイマ/カウンタ9から出力される各信号
を入力し、それらの信号を論理演算し、ブレーク信号を
生成する。この生成されたブレーク信号は、エミュレー
タ部1へ送出され、エミュレータ部1の制御が行われ
る。
The control unit 10 includes the storage units 6, 7, 8 described above.
Also, each signal output from the event timer / counter 9 is input, the signals are logically operated, and a break signal is generated. The generated break signal is sent to the emulator section 1 to control the emulator section 1.

【0039】したがって例えば図2に示されているフロ
ーチャートにおいて、イベントAが発生してから続いて
すぐに、すなわち処理2、分岐2を通じてイベントBが
発生したときにのみブレーク信号を発生させたい場合に
は、イベントAからすぐにイベントBが発生した場合の
イベント間の時間より少し大きい値をイベントタイマ/
カウンタ9に設定しておく。この結果、例えばイベント
A,イベントD,イベントCと処理が続いた後にイベン
トBが発生した場合のように、イベントAとイベントB
とが時間的に離間している場合にブレーク信号の発生を
抑止することが可能となる。
Therefore, for example, in the flow chart shown in FIG. 2, when it is desired to generate the break signal immediately after the event A occurs, that is, only when the event B occurs through the process 2 and the branch 2. Is a value slightly larger than the time between events when event A occurs immediately after event A /
The counter 9 is set. As a result, for example, when the event B occurs after the processing of the event A, the event D, and the event C continues, the event A and the event B are generated.
It is possible to suppress the generation of the break signal when and are separated in time.

【0040】実施例2 上記実施例1においては、イベントタイマ/カウンタ9
は、システムクロック等のパルス信号をカウントしてい
た。しかし、このイベントタイマ/カウンタ9に、イベ
ントの発生回数をカウントさせるように構成することも
好適である。本実施例2におけるイベントタイマ/カウ
ンタ9は、上記イベント検出部3,4,5が検出信号を
出力した場合には、そのカウント値をインクリメント又
はデクリメントする。すなわち、イベントタイマ/カウ
ンタ9は、アップカウンタ又はダウンカウンタとして動
作を行なう。そして、このアップカウンタとして動作す
るか又はダウンカウンタとして動作するかは、外部から
のアップ/ダウン指示信号によって制御される。なお、
このアップ/ダウン指示信号は図1においては省略され
ている。
Second Embodiment In the first embodiment, the event timer / counter 9 is used.
Was counting pulse signals such as the system clock. However, it is also preferable that the event timer / counter 9 is configured to count the number of event occurrences. The event timer / counter 9 in the second embodiment increments or decrements the count value when the event detection units 3, 4, and 5 output the detection signal. That is, the event timer / counter 9 operates as an up counter or a down counter. Whether to operate as the up counter or the down counter is controlled by an up / down instruction signal from the outside. In addition,
This up / down instruction signal is omitted in FIG.

【0041】本実施例2において特徴的なことは、イベ
ントタイマ/カウンタ9がイベント検出部3,4,5か
ら出力される検出信号を入力することにより、設定され
ているイベントの発生回数をカウントしていることであ
る。本実施例2における他の構成は上記実施例1と同様
である。
The characteristic feature of the second embodiment is that the event timer / counter 9 inputs the detection signals output from the event detection units 3, 4, and 5 to count the number of occurrences of the set event. Is what you are doing. Other configurations in the second embodiment are similar to those in the first embodiment.

【0042】イベントタイマ/カウンタ9には、予めカ
ウント値が設定されており、イベント検出部3,4,5
が出力する検出信号によってアップ/ダウンカウントを
行なう。そして、カウント値は常に制御部10に送出さ
れている。
A count value is preset in the event timer / counter 9, and the event detectors 3, 4, 5
The up / down count is performed according to the detection signal output by. The count value is always sent to the control unit 10.

【0043】制御部10は上記実施例1と同様に記憶部
6,7,8及びイベントタイマ/カウンタ9からの信号
を入力し、所定の論理演算を行なってブレーク信号を生
成する。
The control unit 10 inputs signals from the storage units 6, 7 and 8 and the event timer / counter 9 as in the first embodiment and performs a predetermined logical operation to generate a break signal.

【0044】したがって、本実施例2において、イベン
トAが発生してからすぐにイベントBが発生した場合の
みを検出し、ブレーク信号を出力したいときには、以下
のような設定・制御を行なえばよい。
Therefore, in the second embodiment, only when the event B occurs immediately after the event A occurs and the break signal is to be output, the following setting / control may be performed.

【0045】まず、イベント検出部3,4にそれぞれイ
ベントA,Bを設定する。そしてイベント検出部5に図
2に示されているフローチャートの中の処理3を設定す
る。そして、イベントタイマ/カウンタ9には、イベン
ト検出部3,4からの検出信号に対してはダウンカウン
トを指示しておき、イベント検出部5からの検出信号に
対してはアップカウントを指示しておく。更にこのイベ
ントタイマ/カウンタ9のカウンタ初期値は「2」に設
定しておく。このような準備の後、デバック対象プログ
ラムを実行すると、図2に示されているフローチャート
における分岐1が実行された後でイベントAが発生する
とイベントカウンタ値は「2」から「1」になる。これ
は、上述したように、イベントAを検出するイベント検
出部3に対しては、イベントタイマ/カウンタ9はダウ
ンカウントに設定されているからである。
First, the events A and B are set in the event detectors 3 and 4, respectively. Then, the process 3 in the flowchart shown in FIG. 2 is set in the event detection unit 5. Then, the event timer / counter 9 is instructed to down count the detection signals from the event detection units 3 and 4, and is instructed to up count the detection signals from the event detection unit 5. deep. Furthermore, the counter initial value of the event timer / counter 9 is set to "2". When the debug target program is executed after such preparation, the event counter value changes from "2" to "1" when the event A occurs after the branch 1 in the flowchart shown in FIG. 2 is executed. This is because the event timer / counter 9 is set to the down count for the event detection unit 3 that detects the event A as described above.

【0046】次に、イベントBが発生した場合には、イ
ベントカウンタ値は「1」から「0」になり、この
「0」が制御部10に伝送される。そして制御部10は
記憶部6と記憶部7とから出力されてくる信号を検査す
ることにより、この「0」に基づいてイベントAとイベ
ントB発生していることを知る。そしてその結果エミュ
レータ部1に対してブレーク信号を発生するのである。
Next, when the event B occurs, the event counter value changes from "1" to "0", and this "0" is transmitted to the control unit 10. Then, the control unit 10 checks the signals output from the storage unit 6 and the storage unit 7 to know that the event A and the event B are generated based on the “0”. As a result, a break signal is generated for the emulator section 1.

【0047】一方、イベントBが発生しなかった場合に
は、イベントカウンタ値は変化せず、図2に示されてい
るフローチャートにおける処理3が実行されることにな
る。この結果イベントカウンタ値は「1」から[2」に
戻ってしまう。以下、この状態のまま分岐1に処理が移
行することになる。上述したように、イベント検出部5
は処理3を設定されているので、処理3が実行されると
きには、イベント検出部5はこの処理3の検出信号を送
出する。そして、上述したようにイベントタイマ/カウ
ンタ9は、このイベント検出部5からの検出信号に対し
てはアップカウントを指示されているので、前述したよ
うにイベントカウンタ値は「1」から「2」に、すなわ
ち初期値に戻ってしまうことになる。
On the other hand, if the event B does not occur, the event counter value does not change, and the process 3 in the flowchart shown in FIG. 2 is executed. As a result, the event counter value returns from "1" to "2". Hereinafter, the processing shifts to the branch 1 in this state. As described above, the event detector 5
Processing 3 is set, the event detection unit 5 sends a detection signal of this processing 3 when the processing 3 is executed. Then, as described above, the event timer / counter 9 is instructed to count up with respect to the detection signal from the event detection unit 5, so that the event counter value is from "1" to "2" as described above. That is, it will return to the initial value.

【0048】以上述べたように、本実施例2において
は、イベントA,D,C,Bの順番にそれぞれのイベン
トが発生したときには、ブレーク信号は発生せず、イベ
ントAの後すぐにイベントBが発生したときにのみブレ
ーク信号を発生させることが可能となる。
As described above, in the second embodiment, when the events A, D, C, and B occur in this order, the break signal does not occur, and the event B immediately follows the event A. It becomes possible to generate a break signal only when occurs.

【0049】[0049]

【発明の効果】以上述べたように、請求項1の発明によ
ればイベントの発生によって計時が行われるタイマ手段
を備えているため、イベントの発生時間間隔を考慮した
検査が行なえる検査装置が得られるという効果を有す
る。
As described above, according to the first aspect of the present invention, since the timer means for counting the time by the occurrence of the event is provided, the inspection device capable of performing the inspection in consideration of the event occurrence time interval is provided. It has the effect of being obtained.

【0050】請求項2の発明によれば、請求項1の発明
と同様に各イベント間の時間間隔を考慮した検査が可能
なインサーキットエミュレータが得られるという効果を
有する。
According to the invention of claim 2, similarly to the invention of claim 1, there is an effect that an in-circuit emulator capable of performing an inspection in consideration of a time interval between events can be obtained.

【0051】請求項3の本発明によれば、イベントが発
生した回数をカウントするカウンタ手段を備えているた
め、検出対象であるイベントとイベントとの間に他の余
分なイベントが発生した場合には、所望の条件が成立し
なかったものと認識することができる検査装置が得られ
るという効果を有する。
According to the third aspect of the present invention, since the counter means for counting the number of times an event has occurred is provided, when an extra event occurs between the event to be detected and the event. Has an effect of obtaining an inspection apparatus that can recognize that the desired condition is not satisfied.

【0052】請求項4記載の発明によれば、上記請求項
3に記載の発明と同様に、検出対象であるイベントが連
続して発生した場合にのみエミュレート対象のCPUに
制御信号を送出できるインサーキットエミュレータが得
られるという効果を有する。請求項5に記載の発明によ
れば、上記請求項1又は3に記載の検査装置において、
検出信号を保持する記憶手段を含んでいるため、上記制
御手段における論理演算が容易な検査装置が得られると
いう効果を有する。
According to the invention described in claim 4, as in the invention described in claim 3, the control signal can be sent to the CPU to be emulated only when the events to be detected continuously occur. It has an effect that an in-circuit emulator can be obtained. According to the invention of claim 5, in the inspection apparatus of claim 1 or 3,
Since the storage means for holding the detection signal is included, there is an effect that the inspection device in which the logical operation in the control means is easy can be obtained.

【0053】請求項6に記載の発明によれば、上記請求
項2又は4に記載されているインサーキットエミュレー
タにおいて、検出信号を保持する記憶手段を含んでいる
ため、上記請求項5の検査装置と同様に、制御手段にお
ける論理演算の容易なインサーキットエミュレータが得
られるという効果を有する。
According to the invention of claim 6, the in-circuit emulator according to claim 2 or 4 includes a storage means for holding a detection signal. Similarly to the above, there is an effect that an in-circuit emulator in which the logical operation in the control means is easy can be obtained.

【0054】請求項7に記載の発明によれば、請求項1
又は3に記載の検査装置において、制御信号をブレーク
信号としたので、所定のイベントが検出された場合に検
査対象である回路をブレークすることの可能な検査装置
が得られる。
According to the invention of claim 7, claim 1
Alternatively, in the inspection apparatus according to the third aspect, since the control signal is the break signal, it is possible to obtain an inspection apparatus capable of breaking the circuit to be inspected when a predetermined event is detected.

【0055】請求項8に記載の発明によれば、請求項2
または4に記載のインサーキットエミュレータにおい
て、上記請求項に記載の検査装置と同様に、所定のイベ
ントが検出された場合にブレーク信号をCPUに送出す
ることの可能なインサーキットエミュレータが得られる
という効果を有する。
According to the invention of claim 8, claim 2
Alternatively, in the in-circuit emulator according to the fourth aspect, an in-circuit emulator capable of sending a break signal to the CPU when a predetermined event is detected can be obtained as in the inspection device according to the above claims. Have.

【0056】請求項9に記載の発明によれば、上記請求
項2に記載のインサーキットエミュレータにおいてタイ
マ手段はシステムクロックをカウントすることによって
計時を行なう。したがって、正確な計時を容易に行なう
ことが可能なインサーキットエミュレータが得られる。
According to the invention described in claim 9, in the in-circuit emulator according to claim 2, the timer means counts the system clock by counting the system clock. Therefore, it is possible to obtain an in-circuit emulator capable of easily performing accurate timekeeping.

【0057】請求項10に記載の発明によれば、上記請
求項2に記載のインサーキットエミュレータにおいてタ
イマ手段は、バスサイクルをカウントしたので、CPU
の動作を単位としたカウントをすることが可能なインサ
ーキットエミュレータが得られるという効果を有する。
According to the tenth aspect of the invention, in the in-circuit emulator according to the second aspect, the timer means counts the bus cycle, so that the CPU
This has the effect of providing an in-circuit emulator capable of counting in units of operations.

【0058】請求項11に記載の発明によれば、上記請
求項2に記載のインサーキットエミュレータにおいて、
タイマ手段は、命令サイクルをカウントする。したがっ
て、CPUの命令の実行に対応したカウントをすること
ができるインサーキットエミュレータが得られるという
効果を有する。
According to the invention described in claim 11, in the in-circuit emulator according to claim 2,
The timer means counts instruction cycles. Therefore, it is possible to obtain an in-circuit emulator capable of counting corresponding to the execution of the instruction of the CPU.

【0059】請求項12に記載の発明によれば、上記請
求項3に記載の検査装置においてカウンタ手段が、外部
からの指示信号によってアップカウントとダウンカウン
トとを切り替える。したがって、イベントに応じてダウ
ンカウントとさせるか、もしくはアップカウントとさせ
るかを選択することにより、複雑なイベントの発生の検
出が容易に行なえる検査装置が得られるという効果を有
する。
According to the twelfth aspect of the invention, in the inspection apparatus according to the third aspect, the counter means switches between up-counting and down-counting according to an instruction signal from the outside. Therefore, by selecting whether to down-count or up-count depending on the event, there is an effect that it is possible to obtain an inspection device that can easily detect the occurrence of a complicated event.

【0060】請求項13に記載の発明によれば、上記請
求項4に記載のインサーキットエミュレータにおいて、
上記請求項12と同様に、アップカウントとダウンカウ
ントとを切り替え指示できるようにしたので、複雑なイ
ベントの発生を検出可能なインサーキットエミュレータ
が得られるという効果を有する。
According to the invention described in claim 13, in the in-circuit emulator according to claim 4,
Similar to the above-mentioned claim 12, since it is possible to instruct switching between up-counting and down-counting, it is possible to obtain an in-circuit emulator capable of detecting the occurrence of a complicated event.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の好適な実施例であるインサーキットエ
ミュレータの構成ブロック図である。
FIG. 1 is a configuration block diagram of an in-circuit emulator that is a preferred embodiment of the present invention.

【図2】連続して発生するイベントの検出が困難なプロ
グラムのフローチャートの例である。
FIG. 2 is an example of a flowchart of a program in which it is difficult to detect events that occur continuously.

【符号の説明】[Explanation of symbols]

1 エミュレータ部 2 エミュレーションバス 3,4,5 イベント検出部 6,7,8 記憶部 9 イベントタイマ/カウンタ 10 制御部 1 Emulator Section 2 Emulation Bus 3, 4, 5 Event Detection Section 6, 7, 8 Storage Section 9 Event Timer / Counter 10 Control Section

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 検査対象の回路に発生するイベントを複
数種類検出し、前記種類ごとに異なる検出信号を出力す
るイベント検出手段と、 前記複数種類のイベントごとに設けられたタイマ手段で
あって、前記イベント検出信号によって、計時を開始
し、時間値信号を出力するタイマ手段と、 前記検出信号と前記時間値信号とを論理演算し、前記検
査対象の回路に制御信号を送出する制御手段と、 を含むことを特徴とする検査装置。
1. An event detection means for detecting a plurality of types of events occurring in a circuit to be inspected and outputting a detection signal different for each type, and a timer means provided for each of the plurality of types of events, By the event detection signal, a timer means for starting timing and outputting a time value signal, a control means for logically operating the detection signal and the time value signal, and sending a control signal to the circuit to be inspected, An inspection apparatus comprising:
【請求項2】 エミュレート対象のCPUに発生するイ
ベントを複数種類検出し、前記種類ごとに異なる検出信
号を出力するイベント検出手段と、 前記複数種類のイベントごとに設けられたタイマ手段で
あって、前記イベント検出信号によって、計時を開始
し、時間値信号を出力するタイマ手段と、 前記検出信号と前記時間値信号とを論理演算し、前記エ
ミュレート対象のCPUに制御信号を送出する制御手段
と、 を含むことを特徴とするインサーキットエミュレータ。
2. Event detecting means for detecting a plurality of types of events occurring in a CPU to be emulated and outputting a detection signal different for each type, and timer means provided for each of the plurality of types of events. A timer means for starting timekeeping by the event detection signal and outputting a time value signal; and a control means for logically operating the detection signal and the time value signal and sending a control signal to the emulation target CPU. And an in-circuit emulator including.
【請求項3】 検査対象の回路に発生するイベントを複
数種類検出し、前記種類ごとに異なる検出信号を出力す
るイベント検出手段と、 前記複数種類のイベントごとに設けられ、前記イベント
が発生する回数をカウントし、カウント値を出力するカ
ウンタ手段と、 前記検出信号と前記イベントの発生回数とを論理演算
し、前記検査対象の回路に制御信号を送出する制御手段
と、 を含むことを特徴とする検査装置。
3. An event detecting means for detecting a plurality of types of events occurring in a circuit to be inspected and outputting a detection signal different for each type, and a number of times the events occur, which are provided for each of the plurality of types of events. Counter means for counting and outputting a count value, and control means for performing a logical operation on the detection signal and the number of occurrences of the event and sending a control signal to the circuit to be inspected. Inspection device.
【請求項4】 エミュレート対象のCPUに発生するイ
ベントを複数種類検出し、前記種類ごとに異なる検出信
号を出力するイベント検出手段と、 前記複数種類のイベントごとに設けられ、前記イベント
が発生する回数をカウントし、カウント値を出力するカ
ウンタ手段と、 前記検出信号と前記イベントの発生回数とを論理演算
し、前記エミュレート対象のCPUに制御信号を送出す
る制御手段と、 を含むことを特徴とするインサーキットエミュレータ。
4. Event detecting means for detecting a plurality of types of events occurring in an emulated CPU and outputting a detection signal different for each type, and the event detecting means provided for each of the plurality of types of events. Counter means for counting the number of times and outputting a count value; and control means for logically operating the detection signal and the number of times the event has occurred and sending a control signal to the CPU to be emulated. And an in-circuit emulator.
【請求項5】 請求項1または3記載の検査装置におい
て、 前記イベント検出手段は、イベントが検出された場合そ
のイベントに対応した検出信号を保持する記憶手段を含
み、前記検出信号は、イベント検出後も引き続いて出力
されることを特徴とする検査装置。
5. The inspection apparatus according to claim 1, wherein the event detection unit includes a storage unit that holds a detection signal corresponding to the event when the event is detected, and the detection signal is the event detection. An inspection device characterized by being continuously output afterward.
【請求項6】 請求項2または4記載のインサーキット
エミュレータにおいて、 前記イベント検出手段は、イベントが検出された場合そ
のイベントに対応した検出信号を保持する記憶手段を含
み、前記検出信号は、イベント検出後も引き続いて出力
されることを特徴とするインサーキットエミュレータ。
6. The in-circuit emulator according to claim 2, wherein the event detection unit includes a storage unit that holds a detection signal corresponding to the event when the event is detected, and the detection signal is the event. An in-circuit emulator that is continuously output even after detection.
【請求項7】 請求項1または3記載の検査装置におい
て、 前記制御信号は、ブレーク信号であることを特徴とする
検査装置。
7. The inspection apparatus according to claim 1, wherein the control signal is a break signal.
【請求項8】 請求項2または4記載のインサーキット
エミュレータにおいて、 前記制御信号は、ブレーク信号であることを特徴とする
インサーキットエミュレータ。
8. The in-circuit emulator according to claim 2 or 4, wherein the control signal is a break signal.
【請求項9】 請求項2記載のインサーキットエミュレ
ータにおいて、 前記タイマ手段は、システムクロックをカウントするこ
とによって、計時を行うことを特徴とするインサーキッ
トエミュレータ。
9. The in-circuit emulator according to claim 2, wherein the timer means counts a system clock to perform timekeeping.
【請求項10】 請求項2記載のインサーキットエミュ
レータにおいて、 前記タイマ手段は、バスサイクルをカウントすることに
よって、計時を行うことを特徴とするインサーキットエ
ミュレータ。
10. The in-circuit emulator according to claim 2, wherein the timer means counts bus cycles to count time.
【請求項11】 請求項2記載のインサーキットエミュ
レータにおいて、 前記タイマ手段は、命令サイクルをカウントすることに
よって、計時を行うことを特徴とするインサーキットエ
ミュレータ。
11. The in-circuit emulator according to claim 2, wherein the timer means counts instruction cycles to count time.
【請求項12】 請求項3記載の検査装置において、 前記カウンタ手段は、イベントの発生によって、アップ
もしくはダウンカウントするカウンタであって、外部か
らの指示信号によって、アップカウントとダウンカウン
トとが切り替えられるカウンタ手段であることを特徴と
する検査装置。
12. The inspection apparatus according to claim 3, wherein the counter means is a counter that counts up or down when an event occurs, and the counter is switched between up-counting and down-counting by an instruction signal from the outside. An inspection apparatus, which is a counter means.
【請求項13】 請求項4記載のインサーキットエミュ
レータにおいて、 前記カウンタ手段は、イベントの発生によって、アップ
もしくはダウンカウントするカウンタであって、外部か
らの指示信号によって、アップカウントとダウンカウン
トとが切り替えられるカウンタ手段であることを特徴と
するインサーキットエミュレータ。
13. The in-circuit emulator according to claim 4, wherein the counter means is a counter that counts up or down when an event occurs, and switches between up-counting and down-counting according to an instruction signal from the outside. An in-circuit emulator, which is a counter means that can be used.
JP5319623A 1993-12-20 1993-12-20 Inspecting device and in-circuit emulator Pending JPH07175678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5319623A JPH07175678A (en) 1993-12-20 1993-12-20 Inspecting device and in-circuit emulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5319623A JPH07175678A (en) 1993-12-20 1993-12-20 Inspecting device and in-circuit emulator

Publications (1)

Publication Number Publication Date
JPH07175678A true JPH07175678A (en) 1995-07-14

Family

ID=18112351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5319623A Pending JPH07175678A (en) 1993-12-20 1993-12-20 Inspecting device and in-circuit emulator

Country Status (1)

Country Link
JP (1) JPH07175678A (en)

Similar Documents

Publication Publication Date Title
JPH09305412A (en) Microcomputer having maximum interruption inhibition period mesuring function
JPH02263166A (en) Event train detection
JPH07175678A (en) Inspecting device and in-circuit emulator
JP3002341B2 (en) Logic analyzer
US6425102B1 (en) Digital signal processor with halt state checking during self-test
JPH05313946A (en) Debugging back-up device for multiprocessor system
JPS63241622A (en) Data processor
SU1612312A1 (en) Device for modeling the process of software support inspection
JPH02272947A (en) Fault monitoring system
JP2668382B2 (en) Pseudo fault generation method for testing microprograms
SU1084815A1 (en) Device for checking electronic circuits
JP2001166869A (en) Input controller
SU1495799A1 (en) Signature analyser for detection of intermittent faults
RU2050588C1 (en) Method for control and debug of real-time programs and device for its implementation
RU2279703C1 (en) Device for inspecting technical condition of object to be diagnosed from residual resource
SU1571552A1 (en) Device for checking program automatic machines
SU1262504A1 (en) Device for checking digital units
SU584323A1 (en) System for checking information-transmitting units
SU329666A1 (en)
SU1469505A1 (en) Program debugging unit
SU519741A1 (en) Device for monitoring equipment operation
SU1267424A1 (en) Device for checking microprocessor program units
JPS6269172A (en) Test instrument for integrated circuit
SU955073A1 (en) Digital system checking device
RU1791807C (en) Device for input of information into calculator