JPH07175534A - オンボード電源装置 - Google Patents
オンボード電源装置Info
- Publication number
- JPH07175534A JPH07175534A JP20213193A JP20213193A JPH07175534A JP H07175534 A JPH07175534 A JP H07175534A JP 20213193 A JP20213193 A JP 20213193A JP 20213193 A JP20213193 A JP 20213193A JP H07175534 A JPH07175534 A JP H07175534A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supplied
- output
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 基板上に搭載される各電子部品に対し電源電
圧が供給される際の各電子部品のラッチアップを防止す
る。 【構成】 変圧機能部２と最終出力段である保護回路３
との間に立上り制御機能部４を設け、変圧機能部２によ
り変圧された複数の電圧の出力タイミングを、それぞれ
異なるように制御する。この結果、ＭＯＳＩＣで構成さ
れる各電子部品へ電源電圧が供給される際の突入電圧が
低減され、電子部品のラッチアップが防止される。また
この他、電源切断により出力停止される各変圧電圧の出
力停止タイミングを各個に制御する。この結果ラッチア
ップを完全に無くすことができる。
圧が供給される際の各電子部品のラッチアップを防止す
る。 【構成】 変圧機能部２と最終出力段である保護回路３
との間に立上り制御機能部４を設け、変圧機能部２によ
り変圧された複数の電圧の出力タイミングを、それぞれ
異なるように制御する。この結果、ＭＯＳＩＣで構成さ
れる各電子部品へ電源電圧が供給される際の突入電圧が
低減され、電子部品のラッチアップが防止される。また
この他、電源切断により出力停止される各変圧電圧の出
力停止タイミングを各個に制御する。この結果ラッチア
ップを完全に無くすことができる。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品が搭載される
各基板に対し電源供給を行うオンボード電源装置に関す
る。
各基板に対し電源供給を行うオンボード電源装置に関す
る。
【０００２】
【従来の技術】従来のこの種のオンボード電源装置は、
図３に示すように構成されている。即ち図３において、
１は例えば電源電圧を入力する際に過電圧や過電流を阻
止するための保護回路、２は入力した電源電圧を所定の
電圧に変換する変圧機能部、３は図示省略した各基板上
の電子部品へ所定電圧を供給する際に過電圧及び過電流
を阻止するための保護回路である。ここで、−４８Ｖの
直流電源が保護回路１に与えられると、保護回路１は過
電圧，過電流等を取り除いて変圧機能部２へ−４８Ｖの
直流電圧を出力する。変圧機能部２は、各基板上の電子
部品の電源電圧に必要な例えば＋５Ｖ及び−５．２Ｖの
直流電圧に変圧する。そして変圧された直流電圧は保護
回路３により過電圧やサージ電圧等が取り除かれ基板上
の各電子部品に供給される。各電子部品は、この直流電
源電圧の供給によりそれぞれ動作を開始する。
図３に示すように構成されている。即ち図３において、
１は例えば電源電圧を入力する際に過電圧や過電流を阻
止するための保護回路、２は入力した電源電圧を所定の
電圧に変換する変圧機能部、３は図示省略した各基板上
の電子部品へ所定電圧を供給する際に過電圧及び過電流
を阻止するための保護回路である。ここで、−４８Ｖの
直流電源が保護回路１に与えられると、保護回路１は過
電圧，過電流等を取り除いて変圧機能部２へ−４８Ｖの
直流電圧を出力する。変圧機能部２は、各基板上の電子
部品の電源電圧に必要な例えば＋５Ｖ及び−５．２Ｖの
直流電圧に変圧する。そして変圧された直流電圧は保護
回路３により過電圧やサージ電圧等が取り除かれ基板上
の各電子部品に供給される。各電子部品は、この直流電
源電圧の供給によりそれぞれ動作を開始する。
【０００３】
【発明が解決しようとする課題】従来の電源装置は−４
８Ｖの電源電圧が入力された場合、各基板上の各電子部
品に与える＋５Ｖ及び−５．２Ｖの電圧を図４に示すよ
うに、同時に出力している。このため、各電子部品に電
源が供給される際の突入電流が増加し例えば各電子部品
がＭＯＳＩＣ等で構成されている場合は、各電子部品が
ラッチアップし動作不能になると共に電子部品の破壊を
招くという問題があった。
８Ｖの電源電圧が入力された場合、各基板上の各電子部
品に与える＋５Ｖ及び−５．２Ｖの電圧を図４に示すよ
うに、同時に出力している。このため、各電子部品に電
源が供給される際の突入電流が増加し例えば各電子部品
がＭＯＳＩＣ等で構成されている場合は、各電子部品が
ラッチアップし動作不能になると共に電子部品の破壊を
招くという問題があった。
【０００４】したがって本発明は、基板上に搭載される
各電子部品に対し電源電圧が供給される際に各電子部品
のラッチアップを防止することを目的とする。
各電子部品に対し電源電圧が供給される際に各電子部品
のラッチアップを防止することを目的とする。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、変圧機能部を備え、各基板上に搭載
される各電子部品に対し電源からの電圧を変圧機能部に
より複数の電圧値に変圧して供給するオンボード電源装
置において、変圧機能部により変圧された複数の電圧の
出力タイミングをそれぞれ異なるように制御する手段を
設けたものである。また、電源の投入により変圧機能部
から各電子部品に供給される各変圧電圧の出力タイミン
グを各個に制御する第１の制御手段と、電源の切断によ
り出力停止される上記各変圧電圧の出力停止タイミング
を各個に制御する第２の制御手段とを設けたものであ
る。
るために本発明は、変圧機能部を備え、各基板上に搭載
される各電子部品に対し電源からの電圧を変圧機能部に
より複数の電圧値に変圧して供給するオンボード電源装
置において、変圧機能部により変圧された複数の電圧の
出力タイミングをそれぞれ異なるように制御する手段を
設けたものである。また、電源の投入により変圧機能部
から各電子部品に供給される各変圧電圧の出力タイミン
グを各個に制御する第１の制御手段と、電源の切断によ
り出力停止される上記各変圧電圧の出力停止タイミング
を各個に制御する第２の制御手段とを設けたものであ
る。
【０００６】
【作用】変圧機能部により変圧された複数の電圧の出力
タイミングは、それぞれ異なるように制御される。この
結果、各電子部品へ電源電圧が供給される際の突入電圧
が低減され、各電子部品のラッチアップを防止できる。
また、電源の投入により変圧機能部から各電子部品に供
給される変圧電圧の出力タイミングの他に、電源の切断
により出力停止される上記各変圧電圧の出力停止タイミ
ングも各個に制御される。この結果、上記電子部品のラ
ッチアップを完全に無くすことができる。
タイミングは、それぞれ異なるように制御される。この
結果、各電子部品へ電源電圧が供給される際の突入電圧
が低減され、各電子部品のラッチアップを防止できる。
また、電源の投入により変圧機能部から各電子部品に供
給される変圧電圧の出力タイミングの他に、電源の切断
により出力停止される上記各変圧電圧の出力停止タイミ
ングも各個に制御される。この結果、上記電子部品のラ
ッチアップを完全に無くすことができる。
【０００７】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係るオンボード電源装置の一実施例
を示すブロック図である。同図において、１，３はそれ
ぞれ従来装置と同等機能を有する保護回路であり、３も
従来装置と同等機能を有する変圧機能部である。また、
４は本発明の要部を示す立上り出力制御機能部、１０は
上記の各部からなるオンボード電源装置である。
る。図１は本発明に係るオンボード電源装置の一実施例
を示すブロック図である。同図において、１，３はそれ
ぞれ従来装置と同等機能を有する保護回路であり、３も
従来装置と同等機能を有する変圧機能部である。また、
４は本発明の要部を示す立上り出力制御機能部、１０は
上記の各部からなるオンボード電源装置である。
【０００８】ところで、このオンボード電源装置１０
は、図示しない電源装置から入力した例えば−４８Ｖの
電源電圧を所定の各電圧に変換すると共に、この変換さ
れた各電圧値を図示省略した各基板上に搭載される各部
品へ供給するものである。ここで各部品がＭＯＳＩＣで
構成されている場合、このＭＯＳＩＣへ電源が与えられ
ると、ＭＯＳＩＣがラッチアップする現象が生じる。こ
のラッチアップとは、ＭＯＳＩＣに対する過電圧や電流
の入力タイミングにより、ＭＯＳＩＣの内部の電源とグ
ランド（ＧＮＤ）とがショートして破壊される現象であ
り、近年の電子部品にはこのようなＭＯＳＩＣが多用さ
れていることから、電源投入の際のＭＯＳＩＣのラッチ
アップ防止が緊急を要する課題となっている。
は、図示しない電源装置から入力した例えば−４８Ｖの
電源電圧を所定の各電圧に変換すると共に、この変換さ
れた各電圧値を図示省略した各基板上に搭載される各部
品へ供給するものである。ここで各部品がＭＯＳＩＣで
構成されている場合、このＭＯＳＩＣへ電源が与えられ
ると、ＭＯＳＩＣがラッチアップする現象が生じる。こ
のラッチアップとは、ＭＯＳＩＣに対する過電圧や電流
の入力タイミングにより、ＭＯＳＩＣの内部の電源とグ
ランド（ＧＮＤ）とがショートして破壊される現象であ
り、近年の電子部品にはこのようなＭＯＳＩＣが多用さ
れていることから、電源投入の際のＭＯＳＩＣのラッチ
アップ防止が緊急を要する課題となっている。
【０００９】そこで、本発明は、上記した立上り出力制
御機能部４を変圧機能部２と保護回路３との間に設け、
この立上り出力制御機能部４により各出力電圧の出力タ
イミングを異ならせるように制御する。即ち、図１にお
いて、−４８Ｖの直流電源が保護回路１に与えられる
と、この直流電源に対し保護回路１により過電圧，過電
流等が取り除かれ変圧機能部２へ出力されると共に、変
圧機能部２では、このー４８Ｖの直流電圧を各基板上の
電子部品の電源電圧に適合するように例えば＋５Ｖ及び
−５．２Ｖの各直流電圧に変圧する。そして変圧された
各直流電圧は、立上り出力制御機能部４により、図２に
示すような各直流電圧毎に異なる立上りタイミングで生
成される。このそれぞれ異なるタイミングで生成された
各直流電圧に対し、さらに保護回路３により過電圧やサ
ージ電圧等が取り除かれ各電子部品に供給される。
御機能部４を変圧機能部２と保護回路３との間に設け、
この立上り出力制御機能部４により各出力電圧の出力タ
イミングを異ならせるように制御する。即ち、図１にお
いて、−４８Ｖの直流電源が保護回路１に与えられる
と、この直流電源に対し保護回路１により過電圧，過電
流等が取り除かれ変圧機能部２へ出力されると共に、変
圧機能部２では、このー４８Ｖの直流電圧を各基板上の
電子部品の電源電圧に適合するように例えば＋５Ｖ及び
−５．２Ｖの各直流電圧に変圧する。そして変圧された
各直流電圧は、立上り出力制御機能部４により、図２に
示すような各直流電圧毎に異なる立上りタイミングで生
成される。このそれぞれ異なるタイミングで生成された
各直流電圧に対し、さらに保護回路３により過電圧やサ
ージ電圧等が取り除かれ各電子部品に供給される。
【００１０】このように、変圧機能部２において生成さ
れ出力される複数の電源電圧を基板上の各部品に供給す
る場合に、供給のタイミングを各々異ならせるようにし
たので、各部品に対して各電圧が同時に印加される場合
に比べ各部品に対する突入電流が減少し、したがって各
部品がＭＯＳＩＣで構成される場合のラッチアップを防
止することができる。
れ出力される複数の電源電圧を基板上の各部品に供給す
る場合に、供給のタイミングを各々異ならせるようにし
たので、各部品に対して各電圧が同時に印加される場合
に比べ各部品に対する突入電流が減少し、したがって各
部品がＭＯＳＩＣで構成される場合のラッチアップを防
止することができる。
【００１１】なお、本実施例では、保護回路１に入力さ
れる電源の電圧を直流電圧として説明したが、入力電圧
は交流電圧としても良い。また、本実施例では１つの入
力電圧に対し２つの出力電圧を生成すると共に生成され
た２つの出力電圧の出力タイミングをそれぞれ異なるよ
うに構成したが、電源の投入及び切断時に１つの入力電
圧に対する１つの出力電圧の立ち上がりタイミング制御
及び立ち下がりタイミング制御に適用しても良い。ま
た、電源の投入及び切断時に複数の出力電圧の立ち上が
り制御及び立ち下がり制御に適用しても良い。このよう
に出力電圧の立ち上がりタイミングの他に電源切断時の
立ち下がりタイミングも制御できるため、ＭＯＳＩＣで
構成される各電子部品のラッチアップが完全に防止され
る。
れる電源の電圧を直流電圧として説明したが、入力電圧
は交流電圧としても良い。また、本実施例では１つの入
力電圧に対し２つの出力電圧を生成すると共に生成され
た２つの出力電圧の出力タイミングをそれぞれ異なるよ
うに構成したが、電源の投入及び切断時に１つの入力電
圧に対する１つの出力電圧の立ち上がりタイミング制御
及び立ち下がりタイミング制御に適用しても良い。ま
た、電源の投入及び切断時に複数の出力電圧の立ち上が
り制御及び立ち下がり制御に適用しても良い。このよう
に出力電圧の立ち上がりタイミングの他に電源切断時の
立ち下がりタイミングも制御できるため、ＭＯＳＩＣで
構成される各電子部品のラッチアップが完全に防止され
る。
【００１２】
【発明の効果】以上説明したように本発明によれば、変
圧機能部により変圧され各電子部品へ供給される複数の
電圧の出力タイミングをそれぞれ異なるように制御した
ので、各電子部品へ電源電圧が供給される際の突入電圧
が低減され、したがってＭＯＳＩＣで構成されている各
電子部品のラッチアップを防止することができる。ま
た、電源の投入により変圧機能部から各電子部品に供給
される変圧電圧の出力タイミングの他に、電源の切断に
より出力停止される上記各変圧電圧の出力停止タイミン
グを各個に制御するようにしたので、上記電子部品のラ
ッチアップを完全に無くすことができる。
圧機能部により変圧され各電子部品へ供給される複数の
電圧の出力タイミングをそれぞれ異なるように制御した
ので、各電子部品へ電源電圧が供給される際の突入電圧
が低減され、したがってＭＯＳＩＣで構成されている各
電子部品のラッチアップを防止することができる。ま
た、電源の投入により変圧機能部から各電子部品に供給
される変圧電圧の出力タイミングの他に、電源の切断に
より出力停止される上記各変圧電圧の出力停止タイミン
グを各個に制御するようにしたので、上記電子部品のラ
ッチアップを完全に無くすことができる。
【図１】本発明に係るオンボード電源装置の一実施例を
示すブロック構成図である。
示すブロック構成図である。
【図２】上記装置から出力される電圧信号のタイミング
チャートである。
チャートである。
【図３】従来のオンボード電源装置のブロック図であ
る。
る。
【図４】従来装置から出力される電圧信号のタイミング
チャートである。
チャートである。
１，３ 保護回路 ２ 変圧機能部 ４ 立上り出力制御機能部 １０ オンボード電源装置
Claims (2)
- 【請求項１】 変圧機能部を備え、各基板上に搭載され
る各電子部品に対し電源からの電圧を前記変圧機能部に
より複数の電圧値に変圧して供給するオンボード電源装
置において、 前記変圧機能部により変圧された複数の電圧の出力タイ
ミングをそれぞれ異なるように制御する手段を備えたこ
とを特徴とするオンボード電源装置。 - 【請求項２】 変圧機能部を備え、各基板上に搭載され
る各電子部品に対し電源からの電圧を前記変圧機能部に
より少なくとも１つの電圧値に変圧して供給するオンボ
ード電源装置において、 前記電源の投入により前記変圧機能部から前記各電子部
品に供給される変圧電圧の出力タイミングを制御する第
１の制御手段と、前記電源の切断により出力停止される
前記変圧電圧の出力停止タイミングを制御する第２の制
御手段とを備えたことを特徴とするオンボード電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20213193A JPH07175534A (ja) | 1993-07-23 | 1993-07-23 | オンボード電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20213193A JPH07175534A (ja) | 1993-07-23 | 1993-07-23 | オンボード電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175534A true JPH07175534A (ja) | 1995-07-14 |
Family
ID=16452484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20213193A Pending JPH07175534A (ja) | 1993-07-23 | 1993-07-23 | オンボード電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175534A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158643A (ja) * | 1974-11-20 | 1976-05-22 | Nippon Erebeetaa Kogyo Kk | |
| JPS621184A (ja) * | 1985-06-26 | 1987-01-07 | Hitachi Ltd | ダイナミック型ｒａｍ |
| JPS6230447A (ja) * | 1985-08-01 | 1987-02-09 | Kokusai Denshin Denwa Co Ltd <Kdd> | Ｉｓｄｎ端末間内線通信方式 |
| JPH0553384B2 (ja) * | 1989-07-21 | 1993-08-09 | Aloka Co Ltd |
-
1993
- 1993-07-23 JP JP20213193A patent/JPH07175534A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158643A (ja) * | 1974-11-20 | 1976-05-22 | Nippon Erebeetaa Kogyo Kk | |
| JPS621184A (ja) * | 1985-06-26 | 1987-01-07 | Hitachi Ltd | ダイナミック型ｒａｍ |
| JPS6230447A (ja) * | 1985-08-01 | 1987-02-09 | Kokusai Denshin Denwa Co Ltd <Kdd> | Ｉｓｄｎ端末間内線通信方式 |
| JPH0553384B2 (ja) * | 1989-07-21 | 1993-08-09 | Aloka Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397227B2 (en) | Fast-disabled voltage regulator circuit with low-noise feedback loop and operating method thereof | |
| JP2004046616A (ja) | 電源回路 | |
| JP2007328680A (ja) | 電源回路 | |
| JP2010263711A (ja) | ソフトスタート機能付き入力過電圧保護回路 | |
| JP4790369B2 (ja) | 突入電流スルー制御システムおよび方法 | |
| US6703889B2 (en) | In-rush current protection | |
| JP3276996B2 (ja) | 保護回路 | |
| TWI463796B (zh) | 用來延遲輸出裝置之啟動時機的方法及裝置 | |
| JP3008848B2 (ja) | 電源装置 | |
| US7282881B2 (en) | Power fold mirror control circuit and method | |
| JPH07175534A (ja) | オンボード電源装置 | |
| US20220320853A1 (en) | Systems and methods for overcurrent protection | |
| KR20010012426A (ko) | 래치-엎을 억압하기 위한 전압 조절기회로 | |
| EP1083436B1 (en) | Method and circuit for testing the presence of multiple supply voltages in an integrated circuit | |
| KR100465107B1 (ko) | 과전압보호회로 | |
| JP2003324941A (ja) | 電源装置 | |
| JP3019847B1 (ja) | 電源回路 | |
| JP2002134988A (ja) | グランド接続方式 | |
| JPH0224277Y2 (ja) | ||
| KR100462015B1 (ko) | 전원 과도 특성 절감 회로 | |
| WO2003073593A3 (en) | Methods and systems for generating interim voltage supplies | |
| JP2780567B2 (ja) | 集積回路の給電装置 | |
| SU1020808A1 (ru) | Устройство защиты от перенапр жени (его варианты) | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| KR0138061Y1 (ko) | 일정 전압 공급 회로 |