JPH07175438A - 平面表示装置 - Google Patents
平面表示装置Info
- Publication number
- JPH07175438A JPH07175438A JP31820593A JP31820593A JPH07175438A JP H07175438 A JPH07175438 A JP H07175438A JP 31820593 A JP31820593 A JP 31820593A JP 31820593 A JP31820593 A JP 31820593A JP H07175438 A JPH07175438 A JP H07175438A
- Authority
- JP
- Japan
- Prior art keywords
- period
- display device
- cell
- wall charge
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【目的】 前フレームに於ける各セルに残留している壁
電荷量を適正な値に、しかも全セルが略均一な最適所定
量の壁電荷量を有する様に調整して次のフレームの表示
駆動に於いて、最適な表示状態を創成する平面表示装置
を提供する。 【構成】 プラズマディスプレイ装置等の平面表示装置
に於いて、該表示装置１に表示される１つのフレームを
構成する各サブフレームを、初期化期間Ｓ１、アドレス
期間Ｓ２及び、維持放電期間Ｓ３とで構成せしめると共
に、該初期化期間Ｓ１を更に壁電荷調整期間と全セル書
き込み期間とに分割して制御する制御系を有しており、
且つ当該壁電荷調整期間Ｓ１１、Ｓ１２を、操作時間帯
が互いに異なる複数の副壁電荷調整期間に区分し、それ
ぞれの副壁電荷調整期間Ｓ１１、Ｓ１２を互いに独立し
たセル駆動手段１０１、１０２により駆動せしめる様に
構成されている平面表示装置。
電荷量を適正な値に、しかも全セルが略均一な最適所定
量の壁電荷量を有する様に調整して次のフレームの表示
駆動に於いて、最適な表示状態を創成する平面表示装置
を提供する。 【構成】 プラズマディスプレイ装置等の平面表示装置
に於いて、該表示装置１に表示される１つのフレームを
構成する各サブフレームを、初期化期間Ｓ１、アドレス
期間Ｓ２及び、維持放電期間Ｓ３とで構成せしめると共
に、該初期化期間Ｓ１を更に壁電荷調整期間と全セル書
き込み期間とに分割して制御する制御系を有しており、
且つ当該壁電荷調整期間Ｓ１１、Ｓ１２を、操作時間帯
が互いに異なる複数の副壁電荷調整期間に区分し、それ
ぞれの副壁電荷調整期間Ｓ１１、Ｓ１２を互いに独立し
たセル駆動手段１０１、１０２により駆動せしめる様に
構成されている平面表示装置。
Description
【０００１】
【産業上の利用分野】本発明は平面表示装置に関するも
のであり、特に詳しくは、プラズマディスプレイに於い
て表示パネルに対して最適な駆動を行う事により、安定
した画像表示を行いうる平面表示装置に関するもので
る。
のであり、特に詳しくは、プラズマディスプレイに於い
て表示パネルに対して最適な駆動を行う事により、安定
した画像表示を行いうる平面表示装置に関するもので
る。
【０００２】
【従来の技術】近年、薄形の利点からＣＲＴに代わりＰ
ＤＰ（プラズマディスプレイ），ＬＣＤ（液晶ディスプ
レイ）等の平面マトリクス形表示装置の要求が増加して
いるが、特に最近ではカラー表示の要求が高まってい
る。従来から、プラズマディスプレイ装置等の平面表示
装置、即ちフラット形表示装置は、奥行きが小さく、且
つ大型の表示画面が実現されて来ている事から、急速に
その用途が拡大され、生産規模も増大して来ている。
ＤＰ（プラズマディスプレイ），ＬＣＤ（液晶ディスプ
レイ）等の平面マトリクス形表示装置の要求が増加して
いるが、特に最近ではカラー表示の要求が高まってい
る。従来から、プラズマディスプレイ装置等の平面表示
装置、即ちフラット形表示装置は、奥行きが小さく、且
つ大型の表示画面が実現されて来ている事から、急速に
その用途が拡大され、生産規模も増大して来ている。
【０００３】処で、係る平面表示装置は、一般的には、
電極間に堆積された電荷を所定の電圧下で放電発光させ
て表示するものであり、その一般的な表示原理を、その
構造と作動と共に以下に概略的に説明する。即ち、従来
から良く知られているプラズマディスプレイ装置（ＡＣ
型ＰＤＰ）には、２本の電極で選択放電（アドレス放
電）および維持放電を行う２電極型と、第３の電極を利
用してアドレス放電を行う３電極型とがある。
電極間に堆積された電荷を所定の電圧下で放電発光させ
て表示するものであり、その一般的な表示原理を、その
構造と作動と共に以下に概略的に説明する。即ち、従来
から良く知られているプラズマディスプレイ装置（ＡＣ
型ＰＤＰ）には、２本の電極で選択放電（アドレス放
電）および維持放電を行う２電極型と、第３の電極を利
用してアドレス放電を行う３電極型とがある。
【０００４】一方、カラー表示を行うプラズマディスプ
レイ装置（ＰＤＰ）では、放電により発生する紫外線に
よって放電セル内に形成した蛍光体を励起しているが、
この蛍光体は、放電により同時に発生する正電荷である
イオンの衝撃に弱いという欠点がある。 上記の２電極
型では、当該蛍光体がイオンに直接当たるような構成に
なっているため、蛍光体の寿命低下を招く恐れがある。
レイ装置（ＰＤＰ）では、放電により発生する紫外線に
よって放電セル内に形成した蛍光体を励起しているが、
この蛍光体は、放電により同時に発生する正電荷である
イオンの衝撃に弱いという欠点がある。 上記の２電極
型では、当該蛍光体がイオンに直接当たるような構成に
なっているため、蛍光体の寿命低下を招く恐れがある。
【０００５】これを回避するために、カラープラズマデ
ィスプレイ装置では、面放電を利用した３電極構造が一
般に用いられている。さらに、この３電極型において
も、第３の電極の維持放電を行う第１と第２の電極が配
置されている基板に当該第３の電極を形成する場合と、
対向するもう一つの基板に当該第３の電極を配置する場
合がある。
ィスプレイ装置では、面放電を利用した３電極構造が一
般に用いられている。さらに、この３電極型において
も、第３の電極の維持放電を行う第１と第２の電極が配
置されている基板に当該第３の電極を形成する場合と、
対向するもう一つの基板に当該第３の電極を配置する場
合がある。
【０００６】また、同一基板に前記の３種の電極を形成
する場合でも、維持放電を行う２本の電極の上に第３の
電極を配置する場合と、その下に第３の電極を配置する
場合がある。さらに、蛍光体から発せられた可視光を、
その蛍光体を透過して見る場合と、蛍光体からの反射を
見る場合がある。
する場合でも、維持放電を行う２本の電極の上に第３の
電極を配置する場合と、その下に第３の電極を配置する
場合がある。さらに、蛍光体から発せられた可視光を、
その蛍光体を透過して見る場合と、蛍光体からの反射を
見る場合がある。
【０００７】上記した各タイプのプラズマディスプレイ
装置は、何れも原理は、互いに同一であるので、以下で
は、維持放電を行う第１と第２の電極を設けた第１の基
板と、これとは別で、当該第１の基板と対向する第２の
基板に第３の電極を形成して構成された平面表示装置に
付いてその具体例を説明する。即ち、図３は、上記した
３電極方式のプラズマディスプレイ装置（ＰＤＰ）の構
成の概略を示す概略的平面図であり、又、図４は、図３
のプラズマディスプレイ装置に形成される、一つの放電
セル１０における概略的断面図である。
装置は、何れも原理は、互いに同一であるので、以下で
は、維持放電を行う第１と第２の電極を設けた第１の基
板と、これとは別で、当該第１の基板と対向する第２の
基板に第３の電極を形成して構成された平面表示装置に
付いてその具体例を説明する。即ち、図３は、上記した
３電極方式のプラズマディスプレイ装置（ＰＤＰ）の構
成の概略を示す概略的平面図であり、又、図４は、図３
のプラズマディスプレイ装置に形成される、一つの放電
セル１０における概略的断面図である。
【０００８】即ち、当該プラズマディスプレイ装置は、
図３及び図４から判る様に、２枚のガラス基板１２、１
３によって構成されている。第１の基板１３には、互い
に平行して配置された維持電極として作動する第１の電
極（Ｘ電極）１４、および第２の電極（Ｙ電極）１５を
備え、それらは、誘電体層１８で被覆されている。更
に、該誘電体層１８からなる放電面には保護膜としてＭ
ｇＯ（酸化マグネシューム）膜等で構成された被膜２１
が形成されている。
図３及び図４から判る様に、２枚のガラス基板１２、１
３によって構成されている。第１の基板１３には、互い
に平行して配置された維持電極として作動する第１の電
極（Ｘ電極）１４、および第２の電極（Ｙ電極）１５を
備え、それらは、誘電体層１８で被覆されている。更
に、該誘電体層１８からなる放電面には保護膜としてＭ
ｇＯ（酸化マグネシューム）膜等で構成された被膜２１
が形成されている。
【０００９】一方、前記第１のガラス基板１３と向かい
合う第２の基板１２の表面には、第３の電極即ちアドレ
ス電極として作動する電極１６が、該維持電極１４、１
５と直交する形で形成されている。また、アドレス電極
１６上には、赤、緑、青の発光特性の一つを持つ蛍光体
１９が、該第２の基板１２の該アドレス電極が配置され
ている面と同一の面に形成されている壁部１７によって
規定される放電空間２０内に、配置されている。
合う第２の基板１２の表面には、第３の電極即ちアドレ
ス電極として作動する電極１６が、該維持電極１４、１
５と直交する形で形成されている。また、アドレス電極
１６上には、赤、緑、青の発光特性の一つを持つ蛍光体
１９が、該第２の基板１２の該アドレス電極が配置され
ている面と同一の面に形成されている壁部１７によって
規定される放電空間２０内に、配置されている。
【００１０】つまり、該プラズマディスプレイ装置に於
ける各放電セル１０は壁（障壁）によって仕切られてい
る。また、上記具体例に於ける該プラズマディスプレイ
装置１に於いては、第１の電極（Ｘ電極）１４と該第２
の電極（Ｙ電極）１５とは、互いに平行に配置され、そ
れぞれ対を構成しており、該第２の電極（Ｙ電極）１５
は、それぞれ個別に駆動されるが、該第１の電極（Ｘ電
極）１４は、共通電極を構成しており、１個のドライバ
で駆動される構成と成っている。
ける各放電セル１０は壁（障壁）によって仕切られてい
る。また、上記具体例に於ける該プラズマディスプレイ
装置１に於いては、第１の電極（Ｘ電極）１４と該第２
の電極（Ｙ電極）１５とは、互いに平行に配置され、そ
れぞれ対を構成しており、該第２の電極（Ｙ電極）１５
は、それぞれ個別に駆動されるが、該第１の電極（Ｘ電
極）１４は、共通電極を構成しており、１個のドライバ
で駆動される構成と成っている。
【００１１】又、図５は、図３および図４に示したプラ
ズマディスプレイ装置を駆動するための周辺回路を示し
た概略的ブロック図であって、アドレス電極１６は１本
毎にアドレスドライバ３１に接続され、そのアドレスド
ライバ３１によってアドレス放電時のアドレスパルスが
各アドレス電極に印加される。また、Ｙ電極１５は、個
別にＹスキャンドライバ３４に接続されている。
ズマディスプレイ装置を駆動するための周辺回路を示し
た概略的ブロック図であって、アドレス電極１６は１本
毎にアドレスドライバ３１に接続され、そのアドレスド
ライバ３１によってアドレス放電時のアドレスパルスが
各アドレス電極に印加される。また、Ｙ電極１５は、個
別にＹスキャンドライバ３４に接続されている。
【００１２】該スキャンドライバ３４は更にＹ側共通ド
ライバ３３に接続されており、アドレス放電時のパルス
はスキャンドライバ３４から発生されるが、維持放電パ
ルス等はＹ側共通ドライバ３３で発生し、Ｙスキャンド
ライバ３４を経由して、Ｙ電極１５に印加される。一
方、Ｘ電極１４は当該平面表示装置に於けるパネルの全
表示ラインに亘って共通に接続され取り出されている。
ライバ３３に接続されており、アドレス放電時のパルス
はスキャンドライバ３４から発生されるが、維持放電パ
ルス等はＹ側共通ドライバ３３で発生し、Ｙスキャンド
ライバ３４を経由して、Ｙ電極１５に印加される。一
方、Ｘ電極１４は当該平面表示装置に於けるパネルの全
表示ラインに亘って共通に接続され取り出されている。
【００１３】つまり、Ｘ電極側の共通ドライバ３２は、
書き込みパルス、維持パルス等を発生し、これらを同時
平行的に各Ｙ電極１５に印加する。 これらのドライバ
回路は、制御回路によって制御され、その制御回路は、
装置の外部より入力される、同期信号や表示データ信号
によって制御される。つまり、図５から明らかな様に、
該アドレスドライバ３１は、制御回路３５に設けた表示
データ制御部３６と接続されており、該表示データ制御
部３６は、外部から入力される、表示データを示すドッ
トクロック信号（CLOCK)及び表示データ信号（DATA) か
ら、該表示データ制御部３６内部に設けられた例えばフ
レームメモリ等３７のデータを使用して、１フレーム内
に於いて、選択されるべきアドレス電極のアドレスデー
タを出力する。
書き込みパルス、維持パルス等を発生し、これらを同時
平行的に各Ｙ電極１５に印加する。 これらのドライバ
回路は、制御回路によって制御され、その制御回路は、
装置の外部より入力される、同期信号や表示データ信号
によって制御される。つまり、図５から明らかな様に、
該アドレスドライバ３１は、制御回路３５に設けた表示
データ制御部３６と接続されており、該表示データ制御
部３６は、外部から入力される、表示データを示すドッ
トクロック信号（CLOCK)及び表示データ信号（DATA) か
ら、該表示データ制御部３６内部に設けられた例えばフ
レームメモリ等３７のデータを使用して、１フレーム内
に於いて、選択されるべきアドレス電極のアドレスデー
タを出力する。
【００１４】又、該Ｙスキャンドライバ３４は、該制御
回路３５に設けられているパネル駆動制御部３８のスキ
ャンドライバ制御部３９と接続されており、外部から入
力される１フレーム（１フィールド）の開始を指示する
信号である垂直同期信号ＶSY NCと１サブフレームの開始
を指示する信号である水平同期信号ＨSYNCに応答して、
該Ｙスキャンドライバ３４を駆動して、該平面表示装置
１に於ける複数本のＹ電極１５を１本ずつ順次に選択し
て、１フレームの画像を表示する事になる。
回路３５に設けられているパネル駆動制御部３８のスキ
ャンドライバ制御部３９と接続されており、外部から入
力される１フレーム（１フィールド）の開始を指示する
信号である垂直同期信号ＶSY NCと１サブフレームの開始
を指示する信号である水平同期信号ＨSYNCに応答して、
該Ｙスキャンドライバ３４を駆動して、該平面表示装置
１に於ける複数本のＹ電極１５を１本ずつ順次に選択し
て、１フレームの画像を表示する事になる。
【００１５】図７に於いて、当該スキャンドライバ制御
部３９から出力されるY-DATAは、当該Ｙスキャンドライ
バを１ビット毎にＯＮさせる為のスキャンデータであ
り、又Y-CLOCK は、該Ｙスキャンドライバを１ビット毎
にＯＮさせる為の転送クロックである。一方、本具体例
に於けるＸ電極側の共通ドライバ３２とＹ電極側の共通
ドライバ３３は何れも該制御回路３５に設けられた共通
ドライバ制御部４０に接続されており、該Ｘ電極１４と
該Ｙ電極１５とを交互に印加される電圧の極性を反転さ
せながら一斉に駆動して、上記した維持放電を実行させ
るものである。
部３９から出力されるY-DATAは、当該Ｙスキャンドライ
バを１ビット毎にＯＮさせる為のスキャンデータであ
り、又Y-CLOCK は、該Ｙスキャンドライバを１ビット毎
にＯＮさせる為の転送クロックである。一方、本具体例
に於けるＸ電極側の共通ドライバ３２とＹ電極側の共通
ドライバ３３は何れも該制御回路３５に設けられた共通
ドライバ制御部４０に接続されており、該Ｘ電極１４と
該Ｙ電極１５とを交互に印加される電圧の極性を反転さ
せながら一斉に駆動して、上記した維持放電を実行させ
るものである。
【００１６】図５に於いて該共通ドライバ制御部４０か
ら出力されるX-UDは、Ｘ側共通ドライバのＯＮ／ＯＦＦ
を制御する為にＶｓ及びＶｗを出力するもので有り、又
図中、該共通ドライバ制御部４０から出力されるX-DD
は、Ｘ側共通ドライバのＯＮ／ＯＦＦを制御する為にGN
D を出力するものである。又、同様に、該共通ドライバ
制御部４０から出力されるY-UDは、Ｙ側共通ドライバの
ＯＮ／ＯＦＦを制御する為にＶｓ及びＶｗを出力するも
ので有り、又図中、該共通ドライバ制御部４０から出力
されるY-DDは、Ｙ側共通ドライバのＯＮ／ＯＦＦを制御
する為にGND を出力するものである。
ら出力されるX-UDは、Ｘ側共通ドライバのＯＮ／ＯＦＦ
を制御する為にＶｓ及びＶｗを出力するもので有り、又
図中、該共通ドライバ制御部４０から出力されるX-DD
は、Ｘ側共通ドライバのＯＮ／ＯＦＦを制御する為にGN
D を出力するものである。又、同様に、該共通ドライバ
制御部４０から出力されるY-UDは、Ｙ側共通ドライバの
ＯＮ／ＯＦＦを制御する為にＶｓ及びＶｗを出力するも
ので有り、又図中、該共通ドライバ制御部４０から出力
されるY-DDは、Ｙ側共通ドライバのＯＮ／ＯＦＦを制御
する為にGND を出力するものである。
【００１７】ここで、従来の三電極型プラズマディスプ
レイ装置を例に採って、当該平面表示装置の画像表示駆
動方法の例を図６のタイミング波形図を参照しながら説
明する。即ち、従来に於いては、線順次・自己消去アド
レス方式と、一括書込み・一括消去・線順次アドレス方
式とが一般的に使用されているが、以下の具体例に於い
ては、後者、即ち一括書込み・一括消去・線順次アドレ
ス方式を使用した場合に於ける表示方法の例を説明す
る。
レイ装置を例に採って、当該平面表示装置の画像表示駆
動方法の例を図６のタイミング波形図を参照しながら説
明する。即ち、従来に於いては、線順次・自己消去アド
レス方式と、一括書込み・一括消去・線順次アドレス方
式とが一般的に使用されているが、以下の具体例に於い
ては、後者、即ち一括書込み・一括消去・線順次アドレ
ス方式を使用した場合に於ける表示方法の例を説明す
る。
【００１８】即ち、図６に示すタイミングの線順次・自
己消去アドレス方式により駆動していた。この方式によ
れば、該初期化期間Ｓ１に於いては、１フレーム分の全
セルに対して、一括書込み・一括消去処理を実行し、そ
の後のアドレス期間Ｓ２に於いて、線順次に各ラインを
順次に選択して、所定の情報を所定のセルに書込み、次
いで、維持放電期間Ｓ３に於いて、全セルに対して所定
の期間、即ち１フレーム表示時間終了迄の間、維持放電
を行い、前記アドレス期間Ｓ２に於いて、所定の情報が
書き込まれたセルのみを放電させて表示する操作を繰り
返すものである。
己消去アドレス方式により駆動していた。この方式によ
れば、該初期化期間Ｓ１に於いては、１フレーム分の全
セルに対して、一括書込み・一括消去処理を実行し、そ
の後のアドレス期間Ｓ２に於いて、線順次に各ラインを
順次に選択して、所定の情報を所定のセルに書込み、次
いで、維持放電期間Ｓ３に於いて、全セルに対して所定
の期間、即ち１フレーム表示時間終了迄の間、維持放電
を行い、前記アドレス期間Ｓ２に於いて、所定の情報が
書き込まれたセルのみを放電させて表示する操作を繰り
返すものである。
【００１９】
【発明が解決しようとする課題】ところで、上記した従
来に於ける自己消去の発生メカニズムは、セル内部に発
生する自身の内部電界を利用するため、その内部電界の
大きさにある程度の精度が要求される。内部電界の大き
さ、すなわち壁電荷の量は放電発光する際のセルの状態
に大きく作用されるが、表示パネルを完全に均一に作る
ことは非常に困難で、特に面積が大きくなるほど難しく
なる。
来に於ける自己消去の発生メカニズムは、セル内部に発
生する自身の内部電界を利用するため、その内部電界の
大きさにある程度の精度が要求される。内部電界の大き
さ、すなわち壁電荷の量は放電発光する際のセルの状態
に大きく作用されるが、表示パネルを完全に均一に作る
ことは非常に困難で、特に面積が大きくなるほど難しく
なる。
【００２０】また、初期化の際，前のフレームで点灯し
ていたセルとそうでないセルとの間には保有する壁電荷
に差があり、また書込み時にセルにかかる電界（外部印
加電界−内部電界）も違う。それらを全て考慮した場
合、内部電界による自己消去において、十分な消去が行
われない消去ミスによる書込みミスが発生してしまい、
安定な表示品質を損なうという問題を生じていた。
ていたセルとそうでないセルとの間には保有する壁電荷
に差があり、また書込み時にセルにかかる電界（外部印
加電界−内部電界）も違う。それらを全て考慮した場
合、内部電界による自己消去において、十分な消去が行
われない消去ミスによる書込みミスが発生してしまい、
安定な表示品質を損なうという問題を生じていた。
【００２１】その為、従来に於ける上記の表示方法に於
いては、フレーム開始の制御信号Ｖ SYNCを受けた後、上
記した様に１フレーム分に相当する全セルに対して一括
して初期化する操作を行う初期化期間Ｓ１が開始される
が、その際、Ｘ電極をＧＮＤに設定したのち、所定の電
圧Ｖｓを印加すると共に、Ｙ電極には、所定の電圧Ｖｓ
を印加するし、その後、Ｙ電極電圧を図示の様に、所定
の時定数を持たせて遅延降下させる事により、所定のセ
ルに蓄積されている電荷の量を調整する第１の壁電荷調
整期間Ｓ１１が設けられている。
いては、フレーム開始の制御信号Ｖ SYNCを受けた後、上
記した様に１フレーム分に相当する全セルに対して一括
して初期化する操作を行う初期化期間Ｓ１が開始される
が、その際、Ｘ電極をＧＮＤに設定したのち、所定の電
圧Ｖｓを印加すると共に、Ｙ電極には、所定の電圧Ｖｓ
を印加するし、その後、Ｙ電極電圧を図示の様に、所定
の時定数を持たせて遅延降下させる事により、所定のセ
ルに蓄積されている電荷の量を調整する第１の壁電荷調
整期間Ｓ１１が設けられている。
【００２２】係る第１の壁電荷調整期間Ｓ１１は、前フ
ィールドに於いて点灯していたセルに蓄積されている当
該壁電荷量Ｐ１ を前フィールドに於いて点灯していな
かったセルに蓄積されている壁電荷量Ｐ２に近ずける操
作が行われるものである。尚、該壁電荷Ｐ１は、後述す
る全セル書込み期間Ｓ２及び第２の壁電荷調整期間Ｓ１
２に於いて、生成された壁電荷量であり、又該壁電荷量
Ｐ２は、後述する維持放電期間Ｓ３に於いて該セル内に
生成された壁電荷量を示す。
ィールドに於いて点灯していたセルに蓄積されている当
該壁電荷量Ｐ１ を前フィールドに於いて点灯していな
かったセルに蓄積されている壁電荷量Ｐ２に近ずける操
作が行われるものである。尚、該壁電荷Ｐ１は、後述す
る全セル書込み期間Ｓ２及び第２の壁電荷調整期間Ｓ１
２に於いて、生成された壁電荷量であり、又該壁電荷量
Ｐ２は、後述する維持放電期間Ｓ３に於いて該セル内に
生成された壁電荷量を示す。
【００２３】続いて、全セル書込み期間Ｓ１３に於いて
は、当該Ｙ電極の電圧はＧＮＤとしたままで、該Ｘ電極
にＶｓ＋Ｖｗの電圧を印加して、全セルに所定の情報を
書込み、一旦全セルを点灯させ、且つ所定の壁電荷量を
全セルに対して一様に生成させるものである。次いで、
第２の壁電荷調整期間Ｓ１２に於いて、該Ｘ電極の電圧
をＧＮＤに落とすと同時に、該Ｙ電極の電圧として、所
定の電圧Ｖｓを印加すして、前記した第１の壁電荷調整
期間Ｓ１１に於ける印加電圧の極性を反転させ、瞬間的
に維持放電を実行させる。
は、当該Ｙ電極の電圧はＧＮＤとしたままで、該Ｘ電極
にＶｓ＋Ｖｗの電圧を印加して、全セルに所定の情報を
書込み、一旦全セルを点灯させ、且つ所定の壁電荷量を
全セルに対して一様に生成させるものである。次いで、
第２の壁電荷調整期間Ｓ１２に於いて、該Ｘ電極の電圧
をＧＮＤに落とすと同時に、該Ｙ電極の電圧として、所
定の電圧Ｖｓを印加すして、前記した第１の壁電荷調整
期間Ｓ１１に於ける印加電圧の極性を反転させ、瞬間的
に維持放電を実行させる。
【００２４】その後、Ｙ電極電圧を図示の様に、所定の
時定数を持たせて遅延降下させる事により、所定のセル
に蓄積されている電荷の量を調整する。つまり、係る第
２の壁電荷調整期間Ｓ１２に於いては、全セルに対し
て、アドレス選択期間Ｓ２内に於いて選択していないセ
ルが放電を行わない様に、当該セル内の壁電荷の量を制
限するものである。
時定数を持たせて遅延降下させる事により、所定のセル
に蓄積されている電荷の量を調整する。つまり、係る第
２の壁電荷調整期間Ｓ１２に於いては、全セルに対し
て、アドレス選択期間Ｓ２内に於いて選択していないセ
ルが放電を行わない様に、当該セル内の壁電荷の量を制
限するものである。
【００２５】即ち、係る従来に於けるプラズマディスプ
レイ装置からなる平面表示装置に於いては、前フィール
ドに於いて点灯していたセルと点灯していないかったセ
ルとの壁電荷量の相違が、今回のフィールド表示に於け
る各セルの表示特性に影響が及ばない様に、当該フィー
ルドの初期化に於いて、前フィールドにおける各セルの
壁電荷量を調整する必要がある。
レイ装置からなる平面表示装置に於いては、前フィール
ドに於いて点灯していたセルと点灯していないかったセ
ルとの壁電荷量の相違が、今回のフィールド表示に於け
る各セルの表示特性に影響が及ばない様に、当該フィー
ルドの初期化に於いて、前フィールドにおける各セルの
壁電荷量を調整する必要がある。
【００２６】つまり、上記した壁電荷調整期間Ｓ１１に
於いては、完全に全セルの壁電荷を消去するものである
必要はないが、所定の壁電荷量となる様に調整する必要
がある。その為、所定の時定数を設定して、Ｙ電極電圧
に遅延降下を行わせる。次に、該全セル書込み期間Ｓ２
に於いて全セルを点灯させ、その結果、全セルに略同一
の壁電荷量を付与させる事が可能となる。
於いては、完全に全セルの壁電荷を消去するものである
必要はないが、所定の壁電荷量となる様に調整する必要
がある。その為、所定の時定数を設定して、Ｙ電極電圧
に遅延降下を行わせる。次に、該全セル書込み期間Ｓ２
に於いて全セルを点灯させ、その結果、全セルに略同一
の壁電荷量を付与させる事が可能となる。
【００２７】然しながら、係る全セル書込み期間に於け
る操作によっても、各セルの壁電荷量は必ずしも適当な
値になっていない場合が多い。その為、第２の壁電荷調
整期間Ｓ１２に於いて、前工程で点灯された全てのセル
の壁電荷量を同時に消去若しくは所定の同一レベルとな
る様に放電処理し、結果的に前セルが、以後の維持放電
操作で放電発光しない様な壁電荷量レベルに迄調整して
おくものである。
る操作によっても、各セルの壁電荷量は必ずしも適当な
値になっていない場合が多い。その為、第２の壁電荷調
整期間Ｓ１２に於いて、前工程で点灯された全てのセル
の壁電荷量を同時に消去若しくは所定の同一レベルとな
る様に放電処理し、結果的に前セルが、以後の維持放電
操作で放電発光しない様な壁電荷量レベルに迄調整して
おくものである。
【００２８】然しながら、該第１及び第２の壁電荷調整
期間Ｓ１１、Ｓ１２に於いて実行される壁電荷量調整操
作に於いても、それぞれのセル内に於いて残留する壁電
荷量は、必ずしも次のフレームを表示する工程に於ける
最適な壁電荷量を残留させていると言う補償がなかっ
た。従って、従来の様に、当該第１の壁電荷調整期間Ｓ
１１及び該第２の壁電荷調整期間Ｓ１２に於いて、それ
ぞれ当該壁電荷量を調整する場合に、同一のセル駆動回
路を用いた場合には、確実に前フレームの表示操作に於
いて得られ、且つセル内に残存する壁電荷量を適正な値
に調整する事が不可能で有った。
期間Ｓ１１、Ｓ１２に於いて実行される壁電荷量調整操
作に於いても、それぞれのセル内に於いて残留する壁電
荷量は、必ずしも次のフレームを表示する工程に於ける
最適な壁電荷量を残留させていると言う補償がなかっ
た。従って、従来の様に、当該第１の壁電荷調整期間Ｓ
１１及び該第２の壁電荷調整期間Ｓ１２に於いて、それ
ぞれ当該壁電荷量を調整する場合に、同一のセル駆動回
路を用いた場合には、確実に前フレームの表示操作に於
いて得られ、且つセル内に残存する壁電荷量を適正な値
に調整する事が不可能で有った。
【００２９】つまり、従来に於いては、当該セルの駆動
回路は、同一のものを使用しているので、上記した様
に、互いに異なる目的と機能を有している該第１と第２
の壁電荷調整期間Ｓ１１とＳ１２の操作を同一の駆動手
段で操作する限りは、個別に適正な調整機能を発揮させ
る事が不可能である。従って、上記各セルの壁電荷量を
それぞれの期間に於いて適正に制御使用しても、最適値
が異なる各期間に於いては、適正な制御が実行されず、
その為、前フィールドの点灯状態によって、最適な動作
電圧が異なる事から、安定な動作が可能な電圧マージン
を狭める結果となっている。
回路は、同一のものを使用しているので、上記した様
に、互いに異なる目的と機能を有している該第１と第２
の壁電荷調整期間Ｓ１１とＳ１２の操作を同一の駆動手
段で操作する限りは、個別に適正な調整機能を発揮させ
る事が不可能である。従って、上記各セルの壁電荷量を
それぞれの期間に於いて適正に制御使用しても、最適値
が異なる各期間に於いては、適正な制御が実行されず、
その為、前フィールドの点灯状態によって、最適な動作
電圧が異なる事から、安定な動作が可能な電圧マージン
を狭める結果となっている。
【００３０】従って、本発明の目的は、係る従来の問題
を解決し、前フレームに於ける各セルに残留している壁
電荷量を適正な値に、しかも全セルが略均一な最適所定
量の壁電荷量を有する様に調整する事により、次のフレ
ームに於ける表示駆動に於いて、最適な表示状態を創成
する事の出来る平面表示装置を提供することを目的とす
る。
を解決し、前フレームに於ける各セルに残留している壁
電荷量を適正な値に、しかも全セルが略均一な最適所定
量の壁電荷量を有する様に調整する事により、次のフレ
ームに於ける表示駆動に於いて、最適な表示状態を創成
する事の出来る平面表示装置を提供することを目的とす
る。
【００３１】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、表面に電極が配置されている少
なくとも２枚の基板が、当該電極部が、互いに直交して
対向する様に、隣接して配置され、更に当該電極間に構
成される複数個の直交部が、それぞれ画素を構成するセ
ル部を形成しており、当該セル部は、当該電極に印加さ
れる適宜の電圧に従って、所定量の電荷を蓄積しうるメ
モリー機能と放電発光機能とを有しているパネルを有す
る平面表示装置に於いて、少なくとも表示画面の初期化
を行う初期化期間、当該複数個のセル部を選択して適宜
の表示データの書き込み操作を実行するアドレス期間及
び、該表示データが書き込まれたセル部を所定の期間、
放電発光させる維持放電期間とで構成せしめると共に、
当該初期化期間を更に壁電荷調整期間と全セル書き込み
期間とに分割して制御する制御系を有しており、且つ当
該壁電荷調整期間を、操作時間帯が互いに異なる複数の
副壁電荷調整期間に区分し、それぞれの副壁電荷調整期
間を互いに独立したセル駆動手段により駆動せしめる様
に構成されている平面表示装置で有る。
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、表面に電極が配置されている少
なくとも２枚の基板が、当該電極部が、互いに直交して
対向する様に、隣接して配置され、更に当該電極間に構
成される複数個の直交部が、それぞれ画素を構成するセ
ル部を形成しており、当該セル部は、当該電極に印加さ
れる適宜の電圧に従って、所定量の電荷を蓄積しうるメ
モリー機能と放電発光機能とを有しているパネルを有す
る平面表示装置に於いて、少なくとも表示画面の初期化
を行う初期化期間、当該複数個のセル部を選択して適宜
の表示データの書き込み操作を実行するアドレス期間及
び、該表示データが書き込まれたセル部を所定の期間、
放電発光させる維持放電期間とで構成せしめると共に、
当該初期化期間を更に壁電荷調整期間と全セル書き込み
期間とに分割して制御する制御系を有しており、且つ当
該壁電荷調整期間を、操作時間帯が互いに異なる複数の
副壁電荷調整期間に区分し、それぞれの副壁電荷調整期
間を互いに独立したセル駆動手段により駆動せしめる様
に構成されている平面表示装置で有る。
【００３２】
【作用】本発明に係る該平面表示装置に於いては、上記
した従来に於ける問題点を解決する為に、前記した様な
技術構成を採用しているので、当該第１の壁電荷調整期
間Ｓ１１と該第２の壁電荷調整期間Ｓ１２とに於いて、
個別に設けられた独立して駆動するセル駆動手段を使用
して、それぞれの期間に於いて、個別のセル駆動手段に
より個別に設定された駆動条件に従って駆動させる事が
可能となるので、従来に於いて発生した、大規模な全セ
ル書込み放電を防止すると同時に、ミスアドレスを有効
に回避する事が出来、その結果、蛍光体の長寿化に大き
く貢献する事が可能となった。
した従来に於ける問題点を解決する為に、前記した様な
技術構成を採用しているので、当該第１の壁電荷調整期
間Ｓ１１と該第２の壁電荷調整期間Ｓ１２とに於いて、
個別に設けられた独立して駆動するセル駆動手段を使用
して、それぞれの期間に於いて、個別のセル駆動手段に
より個別に設定された駆動条件に従って駆動させる事が
可能となるので、従来に於いて発生した、大規模な全セ
ル書込み放電を防止すると同時に、ミスアドレスを有効
に回避する事が出来、その結果、蛍光体の長寿化に大き
く貢献する事が可能となった。
【００３３】
【実施例】以下に、本発明に係る平面表示装置に関する
具体例を図面を参照しながら詳細に説明する。即ち、図
１は、本発明に係る平面表示装置に於いて使用されるセ
ル駆動手段１００の一具体例の構成を示すブロックダイ
アグラムであって、図５のブロックダイアグラムに示す
従来の平面表示装置１におけるＹ電極駆動系に設けられ
ているるセル駆動手段１００を拡大して示したものであ
る。
具体例を図面を参照しながら詳細に説明する。即ち、図
１は、本発明に係る平面表示装置に於いて使用されるセ
ル駆動手段１００の一具体例の構成を示すブロックダイ
アグラムであって、図５のブロックダイアグラムに示す
従来の平面表示装置１におけるＹ電極駆動系に設けられ
ているるセル駆動手段１００を拡大して示したものであ
る。
【００３４】つまり、本発明に係る平面表示装置の基本
的な構成としては、図５に示す様に、表面に電極が配置
されている少なくとも２枚の基板１２、１３が、当該電
極部が、互いに直交して対向する様に、隣接して配置さ
れ、且つ当該基板間１２、１３に適宜の蛍光体１９が挿
入されており、更に当該電極間に構成される複数個の直
交部が、それぞれ画素を構成するセル部１０を形成して
おり、当該セル部１０は、当該電極に印加される適宜の
電圧に従って、所定量の電荷を蓄積しうるメモリー機能
と放電発光機能とを有している平面表示装置１に於い
て、該表示装置１に表示される１つのフレームを走査ラ
イン毎に構成される複数のサブフレームＳＦに時間的に
分割して表示すると共に、該分割された各サブフレーム
を、更に少なくとも表示画面の初期化を行う初期化期間
Ｓ１、当該複数個のセル部を選択して適宜の表示データ
の書き込み操作を実行するアドレス期間Ｓ２及び、該表
示データが書き込まれたセル部を所定の期間、放電発光
させる維持放電期間Ｓ３とで構成せしめると共に、当該
初期化期間Ｓ１を更に壁電荷調整期間Ｓ１１、Ｓ１２と
全セル書き込み期間Ｓ１３とに分割して制御する制御系
を有しており、且つ当該壁電荷調整期間Ｓ１１、Ｓ１２
を、操作時間帯が互いに異なる複数の副壁電荷調整期間
に区分し、それぞれの副壁電荷調整期間Ｓ１１、Ｓ１２
を互いに独立したセル駆動手段１０１、１０２により駆
動せしめる様に構成されている事を特徴とする平面表示
装置が示されている。
的な構成としては、図５に示す様に、表面に電極が配置
されている少なくとも２枚の基板１２、１３が、当該電
極部が、互いに直交して対向する様に、隣接して配置さ
れ、且つ当該基板間１２、１３に適宜の蛍光体１９が挿
入されており、更に当該電極間に構成される複数個の直
交部が、それぞれ画素を構成するセル部１０を形成して
おり、当該セル部１０は、当該電極に印加される適宜の
電圧に従って、所定量の電荷を蓄積しうるメモリー機能
と放電発光機能とを有している平面表示装置１に於い
て、該表示装置１に表示される１つのフレームを走査ラ
イン毎に構成される複数のサブフレームＳＦに時間的に
分割して表示すると共に、該分割された各サブフレーム
を、更に少なくとも表示画面の初期化を行う初期化期間
Ｓ１、当該複数個のセル部を選択して適宜の表示データ
の書き込み操作を実行するアドレス期間Ｓ２及び、該表
示データが書き込まれたセル部を所定の期間、放電発光
させる維持放電期間Ｓ３とで構成せしめると共に、当該
初期化期間Ｓ１を更に壁電荷調整期間Ｓ１１、Ｓ１２と
全セル書き込み期間Ｓ１３とに分割して制御する制御系
を有しており、且つ当該壁電荷調整期間Ｓ１１、Ｓ１２
を、操作時間帯が互いに異なる複数の副壁電荷調整期間
に区分し、それぞれの副壁電荷調整期間Ｓ１１、Ｓ１２
を互いに独立したセル駆動手段１０１、１０２により駆
動せしめる様に構成されている事を特徴とする平面表示
装置が示されている。
【００３５】本発明に係る該平面表示装置１は、基本的
には、電荷を保持して記憶機能を発揮する構成のもので
あれば、如何なる平面表示装置でも採用可能であるが、
好ましくは、プラズマディスプレイ装置を主体とする平
面表示装置で有れば良い。本発明に係る上記初期化期間
Ｓ１は、第１の該副壁電荷調整期間Ｓ１１、該全セル書
き込み期間Ｓ１３及び第２の該副壁電荷調整期間Ｓ１２
とがこの順序で配列されて構成されている事が望まし
い。
には、電荷を保持して記憶機能を発揮する構成のもので
あれば、如何なる平面表示装置でも採用可能であるが、
好ましくは、プラズマディスプレイ装置を主体とする平
面表示装置で有れば良い。本発明に係る上記初期化期間
Ｓ１は、第１の該副壁電荷調整期間Ｓ１１、該全セル書
き込み期間Ｓ１３及び第２の該副壁電荷調整期間Ｓ１２
とがこの順序で配列されて構成されている事が望まし
い。
【００３６】又、本発明に於いては、１サブフレーム期
間ＳＦ内に於ける該初期化期間Ｓ１は、表示画面の初期
化を行う為に、当該各セルに対して、所定のデータを一
括書込み／一括消去する期間である事が望ましい。更
に、本発明に於いては、該平面表示装置１は、３電極を
使用して画像の表示駆動を実行するものである事が望ま
しい。
間ＳＦ内に於ける該初期化期間Ｓ１は、表示画面の初期
化を行う為に、当該各セルに対して、所定のデータを一
括書込み／一括消去する期間である事が望ましい。更
に、本発明に於いては、該平面表示装置１は、３電極を
使用して画像の表示駆動を実行するものである事が望ま
しい。
【００３７】本発明に係る当該平面表示装置に於いて
は、前記した様に、１フレームを構成する複数のサブフ
レームに相当するそれぞれの選択ライン、本具体例に於
いてはＹ電極１５に、当該パネル３０と直列に接続され
た、当該第１の該副壁電荷調整期間Ｓ１１中、所定のセ
ル１０を駆動する第１のセル駆動回路１０１と同様に当
該パネル３０と直列に接続された、当該第２の該副壁電
荷調整期間中、所定のセル１０を駆動する第２のセル駆
動回路１０２とが設けられているものである。
は、前記した様に、１フレームを構成する複数のサブフ
レームに相当するそれぞれの選択ライン、本具体例に於
いてはＹ電極１５に、当該パネル３０と直列に接続され
た、当該第１の該副壁電荷調整期間Ｓ１１中、所定のセ
ル１０を駆動する第１のセル駆動回路１０１と同様に当
該パネル３０と直列に接続された、当該第２の該副壁電
荷調整期間中、所定のセル１０を駆動する第２のセル駆
動回路１０２とが設けられているものである。
【００３８】本発明に係る該セル駆動回路１００を図１
を参照しながら詳細に説明すると、先ず平面表示装置１
の表示板を構成する複数個のセル部１０からなるパネル
部３０の一方側の端子部に共通電極を構成しているＸ電
極１４が設けられており、該Ｘ電極１４は、図５に示さ
れるＸ電極駆動回路の内の維持放電回路（サステイン回
路）１０７に接続されている。
を参照しながら詳細に説明すると、先ず平面表示装置１
の表示板を構成する複数個のセル部１０からなるパネル
部３０の一方側の端子部に共通電極を構成しているＸ電
極１４が設けられており、該Ｘ電極１４は、図５に示さ
れるＸ電極駆動回路の内の維持放電回路（サステイン回
路）１０７に接続されている。
【００３９】一方、該パネル部３０の他方の側の端子部
には、１フレームを構成する複数本のサブフレームに相
当する複数本の選択ラインを構成する複数本のＹ電極群
１５が互いに平行に配置され、各Ｙ電極毎にダイオード
Ｄ１とトランジスタＴ５の組及びダイオードＤ２とトラ
ンジスタＴ６の組で構成されたＹスキャンドライバ１０
５を介して図５に示されるＹ電極駆動回路の内の維持放
電回路（サステイン回路）１０８に接続されている配線
１０３と１０４が設けられている。
には、１フレームを構成する複数本のサブフレームに相
当する複数本の選択ラインを構成する複数本のＹ電極群
１５が互いに平行に配置され、各Ｙ電極毎にダイオード
Ｄ１とトランジスタＴ５の組及びダイオードＤ２とトラ
ンジスタＴ６の組で構成されたＹスキャンドライバ１０
５を介して図５に示されるＹ電極駆動回路の内の維持放
電回路（サステイン回路）１０８に接続されている配線
１０３と１０４が設けられている。
【００４０】そして、該一方の配線１０３は、書き込み
電圧電源（Ｖｗ）が、トランジスタＴ３とダイオードＤ
３を介して接続されており、他方の配線１０４には接地
電源（ＧＮＤ）とトランジスタＴ４を介して接続されて
いる。一方、前記の配線１０３に於ける該Ｙスキャンド
ライバ１０５と該維持放電回路（サステイン回路）１０
８の間の部位に前記した、セル駆動回路１００が接続さ
れており、該セル駆動回路１００は、接続部Ｎからダイ
オードＤ４と抵抗Ｒ１を介して接地電源（ＧＮＤ）と接
続されたトランジスタＴ２と接続されている第１のセル
駆動回路１０１が設けられており、又、該接続部Ｎから
ダイオードＤ５と抵抗Ｒ２を介して接地電源（ＧＮＤ）
と接続されたトランジスタＴ１と接続されている第２の
セル駆動回路１０２が設けられている。
電圧電源（Ｖｗ）が、トランジスタＴ３とダイオードＤ
３を介して接続されており、他方の配線１０４には接地
電源（ＧＮＤ）とトランジスタＴ４を介して接続されて
いる。一方、前記の配線１０３に於ける該Ｙスキャンド
ライバ１０５と該維持放電回路（サステイン回路）１０
８の間の部位に前記した、セル駆動回路１００が接続さ
れており、該セル駆動回路１００は、接続部Ｎからダイ
オードＤ４と抵抗Ｒ１を介して接地電源（ＧＮＤ）と接
続されたトランジスタＴ２と接続されている第１のセル
駆動回路１０１が設けられており、又、該接続部Ｎから
ダイオードＤ５と抵抗Ｒ２を介して接地電源（ＧＮＤ）
と接続されたトランジスタＴ１と接続されている第２の
セル駆動回路１０２が設けられている。
【００４１】本発明に於ける該セル駆動回路１００のそ
れぞれの駆動回路１０１と１０２は、当該セル駆動回路
１０１及び１０２のそれぞれが有している抵抗Ｒ１、Ｒ
２と該セル部１０に形成されている容量成分（Ｃ）と
で、個別に時定数を設定する事になり、当該各セル駆動
回路１０１若しくは１０２のトランジスタＴ１又はＴ２
がＯＮする事によって、当該セル部１０に蓄積された電
荷は、それぞれの駆動回路の持つ時定数に従って、接地
電源（ＧＮＤ）に引き抜かれる事になる。
れぞれの駆動回路１０１と１０２は、当該セル駆動回路
１０１及び１０２のそれぞれが有している抵抗Ｒ１、Ｒ
２と該セル部１０に形成されている容量成分（Ｃ）と
で、個別に時定数を設定する事になり、当該各セル駆動
回路１０１若しくは１０２のトランジスタＴ１又はＴ２
がＯＮする事によって、当該セル部１０に蓄積された電
荷は、それぞれの駆動回路の持つ時定数に従って、接地
電源（ＧＮＤ）に引き抜かれる事になる。
【００４２】従って、各セル駆動回路１０１、１０２に
於ける抵抗値を変化させる事、及び各セル駆動回路１０
１、１０２に於けるトランジスタＴ１、Ｔ２のゲートを
個別に制御する事によって、該セル部１０に蓄積された
電荷は、何れかの駆動回路１０１、１０２によって、且
つ各駆動回路の持つ時定数に従って、所定の壁電荷量と
なる様に調整する事が可能となる。
於ける抵抗値を変化させる事、及び各セル駆動回路１０
１、１０２に於けるトランジスタＴ１、Ｔ２のゲートを
個別に制御する事によって、該セル部１０に蓄積された
電荷は、何れかの駆動回路１０１、１０２によって、且
つ各駆動回路の持つ時定数に従って、所定の壁電荷量と
なる様に調整する事が可能となる。
【００４３】つまり、本発明の具体例に於いては、該ト
ランジスタＴ１、Ｔ２のゲートに所定の制御信号を供給
する事によって、それぞれのセル駆動回路１０１若しく
は１０２を独立して駆動させる事が可能となる。本発明
に於ける上記具体例に於いては、ＭＯＳＦＥＴトランジ
スタを用いて駆動回路を構成した例を示しているが、本
発明に於いては、係る構成に限定されるものではなく、
スイッチング機能を有するものであれば如何なるもので
も使用しえる事は言うまでもない。
ランジスタＴ１、Ｔ２のゲートに所定の制御信号を供給
する事によって、それぞれのセル駆動回路１０１若しく
は１０２を独立して駆動させる事が可能となる。本発明
に於ける上記具体例に於いては、ＭＯＳＦＥＴトランジ
スタを用いて駆動回路を構成した例を示しているが、本
発明に於いては、係る構成に限定されるものではなく、
スイッチング機能を有するものであれば如何なるもので
も使用しえる事は言うまでもない。
【００４４】前記した、それぞれのセル駆動回路１０１
と１０２の何れを前記した第１の該副壁電荷調整期間Ｓ
１１に於いて駆動させ、他方を第２の該副壁電荷調整期
間Ｓ１２に於いて駆動させるかは任意であり、その順序
に従って、所定の時定数を設定する事が必要となる。図
２は、本発明に係る平面表示装置に於けるセル駆動回路
１００を使用して表示駆動を実行する場合の駆動状態を
示す波形図である。
と１０２の何れを前記した第１の該副壁電荷調整期間Ｓ
１１に於いて駆動させ、他方を第２の該副壁電荷調整期
間Ｓ１２に於いて駆動させるかは任意であり、その順序
に従って、所定の時定数を設定する事が必要となる。図
２は、本発明に係る平面表示装置に於けるセル駆動回路
１００を使用して表示駆動を実行する場合の駆動状態を
示す波形図である。
【００４５】図中、アドレス電極及びＸ電極の駆動波形
は、図６に示すものと同一であるが、Ｙ電極の波形は、
第１の該副壁電荷調整期間Ｓ１１に於ける駆動波形と該
第２の該副壁電荷調整期間Ｓ１２に於ける駆動波形とが
異なっている。これは、前記した様に、セル部に蓄積さ
れている壁電荷量が、それぞれの期間に於いて異なって
いるので、それぞれの操作期間に於いて、適性な壁電荷
量となる様に、各セル駆動回路の時定数を変化させた結
果によるものである。
は、図６に示すものと同一であるが、Ｙ電極の波形は、
第１の該副壁電荷調整期間Ｓ１１に於ける駆動波形と該
第２の該副壁電荷調整期間Ｓ１２に於ける駆動波形とが
異なっている。これは、前記した様に、セル部に蓄積さ
れている壁電荷量が、それぞれの期間に於いて異なって
いるので、それぞれの操作期間に於いて、適性な壁電荷
量となる様に、各セル駆動回路の時定数を変化させた結
果によるものである。
【００４６】又、図２から理解される様に、第１の該副
壁電荷調整期間Ｓ１１に於いては、第１のセル駆動回路
例えば１０１のＭＯＳＦＥＴトランジスタＴ２のゲート
電極を駆動する制御信号がＯＮとなり、又第２の該副壁
電荷調整期間Ｓ１２に於いては、第２のセル駆動回路例
えば１０２のＭＯＳＦＥＴトランジスタＴ１のゲート電
極を駆動する制御信号がＯＮとなる様にプログラムを設
定する事により、本発明の平面表示装置に於ける表示操
作が実行される。
壁電荷調整期間Ｓ１１に於いては、第１のセル駆動回路
例えば１０１のＭＯＳＦＥＴトランジスタＴ２のゲート
電極を駆動する制御信号がＯＮとなり、又第２の該副壁
電荷調整期間Ｓ１２に於いては、第２のセル駆動回路例
えば１０２のＭＯＳＦＥＴトランジスタＴ１のゲート電
極を駆動する制御信号がＯＮとなる様にプログラムを設
定する事により、本発明の平面表示装置に於ける表示操
作が実行される。
【００４７】
【発明の効果】本発明は、上記した様な技術構成を採用
しているので、当該平面表示装置に於いて、画像を表示
する際の初期化工程に於いて、第１の該副壁電荷調整期
間Ｓ１１と第２の該副壁電荷調整期間Ｓ１２に於いて、
それぞれ個別に第１及び第２のセル駆動回路を駆動させ
ると共に、それぞれの駆動回路に於ける時定数を、それ
ぞれの副壁電荷調整期間に応じて最適な値に個別に設定
する事が可能となるので、常に、最適な条件の下に於い
て表示駆動を実行出来る。
しているので、当該平面表示装置に於いて、画像を表示
する際の初期化工程に於いて、第１の該副壁電荷調整期
間Ｓ１１と第２の該副壁電荷調整期間Ｓ１２に於いて、
それぞれ個別に第１及び第２のセル駆動回路を駆動させ
ると共に、それぞれの駆動回路に於ける時定数を、それ
ぞれの副壁電荷調整期間に応じて最適な値に個別に設定
する事が可能となるので、常に、最適な条件の下に於い
て表示駆動を実行出来る。
【００４８】又、前フレームに於ける各セル部の点灯状
態如何に係わらず、一定規模の全セル書き込み放電が可
能となり、大規模放電によって生じた、隣のセルへの書
き込み、或いは自己消去等のミスアドレスや、蛍光体の
劣化を有効に防止出来るので、表示状態の安定化と平面
表示装置そのものの長寿命化が実現出来る。
態如何に係わらず、一定規模の全セル書き込み放電が可
能となり、大規模放電によって生じた、隣のセルへの書
き込み、或いは自己消去等のミスアドレスや、蛍光体の
劣化を有効に防止出来るので、表示状態の安定化と平面
表示装置そのものの長寿命化が実現出来る。
【図１】図１は、本発明に係る平面表示装置に使用され
るセル駆動回路の構成の一例を示すブロックダイアグラ
ムである。
るセル駆動回路の構成の一例を示すブロックダイアグラ
ムである。
【図２】図２は、本発明に係るせる駆動回路を使用した
平面表示装置に於ける各部の駆動波形の一例を示す波形
図である。
平面表示装置に於ける各部の駆動波形の一例を示す波形
図である。
【図３】図３は、従来に於ける平面表示装置の構成の概
略を示す平面図である。
略を示す平面図である。
【図４】図４は、従来に於ける平面表示装置に設けられ
るセル部の構成例を示す断面図である。
るセル部の構成例を示す断面図である。
【図５】図５は、従来の平面表示装置に於ける駆動系を
説明するブロックダイアグラムである。
説明するブロックダイアグラムである。
【図６】図６は，従来に於ける平面表示装置の駆動方法
を説明する駆動波形図である。
を説明する駆動波形図である。
１…平面表示装置 ２…電源回路 ３…アドレス電流検出手段 ４…比較手段 ５…アドレス周波数制御手段 ６，４５…基準電流値記憶手段 １０…セル部 １２，１３…基板 １４…Ｘ電極 １５…Ｙ電極 １６…アドレス電極 １７…壁部 １８…誘電体層 １９…蛍光体 ２０…放電空間 ２１…ＭｇＯ膜 ３０…パネル部 ３１…アドレスドライバ ３２…Ｘ共通ドライバ ３３…Ｙ共通ドライバ ３４…Ｙスキャンドライバ ３５…制御回路 ３６…表示データ制御部 ３７…フレームメモリ ３８…パネル駆動制御部 ３９…スキャンドライバ制御部 ６０…共通ドライバ制御部 １００…セル駆動回路 １０１…第１のセル駆動回路 １０２…第２のセル駆動回路 １０３，１０４…配線 １０５…Ｙスキャンドライバ １０７，１０８…サステイン回路
Claims (9)
- 【請求項１】 表面に電極が配置されている少なくとも
２枚の基板が、当該電極部が、互いに直交して対向する
様に、隣接して配置され、更に当該電極間に構成される
複数個の直交部が、それぞれ画素を構成するセル部を形
成しており、当該セル部は、当該電極に印加される適宜
の電圧に従って、所定量の電荷を蓄積しうるメモリー機
能と放電発光機能とを有しているパネルを有する平面表
示装置に於いて、少なくとも表示画面の初期化を行う初
期化期間、当該複数個のセル部を選択して適宜の表示デ
ータの書き込み操作を実行するアドレス期間及び、該表
示データが書き込まれたセル部を所定の期間、放電発光
させる維持放電期間とで構成せしめると共に、当該初期
化期間を更に壁電荷調整期間と全セル書き込み期間とに
分割して制御する制御系を有しており、且つ当該壁電荷
調整期間を、操作時間帯が互いに異なる複数の副壁電荷
調整期間に区分し、それぞれの副壁電荷調整期間を互い
に独立したセル駆動手段により駆動せしめる様に構成さ
れている事を特徴とする平面表示装置。 - 【請求項２】 当該初期化期間は、第１の該副壁電荷調
整期間、該全セル書き込み期間及び第２の該副壁電荷調
整期間とで構成されている事を特徴とする請求項１記載
の平面表示装置。 - 【請求項３】 当該１サブフレーム期間内に於ける該初
期化期間は、表示画面の初期化を行う為に、当該各セル
に対して、所定のデータを一括書込み／一括消去する期
間である事を特徴とする請求項１記載の平面表示装置。 - 【請求項４】 該平面表示装置は、３電極を使用して画
像の表示駆動を実行するものである事を特徴とする請求
項１乃至３の何れかに記載の平面表示装置。 - 【請求項５】 当該平面表示装置は、プラズマディスプ
レイ（ＰＤＰ）装置である事を特徴とする請求項１乃至
４の何れかに記載の平面表示装置。 - 【請求項６】 当該表示画面のパネルに於いて、１フレ
ームを構成する複数のサブフレームに相当するそれぞれ
の選択ラインに、当該パネルと直列に接続された当該第
１の該副壁電荷調整期間中所定のセルを駆動する第１の
セル駆動回路と当該第２の該副壁電荷調整期間中所定の
セルを駆動する第２のセル駆動回路とが設けられている
事を特徴とする請求項１記載の平面表示装置。 - 【請求項７】 当該第１及び第２のセル駆動回路は、適
宜の抵抗を有しており、該抵抗と当該パネルの容量とで
所定の時定数が設定されている事を特徴とする請求項６
記載の平面表示装置。 - 【請求項８】 当該第１及び第２のセル駆動回路に於け
るそれぞれの該時定数は、互いに独自に設定されるもの
である事を特徴とする請求項７記載の平面表示装置。 - 【請求項９】 当該第１及び第２のセル駆動回路は、ス
イッチング手段を有しており、当該各セル駆動回路は、
該スイッチング手段を個別に駆動させる事によって、互
いに独立に駆動されるものである事を特徴とする請求項
６記載の平面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31820593A JP3370405B2 (ja) | 1993-12-17 | 1993-12-17 | 平面表示装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31820593A JP3370405B2 (ja) | 1993-12-17 | 1993-12-17 | 平面表示装置及びその駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31547899A Division JP3398632B2 (ja) | 1999-11-05 | 1999-11-05 | 平面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07175438A true JPH07175438A (ja) | 1995-07-14 |
| JP3370405B2 JP3370405B2 (ja) | 2003-01-27 |
Family
ID=18096612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31820593A Expired - Fee Related JP3370405B2 (ja) | 1993-12-17 | 1993-12-17 | 平面表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370405B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020062142A (ko) * | 2001-01-19 | 2002-07-25 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 평면 표시 장치의 구동 회로 |
| WO2002101707A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display and its driving method |
| US6707436B2 (en) | 1998-06-18 | 2004-03-16 | Fujitsu Limited | Method for driving plasma display panel |
| US6836261B1 (en) | 1999-04-21 | 2004-12-28 | Fujitsu Limited | Plasma display driving method and apparatus |
| KR100493912B1 (ko) * | 2001-11-24 | 2005-06-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 방법 |
| US6982685B2 (en) | 1998-06-05 | 2006-01-03 | Fujitsu Limited | Method for driving a gas electric discharge device |
| US7468712B2 (en) | 2003-04-22 | 2008-12-23 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| US7542015B2 (en) | 2003-09-02 | 2009-06-02 | Samsung Sdi Co., Ltd. | Driving device of plasma display panel |
| JP2009237580A (ja) * | 1998-07-29 | 2009-10-15 | Hitachi Ltd | 表示パネルの駆動方法と放電式表示装置 |
| USRE41166E1 (en) | 1997-04-22 | 2010-03-23 | Samsung Sdi Co., Ltd. | Method of driving surface discharge plasma display panel |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
-
1993
- 1993-12-17 JP JP31820593A patent/JP3370405B2/ja not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41166E1 (en) | 1997-04-22 | 2010-03-23 | Samsung Sdi Co., Ltd. | Method of driving surface discharge plasma display panel |
| US7965261B2 (en) | 1998-06-05 | 2011-06-21 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US7719487B2 (en) | 1998-06-05 | 2010-05-18 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US7675484B2 (en) | 1998-06-05 | 2010-03-09 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US7817113B2 (en) | 1998-06-05 | 2010-10-19 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US6982685B2 (en) | 1998-06-05 | 2006-01-03 | Fujitsu Limited | Method for driving a gas electric discharge device |
| US8344631B2 (en) | 1998-06-18 | 2013-01-01 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| KR100746252B1 (ko) * | 1998-06-18 | 2007-08-03 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마 디스플레이 패널의 구동 방법 |
| US7345667B2 (en) | 1998-06-18 | 2008-03-18 | Hitachi, Ltd. | Method for driving plasma display panel |
| US8022897B2 (en) | 1998-06-18 | 2011-09-20 | Hitachi Plasma Licensing Co., Ltd. | Method for driving plasma display panel |
| US8018167B2 (en) | 1998-06-18 | 2011-09-13 | Hitachi Plasma Licensing Co., Ltd. | Method for driving plasma display panel |
| US8018168B2 (en) | 1998-06-18 | 2011-09-13 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| US7009585B2 (en) | 1998-06-18 | 2006-03-07 | Fujitsu Limited | Method for driving plasma display panel |
| US7906914B2 (en) | 1998-06-18 | 2011-03-15 | Hitachi, Ltd. | Method for driving plasma display panel |
| US8558761B2 (en) | 1998-06-18 | 2013-10-15 | Hitachi Consumer Electronics Co., Ltd. | Method for driving plasma display panel |
| US6707436B2 (en) | 1998-06-18 | 2004-03-16 | Fujitsu Limited | Method for driving plasma display panel |
| US8791933B2 (en) | 1998-06-18 | 2014-07-29 | Hitachi Maxell, Ltd. | Method for driving plasma display panel |
| US7825875B2 (en) | 1998-06-18 | 2010-11-02 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| JP2009237580A (ja) * | 1998-07-29 | 2009-10-15 | Hitachi Ltd | 表示パネルの駆動方法と放電式表示装置 |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE44003E1 (en) | 1998-11-20 | 2013-02-19 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE41872E1 (en) | 1998-11-20 | 2010-10-26 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| USRE44757E1 (en) | 1998-11-20 | 2014-02-11 | Hitachi Consumer Electronics Co., Ltd. | Method for driving a gas-discharge panel |
| USRE41832E1 (en) | 1998-11-20 | 2010-10-19 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| USRE43268E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43267E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43269E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| US6836261B1 (en) | 1999-04-21 | 2004-12-28 | Fujitsu Limited | Plasma display driving method and apparatus |
| KR20020062142A (ko) * | 2001-01-19 | 2002-07-25 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 평면 표시 장치의 구동 회로 |
| US7365708B2 (en) | 2001-06-12 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Plasma display and its driving method |
| US7429967B2 (en) | 2001-06-12 | 2008-09-30 | Matsushita Electric Industrial Co., Ltd. | Plasma display device and method of driving the same |
| US7518575B2 (en) | 2001-06-12 | 2009-04-14 | Panasonic Corporation | Plasma display device and method of driving the same |
| WO2002101707A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display and its driving method |
| KR100493912B1 (ko) * | 2001-11-24 | 2005-06-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 방법 |
| US7468712B2 (en) | 2003-04-22 | 2008-12-23 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| US7542015B2 (en) | 2003-09-02 | 2009-06-02 | Samsung Sdi Co., Ltd. | Driving device of plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3370405B2 (ja) | 2003-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307486B2 (ja) | 平面表示装置及びその制御方法 | |
| US6512501B1 (en) | Method and device for driving plasma display | |
| EP0655722B1 (en) | Plasma display panel with reduced power consumption | |
| US7663573B2 (en) | Plasma display panel and driving method thereof | |
| KR20070043731A (ko) | 가스 방전 패널의 구동 방법 | |
| JP2756053B2 (ja) | 交流駆動型プラズマディスプレイパネル駆動方法 | |
| JP2004029412A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002297090A (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| JP3370405B2 (ja) | 平面表示装置及びその駆動方法 | |
| KR100747168B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법 | |
| JP3644712B2 (ja) | 平面表示装置 | |
| JPH10319900A (ja) | プラズマディスプレイ装置の駆動方法 | |
| US6661395B2 (en) | Method and device to drive a plasma display | |
| US6677920B2 (en) | Method of driving a plasma display panel and apparatus thereof | |
| US7471266B2 (en) | Method and apparatus for driving plasma display panel | |
| KR100493916B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 장치 | |
| JP3398632B2 (ja) | 平面表示装置 | |
| KR100533724B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| JP2001350445A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP3501794B2 (ja) | 平面表示装置 | |
| KR100363679B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR20080048893A (ko) | 플라즈마 디스플레이 장치 | |
| JP3233121B2 (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| KR100508252B1 (ko) | 선택적 소거를 이용한 플라즈마 디스플레이 패널의구동방법 및 장치 | |
| US7015880B2 (en) | Address-while-display driving method for broadening margin of address voltage of plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |