JPH0716416U - 信号発生装置 - Google Patents
信号発生装置Info
- Publication number
- JPH0716416U JPH0716416U JP5077693U JP5077693U JPH0716416U JP H0716416 U JPH0716416 U JP H0716416U JP 5077693 U JP5077693 U JP 5077693U JP 5077693 U JP5077693 U JP 5077693U JP H0716416 U JPH0716416 U JP H0716416U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- path
- output
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 信号発生器の出力信号波形を複数の径路を有
する径路群のいずれかの径路を通して信号波形を出力す
る装置において、出力信号波形がいずれの径路を通過し
ても、その出力波形が全く同一レベルの信号波形を出力
する信号発生装置を提供する。 【構成】 波形データメモリからデータを読み取り、D
/A変換器でアナログ信号波形を発生する信号発生器の
出力信号レベルは、D/A変換器の基準電圧で決まる。
信号発生器と装置の出力端子間に複数の径路を有した装
置で、いずれの径路を通過してもその出力レベルを同一
にするため、それぞれの径路の出力電圧と標準電圧との
電圧誤差分を差動増幅器で取り出し、A/D変換し、累
積加算器で補正データを得て、それぞれの径路の補正デ
ータをレジスタに記憶させ、その値をD/A変換してア
ナログ加算器で標準電圧と加算して、そのアナログ電圧
をその径路を使用する場合の基準電圧とする構成とす
る。
する径路群のいずれかの径路を通して信号波形を出力す
る装置において、出力信号波形がいずれの径路を通過し
ても、その出力波形が全く同一レベルの信号波形を出力
する信号発生装置を提供する。 【構成】 波形データメモリからデータを読み取り、D
/A変換器でアナログ信号波形を発生する信号発生器の
出力信号レベルは、D/A変換器の基準電圧で決まる。
信号発生器と装置の出力端子間に複数の径路を有した装
置で、いずれの径路を通過してもその出力レベルを同一
にするため、それぞれの径路の出力電圧と標準電圧との
電圧誤差分を差動増幅器で取り出し、A/D変換し、累
積加算器で補正データを得て、それぞれの径路の補正デ
ータをレジスタに記憶させ、その値をD/A変換してア
ナログ加算器で標準電圧と加算して、そのアナログ電圧
をその径路を使用する場合の基準電圧とする構成とす
る。
Description
【0001】
この考案は、波形データメモリからデータを1つ1つ読み取り、デジタル・ア ナログ変換器(以下「D/A変換器」という)でアナログ波形を発生する装置に おいて、D/A変換器の出力と装置の出力端子間に複数の径路、例えば低域炉波 器、増幅器、遅延回路や減衰器等が存在し、使用に際し、いずれかに切り換えて 使用し、必要な信号波形を発生する信号発生装置に関する。
【0002】
信号発生装置は、サイン波、矩形波、三角波等の任意の波形を発生できるので 単体の電子計測器としてはもとより、アナログ・デジタル回路混在のICを計測 するICテスタの内部にも、また任意の信号を必要とする多くのシステム製品に も利用されている。この場合、元信号波形は1つであるが、その信号をあるとき は遮断周波数が1KHz、次は10KHz,次は100KHzの低域炉波器を、 又は遅延回路等を通して出力端子に出力したい場合がある。この場合、それぞれ の部品の挿入損失が異なるため、D/A変換器の出力レベルが一定であっても出 力端子の信号レベルに変動があり、精密計測に耐えられないことが多々あった。 またこれらを補正しても、各径路の出力信号レベルを高精度に合致させるのは困 難であったり、時間がかかったりしていた。
【0003】 図3に上記信号発生装置の補正方法の従来の一例を示す。信号発生器10は、 波形データメモリ11とD/A変換器12とクロック発生器13より構成され、 波形データメモリ11に任意の波形を発生させるデータが記憶されており、クロ ック発生器13からのクロック信号によりそのデータが1つ1つ読み出される。 読み出されたデータは、D/A変換器12に与えられ、その出力端子から任意の アナログ信号を出力する。アナログ信号の信号波形の最大レベルは、D/A変換 器12の最大出力電圧と基準電圧発生器14のアナログ電圧で定まる。この信号 発生器10の出力波形を径路群25の各径路、例えば径路群25が低域炉波器群 の場合、径路a21の遮断周波数1KHzの低域炉波器21に、次に径路b22 の遮断周波数10KHzの低域炉波器22に、次に径路c23の遮断周波数10 0KHzの低域炉波器23に、次に径路d24の遮断周波数1000KHzの低 域炉波器24にとスイッチ16及び17で切り換えて出力端子19に出力する場 合がある。このとき、径路群25の各径路、低域炉波器21、22、23及び2 4の挿入損失の異なりより、各低周波通過帯域での信号レベルに相違が生じ、こ の出力信号で被測定機器や被測定部品を測定すると、測定データに誤差が発生し 測定データに信用性が失われる。
【0004】 そこで従来は、補正時にD/A変換器12から最大レベルの電圧を発生させ、 その出力を各径路とスイッチ18を通して振幅測定器20で測定して径路a21 、径路b22、径路c23及び径路d24の挿入損失を求め、基準電圧発生器の 発生電圧をそれぞれの径路毎に調整していた。即ち,D/A変換器12の出力電 圧をスイッチ16及び17を通して、径路a21を通した場合の振幅電圧を振幅 測定器20で測定して、径路a21の場合の挿入損失を求める。次に径路b22 の場合の挿入損失を求め、続いて径路c23の場合、径路d24の場合の挿入損 失を求める。この挿入損失が一番大きい値を基準とし、それからの差を各径路毎 に計算して各径路毎の最適な基準電圧を求め、各径路毎に基準電圧発生器14を 調整していた。しかしながら、この方法では、振幅測定器20の測定精度が出力 信号の振幅精度に限界を与えてしまい、振幅測定器20の精度以上に振幅を一致 させることができない。また、高精度に振幅を測定し、各径路毎に基準電圧発生 器を調整するには時間がかかりすぎた。
【0005】
従来の方法では、高価な振幅測定器20を準備してもその振幅測定器20以上 の精度は得られない。また、各径路毎に基準電圧発生器を精密に調整するのには 時間がかかりすぎ、この信号発生装置の利用価値が無くなる。そこで、本考案は 別の発想でもって、このような装置の出力端子19からの出力振幅のレベルを、 速やかに、自動的に、無限に近づける信号発生装置を提供することにある。
【0006】
上記目的を達成するために、本考案は、基準電圧発生器14の最大電圧よりも やや低めの電圧を標準電圧VREF と定め、そのVREF と径路群25の各径路毎の 出力電圧とを比較し、その差を各径路毎の補正電圧としてそれぞれのレジスタに その補正データを記憶させ、各径路毎に該当補正データをD/A変換して標準電 圧VREF とアナログ加算し、その電圧を該当径路の基準電圧とするような構成と する。この補正、即ち標準電圧VREF と該当径路の出力電圧の振幅誤差を帰還し てVREF と加算し該当径路の基準電圧とすることにより、各径路の出力波形は通 過帯域での信号レベルが同一化され、正しい測定データが得られる信号発生装置 となる。
【0007】
図1は、本考案の一実施例である。信号発生装置の使用初期時あるいは一定温 度に安定した時、補正を行うため、補正信号でスイッチ18を図1では下方に即 ち差動増幅器1側に接続する。差動増幅器の他方の入力端子には、基準電圧発生 器の標準電圧VREF が接続されている。この差動増幅器1で、信号発生器10の 出力電圧が径路群25の特定の径路、例えば径路a21の遮断周波数1KHzの 低域炉波器21の出力電圧と基準電圧発生器の標準電圧VREF との振幅誤差分を A倍に増幅する。差動増幅器1の出力電圧は、アナログ・デジタル変換器(以下 「A/D変換器」という)2でデジタル化され、デジタル加算器3の一方の入力 端子に加えられる。デジタル加算器3の他方の入力端子にはデジタル加算器3の 出力信号が加えられて累積加算器を構成する。デジタル加算器3の出力信号は補 正データとしてレジスタa31に記憶される。
【0008】 ここで、切換スイッチ16、17、6及び7は、径路a21とレジスタa31 、径路b22とレジスタb32、径路c23とレジスタc33及び径路d24と レジスタd34との対に対応して、径路切換信号発生器15からの切換信号で必 要な位置に切換わる。例えば、図1の状態の切換スイッチの位置は、径路a21 を使用している状態であり、径路b22の使用の場合は図1では1段下のスイッ チ位置となる。
【0009】 レジスタa31に記憶された径路a21に関する補正データは、D/A変換器 4に加えられアナログ電圧に変換される。この補正アナログ電圧Vcompがアナロ グ加算器5の一方の入力端子に他方の入力端子には標準電圧VREF が加えられ、 両者が加算されて径路a21使用時の基準電圧となる。補正データ値が丁度径路 a21を通過した信号電圧と標準電圧VREF の電圧誤差を補正するように帰還系 のゲインを決めておけば1回の補正で2つの出力振幅がほぼ一致する。一度の補 正で十分な精度が取れないときは、この補正操作を繰り返すことにより加算器3 は累積加算器となりその補正データは更に精度良く一致させることができる。
【00010】 上記の動作を数式を用いて検討する。まず初めに、レジスタ内の補正データを クリア信号によってゼロにする。この状態では、D/A変換器4の出力は0Vで あり、信号発生器10の基準電圧は標準電圧VREF となっている。このとき、信 号発生器10の出力電圧が径路a21を通過したときの振幅電圧が誤差を含んだ (1+ε)VREF とすると、差動増幅器1の出力は −εAVREF となる。 ここでAは差動増幅器1の増幅度である。この出力電圧をA/D変換器2でA/ D変換する。A/D変換器2の量子数をqAD[V/LSB]とすると、レジスタ a31の内容は −εAVREF /qAD となる。次にD/A変換器4でD/A変 換する。D/A変換器4の量子数を qDA[V/LSB]=qAD/A とすると D/A変換器4の出力は、 −εVREF となる。ここで量子数qDA、qADとは 、アナログ電圧の最小単位のことをいい、次式で表せる。 qDA=(D/Aの出力電圧範囲)/(D/A分解能(2Nヒット)) qAD=(A/Dの入力電圧範囲)/(A/D分解能(2Nヒット)) よって、アナログ加算器35の出力、即ち信号発生器10の基準電圧は、 (1−ε)VREF となるので、その出力振幅は、 (1+ε)(1−ε)VREF =(1−ε2)VREF となり、(ε《1)である ので、この径路での誤差が小さくなっていることがわかる。
【0009】 この操作をもう1度行うと、A/D変換器2の入力電圧は ε2AVREF と なり、D/A変換器4の出力電圧は (−ε+ε2)VREF となり、その出力 振幅は、 (1+ε)(1−ε+ε2)VREF =(1+ε3)VREF となり、更 に補正されていることがわかる。この操作を数回繰り返すことにより、誤差はま すます小さくなり、差動増幅器1の出力振幅が0VになったところでA/D変換 器2の出力が零になる。従って、累積加算器3の出力は変化しなくなり、D/A 変換器4の出力電圧が固定される。 本装置では、各径路の挿入損失を、標準電圧VREF と比較して補正しているの でA/D変換器の測定精度は、従来の振幅測定器に要求される精度に比べて低く て良いので、安価に構成できる。
【0010】 図2に、各径路に異なった減衰器を配置した他の実施例を示す。基本的な動作 は、図1の一実施例と同じである。要点について説明する。 径路a21は直結回路であり、径路b22は1/2減衰器、径路c23は1/ 4減衰器、径路d24は1/8減衰器がそれぞれ接続された回路である。一方標 準電圧VREF 側には基準減衰器8を設けて、VREF /2、VREF /4及びVREF /8の電圧が取り出せるようにし、スイッチ9を通して任意の標準電圧を取り出 す。 初めに径路a21の直結回路の出力と標準電圧VREF との電圧誤差分を差動増 幅器1で取り出し、A/D変換器2でデジタル信号化し、デジタル加算器3で補 正データを得て、レジスタa31に記憶させる。レジスタa31の補正データは D/A変換器4でアナログ電圧化され、アナログ加算器35で標準電圧VREF と 加算され径路a21使用時の信号発生器10の基準電圧となる。 次にスイッチ16、17及び9の接続位置を1段下げ、径路b22の1/2減 衰器の出力電圧とVREF /2 との電圧誤差分を差動増幅器1で取り出し、この 出力電圧をA/D変換器2でデジタル化し、デジタル加算器3で累積加算し、そ の補正データをレジスタb32に記憶する。レジスタb32の補正データは、D /A変換器4でアナログ電圧化され、アナログ加算器5で標準電圧VREF と加算 され、径路b22使用時の信号発生器10の基準電圧となる。 次にスイッチ16、17及び9の接続位置をもう1段下げ経路c23の1/4 減衰器の出力電圧とVREF /4との補正を上記と同じ要領で行う。続いて、径路 d24の1/8減衰器の場合の補正を行って、補正を終了する。 ここで、径路群25の各径路の減衰器は単体で構成してもよいが、スイッチ切 換で数段縦続に接続することにより、少ない減衰器で多種の減衰量を得ることが できる。例えば、径路d24の1/8減衰器は、径路b22の1/2減衰器と径 路c23の1/4減衰器を縦続接続して1/8減衰器としてもよい。すると、単 体の1/8減衰器は不要になる。 補正の終了後、スイッチ18を図2では上方に、即ち出力端子19側に接続し て、信号発生器10より種々の信号を発生させ、被測定物の試験をおこなう。こ の時は、径路群25のどの径路を通っても信号レベルは、同一なので正確なデー タを得ることができる。
【0011】
以上説明したように、本考案は信号発生器と装置の出力端子の間に複数の径路 を有し、そのいずれかの径路を通して信号波形を出力する信号発生装置において 、それぞれの径路の信号振幅レベルを自動的に高精度に一致させることができ、 しかも安価に構成でき、その効果は大である。
【図1】本考案の一実施例のブロック図である。
【図2】本考案の他の実施例のブロック図である。
【図3】従来の信号発生装置のブロック図である。
1 差動増幅器 2 A/D変換器 3 デジタル加算器 4 D/A変換器 5 アナログ加算器 6、7、9 スイッチ 8 基準減衰器 10 信号発生器 11 波形データメモリ 12 D/A変換器 13 クロック発生器 14 基準電圧発生器 15 径路切換信号発生器 16、17、18、 スイッチ 19 出力端子 20 振幅測定器 21、22、23、24 径路 25 径路群 31、32、33、34 レジスタ 35 レジスタ群
Claims (2)
- 【請求項1】 信号発生器(10)の出力信号波形を複
数の径路を有する径路群(25)のいずれかの径路を通
して信号波形を出力する装置において、 いずれかの径路を通した出力電圧と基準電圧発生器(1
4)からの標準電圧との差を取り出す差動増幅器(1)
と、 該差動増幅器(1)の出力電圧をデジタル化するアナロ
グ・デジタル変換器(2)と、 該アナログ・デジタル変換器(2)の出力信号を一方の
入力端子に、他方の入力端子には自己の出力信号を帰還
しているデジタル加算器(3)と、 該デジタル加算器(3)の出力信号を一時記憶するレジ
スタを複数個有するレジスタ群(35)と該レジスタ群
(35)のいずれかのレジスタの補正データを読みだし
アナログ電圧化するデジタル・アナログ変換器(4)
と、 該デジタル・アナログ変換器(4)の出力電圧が一方の
入力端子に、他方の入力端子には基準電圧発生器(1
4)からの標準電圧が与えられて加算するアナログ加算
器(5)と、 該アナログ加算器(5)の出力電圧を基準電圧とする信
号発生器(10)と、を具備することを特徴とする信号
発生装置。 - 【請求項2】 径路群(25)には値の異なる減衰器が
複数配列され、基準電圧発生器(14)からの標準電圧
は径路群(25)のそれぞれの減衰器の減衰量と等しく
減衰された標準電圧が複数有り、特定減衰器に対応して
特定標準電圧が選ばれて補正することを特徴とする請求
項1記載の信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5077693U JPH0716416U (ja) | 1993-08-25 | 1993-08-25 | 信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5077693U JPH0716416U (ja) | 1993-08-25 | 1993-08-25 | 信号発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0716416U true JPH0716416U (ja) | 1995-03-17 |
Family
ID=12868241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5077693U Withdrawn JPH0716416U (ja) | 1993-08-25 | 1993-08-25 | 信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0716416U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5376563U (ja) * | 1976-11-30 | 1978-06-26 |
-
1993
- 1993-08-25 JP JP5077693U patent/JPH0716416U/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5376563U (ja) * | 1976-11-30 | 1978-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
US8102183B2 (en) | Measuring electrical impedance at various frequencies | |
EP0321963A1 (en) | Impedance measuring apparatus | |
US4667296A (en) | Testing the transfer function linearity of analogue input circuits | |
US5039872A (en) | Digitally synthesized audio frequency voltage source | |
US7526701B2 (en) | Method and apparatus for measuring group delay of a device under test | |
JPS58219465A (ja) | D/aコンバ−タ用試験装置 | |
US4465995A (en) | Method and apparatus for analyzing an analog-to-digital converter with a nonideal digital-to-analog converter | |
KR940002720B1 (ko) | 파형해석장치의 레벨교정방법 및 교정장치 | |
JPH0716416U (ja) | 信号発生装置 | |
JPH04105073A (ja) | 実効値測定装置 | |
JP5488875B2 (ja) | 波形表示装置 | |
JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
JPS6158323A (ja) | デ−タ変換器の試験方法 | |
JPH0714716U (ja) | 信号発生装置 | |
JPS6214525A (ja) | タイミング較正方法 | |
JPS62253227A (ja) | デイジタル・アナログ変換器の試験方法ならびに試験装置 | |
US6654700B2 (en) | Testing method of semiconductor integrated circuit and equipment thereof | |
CN114779153A (zh) | 电能表动态误差测量装置、系统及动态误差标定方法 | |
JPS61253934A (ja) | A/d変換器の試験装置 | |
KR20000007224A (ko) | 디지털/아날로그 변환기 테스트 장치 | |
SU1619198A1 (ru) | Устройство дл измерени модул коэффициента передачи четырехполюсников | |
RU1789054C (ru) | Устройство стабилизации выходной мощности генератора качающейс частоты | |
EP0465476A4 (en) | A sampling circuit | |
CN116699495A (zh) | 一种双通道电压信号源超低误差高精度测量系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19971106 |