JPH07162584A - イメージセンサおよびイメージセンサユニット - Google Patents

Abstract

(57)【要約】 【目的】 複数の受光素子からなるイメージセンサにお
いて、その受光素子の数よりも少ない数のメモリであっ
てもシェーディング補正を有効に機能させることができ
る低コストのものを実現する。 【構成】 複数の受光素子１ー１〜１ーＮと前記各受光
素子１ー１〜１ーＮの光信号を読み出す複数のスイッチ
手段２ー１〜２ーＮと前記スイッチ手段２ー１〜２ーＮ
を順次アクセスするシフトレジスタ５とを有し，前記受
光素子１ー１〜１ーＮを複数のブロックに分け，各ブロ
ック毎に前記受光素子１ー１〜１ーＮからの光信号を増
幅する増幅トランジスタ４ー１〜４ーｎを設けた構成と
して、ブロック毎に白原稿に対する出力を記憶させるだ
けですべての受光素子１ー１〜１ーＮに対するシェーデ
ィング補正を可能とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリなどに利用
されるイメージセンサおよびそれを組み込んでなるユニ
ットに関するものである。

【０００２】

【従来の技術】近年，ファクシミリなどに利用されるイ
メージセンサにおいては以下に説明するような理由から
シェーディング補正のためのデータを蓄積保存するメモ
リの減少を図ることが、そのイメージセンサの低コスト
化の有効な１つの手段として求められている。

【０００３】まず，上記シェーディング補正について説
明する。一般にイメージセンサは原稿から反射されてく
る光を受光するための複数の受光素子が配列されて構成
されている。これら各受光素子それぞれの出力特性にば
らつきがあると，均一反射率の原稿に対しても各受光素
子からの出力状態は均一なものにはならない。このよう
な出力状態のままではイメージセンサから得られる出画
には白または黒の線が発生してしまって好ましくない。
そこで出力特性にばらつきのある受光素子を用いたイメ
ージセンサにおいては、受光素子にばらつきがあっても
均一反射率の原稿に対して各受光素子それぞれの出力を
均一にするシェーディング補正を行って出画に白または
黒の線の発生を抑えるようにしたものがある。ここでの
シェーディング補正とは，Ｖｏ’（ｉ）＝Ｋ×Ｖｏ
（ｉ）／Ｖｌ（ｉ） ……（１）の式で表されるような
補正を行うことである。ただし、式中でＶｏ’（ｉ）は
シェーディング補正後の各受光素子の出力，Ｖｏ（ｉ）
はシェーディング補正前の各受光素子の出力、Ｖｌ
（ｉ）は白原稿に対する各受光素子の出力，ｉは１〜Ｎ
までに番号付けされた各受光素子の番号，Ｋは定数で８
ビット処理のイメージセンサの場合では２５５である。
原稿読み取りの場合，もしｉ番目の受光素子が白原稿に
対応する場合は，Ｖｏ（ｉ）＝Ｖｌ（ｉ）となり，シェ
ーディング補正後の各受光素子の出力Ｖｏ’（ｉ）は２
５５となる。またｉ番目の受光素子が黒原稿に対応する
場合には，Ｖｏ（ｉ）＝０となり，シェーディング補正
後の各受光素子の出力は０となる。このようにすること
により反射率が均一の原稿に対して各受光素子の出力を
均一にすることが可能となる。この場合，シェーディン
グ補正データは上記式（１）から全受光素子の白原稿に
対するデータＶｌ（ｉ）を保存するメモリが必要とな
る。

【０００４】以下図５を参照しながら，このようなシェ
ーディング補正を行う従来のイメージセンサの一例につ
いて説明する。図５において，２１−１〜２１−Ｎそれ
ぞれは受光素子に用いたフォトトランジスタ，２２−１
〜２２−Ｎそれぞれはフォトトランジスタ２１−１〜２
１−Ｎの光信号を個別に対応して読み出すＰＮＰトラン
ジスタ，５はシフトレジスタ，６はスタート信号入力端
子，７はクロック入力端子，８は接続端子，９は出力端
子である。

【０００５】以上のように構成されたイメージセンサに
ついて，以下その動作について説明する。

【０００６】まず，ｉ（１〜Ｎまでの間の任意の数）番
目のフォトトランジスタ２１−ｉを例にしてフォトトラ
ンジスタの動作について説明する。はじめにＰＮＰトラ
ンジスタ２２−ｉをオンし，フォトトランジスタ２１−
ｉのベース−コレクタの接合容量を充電する。次にＰＮ
Ｐトランジスタ２２−ｉをオフする。このオフの間フォ
トトランジスタ２１−ｉには原稿からの反射光が入射さ
れ，フォトトランジスタ２１−ｉのベース−コレクタ接
合部で光電流が発生し，この光電流によりフォトトラン
ジスタ２１−ｉのベース−コレクタの接合容量に充電さ
れた電荷が光電流に比例して減少する。さらに再度ＰＮ
Ｐトランジスタ２２−ｉをオンすると，フォトトトラン
ジスタ２１−ｉのベース−コレクタの接合容量に光電流
により失われた電荷の分を再度充電しておく。この充電
の際に流れる電流がフォトトランジスタ２１−ｉのベー
ス電流となり，フォトトランジスタ２１−ｉでｈFE倍さ
れて出力端子９へ送られる。

【０００７】次に，Ｎ個のフォトトランジスタ２１−１
〜２１−Ｎ，これと同数のＰＮＰトランジスタ２２−１
〜２２−Ｎ，および単一のシフトレジスタ５から構成さ
れるイメージセンサについて説明する。シフトレジスタ
５は，スタート信号入力端子６からのスタート信号の入
力に応答してスタート状態となると，クロック入力端子
７からのクロックの入力に応答して順次シフト動作を行
うことによって，ＰＮＰトランジスタ２２−１〜２２−
Ｎをオン−オフしていく出力を当該トランジスタ２２ー
１〜２２ーＮそれぞれのベースに順次に出力する。こう
してトランジスタ２２ー１〜２２ーＮが順次にオン−オ
フしていくことにより，上記ｉ番目のトランジスタ２２
ーｉと２１ーｉの動作で説明したように、それぞれ対応
する各フォトトランジスタ２１−１〜２１−Ｎそれぞれ
からの光信号が順次に出力端子９に出力されていくこと
になる。また、このような構成を有するイメージセンサ
を複数個直列に接続して全体が密着型のイメージセンサ
として構成する場合では，接続端子８と次のイメージセ
ンサのスタート信号入力端子６とを相互に接続すること
により，順次フォトトランジスタの光信号を、各イメー
ジセンサの出力端子９を共通接続した出力線に出力する
ことができる。（特開昭６３−２８６０５４号公報参
照）

【０００８】

【発明が解決しようとする課題】上記のような構成で
は，受光素子としてフォトトランジスタを用いているた
めに，各フォトトランジスタそれぞれの増幅率ｈFEのば
らつきにより全てのフォトトランジスタの白原稿に対応
する出力がばらついてくることになる。このようなばら
つきをなくすために上記シェーディング補正を行うので
あるが、そのシェーディング補正のために上記式におけ
る白原稿に対する受光素子の出力つまりフォトトランジ
スタの出力を記憶させるためのメモリが必要となってし
まい、必然的に必要なメモリの数が多くなり、これがイ
メージセンサのコストをアップさせ、同時にそれをユニ
ット化する場合でもそのコストの低減化を図るという要
請に反してしまうという問題点を有していた。

【０００９】そこで、本発明においては上述した問題点
に鑑みて，シェーディング補正のための受光素子出力の
記憶のためのメモリの数を減少させても白黒の線が出な
い良好な出画が得られるイメージセンサおよびそれを用
いたイメージセンサユニットを提供するものである。

【００１０】

【課題を解決するための手段】上記の問題点を解決する
ために本発明のイメージセンサは，複数の受光素子と、
前記各受光素子それぞれに個別に対応して設けられ、そ
れぞれ対応する前記各受光素子からの光信号を読み出す
複数のスイッチ手段と、前記各スイッチ手段を順次アク
セスするシフトレジスタとを有し、かつ、前記受光素子
を複数毎にブロックに分けるとともに，さらに前記各ブ
ロック毎に、前記各受光素子それぞれからの光信号を増
幅する増幅手段を備えた構成としたものである。

【００１１】また、本発明のイメージセンサユニットは
前記イメージセンサの複数を基板上に並置し、かつ、こ
れら並置された複数のイメージセンサを正立等倍レンズ
と線光源と共にユニット化した構成としたものである。

【００１２】

【作用】本発明のイメージセンサは上記した構成によっ
て，各ブロックに属する複数の受光素子からはそれぞれ
同一の均一な出力が得られるから、白原稿に対する出力
を記憶するメモリとしては受光素子の数よりも少なくブ
ロックの数だけで済むことになり、結局、少ないメモリ
ですべての受光素子の出力に対するシェーディング補正
が可能となる。

【００１３】また、本発明のイメージセンサユニット
は、このようなシェーディング補正が可能なイメージセ
ンサの複数を基板上に並置し、かつ、これら並置された
複数のイメージセンサを正立等倍レンズと線光源と共に
ユニット化した構成としたから低コストのユニットとな
る。

【００１４】

【実施例】以下本発明の実施例を図面を参照しながら説
明する。

【００１５】実施例１図１は本発明の実施例１に係るイ
メージセンサの構成を示すものであって、同図におい
て，１−１〜１−Ｎはそれぞれ受光素子の一例として用
いたフォトダイオード，２−１〜２−Ｎはそれぞれ前記
各フォトダイオード１−１〜１−Ｎに個別に対応して設
けられ、かつそれぞれ対応するフォトダイオードからの
光信号を読み出すスイッチ手段の一例としてのＰＮＰ型
のバイポーラトランジスタ、５はシフトレジスタ、６は
スタート信号入力端子、７はクロック入力端子、８は接
続端子、９は出力端子である。

【００１６】本実施例１では、上記した基本の構成に加
えて、ｎ（＝Ｎ／８）個のＮＰＮ型の増幅トランジスタ
４ー１〜４ーｎを設けている。この増幅トランジスタ４
ー１〜４ーｎについて説明すると、本実施例１ではフォ
トダイオード１−１〜１−Ｎを複数個ずつこの例では８
個ずつをそれぞれそれらのアノードを共通に接続する。
またそれに対応するトランジスタ２ー１〜２ーＮの８個
ずつをそれらのエミッタを電源Ｖｃｃに共通に接続しそ
れらのコレクタを対応するフォトダイオード１ー１〜１
ーＮのカソードに個別に対応して接続して１つのブロッ
クとする。このようなブロックを全体でｎ個構成し、か
つ各ブロック毎に共通に接続されたフォトダイオード１
ー１〜１ーＮのアノードを個別にＮＰＮ型の増幅トラン
ジスタ４ー１〜４ーｎのベースに接続し、この増幅トラ
ンジスタ４ー１〜４ーｎそれぞれのコレクタを電源Ｖｃ
ｃに、それぞれのエミッタを出力端子９に、共通に接続
して構成されている。

【００１７】以上のように、増幅トランジスタ４ー１〜
４ーｎをブロック毎に設けて構成されたイメージセンサ
の概略の動作をフォトダイオード１−１を動作説明の一
例に用いて説明すると、はじめにスタート信号入力端子
６にスタート信号を入力してシフトレジスタ５をスター
ト状態とすると、シフトレジスタ５はクロック入力端子
７からのクロックの入力に応答して、トランジスタ２−
１をオンにする出力をそのトランジスタ２ー１のベース
に出力する。これによってトランジスタ２ー１はスイッ
チオンすることで，フォトダイオード１−１はトランジ
スタ２ー１のコレクタ・エミッタを介して与えられる電
源Ｖｃｃからの電流でアノード−カソードの接合容量を
充電される。この充電ののちシフトレジスタ５はトラン
ジスタ２ー１のベースにこれをスイッチオフにする出力
を与えることでトランジスタ２−１をスイッチオフにす
る。このトランジスタ２ー１がオフの間にフォトダイオ
ード１−１に原稿からの反射光が入射され，その結果、
フォトダイオード１−１のアノード−カソード接合部で
光電流が発生し，この光電流によりフォトダイオード１
−１のアノード−カソードの接合容量に充電された電荷
が光電流に比例して減少する。さらに、シフトレジスタ
５からの出力で再度トランジスタ２−１をスイッチオン
すると，フォトダイオード１−１のアノード−カソード
の接合容量には光電流により失われた電荷が再度充電さ
れる。この充電電流が増幅トランジスタ４−１のベース
電流となって，このトランジスタ４−１でｈFE倍されて
出力端子９へ送られる。

【００１８】上記のような動作において、フォトダイオ
ードを８個ずつのブロックに分けるとともに，増幅トラ
ンジスタを各ブロック毎に設けたことによる動作を説明
する。すなわち、シフトレジスタ５は，上述のごとく、
スタート信号入力端子６からのスタート信号に応答して
クロック入力端子７からのクロックにより順次にシフト
し，トランジスタ２−１〜２−Ｎを順次スイッチオン−
オフする一方、このオン−オフにより，フォトダイオー
ド１−１〜１−Ｎの光信号がそれぞれ対応するブロック
の増幅トランジスタ４−１〜４−ｎによりｈFE１〜ｈFE
ｎ倍されて順次出力端子９に出力されるわけであるが、
この時，最初のブロック内にある８個のフォトダイオー
ド１−１〜１−８それぞれからの光信号は順次に初段の
増幅トランジスタ４−１により共通に増幅され、次のフ
ォトダイオード１ー９〜１ー１６それぞれからの光信号
は次段の増幅トランジスタ４ー２により共通に増幅され
ていき、こうして最終段の増幅トランジスタ４ーｎに至
るまで各ブロックそれぞれからのフォトダイオードの光
信号は増幅されて出力端子９から出力されていく。した
がって各ブロック毎に白原稿に対する８個ずつのイメー
ジセンサ出力は同じ出力となる。

【００１９】実施例１のイメージセンサのタイミングチ
ャートを示す図２を参照して詳しく説明すると、同図に
おいて，ＳＴはスタート信号，ＣＫはクロック，Ｉｓ
（Ａ）は実施例１のイメージセンサの出力，Ｉｓ（Ｂ）
は従来例のイメージセンサの出力を示す。従来のイメー
ジセンサ出力Ｉｓ（Ｂ）は同図の波形から明らかなよう
に各フォトトランジスタの増幅率ｈFEのばらつきにより
各フォトトランジスタ毎に異なっているが，本実施例１
のイメージセンサ出力Ｉｓ（Ａ）ではフォトダイオード
の各ブロック毎に増幅トランジスタを設けているため，
例えば各ブロック毎のフォトダイオード１−１〜１−
８，１−９〜１−１６、…で均一となる。

【００２０】したがって，実施例１によれば，各ブロッ
ク毎に１つの受光素子の白原稿に対する出力を記憶する
だけでよいことになり，その結果、シェーディング補正
時のメモリの数としては従来例のそれの１／８にするこ
とが可能となる。

【００２１】以上のように本実施例１によれば，複数の
受光素子としてのフォトダイオードと、前記各フォトダ
イオードの光信号を読み出す複数のスイッチ手段として
のトランジスタと、前記トランジスタを順次アクセスす
るシフトレジスタとを有するイメージセンサにおいて，
前記フォトダイオードを複数のブロックに分け，各ブロ
ック毎に前記フォトダイードからの光信号を増幅する増
幅手段としての増幅トランジスタを設けた構成とするこ
とにより，少ないメモリでシェーディング補正が可能な
イメージセンサを提供することが可能となる。

【００２２】実施例２次に，本発明の実施例２のイメー
ジセンサについて図３を参照しながら説明する。

【００２３】図３は本発明の実施例２に係るイメージセ
ンサの構成を示すものであって、同図において，図１の
実施例１と対応する部分には同一の符号を付し、同一の
符号に係る部分についての詳しい説明は省略する。本実
施例２では実施例１のスイッチ手段としてバイポーラ型
のトランジスタ２ー１〜２ーＮに替えてＭＯＳ型のトラ
ンジスタ３ー１〜３ーＮを設けている。各ＭＯＳトラン
ジスタ３ー１〜３ー８，３ー９〜３ー１６，…は８個毎
にドレインを共通に接続され、ソースを個別にそれに対
応するフォトダイオード１ー１〜１ー８，１ー９〜１ー
１６，…それぞれのアノードに接続される。各ＭＯＳト
ランジスタ３ー１〜３ー８，３ー９〜３ー１６，…はそ
れぞれ８個毎にそれぞれのドレインが増幅トランジスタ
４ー１〜４ーｎそれぞれのベースに共通に接続されてい
る。増幅トランジスタ４ー１〜４ーｎはそれぞれコレク
タが電源Ｖｃｃに接続され、エミッタがそれぞれ出力端
子９に接続されている。こうして、これら増幅トランジ
スタ４ー１〜４ーｎは実施例１と同様にしてフォトダイ
オード１−１〜１−ＮとＭＯＳトランジスタ３ー１〜３
ーＮとのそれぞれを８個ずつ１ブロックとした各ブロッ
ク毎に設けられている。

【００２４】以上のように構成されたイメージセンサに
ついて、まず，フォトダイオード１−１の動作から説明
すると、スタート信号入力端子６にスタート信号を入力
し、クロック入力端子７にクロックを入力することでシ
フトレジスタ５からの出力で、フォトダイオード１ー１
に対応するＭＯＳトランジスタ３−１をスイッチオンに
し，これによってフォトダイオード１−１のアノード−
カソードの接合容量を充電する。次に、シフトレジスタ
５からの出力によってＭＯＳトランジスタ３−１をスイ
ッチオフにする。このオフの間フォトダイオード１−１
には原稿からの反射光が入射され，フォトダイオード１
−１のアノード−カソード接合部で光電流が発生し，こ
の光電流によりフォトダイオード１−１のアノード−カ
ソードの接合容量に充電された電荷が光電流に比例して
減少する。さらに再度、シフトレジスタ５からの出力に
よってＭＯＳトランジスタ３−１をスイッチオンにする
と，フォトダイオード１−１のアノード−カソードの接
合容量に光電流により失われた電荷を再度充電する。こ
の充電電流が増幅トランジスタ４−１のベース電流とな
り，増幅トランジスタ４−１でｈFE倍されて出力端子９
へ送られる。

【００２５】次に，フォトダイオード１−１〜１−Ｎ，
ＭＯＳトランジスタ３−１〜３−Ｎ，増幅トランジスタ
４−１〜４−ｎ，およびシフトレジスタ５から構成され
るイメージセンサの全体の動作について説明する。本実
施例２においては，実施例１と同じくフォトダイオード
を８個ずつのブロックに分け，増幅トランジスタ４ー１
〜４ーｎを各ブロック毎に設けている。シフトレジスタ
５は，スタート信号入力端子６からのスタート信号，ク
ロック入力端子７からのクロックにより順次シフトし，
ＭＯＳトランジスタ３−１〜３−Ｎを順次オン−オフす
る。このオン−オフにより，フォトダイオード１−１〜
１−Ｎの光信号が増幅トランジスタ４−１〜４−ｎによ
りｈFE１〜ｈFEｎ倍されて順次出力端子９に出力され
る。この時，フォトダイオード１−１〜１−８は増幅ト
ランジスタ４−１により光信号が増幅され，フォトダイ
オード１−９〜１−１６は増幅トランジスタ４−２によ
り光信号が増幅され，…順次８個ずつ同じブロックに属
するフォトダイオードがそれらと同じブロックに属する
１個の増幅トランジスタにより光信号が増幅されて出力
される。従って白原稿に対するブロック毎の８個ずつの
フォトダイオード出力は同じ出力となる。

【００２６】実施例２のイメージセンサのタイミングチ
ャートは，実施例１で示した図２と同様にその出力はＩ
ｓ（Ａ）となる。したがって，実施例２によっても，シ
ェーディング補正時のメモリの数は従来例のそれの１／
８にすることが可能となる。

【００２７】以上のように実施例２によっても，少ない
メモリでシェーディング補正が可能なイメージセンサを
提供することが可能となる。

【００２８】なお上記各実施例においては，１ブロック
内のフォトダイオードを８個としたが，８個に限定され
るものではなく適宜の数からなるフォトダイオードを含
むブロックであっても同等の効果が得られる。このと
き，１ブロック内のフォトダイオードの数を例えばｋ個
とすると，シェーディング補正時のメモリの数は従来例
のそれの１／ｋにすることが可能となる。

【００２９】実施例３次に，本発明の実施例３の密着型
イメージセンサユニットについて図４を参照しながら説
明する。図４は本発明の実施例３における密着型イメー
ジセンサユニットの構成を示すものである。同図におい
て，１１は基板，１２−１〜１２−ｍは前述した実施例
１とか実施例２の構成を有するイメージセンサ，１３は
正立等倍レンズ，１４は線光源としてのＬＥＤアレイ，
１５は原稿である。まず，複数個この例ではｍ個のイメ
ージセンサ１２−１〜１２−ｍを基板１１上に直線状に
実装し，原稿長以上の長さを有する密着型イメージセン
サとする。この密着型イメージセンサは実施例１に示し
たように外部からのスタート信号とクロックとにより順
次光信号を出力する。また，各イメージセンサ１２−１
〜１２−ｍは接続部でそれぞれ接続端子とスタート信号
入力端子とを接続し，各イメージセンサ１２−１〜１２
−ｍの出力端子を共通に接続することにより，全てのイ
メージセンサ１２−１〜１２−ｍ内の全ての受光素子の
光信号が順次共通出力線に出力される。また，全てのイ
メージセンサ１２−１〜１２−ｍ内の受光素子は８個ず
つブロックに分けてブロック毎の増幅トランジスタによ
り増幅され出力されるため，各ブロック内の出力はすべ
て同じ出力となる。原稿読み取りは，原稿１５にＬＥＤ
を複数個並べたＬＥＤアレイ１４からの光を照射し，原
稿１５での反射光を正立等倍レンズ１３で前記密着型イ
メージセンサの各受光素子に結像することにより行われ
る。

【００３０】したがって，実施例３によれば，各ブロッ
ク毎に１つの受光素子の白原稿に対する出力を記憶する
だけでよく，シェーディング補正時のメモリの数は従来
例のそれの１／８にすることが可能な密着型イメージセ
ンサユニットを提供することが可能となる。

【００３１】以上のように本実施例３によれば，複数の
フォトダイオードと前記各フォトダイオードの光信号を
読み出す複数のスイッチと前記スイッチを順次アクセス
するシフトレジスタとを有するイメージセンサにおい
て，前記フォトダイオードを複数のブロックに分け，各
ブロック毎に前記フォトダイードからの光信号を増幅す
る増幅トランジスタを設けて複数のイメージセンサを同
一基板上に並べてなる密着型イメージセンサと、正立等
倍レンズと、線光源であるＬＥＤアレイとにより構成す
ることにより，少ないメモリでシェーディング補正が可
能な密着型イメージセンサユニットを提供することが可
能となる。

【００３２】

【発明の効果】以上のように本発明は，複数の受光素子
と前記各受光素子の光信号を読み出す複数のスイッチ手
段と前記スイッチ手段を順次アクセスするシフトレジス
タとを有し，前記受光素子を複数のブロックに分け，各
ブロック毎に前記受光素子からの光信号を増幅する増幅
手段を設けた構成とすることにより，少ない数のメモリ
でつまり低コスト構成のものでシェーディング補正が可
能なイメージセンサを提供することが可能となる。

【００３３】また、本発明ではこのイメージセンサを正
立等倍レンズと線光源と共にユニット化したイメージセ
ンサユニットとしたから受光素子の数よりも少ないメモ
リでも受光素子の出力のシェーディング補正のできる機
能を備えた低コストのものを実現できる。

【図面の簡単な説明】

【図１】本発明の実施例１に係るイメージセンサの構成
図である。

【図２】本発明の実施例１のタイミングチャート図であ
る。

【図３】本発明の実施例２におけるイメージセンサの構
成図である。

【図４】本発明の実施例３における密着型イメージセン
サユニットの構成図である。

【図５】従来例のイメージセンサの構成図である。

【符号の説明】

１−１〜１−Ｎ フォトダイオード ２−１〜２−Ｎ ＰＮＰトランジスタ ３−１〜３−Ｎ ＭＯＳトランジスタ ４−１〜４−ｎ 増幅トランジスタ ５ シフトレジスタ １１ 基板 １２−１〜１２−ｍ イメージセンサ １３ 正立等倍レンズ １４ ＬＥＤアレイ

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数の受光素子と、前記各受光素子それぞ
   れに個別に対応して設けられ、それぞれ対応する前記各
   受光素子からの光信号を読み出す複数のスイッチ手段
   と、前記各スイッチ手段を順次アクセスするシフトレジ
   スタとを有し、かつ、前記受光素子を複数毎にブロック
   に分けるとともに，さらに前記各ブロック毎に、前記各
   受光素子それぞれからの光信号を増幅する増幅手段を備
   えたことを特徴とするイメージセンサ。
2. 【請求項２】前記スイッチ手段がバイポーラトランジス
   タにより構成されたことを特徴とする前記請求項１に記
   載のイメージセンサ。
3. 【請求項３】前記スイッチがＭＯＳトランジスタにより
   構成されたことを特徴とする前記請求項１に記載のイメ
   ージセンサ。
4. 【請求項４】前記請求項１ないし３のいずれかに記載の
   イメージセンサの複数を基板上に並置し、かつ、これら
   並置された複数のイメージセンサを正立等倍レンズと線
   光源と共にユニット化してなることを特徴とするイメー
   ジセンサユニット。