JPH071621Y2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JPH071621Y2
JPH071621Y2 JP1986192044U JP19204486U JPH071621Y2 JP H071621 Y2 JPH071621 Y2 JP H071621Y2 JP 1986192044 U JP1986192044 U JP 1986192044U JP 19204486 U JP19204486 U JP 19204486U JP H071621 Y2 JPH071621 Y2 JP H071621Y2
Authority
JP
Japan
Prior art keywords
liquid crystal
polarity
video signal
circuit
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986192044U
Other languages
Japanese (ja)
Other versions
JPS6396592U (en
Inventor
篤善 谷岡
肇 武貞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1986192044U priority Critical patent/JPH071621Y2/en
Publication of JPS6396592U publication Critical patent/JPS6396592U/ja
Application granted granted Critical
Publication of JPH071621Y2 publication Critical patent/JPH071621Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案はアクティブマトリクス型の液晶表示装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to an active matrix type liquid crystal display device.

(ロ)従来の技術 近年液晶マトリクスパネルを使用したポータブルタイプ
の液晶テレビの開発が盛んに行なわれており、例えば雑
誌「日経エレクトロニクスNO.351」(昭和59年9月10日
発行)の第211〜第240頁等にその詳細が紹介されてい
る。
(B) Conventional technology In recent years, a portable type liquid crystal television using a liquid crystal matrix panel has been actively developed. For example, the magazine “Nikkei Electronics NO.351” (published on September 10, 1984) No. 211. -The details are introduced on page 240.

上記液晶テレビにおけるTFT(薄膜トランジスタ)を用
いたアクティブマトリクスパネルの電極回路図の一例を
第12図に示す。第12図において(1)(1)…は第1基
板上に形成されたセグメント電極、(2)(2)…はこ
れら各セグメント電極(1)(1)…に対応して第1基
板上に形成されたTFT(薄膜トランジスタ)であり、こ
のTFT(2)(2)のソースが対応する前記セグメント
電極(1)(1)…に接続されている。(3)(3)…
は列方向の前記セグメント電極(1)(1)…に対応す
るTFT(2)(2)…列毎にそのドレインに接続された
ドレインライン、(4)(4)…は行方向の前記セグメ
ント電極(1)(1)…に対応するTFT(2)(2)…
行毎にそのゲートに接続されたゲートラインである。
FIG. 12 shows an example of an electrode circuit diagram of an active matrix panel using a TFT (thin film transistor) in the liquid crystal television. In FIG. 12, (1), (1), ... Are segment electrodes formed on the first substrate, and (2), (2), ... Corresponding to these segment electrodes (1), (1) ,. Of the TFTs (2) and (2) connected to the corresponding segment electrodes (1) (1). (3) (3) ...
Are TFT lines corresponding to the segment electrodes (1) (1) in the column direction ... (2) (2) ... Drain lines connected to the drains of each column, and (4) (4) ... are the segment in the row direction. TFTs (2) (2) corresponding to electrodes (1) (1) ...
It is a gate line connected to the gate for each row.

一方、(5)は前記各セグメント電極(1)(1)…、
TFT(2)(2)…、ドレインライン(3)(3)…、
ゲートライン(4)(4)…が形成された第1基板に対
向する第2基板上に形成された共通電極(対向電極)で
あり、前記第1、第2基板間に液晶が充填されている。
On the other hand, (5) is each segment electrode (1) (1) ...
TFT (2) (2) ..., Drain line (3) (3) ...,
A common electrode (counter electrode) formed on a second substrate facing the first substrate on which the gate lines (4) (4) ... Are formed, and liquid crystal is filled between the first and second substrates. There is.

また、行数すなわち、前記ゲートライン(4)(4)…
の数は240本であり、NTSC方式の1フィールド走査線数2
62.5本のうち有効走査線数に略相当する。
Further, the number of rows, that is, the gate lines (4) (4) ...
The number of scanning lines is 240, and the number of scanning lines per field in NTSC is 2
This is roughly equivalent to the number of effective scanning lines out of 62.5.

よって、駆動時には奇数フィールドおよび偶数フィール
ド時夫々、250本全部を使用し、同一素子は1/60秒後に
再び駆動される。
Therefore, when driving, all 250 lines are used in each of the odd field and the even field, and the same element is driven again after 1/60 seconds.

そして、前記アクティブマトリクスパネルのドレインラ
イン(3)(3)…に映像信号が印加されるのである
が、通常、液晶を駆動する場合、その耐久性等を考慮し
て交流駆動、すなわち所定周期で信号の極性を反転させ
ることが好ましく、前記映像信号は例えば第13図の如く
なる。
A video signal is applied to the drain lines (3), (3) ... Of the active matrix panel. Normally, when driving the liquid crystal, AC driving is performed in consideration of durability thereof, that is, at a predetermined cycle. It is preferable to invert the polarity of the signal, and the video signal is as shown in FIG. 13, for example.

すなわち、奇数フィールドのn番目をOn、偶数フィール
ドのn番目をEnとすると、奇数フィールド(01)(02)
は正極性、偶数フィールド(E1)(E2)は負極性となる
が如く、フィールド毎に極性を反転せしめている。
That is, if the nth of the odd field is O n and the nth of the even field is E n , the odd field (01) (02)
Has a positive polarity and even fields (E1) and (E2) have a negative polarity, so that the polarities are inverted for each field.

よって同一素子が同一極性で駆動される周期は1/30秒す
なわち1フレーム周期となる。このため、極性反転によ
る画面上のフリッカ(チラつき)がほとんど目につかな
い。
Therefore, the cycle in which the same element is driven with the same polarity is 1/30 second, that is, one frame cycle. Therefore, flicker (flickering) on the screen due to polarity reversal is almost invisible.

しかしながら上述の従来例では、行数が240本であり、
画素数が少なく比較的解像度の低い画面となる欠点を有
していた。
However, in the above conventional example, the number of rows is 240,
It has a drawback that the screen has a relatively low resolution with a small number of pixels.

このため、上記行数を480本として、画素数を多くし、
画質向上を計る方法が提案されている。
Therefore, the number of rows is set to 480 and the number of pixels is increased,
A method for improving image quality has been proposed.

第14図に第2の従来例におけるアクティブマトリクスパ
ネルの電極回路図を示し、第12図と同一部分には同一図
番を付し説明を省略する。
FIG. 14 shows an electrode circuit diagram of the active matrix panel in the second conventional example. The same parts as those in FIG. 12 are designated by the same reference numerals and the description thereof will be omitted.

第14図においてゲートライン(41)(42)…は480本あ
り夫々、各行毎に左右に引出されており、ゲートライン
(41)…には奇数フィールド毎、ゲート信号が印加さ
れ、ゲートライン(42)…には偶数フィールド毎にゲー
ト信号が印加される。
In FIG. 14, there are 480 gate lines (41) (42) ... Which are drawn out to the left and right for each row, and a gate signal is applied to the gate lines (41) ... 42) ... A gate signal is applied to every even field.

そして、上記アクティブマトリクスパネルのドレインラ
イン(3)(3)…に印加される映像信号は第15図に示
す如く、2フィールド毎に極性が反転され、同一素子が
同一極性で駆動される周期は1/15秒すなわち2フレーム
周期となってしまう。
The polarities of the video signals applied to the drain lines (3), (3), ... Of the active matrix panel are inverted every two fields as shown in FIG. 1/15 seconds, or 2 frame cycles.

このため、極性反転による画面上のフリッカが低周波と
なり、非常に目立つという欠点があった。
Therefore, the flicker on the screen due to the polarity reversal has a low frequency and is very noticeable.

尚、上記フリッカはLCDパネル(1)を正面から見た場
合は、第16図(イ)に示す2フレーム周期の駆動波形に
対して第16図(ロ)に示す如く1フレーム周期で発生す
るが、LCDパネル(1)を斜めから見た場合、例えば正
面から10°ずれた場合、第16図(ハ)に示す如く輝度が
低下し、フリッカの周期も2フレーム周期となり、更に
フリッカが目立つことになる。
When the LCD panel (1) is viewed from the front, the flicker occurs in one frame cycle as shown in FIG. 16 (b) with respect to the drive waveform of two frame cycles shown in FIG. 16 (a). However, when the LCD panel (1) is viewed obliquely, for example, when it is displaced from the front by 10 °, the brightness is reduced as shown in FIG. It will be.

(ハ)考案が解決しようとする問題点 本考案は上述の従来例の欠点を除去する点に鑑み成され
たものであり、カラーマトリクス表示装置の行数を例え
ば240本から480本に増やして画素数を多くし、解像度向
上を計った場合でも、液晶の交流駆動による画面上のフ
リッカを目立たなくすることを目的とする。
(C) Problems to be solved by the present invention The present invention has been made in view of eliminating the above-mentioned drawbacks of the conventional example, and the number of rows of the color matrix display device is increased from 240 to 480, for example. An object of the present invention is to make flicker on the screen inconspicuous due to AC driving of liquid crystal even when the number of pixels is increased and resolution is improved.

(ニ)問題点を解決するための手段 本考案の液晶表示装置は、アクティブマトリクス型であ
って表示画素単位の画素電極に対向する対向電極を行及
び列方向に共に斜めに交差するように延在せしめ、これ
を適数行及び適数列に分割してなり、各表示画素電極に
印加する映像信号の極性を所定周期で反転させると共に
各分割対向電極間で独立した夫々の印加直流電圧の電圧
値を所定周期で第1の値と第2の値との間で切り換え設
定する事を特徴とするものである。
(D) Means for Solving the Problems The liquid crystal display device of the present invention is an active matrix type and has a counter electrode facing a pixel electrode of a display pixel unit extended in a row and in a column direction so as to intersect diagonally. This is divided into a suitable number of rows and a suitable number of columns, and the polarity of the video signal applied to each display pixel electrode is inverted at a predetermined cycle and the voltage of each applied DC voltage independent between each divided counter electrode. It is characterized in that the value is switched and set between a first value and a second value in a predetermined cycle.

(ホ)作用 本考案は、少なくとも同一列内(垂直方向)及び同一行
内(水平方向)に隣接する1個若しくは複数の表示画素
毎に、印加すべき映像信号の極性を反転せしめるように
でき、上述の手段により画面全体のフリッカは視覚的に
補償される。
(E) Action The present invention can reverse the polarity of the video signal to be applied at least for each one or a plurality of display pixels adjacent in the same column (vertical direction) and in the same row (horizontal direction). The flicker of the entire screen is visually compensated by the above means.

また、本考案は、1水平走査期間若しくは複数の水平走
査期間毎に映像信号の極性を反転せしめるようにしたも
ので、上述の手段により画面上の各部の輝度が均一とな
り、また横縞等を防止することができる。
Further, the present invention is such that the polarity of the video signal is inverted every one horizontal scanning period or a plurality of horizontal scanning periods, and the above-mentioned means make the brightness of each part on the screen uniform and prevent horizontal stripes. can do.

さらに、本考案は複数の表示素子が行列配置された液晶
パネルと、この液晶パネルに印加される映像信号の極性
をフィールド毎に反転する極性反転回路と、前記液晶パ
ネルの対向電極にフィールド毎に選択された第1或いは
第2直流電圧を供給する回路と前記映像信号の輝度レベ
ルを調整すべく前記第1及び第2直流電圧を同時に互い
に逆方向に変化させる輝度レベル調整回路とからなる液
晶表示装置を実現できる。
Further, the present invention provides a liquid crystal panel in which a plurality of display elements are arranged in a matrix, a polarity inversion circuit that inverts the polarity of a video signal applied to the liquid crystal panel for each field, and a counter electrode of the liquid crystal panel for each field. A liquid crystal display comprising a circuit for supplying a selected first or second DC voltage and a brightness level adjusting circuit for simultaneously changing the first and second DC voltages in opposite directions to adjust the brightness level of the video signal. The device can be realized.

(ヘ)実施例 まず第1図及び第2図に液晶表示装置に採用する駆動方
式の一例を示す。
(F) Example First, FIGS. 1 and 2 show an example of a driving method adopted in a liquid crystal display device.

第1図は本実施例回路のブロック図であり、大別すると
LCDパネル(10)、第1、第2列駆動部(20),(3
0)、第1、第2行駆動部(40),(50)、第1、第2
極性反転回路(60),(70)、同期制御回路(80)によ
り構成される。
FIG. 1 is a block diagram of the circuit of this embodiment.
LCD panel (10), first and second column drive units (20), (3
0), first and second row drive units (40), (50), first and second
It is composed of polarity inversion circuits (60) and (70) and a synchronization control circuit (80).

LCDパネル(10)は行数480本のアクティブマトリクスパ
ネルにモザイク状のカラーフィルタを対向せしめたもの
であり、左上から水平方向に順次G、R、B…の如くカ
ラー単位表示素子が揃列している。
The LCD panel (10) is an active matrix panel of 480 rows with mosaic color filters facing each other, and color unit display elements such as G, R, B are arranged in order horizontally from the upper left. ing.

第1、第2列駆動部(20),(30)は同期制御回路(8
0)より発生するクロックパルス(CP)及び第1スター
トパルス(ST1)が夫々与えられる第1及び第2シフト
レジスタ(21),(31)及びこのシフトレジスタの各桁
の出力パルスがサンプリングパルスとして与えられ、第
1若しくは第2極性反転回路(60),(70)の映像信号
出力をサンプリングすると共に水平同期パルス(HP)に
より1水平走査期間ホールドする第1及び第2サンプル
ホールド回路(22),(32)とで構成され、第1サンプ
ルホールド回路出力により奇数列の画素が、第2サンプ
ルホールド回路出力により偶数列の画素が駆動される。
The first and second column drive units (20) and (30) are synchronous control circuits (8
0) generate the clock pulse (CP) and the first start pulse (ST 1 ) respectively, the first and second shift registers (21) and (31), and the output pulse of each digit of this shift register is a sampling pulse. The first and second sample and hold circuits (22) for sampling the video signal output of the first or second polarity inversion circuit (60), (70) and holding for one horizontal scanning period by the horizontal synchronizing pulse (HP). ), (32), the pixels in odd columns are driven by the output of the first sample and hold circuit, and the pixels in even columns are driven by the output of the second sample and hold circuit.

第1行駆動部(40)は前記同期制御回路(80)より奇数
フィールド開始時に発生する第2スタートパルス(S
T2)をデータ入力とし、水平同期パルス(HP)をクロッ
ク入力とするシフトレジスタで構成され、その各桁出力
が奇数行の各ゲートラインを駆動する。また、第2行駆
動部(50)は偶数フィールド開始時に発生する第3スタ
ートパルス(ST3)をデータ入力とし水平同期パルス(H
P)をクロック入力とするシフトレジスタで構成され、
その各桁出力が偶数行の各ゲートラインを駆動する。
The first row driving unit (40) outputs a second start pulse (S) generated by the synchronization control circuit (80) at the start of an odd field.
T 2 ) is a data input and a horizontal synchronizing pulse (HP) is a clock input, and the shift register is configured to output the respective digit outputs to drive the respective odd-numbered gate lines. The second row driving section (50) receives the third start pulse (ST 3 ) generated at the start of the even field as the data input and outputs the horizontal sync pulse (H
P) is a clock input
Each digit output drives an even number of gate lines.

第1極性反転回路(60)は同期制御回路(80)からの制
御信号により映像信号を1フレーム毎に極性反転せし
め、第1サンプルホールド回路(22)へ供給する。
The first polarity reversing circuit (60) reverses the polarity of the video signal frame by frame according to the control signal from the synchronization control circuit (80) and supplies it to the first sample hold circuit (22).

また、前記第1極性反転回路(60)出力は更に第2極性
反転回路(70)により全ての期間反転され、この反転出
力が第2サンプルホールド回路(32)へ供給される。
The output of the first polarity inverting circuit (60) is further inverted by the second polarity inverting circuit (70) for the entire period, and the inverted output is supplied to the second sample hold circuit (32).

よって、LCDパネル(10)上の水平方向に隣接する画素
に印加される信号は互いに逆極性となっている。
Therefore, the signals applied to horizontally adjacent pixels on the LCD panel (10) have opposite polarities.

更に、同期制御回路(80)はPLL回路を内蔵しており、
水平同期パルス(HP)に同期した第1スタートパルス
(ST1)、垂直同期パルス(VP)に同期し、奇数フィー
ルド開始時に発生する第2スタートパルス(ST2)垂直
同期パルス(VP)に同期し、偶数フィールド開始時に発
生する第3スタートパルス(ST3)及び前記PLL回路内の
VCOの分周出力であるクロックパルス(CP)を作成す
る。
Furthermore, the synchronization control circuit (80) has a built-in PLL circuit,
Synchronized with the first start pulse (ST 1 ) synchronized with the horizontal sync pulse (HP), the vertical sync pulse (VP), and the second start pulse (ST 2 ) generated at the start of the odd number field with the vertical sync pulse (VP) However, the third start pulse (ST 3 ) generated at the start of the even field and the PLL circuit
Create a clock pulse (CP) that is the divided output of the VCO.

上述の駆動回路に依れば水平方向に隣接する画素は互い
に逆極性の映像信号により駆動されるため、この隣接す
る画素の交流駆動によるフリッカは視覚上互いに相殺さ
れ、個々の画素のフリッカが2フレーム周期と低周波と
なっても画面全体のちらつきはほとんど発生しない。
According to the drive circuit described above, horizontally adjacent pixels are driven by video signals of opposite polarities. Therefore, flicker due to AC driving of the adjacent pixels is visually offset from each other, and the flicker of each pixel is 2%. Even if the frame period and the low frequency are set, the flicker of the entire screen hardly occurs.

また、第2図はLCDパネル(10)を正面から10°ずれた
方向から見た場合のフリッカを説明する波形図であり、
第2図(イ)〜(ニ)は夫々、LCDパネル(10)上の画
素に印加される駆動波形を示し、第2図(ホ)
〜(チ)は前記各画素の輝度を示す。この場合、前記4
個の各画素は2フレーム周期でフリッカが発生するが、
4個の画素を全体として1個と見做すと、視覚的な輝度
第2図(リ)は前記各画素の輝度を合成したものとな
り、フリッカの周期は1フィールドとなって周波数が上
がり、フリッカは実質的に目立たなくなる。
Further, FIG. 2 is a waveform diagram for explaining flicker when the LCD panel (10) is viewed from a direction deviated from the front by 10 °,
2 (a) to 2 (d) show driving waveforms applied to the pixels on the LCD panel (10), respectively, and FIG.
(H) indicate the brightness of each pixel. In this case, 4
Flicker occurs in each of the 2 pixels per frame,
When the four pixels are regarded as one as a whole, the visual luminance in FIG. 2 (i) is a combination of the luminances of the respective pixels, and the flicker period becomes one field and the frequency increases, Flicker is virtually unnoticeable.

尚、上述の駆動方式では、少くとも同一行内に隣接する
各1個の画素の極性を反転したが、隣接する複数の画素
毎に極性反転する様にしても良い。
Incidentally, in the above-mentioned driving method, the polarity of each one pixel adjacent in at least the same row is inverted, but the polarity may be inverted every plural adjacent pixels.

上述の如き駆動方式に依れば、複数の表示画素が行列配
置された液晶パネルに所定周期で極性反転した映像信号
を印加してなる液晶表示装置において、少なくとも同一
行内に隣接する1個若しくは複数の前記表示画素毎に、
印加すべき前記映像信号の極性を反転することを特徴と
する液晶表示装置を新規に提供してカラーLCDパネルの
行数を例えば500本とし、インターレース方式で駆動す
ることにより個々の画素に低周波のフリッカが発生して
も画面全体としては視覚上、フリッカが発生しないよう
にしたものである。
According to the driving method as described above, in a liquid crystal display device in which a video signal whose polarity is inverted at a predetermined cycle is applied to a liquid crystal panel in which a plurality of display pixels are arranged in a matrix, at least one or a plurality of adjacent display pixels in the same row are provided. For each of the display pixels of
By newly providing a liquid crystal display device characterized by inverting the polarity of the video signal to be applied, the number of rows of a color LCD panel is set to, for example, 500, and low frequency is applied to each pixel by driving in an interlace system. Even if the flicker occurs, the flicker does not appear visually on the entire screen.

また、従来、カラーLCDのパネルを斜めから見た場合、
画素のフリッカの周波数が正面から見た場合に比べて低
下しても、視覚的にフリッカを補償することができる。
Also, when viewing a color LCD panel from an angle,
Even if the frequency of the flicker of a pixel is lower than that when viewed from the front, the flicker can be visually compensated.

第3図及び第2図並びに第4図に他の駆動方式を示す。Another driving method is shown in FIGS. 3, 2, and 4.

第3図は駆動回路のブロック図であり、LCDパネル(1
0)、第1,第2列駆動部(20),(30)、第1,第2行駆
動部(40),(50)、第1,第2極性反転回路(60),
(70)、同期制御回路(80)により構成される各回路構
成は第1図のものと全く同一であり、それらの説明は省
略する。
FIG. 3 is a block diagram of the drive circuit. The LCD panel (1
0), first and second column driving units (20) and (30), first and second row driving units (40) and (50), first and second polarity reversing circuits (60),
(70) and each circuit configuration of the synchronization control circuit (80) are exactly the same as those in FIG. 1, and their explanations are omitted.

この実施例が第1実施例と異なる点は、第1極性反転回
路(60)が同期制御回路(80)からの制御信号により映
像信号を1フレーム毎に極性反転せしめると共に1水平
走査期間(1H)毎にも極性反転せしめる点である。第2
図(イ)〜(ニ)は、第3図の各画素に印加さ
れる駆動波形を示し、第2図(ホ)〜(チ)は前記各画
素の輝度を示す。前述の駆動方式の場合と同様に、本実
施例の駆動方式の場合でも前記4個の各画素は2フレー
ム周期でフリッカが発生するが4個の画素を全体として
1個と見做すと、視覚的な輝度第2図(リ)は前記各画
素の輝度を合成したものとなり、フリッカの周期は1フ
ィールドとなって周波数が上がり、フリッカは実質的に
目立たなくなる。
This embodiment is different from the first embodiment in that the first polarity reversing circuit (60) reverses the polarity of the video signal for each frame in response to the control signal from the synchronization control circuit (80), and the first horizontal scanning period (1H ) Is also the point that the polarity can be reversed. Second
3A to 3D show drive waveforms applied to each pixel of FIG. 3, and FIGS. 2E to 3H show the luminance of each pixel. As in the case of the driving method described above, even in the driving method of the present embodiment, flicker occurs in each of the four pixels in a two-frame cycle, but if the four pixels are regarded as one as a whole, Visual brightness FIG. 2 (i) is a composite of the brightness of each pixel, and the flicker period becomes one field, and the frequency increases, and the flicker becomes substantially inconspicuous.

第4図は、第3図の駆動回路の動作を示す今一つの波形
図である。第4図において、Vvは1H毎及び1フレーム毎
に極性反転しているビデオ信号、VG1、VG2…VGNは奇数
フィールドに対応する各行のゲート電極ライン(G)
(G)…に印加されるゲート信号、VP1、VP2…VPNは奇
数フィールドに対応する各行の液晶により保持される電
圧である。
FIG. 4 is another waveform diagram showing the operation of the drive circuit shown in FIG. In FIG. 4, V v is a video signal whose polarity is inverted every 1H and every frame, VG 1 , VG 2 ... VGN is a gate electrode line (G) of each row corresponding to an odd field.
The gate signals applied to (G) ..., VP 1 , VP 2 ... VPN are voltages held by the liquid crystal in each row corresponding to the odd fields.

まず、奇数フィールド時は1H目にゲート信号(VG1)ハ
イのタイミングでサンプリングされたビデオ信号(Vv
の電圧が液晶に印加され、前記ゲート信号がローとなっ
た後、1フレーム期間保持されようとするが、実際には
前述の如くTFTのオフ抵抗を介してソース電極ラインへ
充放電し、保持電圧はVP1の如くなる。この1フレーム
中における充放電の量はソース電極ラインのビデオ信号
の電圧に依存するが、前記ビデオ信号は1H毎に反転して
いるため、1フレーム中のソース電極ラインの平均電圧
は画面のどの部分においてもほぼ同一となる。従って、
保持電圧VP1、VP2…VPNの夫々は、図示の如く同一の充
放電量となる。このことは、同様に偶数フィールド時に
も言える。尚、このとき注意すべきことは、同一画素が
1フレーム後に駆動されるときはビデオ信号は前回とは
逆極性となっている点である。
First, in the odd field, the video signal (V v ) sampled at the high timing of the gate signal (VG 1 ) at 1H.
Voltage is applied to the liquid crystal and the gate signal goes low, and then it is going to be held for one frame period. Actually, as described above, the source electrode line is charged and discharged through the off resistance of the TFT and held. The voltage becomes like VP 1 . The amount of charging / discharging in one frame depends on the voltage of the video signal of the source electrode line, but since the video signal is inverted every 1H, the average voltage of the source electrode line in one frame is The parts are almost the same. Therefore,
Each of the holding voltages VP 1 , VP 2, ... VPN has the same charge / discharge amount as illustrated. This also applies to even fields. At this time, it should be noted that the video signal has a polarity opposite to that of the previous time when the same pixel is driven one frame later.

よって、画面上の上下で輝度ムラが発生することはな
い。
Therefore, uneven brightness does not occur at the top and bottom of the screen.

また、水平方向に隣接する画素は、互いに逆極性の映像
信号により駆動されるため、この隣接する画素の交流駆
動によるフリッカは視覚上互いに相殺され、個々の画素
のフリッカが2フレーム周期と低周波になっても画面全
体のちらつきはほとんど発生しない。
Further, since pixels adjacent to each other in the horizontal direction are driven by video signals having polarities opposite to each other, the flicker caused by the AC driving of the adjacent pixels is visually canceled each other, and the flicker of each pixel is 2 frame periods and low frequency. However, there is almost no flicker on the entire screen.

尚、上述の実施例ではビデオ信号の極性を1H毎に反転し
ているが、数H毎に反転する様にしてもよい。また隣接
する複数の画素毎に極性反転するようにしても良い。
Although the polarity of the video signal is inverted every 1H in the above embodiment, it may be inverted every several H. Further, the polarity may be inverted for each of a plurality of adjacent pixels.

上述の駆動方式に依れば、複数の表示画素が行列配置さ
れた液晶パネルに所定周期で極性反転した映像信号を印
加してなる液晶表示装置において、1水平走査期間若し
くは複数の水平走査期間毎に前記映像信号の極性を反転
することを特徴とする液晶表示装置を新規に提供して画
面の下部で輝度が低下したり、インターレース方式にお
いて奇数ラインに比べて偶数ラインの輝度が低下したり
することがなく、画面上のどの部分でも略均一な輝度が
得られるものである。
According to the driving method described above, in a liquid crystal display device in which a video signal whose polarity is inverted at a predetermined cycle is applied to a liquid crystal panel in which a plurality of display pixels are arranged in a matrix, one horizontal scanning period or a plurality of horizontal scanning periods is performed. In addition, a new liquid crystal display device characterized by reversing the polarity of the video signal is provided to lower the brightness at the bottom of the screen, or to reduce the brightness of even lines compared to odd lines in the interlace method. It is possible to obtain a substantially uniform brightness in any part of the screen.

第5図は上述の駆動方式を採用した液晶表示装置の回路
図であり、図中、(10)は周知のアクティブマトリクス
方式の液晶パネルで、(T)はTFT(薄膜トランジス
タ)、(LC)は液晶を表わす。(20)はシフトレジスタ
及びサンプルホールド回路よりなる前記TFT(T)の各
ドレインライン(D)(D)…を駆動するYドライバで
あり、所定のサンプリングクロックで映像信号をサンプ
リングする。(40)はシフトレジスタよりなり前記TFT
(T)(T)…の各ゲートライン(G)(G)…を駆動
するXドライバであり、垂直同期信号によってデータが
1ビットセットされ、水平同期信号によりシフトされて
所定のゲートラインを順次選択し、前記Yドライバでホ
ールドされた信号をTFT(T)(T)…に供給する。
FIG. 5 is a circuit diagram of a liquid crystal display device adopting the above-mentioned driving method. In the figure, (10) is a well-known active matrix type liquid crystal panel, (T) is a TFT (thin film transistor), and (LC) is a liquid crystal panel. Represents a liquid crystal. Reference numeral (20) is a Y driver which drives each drain line (D) (D) of the TFT (T) including a shift register and a sample hold circuit, and samples a video signal at a predetermined sampling clock. (40) is composed of a shift register
An X driver for driving each gate line (G) (G) of (T) (T) ..., One bit of data is set by a vertical synchronizing signal, and a predetermined gate line is sequentially shifted by a horizontal synchronizing signal. The signal selected and held by the Y driver is supplied to TFT (T) (T).

(100)はクロック入力(垂直同期信号)毎に出力が反
転するT−フリップフロップ(T−FF)、(S1)(S2
(S3)(S4)はこのT−FEのQ出力及び出力により制
御される第1、第2、第3、第4、アナログスイッチで
ある。(110)は輝度レベル調整回路であり、直流電流
(+VDD)とアース間に直列に接続された第1抵抗
(R1)、可変抵抗(VR)及び第2抵抗(R2)により構成
され、第1抵抗(R1)と可変抵抗(VR)との接続点(第
1接続点)(P1)が前記第1アナログスイッチ(S1
に、可変抵抗(VR)と第2抵抗(R2)との接続点(第2
接続点)(P2)が前記第2アナログスイッチ(S2)に接
続されている。そして、第1、第2アナログスイッチ出
力は液晶(LC)(LC)…の対向電極ライン(90)に接続
されると共に第3、第4アナログスイッチ出力は対向電
極ライン(91)に接続されている。尚、(60)は映像信
号を垂直同期信号等の制御信号によりフィールド周期で
極性反転する極性反転回路である。
(100) is a T-flip-flop (T-FF) whose outputs are inverted every clock input (vertical synchronization signal), (S 1 ) (S 2 )
(S 3 ) and (S 4 ) are the Q output of the T-FE and the first, second, third, fourth, and analog switches controlled by the output. (110) is a brightness level adjusting circuit, which is composed of a first resistor (R 1 ), a variable resistor (VR) and a second resistor (R 2 ) connected in series between the direct current (+ V DD ) and the ground. , The connection point (first connection point) (P 1 ) between the first resistance (R 1 ) and the variable resistance (VR) is the first analog switch (S 1 )
In addition, the connection point of the variable resistor (VR) and the second resistor (R 2 ) (second
The connection point) (P 2 ) is connected to the second analog switch (S 2 ). The first and second analog switch outputs are connected to the counter electrode line (90) of the liquid crystal (LC) (LC) ... And the third and fourth analog switch outputs are connected to the counter electrode line (91). There is. Reference numeral (60) is a polarity inversion circuit that inverts the polarity of the video signal in a field cycle by a control signal such as a vertical synchronizing signal.

次に上述の回路の動作について説明する。Next, the operation of the above circuit will be described.

まず、T−FF100出力はフィールド周期で反転するため
例えば第1、第4アナログスイッチ(S1)(S4)は奇数
フィールド時オン、偶数フィールド時オフ、第2、第3
アナログスイッチ(S2)(S3)は奇数フィールド時オ
フ、偶数フィールド時オンとなるように開閉する。よっ
て、第5図に示す如く奇数フィールド時には輝度レベル
調整回路110の第1接続点(P1)の高い電圧(VH)が対
向電極ライン(90)に印加されると共に第2接続点
(P2)の低い電圧(VL)が対向電極ライン(91)に印加
され、偶数フィールド時には電圧(VL)がライン(90)
に、電圧(VH)がライン(91)に印加される。
First, since the T-FF100 output is inverted at the field period, for example, the first and fourth analog switches (S 1 ) (S 4 ) are turned on at odd field, off at even field, second, third.
The analog switches (S 2 ) (S 3 ) are opened / closed so that they are off during odd field and on during even field. Therefore, as shown in FIG. 5, in the odd-numbered field, the high voltage (VH) of the first connection point (P 1 ) of the brightness level adjusting circuit 110 is applied to the opposite electrode line (90) and the second connection point (P 2). ) Is applied to the counter electrode line (91), and the voltage (VL) is applied to the line (90) in the even field.
Then, a voltage (VH) is applied to line (91).

一方、映像信号は極性反転回路(6)によりフィールド
周期で反転されると共に第11図の如く、VHとVLの間にそ
のレベルが設定されている。
On the other hand, the video signal is inverted by the polarity inversion circuit (6) in the field cycle, and its level is set between VH and VL as shown in FIG.

そして、輝度レベルを変える場合、例えば輝度を高くす
る場合、可変抵抗(VR)の抵抗値が大きくなる様に調整
すれば良い、即ち、第1接続点(P1)の電圧(VH)はよ
り高くなり、第2接続点(P2)の電圧(VL)はより低く
なるため第11図において、対向電極レベルと映像信号レ
ベル間の電圧は大きくなり高輝度となる。
Then, when changing the brightness level, for example, when increasing the brightness, it suffices to adjust so that the resistance value of the variable resistor (VR) becomes large, that is, the voltage (VH) at the first connection point (P 1 ) is higher. Since the voltage becomes higher and the voltage (VL) at the second connection point (P 2 ) becomes lower, the voltage between the counter electrode level and the video signal level becomes large in FIG. 11 and the brightness becomes high.

なお、上記した第5図の回路は、ライン切換のものであ
るが、第5図の変形例として、第6図はフルラインでラ
イン切換のものを示しており、第5図と同様の作用効果
を上げ得るものである。
The above-mentioned circuit of FIG. 5 is for line switching, but as a modification of FIG. 5, FIG. 6 shows full line line switching, and the same operation as in FIG. It can be effective.

また第7図は水平方向に於けるドット切換の駆動を実現
する回路であり、第8図は垂直方向のライン切換で且つ
ドット切換の駆動回路を示している。この第7図の場合
は第5図の垂直方向のライン切換を水平方向のドット切
換に変更しただけであって、第5図の方式と同程度のフ
リッカ補償効果が得られ、第8図の場合は第5図の作用
効果に第7図のそれを相乗せしめたフリッカ補償効果が
得られる。さらに第9図はフルラインでライン及びドッ
トの両切換のものを示し、第8図と同様に高いフリッカ
補償効果を奏するものである。
Further, FIG. 7 shows a circuit for realizing driving of dot switching in the horizontal direction, and FIG. 8 shows a driving circuit for line switching and dot switching in the vertical direction. In the case of FIG. 7, only the line switching in the vertical direction of FIG. 5 is changed to the dot switching in the horizontal direction, and a flicker compensation effect similar to that of the system of FIG. In this case, the flicker compensation effect obtained by synergizing the effect of FIG. 5 with that of FIG. 7 can be obtained. Further, FIG. 9 shows a case where both line and dot are switched in full line, and as in FIG. 8, high flicker compensation effect is exhibited.

第10図に本考案の液晶表示装置のパネル構造に於ける電
極配列の具体例を示す。同図の電極配列は第8図の実施
例回路に対応するものである。同図のパネル(P)は第
1基板(例えばガラス基板)と第2基板(例えばガラス
基板)との間に液晶物質を介在せしめたものであり、第
1のガラス基板にはTFT(図示せず)に夫々結合した画
素電極であるセグメント電極(1)(1)…が多数行列
配置されている。一方これに対向する第2基板の対向電
極は表示画素のゲートライン方向とドレインライン方向
に共に45°程度で交差する方向、即ち上記セグメント電
極の行方向と列方向に交差する右斜下方向に延在するよ
うに一行並びに一列毎に分割された複数本の斜め分割対
向電極(51)(52)(51)(52)…からなり、奇数斜め
行の斜め分割対向電極(51)(51)…は互いに接続され
ると共に偶数斜め行の斜め分割対向電極(52)(52)…
も又互いに接続されている。
FIG. 10 shows a specific example of the electrode arrangement in the panel structure of the liquid crystal display device of the present invention. The electrode arrangement shown in the figure corresponds to the circuit of the embodiment shown in FIG. The panel (P) in the figure has a liquid crystal material interposed between a first substrate (for example, a glass substrate) and a second substrate (for example, a glass substrate), and a TFT (not shown) is provided on the first glass substrate. No.) are segment electrodes (1), (1), ... On the other hand, the counter electrode of the second substrate facing it is in a direction intersecting both the gate line direction and the drain line direction of the display pixel at an angle of about 45 °, that is, in the right oblique downward direction intersecting the row direction and the column direction of the segment electrodes. It is composed of a plurality of diagonally divided counter electrodes (51) (52) (51) (52) ... Divided into one row and one column so as to extend, and has odd diagonal rows and diagonally divided counter electrodes (51) (51). ... are connected to each other and diagonally divided counter electrodes (52) (52) in even diagonal rows ...
Are also connected to each other.

而して、第8図の回路構成並びに第11図の信号波形図で
示した如く、セグメント電極(1)(1)…にはフィー
ルド周期で極性が反転する映像信号が印加され、奇数斜
め行の斜め分割対向電極(51)(51)…にはフィールド
周期で第1の直流電圧VLと第2の直流電圧VHとが交互に
切り換え印加されと共に偶数斜め行の斜め分割対向電極
(52)(52)…には奇数斜め行のそれとは逆位相の電圧
が印加される事となる。
As shown in the circuit configuration of FIG. 8 and the signal waveform diagram of FIG. 11, a video signal whose polarity is inverted in the field cycle is applied to the segment electrodes (1) (1) ... The first DC voltage VL and the second DC voltage VH are alternately switched and applied to the diagonally divided counter electrodes (51), (51) ... 52) is applied with a voltage in the opposite phase to that of the odd diagonal row.

(ト)考案の効果 本考案によれば、複数の表示画素が行列配置されたアク
ティブマトリクス型の液晶表示装置に於いて、表示画素
単位の画素電極に対向する対向電極を適数斜め行に分割
してなり、各表示画素電極に印加する映像信号の極性を
所定周期で反転させると共に隣接する分割対応電極間で
独立した夫々の印加定電圧の電圧値を所定周期で第1の
値と第2の値との間で切り換え設定するものであるの
で、同一列内並びに同一行内に隣接する1個若しくは複
数の表示画素毎に、印加すべき映像信号の極性を反転せ
しめる事ができ、画面全体のフリッカを補償する事が可
能となる。しかも映像信号の輝度調整が極めて簡単に行
なえ、電源電圧の低消費電力化が望めるので、周囲の明
るさが変わっても見易い携帯性の優れた液晶表示装置を
構成することができる。
(G) Effect of the Invention According to the present invention, in an active matrix type liquid crystal display device in which a plurality of display pixels are arranged in a matrix, the counter electrode facing the pixel electrode of each display pixel unit is divided into a proper number of diagonal rows. The polarity of the video signal applied to each display pixel electrode is inverted in a predetermined cycle, and the voltage values of the respective applied constant voltages independent between adjacent division-corresponding electrodes are set to a first value and a second value in a predetermined cycle. It is possible to invert the polarity of the video signal to be applied for each one or a plurality of display pixels adjacent in the same column and in the same row because the setting is switched between the values of It is possible to compensate for flicker. In addition, since the brightness of the video signal can be adjusted extremely easily and the power consumption of the power supply voltage can be reduced, it is possible to configure a liquid crystal display device which is easy to see even if the ambient brightness changes.

【図面の簡単な説明】[Brief description of drawings]

第1図は液晶表示装置に採用し得る駆動回路のブロック
図、第2図は第1図の要部における波形図、第3図は他
の液晶表示装置の駆動回路のブロック図、第4図は第2
図の要部における波形図、第5図は本考案に係る液晶表
示装置の駆動回路の回路図、第6図、第7図、第8図、
及び第9図は夫々第5図回路の変形例を示す回路図、第
10図は本考案の液晶表示装置のパネルにおける電極配置
の具体例を示す平面図、第11図は第8図の回路における
対向電極電位と映像信号との関係を示す波形図である。
第12図は従来の240行のアクティブマトリクスパネルの
電極回路図、第13図は第9図のパネルに印加する映像信
号波形図、第14図は従来の480行のアクティブマトリク
スパネルの電極回路図、第15図は第11図のパネルに印加
する映像信号波形図、第16図(イ)乃至(ハ)、はフリ
ッカを説明する波形図である。 (1)…セグメント電極、(10)…LCDパネル、(2
0),(30)…第1,第2列駆動部、(40),(50)…第
1,第2行駆動部、(51),(52)…斜め分割対向電極、
(60),(70)…第1,第2極性反転回路、(80)…同期
制御回路。
FIG. 1 is a block diagram of a drive circuit that can be adopted in a liquid crystal display device, FIG. 2 is a waveform diagram of a main part of FIG. 1, FIG. 3 is a block diagram of a drive circuit of another liquid crystal display device, and FIG. Is the second
FIG. 5 is a waveform diagram in the main part of the figure, FIG. 5 is a circuit diagram of a drive circuit of a liquid crystal display device according to the present invention, FIG. 6, FIG. 7, FIG.
And FIG. 9 are circuit diagrams showing a modification of the circuit of FIG. 5, respectively.
FIG. 10 is a plan view showing a specific example of the electrode arrangement in the panel of the liquid crystal display device of the present invention, and FIG. 11 is a waveform diagram showing the relationship between the counter electrode potential and the video signal in the circuit of FIG.
FIG. 12 is an electrode circuit diagram of a conventional 240-row active matrix panel, FIG. 13 is a waveform diagram of a video signal applied to the panel of FIG. 9, and FIG. 14 is an electrode circuit diagram of a conventional 480-row active matrix panel. FIG. 15 is a waveform diagram of a video signal applied to the panel of FIG. 11, and FIGS. 16A to 16C are waveform diagrams for explaining flicker. (1) ... Segment electrode, (10) ... LCD panel, (2
0), (30) ... First and second row drive units, (40), (50) ...
1, second row drive section, (51), (52) ... diagonally divided counter electrodes,
(60), (70) ... First and second polarity reversing circuits, (80) ... Synchronous control circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】複数の表示画素電極が行列配置された第1
の基板とこれに対向する対向電極を備えた第2の基板と
の間に液晶物質を介在してなるアクティブマトリクス型
の液晶表示装置に於いて上記対向電極を上記表示電極の
行及び列配置方向に共に斜めに交差するように延在せし
めて適数行及び適数列に分割してなり、各表示画素電極
に印加する映像信号の極性を所定周期で分割対向電極に
対して反転させると共に隣接する分割対向電極間で独立
した夫々の印加直流電圧の電圧値を所定周期でかつ反転
前の映像信号の変動範囲程度の第1の値と第2の値との
間で切り換え設定する事を特徴とする液晶表示装置。
1. A first array of a plurality of display pixel electrodes arranged in a matrix.
In a liquid crystal display device of an active matrix type in which a liquid crystal material is interposed between a second substrate and a second substrate having a counter electrode facing the substrate, the counter electrodes are arranged in rows and columns. Are divided into a suitable number of rows and a suitable number of columns by extending so as to cross each other diagonally, and the polarity of the video signal applied to each display pixel electrode is inverted with respect to the divided counter electrode at a predetermined cycle and is adjacent. It is characterized in that the voltage value of each applied DC voltage independent between the divided counter electrodes is set to be switched between a first value and a second value within a predetermined period and within a variation range of the video signal before inversion. Liquid crystal display device.
JP1986192044U 1986-12-12 1986-12-12 Liquid crystal display Expired - Lifetime JPH071621Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986192044U JPH071621Y2 (en) 1986-12-12 1986-12-12 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986192044U JPH071621Y2 (en) 1986-12-12 1986-12-12 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPS6396592U JPS6396592U (en) 1988-06-22
JPH071621Y2 true JPH071621Y2 (en) 1995-01-18

Family

ID=31146753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986192044U Expired - Lifetime JPH071621Y2 (en) 1986-12-12 1986-12-12 Liquid crystal display

Country Status (1)

Country Link
JP (1) JPH071621Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61275824A (en) * 1985-05-31 1986-12-05 Seiko Epson Corp Liquid crystal display device

Also Published As

Publication number Publication date
JPS6396592U (en) 1988-06-22

Similar Documents

Publication Publication Date Title
KR930008166B1 (en) Liquid-crystal display apparatus
US4804951A (en) Display apparatus and driving method therefor
JPH09130708A (en) Liquid crystal image display device
US5657039A (en) Display device
JPH1062748A (en) Method of adjusting active matrix type display
CA2055877C (en) Liquid crystal apparatus and method of driving the same
JPH0766249B2 (en) Driving method for liquid crystal display device
JP3128965B2 (en) Active matrix liquid crystal display
JPH06337657A (en) Liquid crystal display device
JPH071621Y2 (en) Liquid crystal display
JPH08248929A (en) Liquid crystal display device
JP2504105B2 (en) Driving method for active matrix liquid crystal display
JPH0654962B2 (en) LCD drive circuit
JPH11218736A (en) Driving method of liquid crystal panel
JPS63287829A (en) Electrooptical device
JPH0430683A (en) Liquid crystal display device
JPH08248930A (en) Liquid crystal display device
JP2002132227A (en) Display device and driving method for the same
JP2001021865A (en) Driving method of liquid crystal panel
JPH0315195B2 (en)
JP2000029437A (en) Display driving circuit
JPH0532829Y2 (en)
JPH03161790A (en) Driving method for liquid crystal panel
JPH0335290A (en) Method for driving active matrix liquid crystal display
JPS62113129A (en) Driving method for liquid crystal display device