JPH071602B2

JPH071602B2 - フレ−ム同期検出方式

Info

Publication number: JPH071602B2
Application number: JP11884486A
Authority: JP
Inventors: 修足立
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-05-23
Filing date: 1986-05-23
Publication date: 1995-01-11
Anticipated expiration: 2010-01-11
Also published as: JPS62275359A

Description

【発明の詳細な説明】〔概要〕本発明は、フレーム同期信号を有する複数のデータフレ
ームから成るデータについて、上記同期信号パターンに
応じた予測関数を発生して行うフレーム同期検出方式に
関し、同期信号パターンに応じた予測関数をこのフレー
ム同期信号の検出予測時刻とその前後に発生させて同期
検出を行うことにより、同期信号の検出窓幅を拡げるよ
うにしたものである。

〔産業上の利用分野〕

本発明は、光ディスクメモリ、光磁気メモリなどの高密
度記録装置における、フレーム同期信号を有する複数の
データフレームからなるデータの読み出しに際してのフ
レーム同期検出方式に関する。

〔従来の技術〕

フレーム同期信号の検出は、使用するフレーム同期信号
のパターンに応じた予測関数を、例えば、データ部で用
いるMILLER²変調の規則を満足し、かつ、自己相関の鋭
いパターンである“001100111100"をデータ中の同期信
号パターンとして用いる場合、 Q₁（τ）＝〔112232211〕 Q₂（τ）＝〔11111111111111111〕を予測関数として用いることが行なわれる。

このような予測関数を用いるフレーム同期検出方式にお
いては、読み出されたデータ列が順次整合フィルタに送
入され、この整合フィルタでは、クロックに同期してビ
ットシフトをしながら入力したデータ列から同期パター
ンと同じビット数のデータを切出し、その切出されたデ
ータと同期信号パターンとの一致ビット数を計数した値
と、クロック毎に順次発生する上記予測関数の各桁の値
との和が想定値以上になった時点をフレーム同期時刻と
することによりフレーム同期がとられる。

なお、予測関数は、その予測関数が発生される時間幅
（以後、検出窓幅という）が大きいものほど同期時刻と
予測時刻のずれの許容範囲が大きく、また、予測関数の
パターンの違いにより、同期信号のビット誤りなどに対
する検出能力も異る。

したがって、前記予測関数Q₂（τ）は±８ビットの比較
的広い検出窓幅を持ち、また、Q₁（τ）は最大２ビット
までのビット誤りに強いので、まず予測関数Q₂（τ）に
より検出を行い、Q₂（τ）で検出できたらその後はQ
₁（τ）で検出を行う。

前記一致ビット数と予測関数の和が規定値に達しないま
ま予測関数の全桁を発生終えてしまった場合はすなわ
ち、同期がとれなかった場合は、読み出された信号フレ
ーム同期が検出窓幅からずれてしまった場合である。

〔発明が解決しようとする問題点〕

予測関数を発生させるタイミングは、プリフォーマット
部のセクタアドレス検出からクロック信号を計数するこ
となどより最初のフレーム同期信号の位置を予測して決
められる。

しかしながら、プリフォーマット部とデータ部のフレー
ム同期信号を含んでいるプリアンブルとは、ギャップで
隔てられており、このギャップの部分でディスクが信号
と非同期に回転するために生ずる回転変動などによっ
て、予測したタイミングが実際のフレーム同期信号の位
置とずれて前記のようにフレーム同期信号が予測関数の
検出窓幅をはずれてしまうことがあり、フレーム同期が
とれなくなってしまうことがある。

また、予測関数は、同期信号パターンにより決定される
ものであり、もし同期信号パターンと無関係に拡張した
場合は、１つの検出窓幅内で複数の同期位置がランダム
に検出されて誤って同期をとる可能性があるので自由に
拡張することができない。

本発明は、同期信号パターンに応じた予測関数を用いな
がら、検出窓幅を広くしてフレーム同期検出を確実に行
うことを目的とするものである。

〔問題点を解決するための手段〕

本発明は、同期信号パターンに応じた予測関数をフレー
ム同期信号の検出予測位置、すなわち、前記セクタアド
レスの検出に基づいて予測された位置と、その前後にそ
れぞれ発生させ、それぞれの予測関数により前記のよう
なフレーム同期を検出する。

そして、上記検出予測時刻の前と後に発生された予測関
数により検出されたフレーム同期については、複数回こ
の同期が検出されたときにこの同期を正しいフレーム同
期とするようにした。

〔作用〕

第１図は本発明の作用を原理的に説明する図である。

Ｓはデータ中のフレーム同期信号を示し、S₁は検出予測
位置にフレーム同期信号が存在する場合、S₂はフレーム
同期信号が検出予測位置から外れている場合を示すもの
であり、P₁〜P₃は予測に基づいて発生された予測関数で
ある。

P₁は検出予測位置に基づいて発生された予測関数であ
り、P₂及びP₃は上記予測関数P₁の前後に発生された予測
関数であって、時間とともにP₂,P₁,P₃の順に予測関数が
発生され、フレーム同期信号の検出が行われる。

例えばデータからフレーム同期信号S₂が検出された時刻
がt₂であった場合、予測関数P₂によりフレーム同期の時
刻がt₂であるとして検出される。

したがって、複数の予測関数P₂,P₁,P₃のいずれかによっ
てフレーム同期信号が検出されるので、検出窓幅は従来
の使用される予測関数の数倍となる。

しかしながら、データ中にも同期パターンとたまたま一
致したパターンが存在する可能性もあるので、本来の予
測位置の前後で発生する予測関数P₂及びP₃による検出は
一定回数検出した場合に同期を検出したものとすること
が好ましい。

〔実施例〕

第１の実施例を示す第２図において、11はセクタアドレ
ス検出信号とクロックに基づいて予測時刻とその前後に
前記予測関数P₂,P₁,P₃を順次に加算比較回路13に出力す
る予測関数発生回路、12は入力されたデータ列と同期信
号パターンとの一致ビット数を計数して加算比較回路13
に出力する整合フィルタであり、この加算比較回路13は
各ビット時刻毎に前記予測関数発生回路11の出力する予
測関数値P₂,P₁,P₃と上記整合フィルタが出力する一致ビ
ット数との加算を順次行い、一定の基準値と比較してこ
の基準値を超えたときに同期の検出を行って、最適な予
測関数P₁〜P₃を示す検出信号を出力するものであり、15
は内挿フラグセレクタであり、検出予測位置に発生され
た予測関数P₁によって検出できなかった場合に内挿フラ
グをオア回路140に送出する。

予測関数P₁で同期信号が検出できた場合は予測関数P₁の
パターンを前記のQ₂（τ）からビット誤りに強いQ
₁（τ）にして以後の検出を行う。

つまり、上記の場合、加算比較回路13からP₁により同期
を検出したことを示す検出信号D₁が送出され、OR回路14
0からフレームパルスとして出力される一方、プリップ
フロップ101をセットしてその出力を“H"レベルにし、
この“H"レベル出力はオア回路160を介して予測関数発
生回路11が発生する予測関数のパターンQ₂（τ）をQ
₁（τ）に切替え、更に、フリップフロップ101のこの出
力により内挿フラグセレクタ15が、P₁による同期検出が
行なわれなくなるまで内挿を行はないように制御する。

第３図に示すように、フレーム同期信号Ｓが検出予測位
置より遅れてP₃の方にずれていたとすると、P₂,P₁によ
ってはフレーム同期信号Ｓが検出されず、P₃により同期
信号が検出される。

カウンタ120,130はこの検出時にはリセットされてお
り、加算比較回路13からのP₃により同期が検出されたこ
とを示す検出信号D₃によりカウンタ130の計数値を１増
し、検出予測位置に発生されるP₁による検出が行われて
いないことから内挿フラグセレクタ15により検出予測位
置に内挿フラグY₁を発生して、この内挿フラグY₁をオア
回路140からフレームパルスとして送出する。

同様に、連続した第２番目、第３番目のP₃により２回
目、３回目の連続した検出が行われると、カウンタ130
の計数値は３になりオーバーフローしてフリップフロッ
プ103のセット信号が送出される。

このとき、予測関数発生回路11からのP₁,P₂の送出を停
止させてもよい。

若し、このP₃により連続して検出が行われないと、その
とき発生する内挿フラグY₃によりカウンタ130はリセッ
トされる。

フリップフロップ103の“H"レベルのセット出力は、ア
ンド回路170を導通状態とし、オア回路190,140を経て、
上記検出信号D₃の４回目以後の検出信号をフレームパル
スとして送出する。

また、フリップフロップ103の出力が“H"レベルになる
ことからオア回路160を介してQ₁,Q₂切替信号Ｃが“H"レ
ベルになり４回目以後に発生される予測関数のパターン
をQ₂（τ）からQ₁（τ）に切替える。

この状態で、何等かの理由で予測関数P₃によるフレーム
同期の検出が行われなくなると、フリップフロップ103
の出力により予測関数発生回路11からのP₃の位置で発生
している内挿フラグY₃を内挿フラグセレクタ15、オア回
路140を介してフレームパルスとして送出する。

なお、フレーム同期が検出予測位置の前であるP₂の方に
ずれていた場合にも、カウンタ120、フリップフロップ1
02及びアンド回路180により同様の動作が行われること
は明らかであろう。

第４図は第２の実施例の構成を示すもので、予測関数発
生回路21、整合フィルタ22および加算比較回路23は、第
２図に示した第１の実施例における対応する構成要素と
同一の機能を有するものであるが、予測関数発生回路21
における予測関数の切替えは行なわないものとして示し
てあり、この予測関数発生回路21からは予測関数P₁〜P₃
の位置にそれぞれ内挿フラグY₁〜Y₃を送出すると共に、
加算比較回路23は予測関数P₁〜P₃のいずれかによって同
期が検出されるとその同期位置に検出信号D₁〜D₃を発生
していることは、上記第１の実施例と同様である。

プリアンブル表示回路24は、読み出されるデータのプリ
アンブル部とデータ部の区別を示す出力をし、プリアン
ブル部で“L"レベル、データ部で“H"レベルの信号を検
出信号セレクタ26に出力する。

検出信号セレクタ26は、後述するようにフリップフロッ
プ201〜203のセット出力及び上記プリアンブル表示回路
24の出力信号により、前記加算比較回路23が出力する検
出信号D₁〜D₃を選択して出力し、内挿フラグセレクタ25
は後述するように上記検出信号セレクタの状態に応じ
て、前記予測関数発生回路21が出力する内挿フラグを選
択して出力する。

第５図の動作説明図に示すように、プリアンブル表示回
路24のプリアンブル部を示す“L"レベル出力は、この出
力を上記検出信号セレクタ26に供給することにより、検
出信号セレクタ26がフリップフロップ202あるいはフリ
ップフロップ203がセット出力を示していてもこのプリ
アンブル期間中は前記加算比較回路23が出力する検出信
号D₂あるいはD₃を出力しないように制御し、この検出信
号セレクタ26を介して内挿フラグセレクタ25がプリアン
ブル期間中は予測された検出予測位置において発生する
内挿フラグY₁だけを出力するように制御する。

また、プリアンブル表示回路24のデータ部を示す“H"レ
ベル出力は、このプリアンブル表示回路の出力が“L"レ
ベルから“H"レベルに変化したとき、したがって、プリ
アンブル部からデータ部に変化したときにフリップフロ
ップ201〜203のうちセット出力を示しているフリップフ
ロップに対応する前記検出信号（D₁〜D₃のうち１つ）
を、その後のデータ期間中に出力するように制御し、内
挿フラグセクタ25を、上記検出信号D₁あるいはD₂あるい
はD₃が発生しなかった場合に、その検出信号に対応する
内挿フラグY₁あるいはY₂あるいはY₃をこのデータ期間中
に出力するように制御する。

すなわち、プリフォーマット部から読み出されたセレク
タアドレスに基づいせ予測された正規の検出予測位置に
おいて発生される予測関数P₁により読み出されたデータ
の同期が検出されると、加算比較回路23の検出信号D₁に
よりフリップフロップ201がセットされてこの検出信号D
₁を検出信号セレクタ26、オア回路27を介してフレーム
パルスとして出力するが、第１回目の同期検出の際には
上記フリップフロップ201がセットされていないので内
挿フラグセレクタ25を介して上記の正規の検出予測位置
において発生する内挿フラグY₁がフレームパルスとして
送出される。

若し、第５図に示すようにフレーム同期が上記の予測さ
れた正規の検出予測位置で発生する予測関数P₁より前に
発生する予測関数P₂により検出されると、加算比較回路
23からこの検出位置で発生する検出信号D₂は検出信号セ
レクタ26に供給されるが、この検出信号セレクタ26は、
フリップ202がセットされておらず、あるいはプリアン
ブル表示回路24の出力が“L"レベル出力であるために上
記検出信号D₂を出力せず、前記の様にプリアンブル表示
回路24の“L"レベル出力により、内挿フラグセレクタ25
を介して内挿フラグY₁をフレームパルスとして出力す
る。

このフリップフロップ202は、プリアンブル期間中にカ
ウンタ220が上記検出信号D₂の所定数を計数したとき
（前記第１の実施例と対応させれば、３を計数したと
き）に生ずるオーバーフローによってセットされ、プリ
アンブル部からデータ部に変化した時点でこのフリップ
フロップ202のセット出力が検出信号セレクタ26に出力
されているので、その後のデータ部期間中に、この検出
信号セレクタ26は加算比較回路23が出力する検出信号D₂
をオア回路27を介してフレームパルスとして出力し、こ
のデータ部期間中に何らかの理由で予測関数P₂により同
期がとれず、この検出信号D₂が発生されなくなると、前
記の様に内挿フラグセレクタ25から内挿フラグY₂がオア
回路27を介してフレームパルスとして送出される。

このとき、データ部期間中では予測関数発生回路21から
のP₁,P₃の送出を停止させてもよい。

〔効果〕

本発明により、フレーム同期パターンに適した予想関数
を用いたフレーム同期検出を、従来に比し用いる予想関
数の数に応じた広い検出窓幅で行うことができる。

特に、第１の実施例に明らかなように、ディスクのフレ
ーム同期検出に対する許容回転変動量が従来の３倍にな
り、また、第２の実施例に明らかなように、検出窓幅が
広くなったことにより最初から、検出範囲の狭くビット
誤りに強い予測関数を用いてもフレーム同期検出を行う
ことができる。

【図面の簡単な説明】

第１図は本発明の原理を説明する図、第２図は第１の実
施例のブロック図、第３図は第１の実施例の動作を説明
する図、第４図は第２の実施例のブロック図、第５図は
第２の実施例の動作を説明する図である。

Claims

【特許請求の範囲】

【請求項１】複数のフレーム同期信号を有するプリアン
ブル及び該フレーム同期信号を有する複数のデータフレ
ームからなるデータの読み出しに際して上記フレーム同
期信号に応じた予測関数を発生して行うフレーム同期検
出方式において、上記フレーム同期信号に応じた予測関数をフレーム同期
予測時刻の前に発生し、次で、上記予測関数を上記フレーム同期予測時刻に発生
し、次で、上記予測関数を上記フレーム同期予測時刻の後に
発生して、フレーム同期を検出することを特徴とするフレーム同期
検出方式。
【請求項２】上記予測関数として、フレーム同期時刻と
上記フレーム同期予測時刻のずれに対する検出幅の広い
第１の予測関数と、ビット誤りに対して高い検出能力を
有する第２の予測関数を用い、前記フレーム同期予測時刻及び該フレーム同期予測時刻
の前後に上記第１の予測関数を発生してフレーム同期を
検出し、上記第１の予測関数によるフレーム同期の引込み後は該
フレーム同期に基づいて予測したフレーム同期予測時刻
に前記第２の予測関数を発生してフレーム同期を検出す
ることを特徴とする特許請求の範囲第１項記載のフレー
ム同期検出方式。
【請求項３】前記第１の予測関数によるフレーム同期検
出に際して、フレーム同期予測時刻での最初のフレーム
同期検出、または、上記フレーム同期予測時刻の前、または、後で
の検出においてはそれぞれの時刻について連続した複数
回の検出により、前記第２の予測関数を発生してフレーム同期を検出する
ことを特徴とする特許請求の範囲第２項記載のフレーム
同期検出方式。
【請求項４】前記第２の予測関数を用い、前記フレーム
同期予測時刻の前、または、後の時刻についてプリアン
ブルの間に複数回検出したフレーム同期に基づいて予測
したフレーム同期予測時刻をプリアンブル後に正規のフ
レーム同期予測時刻とすることを特徴とする特許請求の
範囲第１項記載のフレーム、同期検出方式。