JPH07159846A - カメラの電源システム - Google Patents
カメラの電源システムInfo
- Publication number
- JPH07159846A JPH07159846A JP5341030A JP34103093A JPH07159846A JP H07159846 A JPH07159846 A JP H07159846A JP 5341030 A JP5341030 A JP 5341030A JP 34103093 A JP34103093 A JP 34103093A JP H07159846 A JPH07159846 A JP H07159846A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- reset
- voltage
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 abstract description 5
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 abstract description 5
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 abstract description 4
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/26—Power supplies; Circuitry or arrangement to switch on the power source; Circuitry to check the power source voltage
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B2217/00—Details of cameras or camera bodies; Accessories therefor
- G03B2217/007—Details of energy supply or management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Exposure Control For Cameras (AREA)
Abstract
(57)【要約】
【目的】 カメラのディジタル系回路を確実にリセット
する。 【構成】 ロジック回路（ディジタル系回路）４に電源
を供給する場合、ＣＰＵ５はまず制御信号ＣＴＬ２を
「Ｌ」にする。するとボルテージレギュレータ６に電池
１の電源が与えられて電圧が出力され、これがロジック
リセット回路３の入力ＭＯＮに供給されてリセット信号
の出力可能な状態となる。その後ＣＰＵは制御信号ＣＴ
Ｌ１を「Ｌ」にしてＤＣ／ＤＣコンバータ２を動作させ
る。すると、ロジック回路に電源が供給されると共に、
このロジック回路は確実にリセットされた後、リセット
が解除される。
する。 【構成】 ロジック回路（ディジタル系回路）４に電源
を供給する場合、ＣＰＵ５はまず制御信号ＣＴＬ２を
「Ｌ」にする。するとボルテージレギュレータ６に電池
１の電源が与えられて電圧が出力され、これがロジック
リセット回路３の入力ＭＯＮに供給されてリセット信号
の出力可能な状態となる。その後ＣＰＵは制御信号ＣＴ
Ｌ１を「Ｌ」にしてＤＣ／ＤＣコンバータ２を動作させ
る。すると、ロジック回路に電源が供給されると共に、
このロジック回路は確実にリセットされた後、リセット
が解除される。
Description
【０００１】
【産業上の利用分野】本発明は、カメラの電源システム
に関する。
に関する。
【０００２】
【従来の技術】一般にカメラにおいては、電源として電
池が用いられ、この電池電源を安定的に回路ブロックに
供給するために、ＤＣ／ＤＣコンバータが用いられてい
る。また、カメラにはディジタル信号を処理するディジ
タル回路とアナログ信号を処理するアナログ回路とがあ
り、電源系も処理する信号形態の相違によりアナログ電
源とディジタル電源とに分かれている。そしてこれらの
各電源は、１つのＤＣ／ＤＣコンバータから出力されて
おり、したがって各電源の出力は、同一のタイミングで
ＯＮ／ＯＦＦされている。
池が用いられ、この電池電源を安定的に回路ブロックに
供給するために、ＤＣ／ＤＣコンバータが用いられてい
る。また、カメラにはディジタル信号を処理するディジ
タル回路とアナログ信号を処理するアナログ回路とがあ
り、電源系も処理する信号形態の相違によりアナログ電
源とディジタル電源とに分かれている。そしてこれらの
各電源は、１つのＤＣ／ＤＣコンバータから出力されて
おり、したがって各電源の出力は、同一のタイミングで
ＯＮ／ＯＦＦされている。
【０００３】図６は、このような従来の電源回路のブロ
ック図である。同図において、１は電池、２はＤＣ／Ｄ
Ｃコンバータ、３はロジックリセット回路、４はロジッ
ク回路、５はＣＰＵである。ここで電池１をカメラに挿
填するとＣＰＵ５に電源が供給され、ＣＰＵ５は動作状
態となる。この場合、ＣＰＵ５はＤＣ／ＤＣコンバータ
２のコントロール端子ＣＮＴに「Ｌ」レベルの制御信号
ＣＴＬを出力し、ＤＣ／ＤＣコンバータ２を起動する。
すると ＤＣ／ＤＣコンバータ２の５Ｖ系出力端子ＯＵ
Ｔから電圧が出力され、ロジック回路４にはＶＣＣとし
て、またロジック回路４をリセットするロジックリセッ
ト回路３にはＡＶＣＣとして各々電源が供給される。図
７は、電池電源が供給された時の各部の電圧波形を示す
図である。
ック図である。同図において、１は電池、２はＤＣ／Ｄ
Ｃコンバータ、３はロジックリセット回路、４はロジッ
ク回路、５はＣＰＵである。ここで電池１をカメラに挿
填するとＣＰＵ５に電源が供給され、ＣＰＵ５は動作状
態となる。この場合、ＣＰＵ５はＤＣ／ＤＣコンバータ
２のコントロール端子ＣＮＴに「Ｌ」レベルの制御信号
ＣＴＬを出力し、ＤＣ／ＤＣコンバータ２を起動する。
すると ＤＣ／ＤＣコンバータ２の５Ｖ系出力端子ＯＵ
Ｔから電圧が出力され、ロジック回路４にはＶＣＣとし
て、またロジック回路４をリセットするロジックリセッ
ト回路３にはＡＶＣＣとして各々電源が供給される。図
７は、電池電源が供給された時の各部の電圧波形を示す
図である。
【０００４】
【発明が解決しようとする課題】しかしディジタル系電
源で駆動されるロジック回路４を電源投入時にパワーオ
ンリセットするためのアナログ系のリセット回路３は、
ディジタル系と同一タイミングで立ち上がる電源を端子
ＭＯＮを介してモニタしているため、電源が立ち上がり
かけたリセット回路にとっては不定動作領域において
は、リセット状態を保持できずに不定信号を出力し、ロ
ジック系が確実に初期化できないという問題があった。
この結果、例えばロジック回路４の出力段がＭＯＳのオ
ープンドレインタイプの出力形式であった場合、ロジッ
ク回路４の初期化が正常に行われればデフォルト状態で
あるＯＦＦ状態となるはずであるが、初期化が正常に行
われなければ出力段のトランジスタがオンして電流をシ
ンクする等の誤動作を生じている。
源で駆動されるロジック回路４を電源投入時にパワーオ
ンリセットするためのアナログ系のリセット回路３は、
ディジタル系と同一タイミングで立ち上がる電源を端子
ＭＯＮを介してモニタしているため、電源が立ち上がり
かけたリセット回路にとっては不定動作領域において
は、リセット状態を保持できずに不定信号を出力し、ロ
ジック系が確実に初期化できないという問題があった。
この結果、例えばロジック回路４の出力段がＭＯＳのオ
ープンドレインタイプの出力形式であった場合、ロジッ
ク回路４の初期化が正常に行われればデフォルト状態で
あるＯＦＦ状態となるはずであるが、初期化が正常に行
われなければ出力段のトランジスタがオンして電流をシ
ンクする等の誤動作を生じている。
【０００５】したがって本発明は、ディジタル系回路で
あるロジック回路をアナログ系回路であるリセット回路
により確実にリセットすることを目的とする。
あるロジック回路をアナログ系回路であるリセット回路
により確実にリセットすることを目的とする。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本発明は、少なくとも第１及び第２の電源系を
備えると共に、各種制御を行うディジタル回路及びこの
ディジタル回路をリセットするリセット回路を備えたカ
メラにおいて、第１の電源系をディジタル回路及びリセ
ット回路に接続して電源供給を行いリセット回路からリ
セット解除電圧を発生させる第１の電源接続手段と、第
２の電源系をリセット回路に接続して電源供給を行いリ
セット電圧を発生させる第２の電源接続手段と、第１及
び第２の電源系からの各電源がディジタル回路及びリセ
ット回路に供給されない時に第２の電源系を制御してリ
セット回路に電源供給を行い、この供給の終了後に第１
の電源系を制御しディジタル回路及びリセット回路に電
源供給を行う電源制御手段とを設けたものである。ま
た、第１及び第２の電源系からの各電源がディジタル回
路及びリセット回路に供給されている時に第１の電源系
のディジタル回路及びリセット回路に対する電源供給を
停止すると共に、この電源供給の停止後に第２の電源系
のリセット回路に対する電源供給を停止する電源制御手
段を設けたものである。また、電源制御手段は第２の電
源系を制御してリセット回路に電源を供給しリセット電
圧を発生させる場合に、ディジタル回路を動作状態から
リセット状態に移行させる第１の電圧及びリセット回路
の動作継続を保証する最低電圧を示す第２の電圧の間に
リセット回路入力電圧を定めるようにしたものである。
また、第１及び第２の電源接続手段をダイオードにより
構成したものである。また、第１及び第２の電源接続手
段をスイッチにより構成し、これらのスイッチを電源制
御手段により制御するようにしたものである。また、第
１の電源系をＤＣ／ＤＣコンバータにより構成したもの
である。また、第２の電源系をボルテージレギュレータ
により構成したものである。また、第２の電源系を電流
源及び抵抗により構成したものである。また、第２の電
源系をダイオードにより構成したものである。また、第
１及び第２の電源系を２系統の電圧が独立出力可能な定
電圧ＩＣにより構成したものである。
るために本発明は、少なくとも第１及び第２の電源系を
備えると共に、各種制御を行うディジタル回路及びこの
ディジタル回路をリセットするリセット回路を備えたカ
メラにおいて、第１の電源系をディジタル回路及びリセ
ット回路に接続して電源供給を行いリセット回路からリ
セット解除電圧を発生させる第１の電源接続手段と、第
２の電源系をリセット回路に接続して電源供給を行いリ
セット電圧を発生させる第２の電源接続手段と、第１及
び第２の電源系からの各電源がディジタル回路及びリセ
ット回路に供給されない時に第２の電源系を制御してリ
セット回路に電源供給を行い、この供給の終了後に第１
の電源系を制御しディジタル回路及びリセット回路に電
源供給を行う電源制御手段とを設けたものである。ま
た、第１及び第２の電源系からの各電源がディジタル回
路及びリセット回路に供給されている時に第１の電源系
のディジタル回路及びリセット回路に対する電源供給を
停止すると共に、この電源供給の停止後に第２の電源系
のリセット回路に対する電源供給を停止する電源制御手
段を設けたものである。また、電源制御手段は第２の電
源系を制御してリセット回路に電源を供給しリセット電
圧を発生させる場合に、ディジタル回路を動作状態から
リセット状態に移行させる第１の電圧及びリセット回路
の動作継続を保証する最低電圧を示す第２の電圧の間に
リセット回路入力電圧を定めるようにしたものである。
また、第１及び第２の電源接続手段をダイオードにより
構成したものである。また、第１及び第２の電源接続手
段をスイッチにより構成し、これらのスイッチを電源制
御手段により制御するようにしたものである。また、第
１の電源系をＤＣ／ＤＣコンバータにより構成したもの
である。また、第２の電源系をボルテージレギュレータ
により構成したものである。また、第２の電源系を電流
源及び抵抗により構成したものである。また、第２の電
源系をダイオードにより構成したものである。また、第
１及び第２の電源系を２系統の電圧が独立出力可能な定
電圧ＩＣにより構成したものである。
【０００７】
【作用】第１及び第２の電源系からの各電源がディジタ
ル回路及びリセット回路に供給されない時には、第２の
電源系が制御されてリセット回路に電源供給が行われ、
その後第１の電源系が制御されてディジタル回路及びリ
セット回路に電源供給を行われる。この結果、電源立ち
上げ時にディジタル回路を確実にリセットすることがで
きる。また、第１及び第２の電源系からの各電源がディ
ジタル回路及びリセット回路に供給されている時には、
第１の電源系のディジタル回路及びリセット回路に対す
る電源供給が停止されると共に、その後第２の電源系の
リセット回路に対する電源供給が停止される。この結
果、電源立ち下げ時においてもディジタル回路を確実に
リセットすることができる。また、第２の電源系を制御
してリセット回路に電源を供給しリセット電圧を発生さ
せる場合に、ディジタル回路を動作状態からリセット状
態に移行させる第１の電圧及びリセット回路の動作継続
を保証する最低電圧を示す第２の電圧の間にリセット回
路入力電圧が定められる。この結果ディジタル回路が確
実にリセットされる。また、第１及び第２の電源接続手
段はダイオードまたはスイッチにより構成される。この
結果、回路を簡単かつ安価に構成できる。また、第１の
電源系はＤＣ／ＤＣコンバータにより構成されると共
に、第２の電源系はボルテージレギュレータ、または電
流源及び抵抗、またはダイオードにより構成される。こ
の結果、各電源系を簡単かつ安価に構成できる。また、
第１及び第２の電源系は２系統の電圧が独立出力可能な
定電圧ＩＣにより構成される。この結果、電源系がより
簡単に構成できる。
ル回路及びリセット回路に供給されない時には、第２の
電源系が制御されてリセット回路に電源供給が行われ、
その後第１の電源系が制御されてディジタル回路及びリ
セット回路に電源供給を行われる。この結果、電源立ち
上げ時にディジタル回路を確実にリセットすることがで
きる。また、第１及び第２の電源系からの各電源がディ
ジタル回路及びリセット回路に供給されている時には、
第１の電源系のディジタル回路及びリセット回路に対す
る電源供給が停止されると共に、その後第２の電源系の
リセット回路に対する電源供給が停止される。この結
果、電源立ち下げ時においてもディジタル回路を確実に
リセットすることができる。また、第２の電源系を制御
してリセット回路に電源を供給しリセット電圧を発生さ
せる場合に、ディジタル回路を動作状態からリセット状
態に移行させる第１の電圧及びリセット回路の動作継続
を保証する最低電圧を示す第２の電圧の間にリセット回
路入力電圧が定められる。この結果ディジタル回路が確
実にリセットされる。また、第１及び第２の電源接続手
段はダイオードまたはスイッチにより構成される。この
結果、回路を簡単かつ安価に構成できる。また、第１の
電源系はＤＣ／ＤＣコンバータにより構成されると共
に、第２の電源系はボルテージレギュレータ、または電
流源及び抵抗、またはダイオードにより構成される。こ
の結果、各電源系を簡単かつ安価に構成できる。また、
第１及び第２の電源系は２系統の電圧が独立出力可能な
定電圧ＩＣにより構成される。この結果、電源系がより
簡単に構成できる。
【０００８】
【実施例】以下本発明について図面を参照して説明す
る。図１は、本発明に係るカメラの電源システムの一実
施例を示すブロック図である。同図において、１は電
池、２はＤＣ／ＤＣコンバータ、３はロジックリセット
回路、４はロジックリセット回路３によりリセットされ
るロジック回路、５はＣＰＵ、６はボルテージレギュレ
ータ、７はトランジスタ回路、８，９はダイオード（シ
ョットキーダイオード）である。
る。図１は、本発明に係るカメラの電源システムの一実
施例を示すブロック図である。同図において、１は電
池、２はＤＣ／ＤＣコンバータ、３はロジックリセット
回路、４はロジックリセット回路３によりリセットされ
るロジック回路、５はＣＰＵ、６はボルテージレギュレ
ータ、７はトランジスタ回路、８，９はダイオード（シ
ョットキーダイオード）である。
【０００９】一般にカメラには、ストロボ回路、モータ
ー及びマグネットのような大電流を消費するブロック
と、ＣＰＵ５，ＥＥＰＲＯＭのような安定した電圧が必
要な回路ブロックと、ＣＣＤ，モーター駆動用ＩＣのよ
うな高電圧が必要な回路ブロックとが存在している。そ
して、このような各回路ブロックは電池１をおおもとの
電源としている。
ー及びマグネットのような大電流を消費するブロック
と、ＣＰＵ５，ＥＥＰＲＯＭのような安定した電圧が必
要な回路ブロックと、ＣＣＤ，モーター駆動用ＩＣのよ
うな高電圧が必要な回路ブロックとが存在している。そ
して、このような各回路ブロックは電池１をおおもとの
電源としている。
【００１０】ここで、大電流を消費する回路ブロックに
対しては直接電池から電源が供給される。また、安定し
た電圧が必要な回路ブロックに対しては、ＤＣ／ＤＣコ
ンバータ２の５Ｖ系出力ＯＵＴから電源が供給されると
共に、高電圧が必要な回路ブロックに対してはＤＣ／Ｄ
Ｃコンバータの１２Ｖ昇圧系から電源が供給される。こ
のようなＤＣ／ＤＣコンバータ２は、入力ＩＮとして電
池１の電圧を与えた状態でコントロール端子ＣＮＴを例
えば「Ｌ」レベル制御すると所定電圧が出力される。
対しては直接電池から電源が供給される。また、安定し
た電圧が必要な回路ブロックに対しては、ＤＣ／ＤＣコ
ンバータ２の５Ｖ系出力ＯＵＴから電源が供給されると
共に、高電圧が必要な回路ブロックに対してはＤＣ／Ｄ
Ｃコンバータの１２Ｖ昇圧系から電源が供給される。こ
のようなＤＣ／ＤＣコンバータ２は、入力ＩＮとして電
池１の電圧を与えた状態でコントロール端子ＣＮＴを例
えば「Ｌ」レベル制御すると所定電圧が出力される。
【００１１】ところでＤＣ／ＤＣコンバータ２の出力の
うち最も使用頻度の高い（負荷電流の大きい）５Ｖ系
は、アナログ信号を処理するアナログ系と、デジタル信
号を処理するデジタル系とにおおもとから分けられ各回
路ブロックにそれぞれ供給される。このため、ＤＣ／Ｄ
Ｃコンバータ２を起動したときには、アナログ系及びデ
ジタル系の各回路ブロックの電圧は同時に立ち上がる。
うち最も使用頻度の高い（負荷電流の大きい）５Ｖ系
は、アナログ信号を処理するアナログ系と、デジタル信
号を処理するデジタル系とにおおもとから分けられ各回
路ブロックにそれぞれ供給される。このため、ＤＣ／Ｄ
Ｃコンバータ２を起動したときには、アナログ系及びデ
ジタル系の各回路ブロックの電圧は同時に立ち上がる。
【００１２】そしてこのデジタル系電圧とアナログ系電
圧が同時に立ち上がるときに、電圧が立ち上がりかけた
リセット回路（デジタル系回路であるロジック回路４を
リセットするアナログ系のリセット回路）３にとっては
その不定動作領域においてリセット状態を保持できずに
不定信号を出力する。このため、その時点で電源が供給
され始めているロジック回路４が初期化されずに誤動作
してしまうという問題を生じる。したがって本実施例で
は、こうした不具合を防止できるようにする。
圧が同時に立ち上がるときに、電圧が立ち上がりかけた
リセット回路（デジタル系回路であるロジック回路４を
リセットするアナログ系のリセット回路）３にとっては
その不定動作領域においてリセット状態を保持できずに
不定信号を出力する。このため、その時点で電源が供給
され始めているロジック回路４が初期化されずに誤動作
してしまうという問題を生じる。したがって本実施例で
は、こうした不具合を防止できるようにする。
【００１３】即ち、図１に示す上述の不具合を解消する
本実施例システムにおいては、まず電池１がカメラに挿
填されると、ＣＰＵ５に電源が供給されＣＰＵ５は動作
状態となる。ＣＰＵ５はトランジスタ回路７をオンさせ
るべく制御信号ＣＴＬ２を「Ｌ」レベルに設定する。す
るとボルテージレギュレータ６に電池１から電源が供給
されその出力端子ＶＯＵＴからダイオード９の順電圧降
下後の所定の電圧を、ロジックリセット回路３の監視入
力である入力端子ＭＯＮへ出力する。この所定の電圧と
は、ロジックリセット回路３の動作最低電圧とリセット
検出電圧の間の値の電圧である。
本実施例システムにおいては、まず電池１がカメラに挿
填されると、ＣＰＵ５に電源が供給されＣＰＵ５は動作
状態となる。ＣＰＵ５はトランジスタ回路７をオンさせ
るべく制御信号ＣＴＬ２を「Ｌ」レベルに設定する。す
るとボルテージレギュレータ６に電池１から電源が供給
されその出力端子ＶＯＵＴからダイオード９の順電圧降
下後の所定の電圧を、ロジックリセット回路３の監視入
力である入力端子ＭＯＮへ出力する。この所定の電圧と
は、ロジックリセット回路３の動作最低電圧とリセット
検出電圧の間の値の電圧である。
【００１４】ここでアナログ系回路であるロジックリセ
ット回路３の入出力特性を図３に示す。ロジックリセッ
ト回路３の最低動作電圧Ｖ1 以下の時は不定動作領域に
その状態が存在し、出力は保証されない。この状態から
電圧を上げていくとロジックリセット回路３は動作領域
に移行しリセット出力として「Ｌ」レベルの信号を出力
する。更に入力電圧を上げていくと入力がリセット解除
電圧Ｖ3 を境に「Ｈ」レベルのリセット解除信号を出力
する。この状態から逆に入力電圧を下げていくと、リセ
ット検出電圧Ｖ2 を境に「Ｌ」レベルのリセット信号を
出力する。更に入力電圧を下げていくと、ロジックリセ
ット回路３の最低動作電圧Ｖ1 を境に、不定動作領域に
状態が移行する。
ット回路３の入出力特性を図３に示す。ロジックリセッ
ト回路３の最低動作電圧Ｖ1 以下の時は不定動作領域に
その状態が存在し、出力は保証されない。この状態から
電圧を上げていくとロジックリセット回路３は動作領域
に移行しリセット出力として「Ｌ」レベルの信号を出力
する。更に入力電圧を上げていくと入力がリセット解除
電圧Ｖ3 を境に「Ｈ」レベルのリセット解除信号を出力
する。この状態から逆に入力電圧を下げていくと、リセ
ット検出電圧Ｖ2 を境に「Ｌ」レベルのリセット信号を
出力する。更に入力電圧を下げていくと、ロジックリセ
ット回路３の最低動作電圧Ｖ1 を境に、不定動作領域に
状態が移行する。
【００１５】即ち、図３（ｂ）に示すように、入力端子
ＭＯＮの電圧が最低動作電圧Ｖ1 以下の場合はリセット
回路３は不定動作領域であり、入力端子ＭＯＮの電圧を
これより上昇させていくとリセット領域となる。ここで
さらに入力端子ＭＯＮの電圧を上昇させ、リセット解除
電圧Ｖ3 に達するとリセット解除領域となる。そして入
力端子ＭＯＮがリセット解除電圧Ｖ3 に達した後、これ
の電圧を下降させていくと、リセット検出電圧Ｖ2 に達
して再びリセット領域となり、さらに下降させて最低動
作電圧Ｖ1 以下になると不定動作領域となる。
ＭＯＮの電圧が最低動作電圧Ｖ1 以下の場合はリセット
回路３は不定動作領域であり、入力端子ＭＯＮの電圧を
これより上昇させていくとリセット領域となる。ここで
さらに入力端子ＭＯＮの電圧を上昇させ、リセット解除
電圧Ｖ3 に達するとリセット解除領域となる。そして入
力端子ＭＯＮがリセット解除電圧Ｖ3 に達した後、これ
の電圧を下降させていくと、リセット検出電圧Ｖ2 に達
して再びリセット領域となり、さらに下降させて最低動
作電圧Ｖ1 以下になると不定動作領域となる。
【００１６】次に、このようなロジックリセット回路３
に電圧を印加するボルテージレギュレータ６の入力特性
を図４（ａ）に、またこの入力に応動する出力特性を図
４（ｂ）に示す。ボルテージレギュレータ６では、規定
出力電圧以上の電圧が入力端子ＩＮに印加されると、図
４（ｂ）に示すようにレギュレートされた電圧が出力さ
れ、また出力を維持できない電圧が印加されると、入力
に応じたレギュレートされていない電圧を出力する。本
実施例の場合一例として、ロジックリセット回路３の最
低動作電圧は最大２．１Ｖ、リセット検出電圧は最低
３．７Ｖ、規定出力電圧は３Ｖ、入力電圧は６Ｖリチウ
ム電池、ショットキーダイオードの順電圧降下分を最大
０．４Ｖとした。このような設定であれば、ボルテージ
レギュレータ６の出力をオンした時点でロジックリセッ
ト回路３の入力端子ＭＯＮには、ロジックリセット回路
３の最低動作電圧より大きく、リセット検出電圧より小
さい電圧が印加される。
に電圧を印加するボルテージレギュレータ６の入力特性
を図４（ａ）に、またこの入力に応動する出力特性を図
４（ｂ）に示す。ボルテージレギュレータ６では、規定
出力電圧以上の電圧が入力端子ＩＮに印加されると、図
４（ｂ）に示すようにレギュレートされた電圧が出力さ
れ、また出力を維持できない電圧が印加されると、入力
に応じたレギュレートされていない電圧を出力する。本
実施例の場合一例として、ロジックリセット回路３の最
低動作電圧は最大２．１Ｖ、リセット検出電圧は最低
３．７Ｖ、規定出力電圧は３Ｖ、入力電圧は６Ｖリチウ
ム電池、ショットキーダイオードの順電圧降下分を最大
０．４Ｖとした。このような設定であれば、ボルテージ
レギュレータ６の出力をオンした時点でロジックリセッ
ト回路３の入力端子ＭＯＮには、ロジックリセット回路
３の最低動作電圧より大きく、リセット検出電圧より小
さい電圧が印加される。
【００１７】即ち、このような状態ではロジックリセッ
ト回路３の入力端子ＭＯＮには、このリセット回路３の
不定動作領域電圧を越え、かつリセット状態を保持する
電圧が印加された状態となっている。また、このときＤ
Ｃ／ＤＣコンバータ２の出力端子ＯＵＴからは電圧が出
力されておらず、したがってロジック回路４には電源は
供給されていないため、リセット信号不定による誤動作
は生じない。
ト回路３の入力端子ＭＯＮには、このリセット回路３の
不定動作領域電圧を越え、かつリセット状態を保持する
電圧が印加された状態となっている。また、このときＤ
Ｃ／ＤＣコンバータ２の出力端子ＯＵＴからは電圧が出
力されておらず、したがってロジック回路４には電源は
供給されていないため、リセット信号不定による誤動作
は生じない。
【００１８】このような状態のときにＣＰＵ５はＤＣ／
ＤＣコンバータ２のコントロール端子ＣＮＴに「Ｌ」レ
ベルの制御信号ＣＴＬ１を与える。するとＤＣ／ＤＣコ
ンバータ２の５Ｖ系出力端子ＯＵＴから電圧が出力さ
れ、ロジック回路４にはＶＣＣとして、またロジックリ
セット回路３にはダイオード８を介してＡＶＣＣとして
それぞれ電源が供給される。この結果、ロジック回路４
はロジックリセット回路３の出力端子ＯＵＴからの出力
信号によりリセットされて初期化され、その後電源ＡＶ
ＣＣの印加によりリセットが解除されるようになる。な
お、ＤＣ／ＤＣコンバータ２が起動された後は、ボルテ
ージレギュレータ６はオンのままでも良いし、オフして
も良い。
ＤＣコンバータ２のコントロール端子ＣＮＴに「Ｌ」レ
ベルの制御信号ＣＴＬ１を与える。するとＤＣ／ＤＣコ
ンバータ２の５Ｖ系出力端子ＯＵＴから電圧が出力さ
れ、ロジック回路４にはＶＣＣとして、またロジックリ
セット回路３にはダイオード８を介してＡＶＣＣとして
それぞれ電源が供給される。この結果、ロジック回路４
はロジックリセット回路３の出力端子ＯＵＴからの出力
信号によりリセットされて初期化され、その後電源ＡＶ
ＣＣの印加によりリセットが解除されるようになる。な
お、ＤＣ／ＤＣコンバータ２が起動された後は、ボルテ
ージレギュレータ６はオンのままでも良いし、オフして
も良い。
【００１９】図２は、以上のような動作を行う実施例シ
ステムの各部の動作タイミングを示すタイムチャートで
ある。即ち、ロジック回路４に電源を供給する場合、Ｃ
ＰＵ５はまず制御信号ＣＴＬ２を「Ｌ」レベルにする
［図２（ｃ）］。すると、リセット系の電源であるボル
テージレギュレータ６から電圧が出力され［図２
（ｄ）］、これがロジックリセット回路３の入力ＭＯＮ
に供給されて、「Ｌ」レベルのリセット信号が出力可能
な状態となる［図２（ｅ）］。その後、ＣＰＵ５は制御
信号ＣＴＬ１を「Ｌ」レベルにしてＤＣ／ＤＣコンバー
タ２を動作させる［図２（ａ）］。この結果、ロジック
回路４に電源としてＶＣＣが供給され［図２（ｂ）］、
かつロジックリセット回路３に電源供給が行われ、ロジ
ック回路４にリセット解除信号が出力される［図２
（ｅ）］。
ステムの各部の動作タイミングを示すタイムチャートで
ある。即ち、ロジック回路４に電源を供給する場合、Ｃ
ＰＵ５はまず制御信号ＣＴＬ２を「Ｌ」レベルにする
［図２（ｃ）］。すると、リセット系の電源であるボル
テージレギュレータ６から電圧が出力され［図２
（ｄ）］、これがロジックリセット回路３の入力ＭＯＮ
に供給されて、「Ｌ」レベルのリセット信号が出力可能
な状態となる［図２（ｅ）］。その後、ＣＰＵ５は制御
信号ＣＴＬ１を「Ｌ」レベルにしてＤＣ／ＤＣコンバー
タ２を動作させる［図２（ａ）］。この結果、ロジック
回路４に電源としてＶＣＣが供給され［図２（ｂ）］、
かつロジックリセット回路３に電源供給が行われ、ロジ
ック回路４にリセット解除信号が出力される［図２
（ｅ）］。
【００２０】このように、電池１の電源投入直後にＤＣ
／ＤＣコンバータ２を起動する場合は、必ずボルテージ
レギュレータ６を起動した後にＤＣ／ＤＣコンバータ２
を起動し、ロジック回路４が初期化されないことによる
誤動作を防止したものである。なお、電池１の電源投入
直後以外にＤＣ／ＤＣコンバータ２を起動する場合に
も、同様なシーケンスで各部を起動する。
／ＤＣコンバータ２を起動する場合は、必ずボルテージ
レギュレータ６を起動した後にＤＣ／ＤＣコンバータ２
を起動し、ロジック回路４が初期化されないことによる
誤動作を防止したものである。なお、電池１の電源投入
直後以外にＤＣ／ＤＣコンバータ２を起動する場合に
も、同様なシーケンスで各部を起動する。
【００２１】こうしてＤＣ／ＤＣコンバータ２の起動
後、カメラに外部からキー入力がしばらく無い場合は、
ＣＰＵ５はカメラの消費電流を抑えるために、ＤＣ／Ｄ
Ｃコンバータ２をオフしている。このような場合、ＣＰ
Ｕ５は、まず制御信号ＣＴＬ２を「Ｌ」レベルを確認す
る。そしてこれが「Ｈ」レベルであれば「Ｌ」レベルに
してトランジスタ回路７をオンし、ボルテージレギュレ
ータ６を起動する。その後、制御信号ＣＴＬ１を「Ｈ」
レベルに戻してＤＣ／ＤＣコンバータ２をオフすると共
に、ＤＣ／ＤＣコンバータ２をオフされた後に制御信号
ＣＴＬ２を「Ｈ」レベルにしてボルテージレギュレータ
６をオフするように制御する。このように制御すること
により、ＤＣ／ＤＣコンバータ２のオフ時のロジック回
路４の誤動作を防止することができる。
後、カメラに外部からキー入力がしばらく無い場合は、
ＣＰＵ５はカメラの消費電流を抑えるために、ＤＣ／Ｄ
Ｃコンバータ２をオフしている。このような場合、ＣＰ
Ｕ５は、まず制御信号ＣＴＬ２を「Ｌ」レベルを確認す
る。そしてこれが「Ｈ」レベルであれば「Ｌ」レベルに
してトランジスタ回路７をオンし、ボルテージレギュレ
ータ６を起動する。その後、制御信号ＣＴＬ１を「Ｈ」
レベルに戻してＤＣ／ＤＣコンバータ２をオフすると共
に、ＤＣ／ＤＣコンバータ２をオフされた後に制御信号
ＣＴＬ２を「Ｈ」レベルにしてボルテージレギュレータ
６をオフするように制御する。このように制御すること
により、ＤＣ／ＤＣコンバータ２のオフ時のロジック回
路４の誤動作を防止することができる。
【００２２】このように、ロジック回路４を初期化する
ための信号を出力するリセット回路３の動作最低電圧と
リセットの検出電圧との間に存在する電圧を出力するボ
ルテージレギュレータ６を用い、ＤＣ／ＤＣコンバータ
２の出力を振り分けてアナログ系とディジタル系に供給
しているラインのうち、リセット回路３でモニタしてい
るアナログ電源ラインの直前にボルテージレギュレータ
出力をＤＣ／ＤＣコンバータのアナログ系ライン出力と
ダイオードＯＲをとり、その出力をリセット回路３でモ
ニタするように構成したものである。また、ＤＣ／ＤＣ
コンバータ２の起動とボルテージレギュレータ６の起動
のタイミングを、まずボルテージレギュレータ６を起動
し、その出力が安定した後にＤＣ／ＤＣコンバータ２を
起動するように定めたものである。
ための信号を出力するリセット回路３の動作最低電圧と
リセットの検出電圧との間に存在する電圧を出力するボ
ルテージレギュレータ６を用い、ＤＣ／ＤＣコンバータ
２の出力を振り分けてアナログ系とディジタル系に供給
しているラインのうち、リセット回路３でモニタしてい
るアナログ電源ラインの直前にボルテージレギュレータ
出力をＤＣ／ＤＣコンバータのアナログ系ライン出力と
ダイオードＯＲをとり、その出力をリセット回路３でモ
ニタするように構成したものである。また、ＤＣ／ＤＣ
コンバータ２の起動とボルテージレギュレータ６の起動
のタイミングを、まずボルテージレギュレータ６を起動
し、その出力が安定した後にＤＣ／ＤＣコンバータ２を
起動するように定めたものである。
【００２３】この結果、リセット回路３が不定となるよ
うな電源電圧のときにロジック回路電源が０Ｖとなるよ
うに制御されるため、電源立ち上げ時のロジック回路４
の誤動作による不具合が解消される。
うな電源電圧のときにロジック回路電源が０Ｖとなるよ
うに制御されるため、電源立ち上げ時のロジック回路４
の誤動作による不具合が解消される。
【００２４】なお、本実施例では、ＤＣ／ＤＣコンバー
タ２及びボルテージレギュレータ６からの各電源をロジ
ックリセット回路３へ供給する場合にダイオード８，９
を介して行っているが、ダイオードの代わりにスイッチ
を設け、ＣＰＵ５が上記シーケンスに基づいて各スイッ
チを制御するようにしても良い。
タ２及びボルテージレギュレータ６からの各電源をロジ
ックリセット回路３へ供給する場合にダイオード８，９
を介して行っているが、ダイオードの代わりにスイッチ
を設け、ＣＰＵ５が上記シーケンスに基づいて各スイッ
チを制御するようにしても良い。
【００２５】また、本実施例ではボルテージレギュレー
タ６を、図５（ａ）に示すように３端子レギュレータに
より構成しているが、同図（ｂ）に示すように抵抗Ｒと
定電流源６Ａとにより構成しても同等の効果を奏する。
また、同図（ｃ）に示すように、５個のダイオード直列
接続構成による定電圧源６Ｂとして構成しても良い。ま
た、ＤＣ／ＤＣコンバータ２及びボルテージレギュレー
タ６を、２系統の電源の独立出力可能な定電圧ＩＣを用
いて構成しても良い。
タ６を、図５（ａ）に示すように３端子レギュレータに
より構成しているが、同図（ｂ）に示すように抵抗Ｒと
定電流源６Ａとにより構成しても同等の効果を奏する。
また、同図（ｃ）に示すように、５個のダイオード直列
接続構成による定電圧源６Ｂとして構成しても良い。ま
た、ＤＣ／ＤＣコンバータ２及びボルテージレギュレー
タ６を、２系統の電源の独立出力可能な定電圧ＩＣを用
いて構成しても良い。
【００２６】
【発明の効果】以上説明したように本発明によれば、第
１及び第２の電源系からの各電源を第１の電源接続手段
によりディジタル回路及びリセット回路に供給し、第２
の電源系からの電源を第２の電源接続手段を介してリセ
ット回路に供給する場合、第１及び第２の電源系からの
各電源がディジタル回路及びリセット回路に供給されな
い時には、第２の電源系を制御してリセット回路に電源
供給を行い、その後第１の電源系を制御してディジタル
回路及びリセット回路に電源供給を行うようにしたの
で、電源立ち上げ時にディジタル回路を確実にリセット
することができる。また、第１及び第２の電源系からの
各電源がディジタル回路及びリセット回路に供給されて
いる時には、第１の電源系のディジタル回路及びリセッ
ト回路に対する電源供給を停止すると共に、その後第２
の電源系のリセット回路に対する電源供給を停止するよ
うにしたので、電源立ち下げ時においてもディジタル回
路を確実にリセットすることができる。また、第２の電
源系を制御してリセット回路に電源を供給しリセット電
圧を発生させる場合に、ディジタル回路を動作状態から
リセット状態に移行させる第１の電圧及びリセット回路
の動作継続を保証する最低電圧を示す第２の電圧の間に
リセット回路入力電圧を定めるようにしたので、ディジ
タル回路をより確実にリセットすることができる。ま
た、第１及び第２の電源接続手段をダイオードまたはス
イッチにより構成したので、回路を簡単かつ安価に構成
できる。また、第１の電源系をＤＣ／ＤＣコンバータに
より構成すると共に、第２の電源系をボルテージレギュ
レータ、または電流源及び抵抗、またはダイオードによ
り構成したので、各電源系を簡単かつ安価に構成でき
る。また、第１及び第２の電源系を２系統の電圧が独立
出力可能な定電圧ＩＣにより構成したので、電源系がよ
り簡単に構成できる。
１及び第２の電源系からの各電源を第１の電源接続手段
によりディジタル回路及びリセット回路に供給し、第２
の電源系からの電源を第２の電源接続手段を介してリセ
ット回路に供給する場合、第１及び第２の電源系からの
各電源がディジタル回路及びリセット回路に供給されな
い時には、第２の電源系を制御してリセット回路に電源
供給を行い、その後第１の電源系を制御してディジタル
回路及びリセット回路に電源供給を行うようにしたの
で、電源立ち上げ時にディジタル回路を確実にリセット
することができる。また、第１及び第２の電源系からの
各電源がディジタル回路及びリセット回路に供給されて
いる時には、第１の電源系のディジタル回路及びリセッ
ト回路に対する電源供給を停止すると共に、その後第２
の電源系のリセット回路に対する電源供給を停止するよ
うにしたので、電源立ち下げ時においてもディジタル回
路を確実にリセットすることができる。また、第２の電
源系を制御してリセット回路に電源を供給しリセット電
圧を発生させる場合に、ディジタル回路を動作状態から
リセット状態に移行させる第１の電圧及びリセット回路
の動作継続を保証する最低電圧を示す第２の電圧の間に
リセット回路入力電圧を定めるようにしたので、ディジ
タル回路をより確実にリセットすることができる。ま
た、第１及び第２の電源接続手段をダイオードまたはス
イッチにより構成したので、回路を簡単かつ安価に構成
できる。また、第１の電源系をＤＣ／ＤＣコンバータに
より構成すると共に、第２の電源系をボルテージレギュ
レータ、または電流源及び抵抗、またはダイオードによ
り構成したので、各電源系を簡単かつ安価に構成でき
る。また、第１及び第２の電源系を２系統の電圧が独立
出力可能な定電圧ＩＣにより構成したので、電源系がよ
り簡単に構成できる。
【図１】本発明に係るカメラの電源システムの一実施例
を示すブロック図である。
を示すブロック図である。
【図２】上記システムの電源制御を示すタイミングチャ
ートである。
ートである。
【図３】上記システム内のリセット回路の入出力特性を
示す図である。
示す図である。
【図４】上記システム内のボルテージレギュレータの入
出力特性を示す図である。
出力特性を示す図である。
【図５】上記システム内のボルテージレギュレータの他
の実施例を示す図である。
の実施例を示す図である。
【図６】従来の電源システムの一例を示すブロック図で
ある。
ある。
【図７】従来システムの電源制御を示すタイミングチャ
ートである。
ートである。
【符号の説明】 １ 電池 ２ ＤＣ／ＤＣコンバータ ３ ロジックリセット回路 ４ ロジック回路 ５ ＣＰＵ ６ ボルテージレギュレータ ６Ａ 定電流源 ６Ｂ 定電圧源 ７ トランジスタ回路 ８，９ ダイオード（ショットキーダイオード） Ｒ 抵抗
Claims (10)
- 【請求項１】 少なくとも第１及び第２の電源系を備え
ると共に、各種制御を行うディジタル回路及びこのディ
ジタル回路をリセットするリセット回路を備えたカメラ
において、 第１の電源系をディジタル回路及びリセット回路に接続
して電源供給を行いリセット回路からリセット解除電圧
を発生させる第１の電源接続手段と、 第２の電源系をリセット回路に接続して電源供給を行い
リセット電圧を発生させる第２の電源接続手段と、 第２の電源系を制御してリセット回路に電源供給を行
い、この供給の終了後に第１の電源系を制御しディジタ
ル回路及びリセット回路に電源供給を行う電源制御手段
とを備えたことを特徴とするカメラの電源システム。 - 【請求項２】 少なくとも第１及び第２の電源系を備え
ると共に、各種制御を行うディジタル回路及びこのディ
ジタル回路をリセットするリセット回路を備えたカメラ
において、 第１の電源系をディジタル回路及びリセット回路に接続
して電源供給を行いリセット回路からリセット解除電圧
を発生させる第１の電源接続手段と、 第２の電源系をリセット回路に接続して電源供給を行い
リセット電圧を発生させる第２の電源接続手段と、 第１及び第２の電源系からの各電源がディジタル回路及
びリセット回路に供給されている時に第１の電源系のデ
ィジタル回路及びリセット回路に対する電源供給を停止
すると共に、この電源供給の停止後に第２の電源系のリ
セット回路に対する電源供給を停止する電源制御手段と
を備えたことを特徴とするカメラの電源システム。 - 【請求項３】 請求項１記載のカメラの電源システムに
おいて、 電源制御手段は第２の電源系を制御してリセット回路に
電源を供給しリセット電圧を発生させる場合に、ディジ
タル回路を動作状態からリセット状態に移行させる第１
の電圧及びリセット回路の動作継続を保証する最低電圧
を示す第２の電圧の間にリセット回路入力電圧を定める
ようにしたことを特徴とするカメラの電源システム。 - 【請求項４】 請求項１または請求項２記載のカメラの
電源システムにおいて、 第１及び第２の電源接続手段はダイオードであることを
特徴とするカメラの電源システム。 - 【請求項５】 請求項１または請求項２記載のカメラの
電源システムにおいて、 第１及び第２の電源接続手段をスイッチにより構成し、
これらのスイッチを電源制御手段により制御するように
したことを特徴とするカメラの電源システム。 - 【請求項６】 請求項１または請求項２記載のカメラの
電源システムにおいて、 前記第１の電源系をＤＣ／ＤＣコンバータにより構成し
たことを特徴とするカメラの電源システム。 - 【請求項７】 請求項１または請求項２記載のカメラの
電源システムにおいて、 前記第２の電源系をボルテージレギュレータにより構成
したことを特徴とするカメラの電源システム。 - 【請求項８】 請求項１または請求項２記載のカメラの
電源システムにおいて、 前記第２の電源系を電流源及び抵抗により構成したこと
を特徴とするカメラの電源システム。 - 【請求項９】 請求項１または請求項２記載のカメラの
電源システムにおいて、 前記第２の電源系をダイオードにより構成したことを特
徴とするカメラの電源システム。 - 【請求項１０】 請求項１または請求項２記載のカメラ
の電源システムにおいて、 前記第１及び第２の電源系を２系統の電圧が独立出力可
能な定電圧ＩＣにより構成したことを特徴とするカメラ
の電源システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341030A JPH07159846A (ja) | 1993-12-10 | 1993-12-10 | カメラの電源システム |
| US08/354,866 US5515134A (en) | 1993-12-10 | 1994-12-09 | Camera power source system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341030A JPH07159846A (ja) | 1993-12-10 | 1993-12-10 | カメラの電源システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07159846A true JPH07159846A (ja) | 1995-06-23 |
Family
ID=18342580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5341030A Pending JPH07159846A (ja) | 1993-12-10 | 1993-12-10 | カメラの電源システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5515134A (ja) |
| JP (1) | JPH07159846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253779A (ja) * | 2008-04-09 | 2009-10-29 | Hitachi Ltd | 半導体集積回路装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734585A (en) * | 1994-11-07 | 1998-03-31 | Norand Corporation | Method and apparatus for sequencing power delivery in mixed supply computer systems |
| US6928559B1 (en) * | 1997-06-27 | 2005-08-09 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| US6011322A (en) * | 1997-07-28 | 2000-01-04 | Sony Corporation | Apparatus and method for providing power to circuitry implementing two different power sources |
| JP2000089288A (ja) * | 1998-09-11 | 2000-03-31 | Minolta Co Ltd | カメラ及びそのバッテリーパック |
| US6865449B2 (en) * | 2002-05-17 | 2005-03-08 | Carrier Corporation | Location adjusted HVAC control |
| US7162279B2 (en) * | 2002-12-20 | 2007-01-09 | Intel Corporation | Portable communication device having dynamic power management control and method therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645826U (ja) * | 1979-09-11 | 1981-04-24 | ||
| JPS5669724U (ja) * | 1979-11-02 | 1981-06-09 |
-
1993
- 1993-12-10 JP JP5341030A patent/JPH07159846A/ja active Pending
-
1994
- 1994-12-09 US US08/354,866 patent/US5515134A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253779A (ja) * | 2008-04-09 | 2009-10-29 | Hitachi Ltd | 半導体集積回路装置 |
| US8093931B2 (en) | 2008-04-09 | 2012-01-10 | Hitachi, Ltd. | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5515134A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5387820A (en) | Power supply circuit | |
| JP4686222B2 (ja) | 半導体装置 | |
| US6509767B2 (en) | Wake-up circuit | |
| US7215108B2 (en) | Method for starting a voltage-mode switching power supply into a biased load | |
| US20050033998A1 (en) | Power supply circuit and semiconductor integrated circuit device | |
| US5153855A (en) | Semiconductor nonvolatile memory device integrated with booster | |
| US7383449B2 (en) | Power management for connected circuits | |
| US6232830B1 (en) | Circuit for the regulation of an output voltage of a charge pump device | |
| EP0676857B1 (en) | Accurate reference generation technique valid during system power-up transients | |
| US5278798A (en) | Semiconductor memory device | |
| JPH07159846A (ja) | カメラの電源システム | |
| EP0676855B1 (en) | Supply-discriminating supply-adaptive electronic system | |
| US6157227A (en) | Device for neutralization in an integrated circuit | |
| JP3852399B2 (ja) | 電源切替回路 | |
| US6876180B2 (en) | Power supply circuit having a start up circuit | |
| US20030228153A1 (en) | Optical transmission equipment | |
| WO2006053104A2 (en) | System and method for providing voltage regulation in a multi-voltage power system | |
| EP0661714B1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP2018074874A (ja) | 電子制御装置 | |
| JP4259999B2 (ja) | 電源切換回路 | |
| JP2007517298A (ja) | 電圧制御システム | |
| JP3488757B2 (ja) | 電子機器類の電源供給回路 | |
| JPS6353566B2 (ja) | ||
| JP3507164B2 (ja) | 電子機器類の電源供給回路 | |
| JPH069553Y2 (ja) | 電源回路 |