JPH07151783A - シリコン加速度センサとその作製法 - Google Patents
シリコン加速度センサとその作製法Info
- Publication number
- JPH07151783A JPH07151783A JP29799593A JP29799593A JPH07151783A JP H07151783 A JPH07151783 A JP H07151783A JP 29799593 A JP29799593 A JP 29799593A JP 29799593 A JP29799593 A JP 29799593A JP H07151783 A JPH07151783 A JP H07151783A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- silicon oxide
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 配線及びその配線がピエゾ抵抗部に接触する
コンタクトホールの水酸化カリウム（ＫＯＨ）に対する
エッチング耐性を向上させる。 【構成】 シリコン加速度センサ１は、シリコン基板２
に作製した梁状構造２ａの一部の領域に、不純物拡散、
イオン注入等により設けたピエゾ抵抗部５の抵抗値の変
化によって入力加速度を検出するものである。この発明
では、配線６は上が金（Ａｕ）層６ｂ、下がチタン（Ｔ
ｉ）層６ａの二層構造とされる。またコンタクトホール
４のピエゾ抵抗部５の上にプラチナシリサイド層７が形
成される。
コンタクトホールの水酸化カリウム（ＫＯＨ）に対する
エッチング耐性を向上させる。 【構成】 シリコン加速度センサ１は、シリコン基板２
に作製した梁状構造２ａの一部の領域に、不純物拡散、
イオン注入等により設けたピエゾ抵抗部５の抵抗値の変
化によって入力加速度を検出するものである。この発明
では、配線６は上が金（Ａｕ）層６ｂ、下がチタン（Ｔ
ｉ）層６ａの二層構造とされる。またコンタクトホール
４のピエゾ抵抗部５の上にプラチナシリサイド層７が形
成される。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板上に形成
した梁に設けたピエゾ抵抗部の抵抗値の変化によって生
ずる電圧／電流の変化より入力加速度を検出する小型の
シリコン加速度センサに関するものである。
した梁に設けたピエゾ抵抗部の抵抗値の変化によって生
ずる電圧／電流の変化より入力加速度を検出する小型の
シリコン加速度センサに関するものである。
【０００２】
【従来の技術】従来のシリコン加速度センサ１は図４に
示すように、 シリコン基板２の表面にシリコン酸化膜３ａを形成
し、 そのシリコン基板の梁状構造となる部分のシリコン
酸化膜３ａの一部を除去し、その除去した部分の下側の
領域に不純物拡散、イオン注入等を行って、ピエゾ抵抗
部５を形成し、 シリコン基板上にシリコン酸化膜３ｂを全面に形成
し、 ピエゾ抵抗部５上のシリコン酸化膜３（３ｂ）の一
部を除去して１対のコンタクトホール４を形成し、 １対のコンタクトホール４の底面と側面及び穴を囲
むシリコン酸化膜３の周縁及びその各穴の周縁から対向
する穴と反対方向に延長された部分（シリコン基板の前
記梁状構造となる部分）にアルミの配線６を例えば蒸着
又はスパッタリング及びエッチング処理により形成す
る。
示すように、 シリコン基板２の表面にシリコン酸化膜３ａを形成
し、 そのシリコン基板の梁状構造となる部分のシリコン
酸化膜３ａの一部を除去し、その除去した部分の下側の
領域に不純物拡散、イオン注入等を行って、ピエゾ抵抗
部５を形成し、 シリコン基板上にシリコン酸化膜３ｂを全面に形成
し、 ピエゾ抵抗部５上のシリコン酸化膜３（３ｂ）の一
部を除去して１対のコンタクトホール４を形成し、 １対のコンタクトホール４の底面と側面及び穴を囲
むシリコン酸化膜３の周縁及びその各穴の周縁から対向
する穴と反対方向に延長された部分（シリコン基板の前
記梁状構造となる部分）にアルミの配線６を例えば蒸着
又はスパッタリング及びエッチング処理により形成す
る。
【０００３】このようにして配線６を作製したシリコン
基板をエッチングして図３に示す梁状構造２ａを完成さ
せる。シリコン基板２に形成された４個のピエゾ抵抗部
５は配線６によりブリッジ回路を形成するように互いに
接続されている。シリコン基板２に形成された各梁状構
造２ａ（片持ちでも両持ちでもよい）には入力加速度に
よって、たわみが発生し、このたわみによってピエゾ抵
抗部５の抵抗値が変化する。４つのピエゾ抵抗部５をア
ームとするブリッジ回路の対角の１対の接続点間に電圧
を印加しておけば、対角の他方の対の接続点間に入力加
速度に応じた不平衡電圧が発生するようにされている。
基板をエッチングして図３に示す梁状構造２ａを完成さ
せる。シリコン基板２に形成された４個のピエゾ抵抗部
５は配線６によりブリッジ回路を形成するように互いに
接続されている。シリコン基板２に形成された各梁状構
造２ａ（片持ちでも両持ちでもよい）には入力加速度に
よって、たわみが発生し、このたわみによってピエゾ抵
抗部５の抵抗値が変化する。４つのピエゾ抵抗部５をア
ームとするブリッジ回路の対角の１対の接続点間に電圧
を印加しておけば、対角の他方の対の接続点間に入力加
速度に応じた不平衡電圧が発生するようにされている。
【０００４】しかし、ピエゾ抵抗部が１つでも入力加速
度に応じて抵抗値が変化するので、加速度計を構成でき
る。
度に応じて抵抗値が変化するので、加速度計を構成でき
る。
【０００５】
【発明が解決しようとする課題】加速度センサ１を作製
する上で、配線６まで作製したシリコン基板に梁状構造
を完成させるためにシリコン基板２をエッチングする必
要がある。しかしながら、従来の加速度センサ１は配線
６にアルミを用いているため、サンプルをＫＯＨに入れ
た時、アルミのＫＯＨ耐性が弱いため配線６が侵され、
更にはＫＯＨがコンタクトホール４にまで達してコンタ
クトホール４の底面側のピエゾ抵抗部５がエッチングさ
れるという不具合が発生しやすい。この発明は従来の欠
点を除去し、配線６及びコンタクトホール４のＫＯＨに
対するエッチング耐性を得るものである。
する上で、配線６まで作製したシリコン基板に梁状構造
を完成させるためにシリコン基板２をエッチングする必
要がある。しかしながら、従来の加速度センサ１は配線
６にアルミを用いているため、サンプルをＫＯＨに入れ
た時、アルミのＫＯＨ耐性が弱いため配線６が侵され、
更にはＫＯＨがコンタクトホール４にまで達してコンタ
クトホール４の底面側のピエゾ抵抗部５がエッチングさ
れるという不具合が発生しやすい。この発明は従来の欠
点を除去し、配線６及びコンタクトホール４のＫＯＨに
対するエッチング耐性を得るものである。
【０００６】
【課題を解決するための手段と作用】この発明では、配
線にＡｕ，Ｔｉ（上にＡｕ、その下にＴｉ）を用いるこ
とにより配線のＫＯＨに対するエッチング耐性を得て、
更にコンタクトホールの底面側にＫＯＨ耐性のあるプラ
チナシリサイド層を作製することによって配線の段差な
どからＫＯＨがコンタクトホール部分に回り込んでしま
ってもコンタクトホールにつながるピエゾ抵抗部がエッ
チングされるというような不具合を無くすことができ
る。
線にＡｕ，Ｔｉ（上にＡｕ、その下にＴｉ）を用いるこ
とにより配線のＫＯＨに対するエッチング耐性を得て、
更にコンタクトホールの底面側にＫＯＨ耐性のあるプラ
チナシリサイド層を作製することによって配線の段差な
どからＫＯＨがコンタクトホール部分に回り込んでしま
ってもコンタクトホールにつながるピエゾ抵抗部がエッ
チングされるというような不具合を無くすことができ
る。
【０００７】
【実施例】次に本発明の一実施例を図面を参照して説明
する。図１は本発明による加速度センサ１の一つの梁状
構造２ａに形成されたピエゾ抵抗部とその周辺の構造を
示す図であり、図２はその製造工程を示す図である。図
１、図２には図３と対応する部分に同じ符号を付してあ
る。工程からは従来の図４と同じであるので説明を
省略し、工程より説明する。
する。図１は本発明による加速度センサ１の一つの梁状
構造２ａに形成されたピエゾ抵抗部とその周辺の構造を
示す図であり、図２はその製造工程を示す図である。図
１、図２には図３と対応する部分に同じ符号を付してあ
る。工程からは従来の図４と同じであるので説明を
省略し、工程より説明する。
【０００８】 コンタクトホール４の底面のピエゾ抵
抗部５上に例えば蒸着又はスパッタリングによりプラチ
ナ膜を形成し、熱処理してプラチナシリサイド層（Ｐｔ
とシリコンの化合物）７を作製する。 コンタクトホール４のプラチナシリサイド層７上を
基点として、上に金層６ｂ、下にチタン層６ａを配した
２層構造の配線６を、例えば蒸着又はスッパタリングに
より、シリコン基板２の梁状構造となる部分のシリコン
酸化膜３上に作製する。
抗部５上に例えば蒸着又はスパッタリングによりプラチ
ナ膜を形成し、熱処理してプラチナシリサイド層（Ｐｔ
とシリコンの化合物）７を作製する。 コンタクトホール４のプラチナシリサイド層７上を
基点として、上に金層６ｂ、下にチタン層６ａを配した
２層構造の配線６を、例えば蒸着又はスッパタリングに
より、シリコン基板２の梁状構造となる部分のシリコン
酸化膜３上に作製する。
【０００９】なお、工程ととの間に、シリコン酸化
膜３ａを全て除去する工程を設けてもよい（請求項
３）。プラチナシリサイド層７及び金層６ｂはＫＯＨに
対するエッチング耐性をもっているので、梁状構造を完
成させるためにシリコン基板２をＫＯＨにつけてもエッ
チングされることはない。
膜３ａを全て除去する工程を設けてもよい（請求項
３）。プラチナシリサイド層７及び金層６ｂはＫＯＨに
対するエッチング耐性をもっているので、梁状構造を完
成させるためにシリコン基板２をＫＯＨにつけてもエッ
チングされることはない。
【００１０】
【発明の効果】以上説明したように本発明は配線６にＡ
ｕ／Ｔｉを用い、コンタクトホール４底面側にプラチナ
シリサイド層７を設けることにより、ＫＯＨエッチング
による配線６の侵食やコンタクトホール４のピエゾ抵抗
部５がエッチングされるという不具合を無くすという効
果が得られる。
ｕ／Ｔｉを用い、コンタクトホール４底面側にプラチナ
シリサイド層７を設けることにより、ＫＯＨエッチング
による配線６の侵食やコンタクトホール４のピエゾ抵抗
部５がエッチングされるという不具合を無くすという効
果が得られる。
【図１】この発明の実施例のシリコンの梁状構造の要部
を示す図で、Ａは平面図、Ｂは縦断面図。
を示す図で、Ａは平面図、Ｂは縦断面図。
【図２】図１のシリコン加速度センサの要部（梁状構造
となる部分）の製造工程図。
となる部分）の製造工程図。
【図３】従来のシリコン加速度センサのシリコンの梁状
構造の要部を示す図で、Ａは平面図、Ｂは縦断面図。
構造の要部を示す図で、Ａは平面図、Ｂは縦断面図。
【図４】図３のシリコン加速度センサの要部の製造工程
図。
図。
Claims (3)
- 【請求項１】 シリコン基板に作製した梁状構造の一部
の領域に設けたピエゾ抵抗部の抵抗値の変化によって入
力加速度を検出するシリコン加速度センサにおいて、 配線には上層が金（Ａｕ）、下層がチタン（Ｔｉ）の二
層構造が用いられ、 前記ピエゾ抵抗部と前記配線の接触するコンタクトホー
ル部分にプラチナシリサイド層が作製されていることを
特徴とする、 シリコン加速度センサ。 - 【請求項２】 シリコン基板の表面にシリコン酸化膜を
作製し、 そのシリコン基板の梁状構造となる部分のシリコン酸化
膜の一部を除去し、その除去した部分の下側の領域にピ
エゾ抵抗部を作製し、 そのシリコン基板上にシリコン酸化膜を全面に形成し、 前記ピエゾ抵抗部上のシリコン酸化膜の一部を除去して
コンタクトホールを形成し、 前記コンタクトホールの底面の前記ピエゾ抵抗部上にプ
ラチナシリサイド層を形成し、 そのプラチナシリサイド層の形成された前記コンタクト
ホールを基点として、上層に金、下層にチタンを配した
２層構造の配線を前記梁状構造となる部分の前記シリコ
ン酸化膜上に作製することを特徴とする、 シリコン加速度センサの作製法。 - 【請求項３】 シリコン基板の表面にシリコン酸化膜を
作製し、 そのシリコン基板の梁状構造となる部分のシリコン酸化
膜の一部を除去し、その除去した部分の下側の領域にピ
エゾ抵抗部を作製し、 シリコン基板の表面のシリコン酸化膜をすべて除去し、 そのシリコン基板上にシリコン酸化膜を全面に形成し、 前記ピエゾ抵抗部上のシリコン酸化膜の一部を除去して
コンタクトホールを形成し、 前記コンタクトホールの底面の前記ピエゾ抵抗部上にプ
ラチナシリサイド層を形成し、 そのプラチナシリサイド層の形成された前記コンタクト
ホールを基点として、上層に金、下層にチタンを配した
２層構造の配線を前記梁状構造となる部分のシリコン酸
化膜上に作製することを特徴とする、 シリコン加速度センサの作製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297995A JP2984734B2 (ja) | 1993-11-29 | 1993-11-29 | シリコン加速度センサとその作製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297995A JP2984734B2 (ja) | 1993-11-29 | 1993-11-29 | シリコン加速度センサとその作製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07151783A true JPH07151783A (ja) | 1995-06-16 |
| JP2984734B2 JP2984734B2 (ja) | 1999-11-29 |
Family
ID=17853773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297995A Expired - Fee Related JP2984734B2 (ja) | 1993-11-29 | 1993-11-29 | シリコン加速度センサとその作製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984734B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119737A (ja) * | 2009-12-01 | 2011-06-16 | Robert Bosch Gmbh | 半導体構成素子を電気接触接続するための層構造 |
-
1993
- 1993-11-29 JP JP5297995A patent/JP2984734B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119737A (ja) * | 2009-12-01 | 2011-06-16 | Robert Bosch Gmbh | 半導体構成素子を電気接触接続するための層構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2984734B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307328B2 (ja) | 半導体力学量センサ | |
| US6861276B2 (en) | Method for fabricating a single chip multiple range pressure transducer device | |
| US5471723A (en) | Methods of manufacturing thin-film absolute pressure sensors | |
| US6228275B1 (en) | Method of manufacturing a sensor | |
| JPH06267382A (ja) | 圧力スイッチ及びその製造方法 | |
| US5310610A (en) | Silicon micro sensor and manufacturing method therefor | |
| US6568269B2 (en) | Acceleration sensor and manufacturing method thereof | |
| JP2001004658A (ja) | ２軸半導体加速度センサおよびその製造方法 | |
| US6718824B2 (en) | Semiconductor dynamic quantity detecting sensor and manufacturing method of the same | |
| JP2822486B2 (ja) | 感歪センサおよびその製造方法 | |
| JP4214565B2 (ja) | 半導体力学量センサの製造方法 | |
| JPH07151783A (ja) | シリコン加速度センサとその作製法 | |
| JPH05281251A (ja) | 加速度センサおよびその製造方法 | |
| JPH0748564B2 (ja) | シリコンマイクロセンサ | |
| JP2002323513A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH05340955A (ja) | 加速度センサ | |
| JPH06163934A (ja) | 半導体加速度センサ及びその製造方法 | |
| JPH10256565A (ja) | マイクロメカニカル構造部を有する半導体素子の製造方法 | |
| JP3380908B2 (ja) | シリコン加速度センサの製法 | |
| JP4721497B2 (ja) | シリコンウェーハの加工方法、及び半導体ひずみセンサの製造方法 | |
| JPH0835982A (ja) | 半導体加速度センサの製造方法 | |
| JPH06151885A (ja) | 半導体加速度センサの製造方法 | |
| JPH11340189A (ja) | マイクロマシン製造における凹部又は貫通孔の形成方法 | |
| US6355578B1 (en) | Manufacturing method for a composite device | |
| JPH0712842A (ja) | 半導体容量式センサ及びセンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |