JPH07140476A - 電極配線、液晶表示装置及び液晶表示装置の製造方法 - Google Patents
電極配線、液晶表示装置及び液晶表示装置の製造方法Info
- Publication number
- JPH07140476A JPH07140476A JP28851193A JP28851193A JPH07140476A JP H07140476 A JPH07140476 A JP H07140476A JP 28851193 A JP28851193 A JP 28851193A JP 28851193 A JP28851193 A JP 28851193A JP H07140476 A JPH07140476 A JP H07140476A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- impurities
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】電気的に接続されたＡｌとＩＴＯの両電極の表
面が電解液に晒された際にできる局部電池系による両電
極の腐食を防止すること。 【構成】基板１１全面にＩＴＯ膜１２を製膜しフォトレ
ジスト１３を形成し、対向電極式ドライエッチング装置
を用いて、まずＣＨ3ＯＨとＡｒの混合ガスによりＩＴ
Ｏ膜の反応性イオンエッチングを行い、真空を破らずに
続けてＯ2ガスプラズマによりフォトレジスト１３をア
ッシング除去し、更にＯ2ガスに替えてＨ2で希釈したＢ
2Ｈ6ガスを真空容器内に導入し、基板面にＢ、Ｈ等の価
電子制御用の不純物を含むイオン１４のプラズマドーピ
ングを行なうことにより、ＩＴＯ表面の電極電位を変化
させ、Ａｌを全面に製膜して所定の電極配線１５を形成
する。
面が電解液に晒された際にできる局部電池系による両電
極の腐食を防止すること。 【構成】基板１１全面にＩＴＯ膜１２を製膜しフォトレ
ジスト１３を形成し、対向電極式ドライエッチング装置
を用いて、まずＣＨ3ＯＨとＡｒの混合ガスによりＩＴ
Ｏ膜の反応性イオンエッチングを行い、真空を破らずに
続けてＯ2ガスプラズマによりフォトレジスト１３をア
ッシング除去し、更にＯ2ガスに替えてＨ2で希釈したＢ
2Ｈ6ガスを真空容器内に導入し、基板面にＢ、Ｈ等の価
電子制御用の不純物を含むイオン１４のプラズマドーピ
ングを行なうことにより、ＩＴＯ表面の電極電位を変化
させ、Ａｌを全面に製膜して所定の電極配線１５を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、電極配線、液晶表示装
置及び液晶表示装置の製造方法に関するものである。
置及び液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、電子装置の実装部においては、信
頼性を高めるため図１（ｄ）に示した様に電子装置側か
ら配線１５されている金属を実装部でＩＴＯ（スズ添加
酸化インジウム）１２に変換し、ＩＴＯ１２との間で外
部回路１７との接続を行なう構造が用いられる場合があ
る。これは電子装置内部の配線１５には抵抗の低いＡｌ
を使い、実装用の電極１２には実装が容易なＩＴＯを使
う為である。
頼性を高めるため図１（ｄ）に示した様に電子装置側か
ら配線１５されている金属を実装部でＩＴＯ（スズ添加
酸化インジウム）１２に変換し、ＩＴＯ１２との間で外
部回路１７との接続を行なう構造が用いられる場合があ
る。これは電子装置内部の配線１５には抵抗の低いＡｌ
を使い、実装用の電極１２には実装が容易なＩＴＯを使
う為である。
【０００３】一方図４に示したのは、従来のＴＦＴアレ
イの製造工程の一例を示す概略断面図である。従来のＴ
ＦＴアレイの製造工程は、（ａ）に示すように、まず透
光性基板３１上にＣｒゲート電極３２を選択的に形成し
た後、化学気相堆積法によりＳｉＮｘゲート絶縁膜３
３、アモルファスＳｉ半導体層３４、ＳｉＮｘパッシベ
ーション膜３５を順次製膜する。次に、（ｂ）に示すよ
うに、ゲート電極３２上の所定の領域以外のＳｉＮｘパ
ッシベーション膜３５を除去した後オーミックコンタク
ト層３６を全面に製膜し、次いでＴＦＴ部のオーミック
コンタクト層３６、及びアモルファスＳｉ半導体層３４
を島化する。次に、（ｃ）に示すように、ＩＴＯ透明導
電膜３７を全面に製膜し、画素部に所定のパターンの画
素電極を形成した後、基板全面にＡｌとＴｉの積層膜か
らなるソース・ドレイン配線用金属膜３８を製膜する。
次に、（ｃ）に示すように、フォトリソグラフィー技術
を用いて所定のフォトレジストパターンを形成してＳｉ
Ｎｘパッシベーション膜３５上に残ったオーミックコン
タクト層３６、及びソース・ドレイン配線用金属膜３８
を一括してエッチングしてソース・ドレイン配線３８
ａ、３８ｂを形成し、（ｅ）に示した様な所望のＴＦＴ
アレイが完成する。
イの製造工程の一例を示す概略断面図である。従来のＴ
ＦＴアレイの製造工程は、（ａ）に示すように、まず透
光性基板３１上にＣｒゲート電極３２を選択的に形成し
た後、化学気相堆積法によりＳｉＮｘゲート絶縁膜３
３、アモルファスＳｉ半導体層３４、ＳｉＮｘパッシベ
ーション膜３５を順次製膜する。次に、（ｂ）に示すよ
うに、ゲート電極３２上の所定の領域以外のＳｉＮｘパ
ッシベーション膜３５を除去した後オーミックコンタク
ト層３６を全面に製膜し、次いでＴＦＴ部のオーミック
コンタクト層３６、及びアモルファスＳｉ半導体層３４
を島化する。次に、（ｃ）に示すように、ＩＴＯ透明導
電膜３７を全面に製膜し、画素部に所定のパターンの画
素電極を形成した後、基板全面にＡｌとＴｉの積層膜か
らなるソース・ドレイン配線用金属膜３８を製膜する。
次に、（ｃ）に示すように、フォトリソグラフィー技術
を用いて所定のフォトレジストパターンを形成してＳｉ
Ｎｘパッシベーション膜３５上に残ったオーミックコン
タクト層３６、及びソース・ドレイン配線用金属膜３８
を一括してエッチングしてソース・ドレイン配線３８
ａ、３８ｂを形成し、（ｅ）に示した様な所望のＴＦＴ
アレイが完成する。
【０００４】
【発明が解決しようとする課題】従来の実装電極では、
図１（ｄ）に示した構造で、電極配線の最表面にＡｌが
露出した状態で、例えば実装前に汚れを除去するために
アルカリ性溶液を用いて洗浄したりすると、段差部のＡ
ｌが溶けて断線したり、ＩＴＯ表面が還元されて実装電
極の接続部の抵抗が非常に高くなるといった問題が生じ
ていた。この原因は図２に示した様に、ＡｌとＩＴＯの
間に電解液を介した局部電池系が形成されてＡｌ表面で
は電解液との間でアノード反応として溶解が進み、一方
ＩＴＯ側ではカソード反応としてＩｎ2Ｏ3がＯを失う還
元反応が進行するためと考えられている。
図１（ｄ）に示した構造で、電極配線の最表面にＡｌが
露出した状態で、例えば実装前に汚れを除去するために
アルカリ性溶液を用いて洗浄したりすると、段差部のＡ
ｌが溶けて断線したり、ＩＴＯ表面が還元されて実装電
極の接続部の抵抗が非常に高くなるといった問題が生じ
ていた。この原因は図２に示した様に、ＡｌとＩＴＯの
間に電解液を介した局部電池系が形成されてＡｌ表面で
は電解液との間でアノード反応として溶解が進み、一方
ＩＴＯ側ではカソード反応としてＩｎ2Ｏ3がＯを失う還
元反応が進行するためと考えられている。
【０００５】一方、図４に示した様な従来のＴＦＴアレ
イの製造工程では、ソース・ドレイン配線をフォトリソ
グラフィー技術を用いて形成する際、画素電極上のＡｌ
／Ｔｉ積層膜にピンホール等があって下地のＩＴＯが露
出するような欠陥があると、局部的にＡｌとＩＴＯが同
時に表面に現われることになる。この様な状態でアルカ
リ溶液である現像液に晒されると、ピンホール内で前記
現像液を電解液とした前記同様の局部電池系が形成さ
れ、結果的にソース・ドレイン配線ではＡｌは表面が溶
解、また画素電極であるＩＴＯは還元されて黒化してし
まう。特に画素電極上は、ピンホール内のＩＴＯの還元
が黒い粒状の点として残り、ＴＦＴ−ＬＣＤの表示品位
を低下させるという問題が生じる。
イの製造工程では、ソース・ドレイン配線をフォトリソ
グラフィー技術を用いて形成する際、画素電極上のＡｌ
／Ｔｉ積層膜にピンホール等があって下地のＩＴＯが露
出するような欠陥があると、局部的にＡｌとＩＴＯが同
時に表面に現われることになる。この様な状態でアルカ
リ溶液である現像液に晒されると、ピンホール内で前記
現像液を電解液とした前記同様の局部電池系が形成さ
れ、結果的にソース・ドレイン配線ではＡｌは表面が溶
解、また画素電極であるＩＴＯは還元されて黒化してし
まう。特に画素電極上は、ピンホール内のＩＴＯの還元
が黒い粒状の点として残り、ＴＦＴ−ＬＣＤの表示品位
を低下させるという問題が生じる。
【０００６】この様な現象は、ＬＣＤやＥＬディスプレ
イの実装部、或はＴＦＴ−ＬＣＤの画素電極のみなら
ず、そのデバイス構造によるもの、ピンホールやゴミの
付着等の不良によるものかを問わず、電気的に接続され
たＡｌとＩＴＯが同時に表面に現われて電解液に晒され
るような状況であれば常に発生する。そこで従来は、電
解液中にＡｌ表面が露出しないような構造、或はＡｌ自
身の電極電位を変える材料の選択などの工夫がなされて
きた。例えば、前記した実装方法やＴＦＴ−ＬＣＤで
は、金属配線をＴｉやＭｏ、Ｃｒといった異なる金属を
Ａｌ表面に形成した積層配線とした構造としたり、Ａｌ
に不純物を添加した合金を配線に用いたりしている。
イの実装部、或はＴＦＴ−ＬＣＤの画素電極のみなら
ず、そのデバイス構造によるもの、ピンホールやゴミの
付着等の不良によるものかを問わず、電気的に接続され
たＡｌとＩＴＯが同時に表面に現われて電解液に晒され
るような状況であれば常に発生する。そこで従来は、電
解液中にＡｌ表面が露出しないような構造、或はＡｌ自
身の電極電位を変える材料の選択などの工夫がなされて
きた。例えば、前記した実装方法やＴＦＴ−ＬＣＤで
は、金属配線をＴｉやＭｏ、Ｃｒといった異なる金属を
Ａｌ表面に形成した積層配線とした構造としたり、Ａｌ
に不純物を添加した合金を配線に用いたりしている。
【０００７】しかしながらこれらの方法は、特に必要の
無い金属を製膜することによる工程や設備、材料の増
加、電極配線を所定のパターンに形成するときの工程や
設備の増加、断面形状の制御の困難さ、或は材料の変更
に伴う配線抵抗の増大といった、製造コストの増加や信
頼性の低下、或はデバイス性能の低下といった問題を引
き起こす。
無い金属を製膜することによる工程や設備、材料の増
加、電極配線を所定のパターンに形成するときの工程や
設備の増加、断面形状の制御の困難さ、或は材料の変更
に伴う配線抵抗の増大といった、製造コストの増加や信
頼性の低下、或はデバイス性能の低下といった問題を引
き起こす。
【０００８】本発明の第１の目的は、上記のような局部
電池系による腐食を生じることなく、電気的に接続され
たＡｌとＩＴＯからなる信頼性の高い電極配線を再現性
良く、安価に提供することである。すなわち、本発明
は、ＩＴＯからなる電極配線を形成する際に、両電極間
の電気化学的な表面電位差から生じる局部電池反応によ
る腐食を防止することのできる構造を有する信頼性の高
い電極配線に関するものである。
電池系による腐食を生じることなく、電気的に接続され
たＡｌとＩＴＯからなる信頼性の高い電極配線を再現性
良く、安価に提供することである。すなわち、本発明
は、ＩＴＯからなる電極配線を形成する際に、両電極間
の電気化学的な表面電位差から生じる局部電池反応によ
る腐食を防止することのできる構造を有する信頼性の高
い電極配線に関するものである。
【０００９】一方、従来のＴＦＴアレイの製造工程にお
いては、図４（ｂ）に示した様にオーミックコンタクト
層とアモルファスＳｉ半導体層の界面を清浄化するた
め、オーミックコンタクト層を製膜する直前に半導体層
表面の自然酸化膜を除去するためのフッ酸処理（スライ
スエッチング）を行なう必要がある。
いては、図４（ｂ）に示した様にオーミックコンタクト
層とアモルファスＳｉ半導体層の界面を清浄化するた
め、オーミックコンタクト層を製膜する直前に半導体層
表面の自然酸化膜を除去するためのフッ酸処理（スライ
スエッチング）を行なう必要がある。
【００１０】しかしスライスエッチング後できる限り速
くオーミックコンタクト層を製膜しないと再び自然酸化
膜が形成されてＴＦＴ特性を劣化させる原因となるた
め、非常に厳密な工程管理が必要である。この問題を解
決する方法として、アモルファスＳｉ半導体層表面に
Ｐ、Ｂ等の価電子制御用の不純物を含むイオンを打ち込
むことによって、半導体層表面に直接オーミックコンタ
クト層を形成する方法が有効であることが知られている
（例えば、特開昭６３−１１９２２４）。
くオーミックコンタクト層を製膜しないと再び自然酸化
膜が形成されてＴＦＴ特性を劣化させる原因となるた
め、非常に厳密な工程管理が必要である。この問題を解
決する方法として、アモルファスＳｉ半導体層表面に
Ｐ、Ｂ等の価電子制御用の不純物を含むイオンを打ち込
むことによって、半導体層表面に直接オーミックコンタ
クト層を形成する方法が有効であることが知られている
（例えば、特開昭６３−１１９２２４）。
【００１１】そこで、本発明の第２の目的は、この様な
イオンドーピング技術が活用でき、且つ上記したような
ソース・ドレイン配線にＡｌを用いた際に生じる局部電
池系による腐食を防止しすることができるＴＦＴ−ＬＣ
Ｄの構造を提供することで、さらなる工程簡略とコスト
の低減を実現することである。すなわち、本発明は、薄
膜トランジスタ型液晶表示装置（以下ＴＦＴ−ＬＣＤと
略す）を製造するにあたり、ａ−Ｓｉ半導体層の表面に
Ｐ、Ｂ等の価電子制御用の不純物を含むイオンを打ち込
む（ドーピングする）方法でオーミックコンタクト層を
形成する際、同時に画素電極表面にもイオンを打ち込む
ことのできる構造とすることで、その後のソース・ドレ
イン配線形成時に電池反応による腐食を防止し、且つ素
子構造及び工程を簡略化しつつ信頼性の高いＴＦＴ−Ｌ
ＣＤパネルを実現できる液晶表示装置の構造、及びその
製造方法に関するものである。
イオンドーピング技術が活用でき、且つ上記したような
ソース・ドレイン配線にＡｌを用いた際に生じる局部電
池系による腐食を防止しすることができるＴＦＴ−ＬＣ
Ｄの構造を提供することで、さらなる工程簡略とコスト
の低減を実現することである。すなわち、本発明は、薄
膜トランジスタ型液晶表示装置（以下ＴＦＴ−ＬＣＤと
略す）を製造するにあたり、ａ−Ｓｉ半導体層の表面に
Ｐ、Ｂ等の価電子制御用の不純物を含むイオンを打ち込
む（ドーピングする）方法でオーミックコンタクト層を
形成する際、同時に画素電極表面にもイオンを打ち込む
ことのできる構造とすることで、その後のソース・ドレ
イン配線形成時に電池反応による腐食を防止し、且つ素
子構造及び工程を簡略化しつつ信頼性の高いＴＦＴ−Ｌ
ＣＤパネルを実現できる液晶表示装置の構造、及びその
製造方法に関するものである。
【００１２】
【課題を解決するための手段】本発明は、ＩＴＯの表面
電位を変化させてＡｌとＩＴＯ間の局部電池系による腐
食を防止するため、ＩＴＯ表面に所定の方法で価電子制
御用の不純物を含むイオンを打ち込んだ構造を有するこ
とを特徴とする電極配線に関するものである。
電位を変化させてＡｌとＩＴＯ間の局部電池系による腐
食を防止するため、ＩＴＯ表面に所定の方法で価電子制
御用の不純物を含むイオンを打ち込んだ構造を有するこ
とを特徴とする電極配線に関するものである。
【００１３】また、本発明は、前記したＴＦＴアレイの
品質を高め、且つ製造工程を簡略化できる構造及び手段
を提供するものである。即ちＴＦＴアレイの構造を、そ
の製造工程のうちの１工程においてＴＦＴ部のソース・
ドレイン電極領域の半導体層と画素電極が同時に表面に
現われる構造とし、且つ当該工程において所定の方法で
価電子制御用の不純物を含むイオンを打ち込んだ後、画
素電極と電気的に接続されたソース・ドレイン配線を形
成する液晶表示装置及びその製造方法に関するものであ
る。
品質を高め、且つ製造工程を簡略化できる構造及び手段
を提供するものである。即ちＴＦＴアレイの構造を、そ
の製造工程のうちの１工程においてＴＦＴ部のソース・
ドレイン電極領域の半導体層と画素電極が同時に表面に
現われる構造とし、且つ当該工程において所定の方法で
価電子制御用の不純物を含むイオンを打ち込んだ後、画
素電極と電気的に接続されたソース・ドレイン配線を形
成する液晶表示装置及びその製造方法に関するものであ
る。
【００１４】
【作用】そもそも電気的に接続されたＡｌとＩＴＯの間
で上記のような腐食が生じるのは、電気化学的には電解
液中での両電極（ＡｌとＩＴＯ）表面の電極電位に差が
生じて電子の移動が生じるためで、両電極の電極電位の
差が大きいほど腐食は起こり易い。そこでＩＴＯの表面
電位を変化させる様な処理を施すことによって、両電極
間の表面電位の差を小さくすれば上述した腐食の防止が
可能であると考えられる。
で上記のような腐食が生じるのは、電気化学的には電解
液中での両電極（ＡｌとＩＴＯ）表面の電極電位に差が
生じて電子の移動が生じるためで、両電極の電極電位の
差が大きいほど腐食は起こり易い。そこでＩＴＯの表面
電位を変化させる様な処理を施すことによって、両電極
間の表面電位の差を小さくすれば上述した腐食の防止が
可能であると考えられる。
【００１５】本発明の電極配線によれば、ＩＴＯ表面に
価電子制御用の不純物を含むイオンが打ち込まれた構造
を有することにより、ＩＴＯ表面の電極電位が変化して
ＡｌとＩＴＯの間の表面電位差が小さくなり、電解液中
でＡｌとＩＴＯ間に形成される局部電池系によって生じ
る腐食を防止できるため、信頼性の高い電極配線を得る
ことができる。
価電子制御用の不純物を含むイオンが打ち込まれた構造
を有することにより、ＩＴＯ表面の電極電位が変化して
ＡｌとＩＴＯの間の表面電位差が小さくなり、電解液中
でＡｌとＩＴＯ間に形成される局部電池系によって生じ
る腐食を防止できるため、信頼性の高い電極配線を得る
ことができる。
【００１６】また本発明の液晶表示装置及びその製造方
法によれば、非常に清浄なオーミックコンタクト層と半
導体層の界面を有する良好なＴＦＴと、局部電池系によ
る腐食の無い信頼性の高いソース・ドレイン配線及び表
示品位の高い画素電極を、１つの工程で同時に、且つ従
来よりも簡略な製造工程で実現することができるため、
信頼性が高く安価なＴＦＴ−ＬＣＤを得ることができ
る。
法によれば、非常に清浄なオーミックコンタクト層と半
導体層の界面を有する良好なＴＦＴと、局部電池系によ
る腐食の無い信頼性の高いソース・ドレイン配線及び表
示品位の高い画素電極を、１つの工程で同時に、且つ従
来よりも簡略な製造工程で実現することができるため、
信頼性が高く安価なＴＦＴ−ＬＣＤを得ることができ
る。
【００１７】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。 （実施例１）図１は、本発明の１実施例である電子装置
の実装部の製造工程を示す概略断面図である。まず基板
１１全面にＩＴＯ膜１２を製膜し、図１（ａ）に示した
様な所定のパターンのフォトレジスト１３を形成する。
対向電極式ドライエッチング装置を用いて、まずＣＨ3
ＯＨとＡｒの混合ガスによりＩＴＯ膜１２の反応性イオ
ンエッチングを行い、真空を破らずに続けてＯ2ガスプ
ラズマによりフォトレジスト１３をアッシング除去す
る。更にＯ2ガスに替えてＨ2で希釈したＢ2Ｈ6ガスを真
空容器内に導入し、図１（ｂ）に示した様に、基板面に
Ｂ、Ｈ等の価電子制御用の不純物を含むイオン１４のプ
ラズマドーピングを行なう。その後Ａｌを全面に製膜
し、図１（ｃ）に示した様な所定の電極配線１５を形成
する。基板１１の切断や洗浄処理などの所定の実装前処
理を行い、大気中で２５０℃の熱処理を行なった後、図
１（ｄ）に示した様な導電性ペースト１６を介して外部
回路用配線１７との接続を行なう実装が完成する。
しながら説明する。 （実施例１）図１は、本発明の１実施例である電子装置
の実装部の製造工程を示す概略断面図である。まず基板
１１全面にＩＴＯ膜１２を製膜し、図１（ａ）に示した
様な所定のパターンのフォトレジスト１３を形成する。
対向電極式ドライエッチング装置を用いて、まずＣＨ3
ＯＨとＡｒの混合ガスによりＩＴＯ膜１２の反応性イオ
ンエッチングを行い、真空を破らずに続けてＯ2ガスプ
ラズマによりフォトレジスト１３をアッシング除去す
る。更にＯ2ガスに替えてＨ2で希釈したＢ2Ｈ6ガスを真
空容器内に導入し、図１（ｂ）に示した様に、基板面に
Ｂ、Ｈ等の価電子制御用の不純物を含むイオン１４のプ
ラズマドーピングを行なう。その後Ａｌを全面に製膜
し、図１（ｃ）に示した様な所定の電極配線１５を形成
する。基板１１の切断や洗浄処理などの所定の実装前処
理を行い、大気中で２５０℃の熱処理を行なった後、図
１（ｄ）に示した様な導電性ペースト１６を介して外部
回路用配線１７との接続を行なう実装が完成する。
【００１８】本実施例においては、図１（ｃ）に示した
様な、電極配線１５であるＡｌと実装用電極であるＩＴ
Ｏ１２が電気的につながり、且つ両電極表面が共に露出
している状態で弱アルカリ水溶液で洗浄を行なったが、
Ａｌ配線の断線等の不良は全く発生しなかった。またＩ
ＴＯのシート抵抗はドーピングにより若干上昇するが、
実装直前に行なう熱処理により完全に回復しており信頼
性の高いデバイスが実現できた。
様な、電極配線１５であるＡｌと実装用電極であるＩＴ
Ｏ１２が電気的につながり、且つ両電極表面が共に露出
している状態で弱アルカリ水溶液で洗浄を行なったが、
Ａｌ配線の断線等の不良は全く発生しなかった。またＩ
ＴＯのシート抵抗はドーピングにより若干上昇するが、
実装直前に行なう熱処理により完全に回復しており信頼
性の高いデバイスが実現できた。
【００１９】（実施例２）図３は、本発明の１実施例で
あるＴＦＴアレイの製造工程を示す概略断面図である。
まず図３（ａ）に示したように、透光性基板４１上にＣ
ｒゲート電極４２を選択的に形成した後、化学気相堆積
法によりＳｉＮｘゲート絶縁膜４３、アモルファスＳｉ
半導体層４４、ＳｉＮｘパッシベーション膜４５を順次
製膜する。次に、（ｂ）に示すように、ゲート電極４２
上に所定の形状のフォトレジスト４６を形成後、弗素系
或は塩素系ガスを用いたドライエッチング法によりＳｉ
Ｎｘパッシベーション膜４５とアモルファス半導体層４
４をエッチングし、続けて弗酸と弗化アンモニウムの混
合液を用いてＳｉＮｘパッシベーション膜４５の側面を
エッチングしてコンタクト領域の半導体層４４を露出
し、図３（ｂ）に示したようなＴＦＴのチャンネル領域
を形成する。次に、フォトレジスト４６を除去した後Ｉ
ＴＯ透明導電膜を全面に製膜し、図３（ｃ）に示したよ
うに所定のパターンの画素電極４７を形成し、基板全面
に価電子制御用の不純物を含むイオン４８を打ち込む。
本実施例では、ＲＦグロー放電でイオン化したＨ2希釈
のＰＨ3ガスを、質量分離せずにそのまま基板面に照射
する非質量分離型イオンドーピング法を用いた。本方法
ではＰ+、Ｈ+の他に、Ｈ2 +、ＰＨx +で現わさせるような
イオン種が全て打ち込まれる。打ち込まれたイオンの分
布する平均深さはイオン源の加速電圧により、またドー
ピングイオンの総量は打ち込み時間により制御する。こ
の表面処理によってＴＦＴ部にはオーミックコンタクト
層４９が形成され、またＩＴＯ表面の電気化学的な電極
電位が変化する。続いて図３（ｄ）示したように、基板
全面にＡｌとＴｉの積層膜からなるソース・ドレイン配
線用金属膜５０を製膜する。最後にフォトリソグラフィ
ー技術を用いて所定のフォトレジストパターンを形成
し、ソース・ドレイン配線用金属膜５０をエッチングし
てソース・ドレイン配線５０ａ、５０ｂを形成し、図３
（ｅ）に示した様な所望のＴＦＴアレイが完成する。
あるＴＦＴアレイの製造工程を示す概略断面図である。
まず図３（ａ）に示したように、透光性基板４１上にＣ
ｒゲート電極４２を選択的に形成した後、化学気相堆積
法によりＳｉＮｘゲート絶縁膜４３、アモルファスＳｉ
半導体層４４、ＳｉＮｘパッシベーション膜４５を順次
製膜する。次に、（ｂ）に示すように、ゲート電極４２
上に所定の形状のフォトレジスト４６を形成後、弗素系
或は塩素系ガスを用いたドライエッチング法によりＳｉ
Ｎｘパッシベーション膜４５とアモルファス半導体層４
４をエッチングし、続けて弗酸と弗化アンモニウムの混
合液を用いてＳｉＮｘパッシベーション膜４５の側面を
エッチングしてコンタクト領域の半導体層４４を露出
し、図３（ｂ）に示したようなＴＦＴのチャンネル領域
を形成する。次に、フォトレジスト４６を除去した後Ｉ
ＴＯ透明導電膜を全面に製膜し、図３（ｃ）に示したよ
うに所定のパターンの画素電極４７を形成し、基板全面
に価電子制御用の不純物を含むイオン４８を打ち込む。
本実施例では、ＲＦグロー放電でイオン化したＨ2希釈
のＰＨ3ガスを、質量分離せずにそのまま基板面に照射
する非質量分離型イオンドーピング法を用いた。本方法
ではＰ+、Ｈ+の他に、Ｈ2 +、ＰＨx +で現わさせるような
イオン種が全て打ち込まれる。打ち込まれたイオンの分
布する平均深さはイオン源の加速電圧により、またドー
ピングイオンの総量は打ち込み時間により制御する。こ
の表面処理によってＴＦＴ部にはオーミックコンタクト
層４９が形成され、またＩＴＯ表面の電気化学的な電極
電位が変化する。続いて図３（ｄ）示したように、基板
全面にＡｌとＴｉの積層膜からなるソース・ドレイン配
線用金属膜５０を製膜する。最後にフォトリソグラフィ
ー技術を用いて所定のフォトレジストパターンを形成
し、ソース・ドレイン配線用金属膜５０をエッチングし
てソース・ドレイン配線５０ａ、５０ｂを形成し、図３
（ｅ）に示した様な所望のＴＦＴアレイが完成する。
【００２０】本実施例においては、図３（ｄ）に示した
様に画素電極のＩＴＯとソース・ドレイン配線が積層さ
れた状態でフォトリソ工程を経ているが、ソース・ドレ
イン配線形成後の画素電極上を観察したところ、図４に
示した従来例で観察されたようなＩＴＯの還元による黒
い粒状の黒化した部分は無かった。また本実施例におい
ては、図３（ｃ）に示した様にＩＴＯ表面にイオンドー
ピングを行なう際に、同時にアモルファスＳｉ半導体層
表面にオーミックコンタクト層を形成している。そのた
め半導体層とオーミックコンタクト層の界面は非常に良
好であり、信頼性の高いＴＦＴ特性が再現性良く得られ
た。さらに従来例のようなスライスエッチングが必要な
いため、図３（ｂ）に示したＴＦＴのチャネル領域形成
後、次工程までのプロセス時間を厳密に管理する必要が
なくなり、工程での自由度が拡大し生産効率が高まっ
た。
様に画素電極のＩＴＯとソース・ドレイン配線が積層さ
れた状態でフォトリソ工程を経ているが、ソース・ドレ
イン配線形成後の画素電極上を観察したところ、図４に
示した従来例で観察されたようなＩＴＯの還元による黒
い粒状の黒化した部分は無かった。また本実施例におい
ては、図３（ｃ）に示した様にＩＴＯ表面にイオンドー
ピングを行なう際に、同時にアモルファスＳｉ半導体層
表面にオーミックコンタクト層を形成している。そのた
め半導体層とオーミックコンタクト層の界面は非常に良
好であり、信頼性の高いＴＦＴ特性が再現性良く得られ
た。さらに従来例のようなスライスエッチングが必要な
いため、図３（ｂ）に示したＴＦＴのチャネル領域形成
後、次工程までのプロセス時間を厳密に管理する必要が
なくなり、工程での自由度が拡大し生産効率が高まっ
た。
【００２１】本発明における主たる特徴は、Ａｌと電気
的に接続するＩＴＯの表面に価電子制御用のイオンを打
ち込んで電気化学的な電極電位を変えることにある。上
述した２つの実施例においては、価電子制御用のイオン
としてＢ、Ｐを用いるため、実際の処理に用いるガスと
してＢ2Ｈ6とＨ2の混合ガス、或はＰＨ3とＨ2の混合ガ
スを用いたが、ドーピング用ガスとしてはＰやＢを含む
化合物ガスであればよい。
的に接続するＩＴＯの表面に価電子制御用のイオンを打
ち込んで電気化学的な電極電位を変えることにある。上
述した２つの実施例においては、価電子制御用のイオン
としてＢ、Ｐを用いるため、実際の処理に用いるガスと
してＢ2Ｈ6とＨ2の混合ガス、或はＰＨ3とＨ2の混合ガ
スを用いたが、ドーピング用ガスとしてはＰやＢを含む
化合物ガスであればよい。
【００２２】また本発明の２つの実施例における価電子
制御用の不純物を含むイオンのドーピング量は、ドーピ
ング方法によっても異なるが、総量で概ね１０14〜１０
16ｃｍ-2の範囲であれば効果がある。また実施例２の中
で示した非質量分離型のイオンドーピング法の場合、加
速電圧が高すぎるとイオンが深く入りすぎて所望の効果
が得られないので、加速電圧は３０ｋＶ以下であること
が望ましい。
制御用の不純物を含むイオンのドーピング量は、ドーピ
ング方法によっても異なるが、総量で概ね１０14〜１０
16ｃｍ-2の範囲であれば効果がある。また実施例２の中
で示した非質量分離型のイオンドーピング法の場合、加
速電圧が高すぎるとイオンが深く入りすぎて所望の効果
が得られないので、加速電圧は３０ｋＶ以下であること
が望ましい。
【００２３】
【発明の効果】以上述べたところから明らかなように、
本発明は、ＩＴＯ表面に価電子制御用の不純物を含むイ
オンを打ち込んで電気化学的な電極電位を変える表面処
理を施すことによって、Ａｌと電気的に接続した状態で
電解液に晒されても両電極間で形成される局部電池系に
よる腐食の発生を防止し、信頼性の高い電極配線を再現
性良く得ることができる。
本発明は、ＩＴＯ表面に価電子制御用の不純物を含むイ
オンを打ち込んで電気化学的な電極電位を変える表面処
理を施すことによって、Ａｌと電気的に接続した状態で
電解液に晒されても両電極間で形成される局部電池系に
よる腐食の発生を防止し、信頼性の高い電極配線を再現
性良く得ることができる。
【００２４】また本発明は、ＴＦＴ−ＬＣＤの製造工程
において、オーミックコンタクト層の形成と、ＴＦＴの
ソース・ドレイン配線とＩＴＯ画素電極間で形成される
局部電池系による腐食を防止するＩＴＯに対する表面処
理とを、基板全面に価電子制御用の不純物を含むイオン
を打ち込むことにより同時に実現することができ、良好
なＴＦＴ特性と高い表示品位を再現性良く、しかも従来
よりも簡略化された工程で得ることができる。
において、オーミックコンタクト層の形成と、ＴＦＴの
ソース・ドレイン配線とＩＴＯ画素電極間で形成される
局部電池系による腐食を防止するＩＴＯに対する表面処
理とを、基板全面に価電子制御用の不純物を含むイオン
を打ち込むことにより同時に実現することができ、良好
なＴＦＴ特性と高い表示品位を再現性良く、しかも従来
よりも簡略化された工程で得ることができる。
【図１】本発明における電子装置の実装部の製造工程の
１例を示す概略断面図
１例を示す概略断面図
【図２】本発明における電解液中の電極間に生じる腐食
現象を説明する概略図
現象を説明する概略図
【図３】本発明におけるＴＦＴ液晶表示装置の製造工程
の１例を示す概略断面図
の１例を示す概略断面図
【図４】従来例のＴＦＴ液晶表示装置の製造工程の１例
を示す概略断面図
を示す概略断面図
１１ 基板 １２ ＩＴＯ膜 １３ フォトレジスト １４ 価電子制御用の不純物を含むイオン １５ 電極配線 １６ 導電性ペースト １７ 外部回路用配線
Claims (11)
- 【請求項１】電気的に接続されたアルミニウムとスズ添
加酸化インジウムとを同一表面に有し、且つ前記スズ添
加酸化インジウムの表面に、価電子制御用の不純物を含
むことを特徴とする電極配線。 - 【請求項２】価電子制御用の不純物は、価電子制御用の
不純物を含む化合物ガスをグロー放電プラズマによりイ
オン化し、生成されたイオンを質量分離せずに基板表面
に打ち込むことによって含まれたものであることを特徴
とする請求項１記載の電極配線。 - 【請求項３】価電子制御用の不純物は、価電子制御用の
不純物を含む化合物ガスのグロー放電プラズマ中の陰極
上に載置された基板表面にプラズマを晒すことによって
含まれたものであることを特徴とする請求項１記載の電
極配線。 - 【請求項４】透光性基板上に薄膜トランジスタのソース
・ドレイン領域の半導体層と画素電極が同時に表面に現
われる構造を有し、且つ前記ソース・ドレイン領域の半
導体層と画素電極の表面に価電子制御用の不純物を含
み、且つ前記画素電極とソース・ドレイン配線が電気的
に接続されていることを特徴とする液晶表示装置。 - 【請求項５】画素電極がスズ添加酸化インジウムからな
り、且つ画素電極と電気的に接続されたソース・ドレイ
ン配線の最表面がアルミニウムからなることを特徴とす
る請求項４記載の液晶表示装置。 - 【請求項６】価電子制御用の不純物は、価電子制御用の
不純物を含む化合物ガスをグロー放電プラズマによりイ
オン化し、生成されたイオンを質量分離せずに基板表面
に打ち込むことによって含まれたものであることを特徴
とする請求項４記載の液晶表示装置。 - 【請求項７】価電子制御用の不純物は、価電子制御用の
不純物を含む化合物ガスのグロー放電プラズマ中の陰極
上に載置された基板表面にプラズマを晒すことによって
含まれたものであることを特徴とする請求項４記載の液
晶表示装置。 - 【請求項８】製造工程中に薄膜トランジスタのソース・
ドレイン領域の半導体層と画素電極が同時に表面に現わ
れる構造を有する液晶表示装置の製造方法において、基
板表面に前記薄膜トランジスタのソース・ドレイン領域
の半導体層と前記画素電極が同時に現われる工程におい
て、前記基板全面に価電子制御用の不純物を含むイオン
を打ち込んだ後、画素電極と電気的に接続されたソース
・ドレイン配線を形成することを特徴とする液晶表示装
置の製造方法。 - 【請求項９】画素電極がスズ添加酸化インジウムからな
り、且つ画素電極と電気的に接続されたソース・ドレイ
ン配線の最表面がアルミニウムからなることを特徴とす
る請求項８記載の液晶表示装置の製造方法。 - 【請求項１０】価電子制御用の不純物を含むイオンを打
ち込む方法が、価電子制御用の不純物を含む化合物ガス
をグロー放電プラズマによりイオン化し、生成されたイ
オンを質量分離せずに当該基板表面に打ち込むことであ
ることを特徴とする請求項８記載の液晶表示装置の製造
方法。 - 【請求項１１】価電子制御用の不純物を含むイオンを打
ち込む方法が、価電子制御用の不純物を含む化合物ガス
のグロー放電プラズマ中の陰極上に載置された当該基板
表面にプラズマを晒すことであることを特徴とする請求
項８記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28851193A JPH07140476A (ja) | 1993-11-17 | 1993-11-17 | 電極配線、液晶表示装置及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28851193A JPH07140476A (ja) | 1993-11-17 | 1993-11-17 | 電極配線、液晶表示装置及び液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07140476A true JPH07140476A (ja) | 1995-06-02 |
Family
ID=17731180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28851193A Pending JPH07140476A (ja) | 1993-11-17 | 1993-11-17 | 電極配線、液晶表示装置及び液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07140476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184527A (ja) * | 2005-12-30 | 2007-07-19 | Quanta Display Inc | ピクセル構造を作製するための方法 |
-
1993
- 1993-11-17 JP JP28851193A patent/JPH07140476A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184527A (ja) * | 2005-12-30 | 2007-07-19 | Quanta Display Inc | ピクセル構造を作製するための方法 |
| JP4504335B2 (ja) * | 2005-12-30 | 2010-07-14 | 廣輝電子股▲ふん▼有限公司 | ピクセル構造を作製するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
| US5614728A (en) | Thin film transistor and fabrication method thereof | |
| US7476898B2 (en) | Thin film and manufacturing method of the same | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| JPS63316470A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09183603A (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| KR20080084084A (ko) | 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법 | |
| US5723366A (en) | Dry etching method, method of fabricating semiconductor device, and method of fabricating liquid crystal display device | |
| US20080087633A1 (en) | Method for forming a metal line and method for manufacturing display substrate having the metal line | |
| JPH08250743A (ja) | 半導体装置の作製方法 | |
| JPH07140476A (ja) | 電極配線、液晶表示装置及び液晶表示装置の製造方法 | |
| JPH01259565A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
| CA1305398C (en) | Method for producing high yield electrical contacts to n _amorphous silicon | |
| JP4143144B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4036917B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3489217B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH07273342A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100850050B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| JPH0621465A (ja) | 半導体装置とその作製方法 |