JPH0713310Y2 - FM-AM stereo receiver - Google Patents
FM-AM stereo receiverInfo
- Publication number
- JPH0713310Y2 JPH0713310Y2 JP1988135588U JP13558888U JPH0713310Y2 JP H0713310 Y2 JPH0713310 Y2 JP H0713310Y2 JP 1988135588 U JP1988135588 U JP 1988135588U JP 13558888 U JP13558888 U JP 13558888U JP H0713310 Y2 JPH0713310 Y2 JP H0713310Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- stereo
- low
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 この考案は、FM−AMステレオ受信装置において、受信モ
ードをAMからFMステレオモードに切り換えたときに、ス
テレオインジケータの誤点灯を防止するステレオ表示回
路に関する。[Detailed Description of the Invention] <Industrial field of application> This invention is a stereo display that prevents erroneous lighting of the stereo indicator when the reception mode is switched from AM to FM stereo mode in an FM-AM stereo receiver. Regarding the circuit.
〈従来の技術〉 FM−AMステレオ受信装置は、第２図のような構成を有す
る。<Prior Art> An FM-AM stereo receiver has a configuration as shown in FIG.
AM復調回路１において、（1a）はAM高周波信号を局部発
振回路（1b）からの局部発振信号と混合することによつ
て中間周波信号に変換する混合回路、（1c）は中間周波
信号を増幅する中間周波増幅回路、（1d）はAM検波回
路、（1e）はAM検波出力を整流する第１のローパスフイ
ルタ回路（1f）を有し、この第１のローパスフイルタ回
路（1f）の出力電圧を利得制御信号として前記混合回路
（1a）、中間周波増幅回路（1c）に入力して、AM復調回
路（１）の利得を制御する自動利得制御回路である。In the AM demodulation circuit 1, (1a) is a mixing circuit that converts an AM high frequency signal into an intermediate frequency signal by mixing the local oscillation signal from the local oscillation circuit (1b), and (1c) amplifies the intermediate frequency signal. The intermediate frequency amplifier circuit, (1d) has an AM detection circuit, (1e) has a first low-pass filter circuit (1f) that rectifies the AM detection output, and the output voltage of the first low-pass filter circuit (1f) Is input to the mixing circuit (1a) and the intermediate frequency amplifier circuit (1c) as a gain control signal to control the gain of the AM demodulation circuit (1).
FM復調回路（２）において、（2a）はFM高周波信号を増
幅する高周波増幅回路、（2b）はこの高周波増幅回路
（2a）からの高周波信号を局部発振回路（2c）からの局
部発振信号と混合することによつて中間周波信号に変換
する混合回路、（2d）は中間周波信号を増幅する中間周
波増幅回路、（2e）はFM検波回路である。このFM検波回
路（2e）からはメイン信号（Ｌ＋Ｒ）、サブ信号（Ｌ−
Ｒ）および19KHzのパイロツト信号からなるコンポジツ
ト信号が出力される。In the FM demodulation circuit (2), (2a) is a high-frequency amplifier circuit that amplifies the FM high-frequency signal, and (2b) is a high-frequency signal from this high-frequency amplifier circuit (2a) as a local oscillation signal from the local oscillation circuit (2c). A mixing circuit for converting to an intermediate frequency signal by mixing, (2d) is an intermediate frequency amplifier circuit for amplifying the intermediate frequency signal, and (2e) is an FM detection circuit. From the FM detection circuit (2e), the main signal (L + R) and the sub signal (L-
A composite signal consisting of R) and a pilot signal of 19 KHz is output.
このコンポジツト信号はステレオ復調回路（３）によつ
てＬ、Ｒのステレオ信号に復調される。This composite signal is demodulated by the stereo demodulation circuit (3) into L and R stereo signals.
（４）は38KHzのサブキヤリア信号を発生するためのPLL
方式のサブキヤリア信号発生回路で、コンポジツト信号
に含まれる19KHzのパイロツト信号と電圧制御型発振回
路（4c）の出力（76KHz）を第１の分周回路（4d）によ
つて1/2分周し（38）KHz）、さらに、第２の分周回路
（4e）によつて1/2分周した信号（19KHz）とを位相比較
し、２つの信号の位相差に応じた差信号を出力する位相
検波回路（4a）と、この位相検波回路（4a）の出力を整
流して２つの信号の差信号電圧を得る第２のローパスフ
イルタ回路（4b）とからなり、この差信号電圧によつて
前記電圧制御型発振回路（4c）の発振周波数を制御し
て、前記第１の分周回路（4d）の出力が38KHzに、第２
の分周回路（4e）の出力が19KHzになるように制御され
る。(4) is a PLL for generating a 38 KHz subcarrier signal
In the sub-carrier signal generation circuit of the method, the 19KHz pilot signal included in the composite signal and the output (76KHz) of the voltage controlled oscillator (4c) are divided by 1/2 by the first divider circuit (4d). (38 KHz) and the signal (19 KHz) divided by 1/2 by the second frequency dividing circuit (4e) are compared in phase, and a difference signal corresponding to the phase difference between the two signals is output. It consists of a phase detection circuit (4a) and a second low-pass filter circuit (4b) that rectifies the output of this phase detection circuit (4a) to obtain the difference signal voltage of the two signals. By controlling the oscillation frequency of the voltage controlled oscillator circuit (4c), the output of the first frequency divider circuit (4d) is set to 38 KHz,
The frequency divider circuit (4e) output is controlled to be 19KHz.
また、（５）はパイロツト信号検波回路、（5a）は同期
検波回路で、前記コンポジツト信号を第２の分周回路
（4e）の出力（19KHz）によつて同期検波して19KHzのパ
イロツト信号を取り出し、このパイロツト信号を第３の
ローパスフイルタ回路（5b）によつて整流し、その出力
電圧によつてトリガ回路（5c）を駆動して、ステレオイ
ンジケータ信号を出力し、このステレオインジケータ信
号によつてステレオインジケータ（６）を点灯させる。Further, (5) is a pilot signal detection circuit, and (5a) is a synchronous detection circuit. The composite signal is synchronously detected by the output (19KHz) of the second frequency dividing circuit (4e) to obtain a 19KHz pilot signal. This pilot signal is taken out, rectified by the third low-pass filter circuit (5b), the trigger circuit (5c) is driven by its output voltage, and the stereo indicator signal is output. Then, turn on the stereo indicator (6).
一方、前記トリガ回路（5c）から出力されるステレオ−
モノ切換信号をステレオスイツチ回路（７）を入力し
て、その出力により前記ステレオ復調回路（３）をステ
レオモードまたはモノモードに切り換える。On the other hand, the stereo output from the trigger circuit (5c)
The mono switch signal is input to the stereo switch circuit (7), and its output switches the stereo demodulation circuit (3) to the stereo mode or the mono mode.
以上がFM−AMステレオ受信装置の一般的な構成である
が、従来のステレオ表示回路は次のような構成である。The above is the general configuration of the FM-AM stereo receiver, but the conventional stereo display circuit has the following configuration.
同図において説明すると、FMステレオ−AM切換回路
（９）をAMモードに切り換えたとき、それによつて強制
モノラル回路（８）を動作させ、その出力で前記電圧制
御型発振回路（4c）の発振を停止させて、ステレオイン
ジケータ（６）を消灯させる構成を有する。Explaining in the figure, when the FM stereo-AM switching circuit (9) is switched to AM mode, the forced monaural circuit (8) is operated accordingly, and the output thereof oscillates the voltage controlled oscillator circuit (4c). Is stopped and the stereo indicator (6) is turned off.
この場合、前記第１、第２の分周回路（4d），（4e）つ
のロジツクがハイまたはローのいずれかのモードに固定
されるから、その出力によつてステレオインジケータ
（６）が誤点灯することがおこる。これを防止するため
に、前記強制モノラル回路（８）の出力を前記トリガ回
路（5c）に入力して、このトリガ回路（5c）を制御し
て、ステレオインジケータ信号が出力されないようにす
ることにより、強制的にステレオインジケータ（６）が
点灯しないようにしている。In this case, since the logics of the first and second frequency dividing circuits (4d) and (4e) are fixed to either the high mode or the low mode, the stereo indicator (6) is erroneously turned on by its output. Things will happen. In order to prevent this, by inputting the output of the forced monaural circuit (8) to the trigger circuit (5c) and controlling the trigger circuit (5c), the stereo indicator signal is prevented from being output. , The stereo indicator (6) is forcibly turned off.
〈考案が解決しようとする課題〉 ところが、以上の構成では、受信モードをAMからFMステ
レオモードに切り換えた場合、その直後、ステレオイン
ジケータ（６）が誤点灯する問題点がある。<Problems to be solved by the invention> However, in the above configuration, when the reception mode is switched from AM to FM stereo mode, the stereo indicator (6) is erroneously lit immediately after that.
すなわち、受信モードをAMからFMステレオモードに切り
換えた場合、前記強制モノラル回路（８）によるトリガ
回路（5c）の制御は即時に解除されるが、パイロツト信
号検波回路（５）の第３のローパスフイルタ回路（5b）
はある一定の時定数を有し、そのデイスチヤージまたは
チヤージに前記時定数に比例した時間を要し、それによ
つてトリガ回路（5c）から誤りのステレオインジケータ
信号が出力されるためである（特に、第３のローパスフ
イルタ回路（5b）として一端子型回路を採用した場
合）。That is, when the reception mode is switched from AM to FM stereo mode, the control of the trigger circuit (5c) by the forced monaural circuit (8) is immediately released, but the third low-pass of the pilot signal detection circuit (5). Filter circuit (5b)
Because it has a certain time constant, and the charge or charge requires a time proportional to the time constant, which causes an erroneous stereo indicator signal to be output from the trigger circuit (5c) (particularly, (When a one-terminal type circuit is adopted as the third low-pass filter circuit (5b)).
〈課題を解決するための手段〉 この考案の代表的な実施例を示す第１図を参照して説明
すると、この考案は、前記のFM−AMステレオ受信装置に
おいて、受信モードをAMモードからFMステレオモードに
切り換えたときにトリガ回路（5c）を制御して、ステレ
オインジケータ信号出力を停止させる前記自動利得制御
回路（1e）の第１のローパスフイルタ回路（1f）の電圧
出力、及び前記第３のローパスフイルタ回路（5b）の電
圧出力を、それぞれトリガ回路（5c）に入力接続し、か
つ、前記第１のローパスフイルタ回路（1f）の時定数
を、第３のローパスフイルタ回路（5b）の時定数より大
きくしたことを特徴とするものである。<Means for Solving the Problems> Referring to FIG. 1 showing a typical embodiment of the present invention, the present invention is directed to the above-mentioned FM-AM stereo receiver in which the reception mode is changed from AM mode to FM. The voltage output of the first low-pass filter circuit (1f) of the automatic gain control circuit (1e) that controls the trigger circuit (5c) when switching to the stereo mode to stop the output of the stereo indicator signal, and the third output. The voltage outputs of the low-pass filter circuit (5b) are connected to the trigger circuit (5c), and the time constant of the first low-pass filter circuit (1f) is set to the third low-pass filter circuit (5b). It is characterized in that it is made larger than the time constant.
〈作用〉 受信モードをAMからFMステレオモードに切り換えた場
合、前記強制モノラル回路（８）によるトリガ回路（5
c）の制御は即時に解除されるが、パイロツト信号検波
回路（５）の第３のローパスフイルタ回路（5b）はある
一定の時定数を有し、そのデイスチヤージまたはチヤー
ジに前記時定数に比例した時間を要する。<Operation> When the reception mode is switched from AM to FM stereo mode, the trigger circuit (5
Although the control of c) is released immediately, the third low-pass filter circuit (5b) of the pilot signal detection circuit (5) has a certain time constant, and its charge or charge is proportional to the time constant. It takes time.
しかし、一方では、前記自動利得制御回路（1e）の第１
のローパスフイルタ回路（1f）の出力電圧がトリガ回路
（5c）に入力され、かつ、この第１のローパスフイルタ
回路（1f）の時定数は前記第３のローパスフイルタ回路
（5b）の時定数より大きくしてあるので、この第３のロ
ーパスフイルタ回路（5b）がデイスチヤージまたはチヤ
ージする期間を越えて前記第１のローパスフイルタ回路
（1f）の出力電圧が保持されるために、この第１のロー
パスフイルタ回路（1f）の出力電圧によつてトリガ回路
（5c）を制御することにより、誤りのステレオインジケ
ータ信号が出力されないようにすることができる。However, on the other hand, the first of the automatic gain control circuit (1e)
The output voltage of the low-pass filter circuit (1f) is input to the trigger circuit (5c), and the time constant of the first low-pass filter circuit (1f) is greater than the time constant of the third low-pass filter circuit (5b). Since the output voltage of the first low-pass filter circuit (1f) is maintained beyond the period in which the third low-pass filter circuit (5b) is discharged or charged, the output voltage of the first low-pass filter circuit (1f) is maintained. By controlling the trigger circuit (5c) by the output voltage of the filter circuit (1f), it is possible to prevent the erroneous stereo indicator signal from being output.
〈実施例〉 この考案の代表的な実施例を第１図において説明する。
図中、第２図の従来例と同等部分には同一符号を付し、
その説明は省略する。<Embodiment> A typical embodiment of the present invention will be described with reference to FIG.
In the figure, the same parts as those of the conventional example of FIG.
The description is omitted.
図において、（１）はAM復調回路で、（1a）は混合回
路、（1b）は局部発振回路、（1c）は中間周波増幅回
路、（1d）はAM検波回路、（1e）は自動利得制御回路、
（1f）は第１のローパスフイルタ回路である。In the figure, (1) is an AM demodulation circuit, (1a) is a mixing circuit, (1b) is a local oscillation circuit, (1c) is an intermediate frequency amplification circuit, (1d) is an AM detection circuit, and (1e) is an automatic gain. Control circuit,
(1f) is a first low-pass filter circuit.
（２）はFM復調回路で、（2a）は高周波増幅回路、（2
b）は混合回路、（2c）は局部発振回路、（2d）は中間
周波増幅回路、（2e）はFM検波回路である。(2) is an FM demodulator circuit, (2a) is a high frequency amplifier circuit, (2
b) is a mixing circuit, (2c) is a local oscillation circuit, (2d) is an intermediate frequency amplification circuit, and (2e) is an FM detection circuit.
（３）はステレオ復調回路である。(3) is a stereo demodulation circuit.
（４）はサブキヤリア信号発生回路で、（4a）は位相検
波回路、（4b）は第２のローパスフイルタ回路、（4c）
は電圧制御型発振回路、（4d）は第１の分周回路、（4
e）は第２の分周回路である。(4) is a subcarrier signal generation circuit, (4a) is a phase detection circuit, (4b) is a second low-pass filter circuit, (4c).
Is a voltage controlled oscillator, (4d) is the first frequency divider, (4d
e) is a second frequency dividing circuit.
（５）はパイロツト信号検波回路で、（5a）は同期検波
回路、（5b）は第３のローパスフイルタ回路、（5c）は
トリガ回路である。(5) is a pilot signal detection circuit, (5a) is a synchronous detection circuit, (5b) is a third low-pass filter circuit, and (5c) is a trigger circuit.
（６）はステレオインジケータ、（７）はステレオスイ
ツチ回路、（８）は強制モノラル回路、（９）はFMステ
レオーAM切換回路である。(6) is a stereo indicator, (7) is a stereo switch circuit, (8) is a forced monaural circuit, and (9) is an FM stereo-AM switching circuit.
そして、この考案（実施例）では、受信モードをAMから
FMステレオモードにに切り換えたときに、前記第３のロ
ーパスフイルタ回路（5b）の出力電圧とともに前記自動
利得制御回路（1e）の第１のローパスフイルタ回路（1
f）の出力電圧をトリガ回路（5c）に入力し、このトリ
ガ回路（5c）を制御することによりステレオインジケー
タ信号の出力を停止させ、かつ、前記第１のローパスフ
イルタ回路（1f）の時定数を第３のローパスフイルタ回
路（5b）の時定数より大きくする。In this device (embodiment), the reception mode is changed from AM.
When switching to the FM stereo mode, the output voltage of the third low-pass filter circuit (5b) and the first low-pass filter circuit (1e) of the automatic gain control circuit (1e) are combined.
The output voltage of (f) is input to the trigger circuit (5c), the output of the stereo indicator signal is stopped by controlling the trigger circuit (5c), and the time constant of the first low-pass filter circuit (1f). Is larger than the time constant of the third low-pass filter circuit (5b).
これは、第１のローパスフイルタ回路（1f）の時定数を
第３のローパスフイルタ回路（5b）の時定数より大きく
することにより、第３のローパスフイルタ回路（5b）が
デイスチヤージまたはチヤージに要する時間を越えて、
第１のローパスフイルタ回路（1f）の出力電圧を保持
し、この出力電圧によつてトリガ回路（5c）を制御し
て、誤りのステレオインジケータ信号が出力されないよ
うにするためである。This is because the time constant of the first low-pass filter circuit (1f) is made larger than the time constant of the third low-pass filter circuit (5b) so that the time required for the third low-pass filter circuit (5b) to discontinue or charge. Beyond
This is because the output voltage of the first low pass filter circuit (1f) is held and the trigger circuit (5c) is controlled by this output voltage so that an erroneous stereo indicator signal is not output.
〈考案の効果〉 以上の説明で明らかなように、この考案は、受信モード
をAMからFMステレオモードに切り換えたときに、前記パ
イロツト信号検出回路の第３のローパスフイルタ回路の
時定数より大きな時定数を有する前記自動利得制御回路
の第１のローパスフイルタ回路の出力電圧によつてトリ
ガ回路を制御するようにしたので、第３のローパスフイ
ルタ回路がデイスチヤージまたはチヤージする期間を越
えて前記第１のローパスフイルタ回路の出力電圧が保持
され、この出力電圧によつてトリガ回路を制御すること
ができ、それによつて、誤りのステレオインジケータ信
号が出力されないようにすることができる。<Effect of Device> As is apparent from the above description, this device is designed to operate when the reception mode is switched from AM to FM stereo mode and when the time constant is larger than the time constant of the third low-pass filter circuit of the pilot signal detection circuit. Since the trigger circuit is controlled by the output voltage of the first low-pass filter circuit of the automatic gain control circuit having a constant value, the first low-pass filter circuit controls the trigger circuit by the output voltage of the first low-pass filter circuit. The output voltage of the low-pass filter circuit is held, and the output voltage can control the trigger circuit, thereby preventing the false stereo indicator signal from being output.
第１図はこの考案のFM−AMステレオ受信装置の代表的な
実施例の構成を示す図、第２図は従来のFM−AMステレオ
受信装置の構成を示す図である。 （１）はAM復調回路、（1a）は混合回路、（1b）は局部
発振回路、（1c）は中間周波増幅回路、（1d）はAM検波
回路、（1e）は自動利得制御回路、（1f）は第１のロー
パスフイルタ回路、（２）はFM復調回路（２）で、（2
a）は高周波増幅回路、（2b）は混合回路、（2c）は局
部発振回路、（2d）は中間周波増幅回路、（2e）はFM検
波回路、（３）はステレオ復調回路、（４）はサブキヤ
リア信号発生回路、（4a）は位相検波回路、（4b）は第
２のローパスフイルタ回路、（4c）は電圧制御型発振回
路、（4d）は第１の分周回路、（4e）は第２の分周回
路、（５）はパイロツト信号検波回路、（5a）は同期検
波回路、（5b）は第３のローパスフイルタ回路、（5c）
はトリガ回路、（６）はステレオインジケータ、（７）
はステレオスイツチ回路、（８）は強制モノラル回路、
（９）はFMステレオ−AM切換回路である。FIG. 1 is a diagram showing the configuration of a typical embodiment of the FM-AM stereo receiver of the present invention, and FIG. 2 is a diagram showing the configuration of a conventional FM-AM stereo receiver. (1) is an AM demodulation circuit, (1a) is a mixing circuit, (1b) is a local oscillation circuit, (1c) is an intermediate frequency amplification circuit, (1d) is an AM detection circuit, (1e) is an automatic gain control circuit, ( 1f) is the first low-pass filter circuit, (2) is the FM demodulation circuit (2), and (2)
a) a high frequency amplifier circuit, (2b) a mixing circuit, (2c) a local oscillation circuit, (2d) an intermediate frequency amplifier circuit, (2e) an FM detection circuit, (3) a stereo demodulation circuit, (4) Is a subcarrier signal generation circuit, (4a) is a phase detection circuit, (4b) is a second low-pass filter circuit, (4c) is a voltage controlled oscillator circuit, (4d) is a first frequency dividing circuit, and (4e) is Second frequency divider circuit, (5) pilot signal detection circuit, (5a) synchronous detection circuit, (5b) third low-pass filter circuit, (5c)
Is a trigger circuit, (6) is a stereo indicator, (7)
Is a stereo switch circuit, (8) is a forced monaural circuit,
(9) is an FM stereo-AM switching circuit.
Claims (1)
（1f）によって整流し、この整流出力電圧を利得制御信
号として出力する自動利得制御回路（1e）を有するAM復
調回路（１）と、FM信号を検波してコンポジット信号を
得るFM復調回路（２）と、前記コンポジット信号に含ま
れるパイロット信号を、電圧制御型発振回路（4c）の出
力信号を分周した分周信号によって検出し、このパイロ
ット信号を第３のローパスフイルタ回路（5b）によって
整流し、この整流出力電圧によってステレオインジケー
タ信号を出力するトリガ回路（5c）を有するステレオ復
調回路（３）とからなるFMステレオ受信装置であって、
受信モードをAMモードに切り換えたときに、その切換出
力で前記電圧制御型発振回路（4c）の発振を停止させる
とともに、前記トリガ回路（5c）を制御して、ステレオ
インジケータ信号の出力を停止させるFM−AMステレオ受
信装置において、受信モードをAMモードからFMモードに
切り換えたときに、トリガ回路（5c）を制御して、ステ
レオインジケータ信号出力を停止させる前記自動利得制
御回路（1e）の第１のローパスフイルタ回路（1f）の電
圧出力、及び前記第３のローパスフイルタ回路（5b）の
電圧出力を、それぞれトリガ回路（5c）に入力接続し、
かつ、前記第１のローパスフイルタ回路（1f）の時定数
を、第３のローパスフイルタ回路（5b）の時定数より大
きくしたことを特徴とするFM−AMステレオ受信装置。1. An AM demodulation circuit (1) having an automatic gain control circuit (1e) for rectifying an AM detection output by a first low-pass filter circuit (1f) and outputting the rectified output voltage as a gain control signal. An FM demodulation circuit (2) for detecting an FM signal to obtain a composite signal, and a pilot signal included in the composite signal are detected by a frequency-divided signal obtained by dividing the output signal of the voltage controlled oscillator circuit (4c), An FM stereo receiver comprising a stereo demodulation circuit (3) having a trigger circuit (5c) that rectifies this pilot signal by a third low-pass filter circuit (5b) and outputs a stereo indicator signal by this rectified output voltage. hand,
When the reception mode is switched to the AM mode, the switching output stops the oscillation of the voltage controlled oscillator circuit (4c) and also controls the trigger circuit (5c) to stop the output of the stereo indicator signal. In the FM-AM stereo receiver, the first automatic gain control circuit (1e) for controlling the trigger circuit (5c) to stop the stereo indicator signal output when the reception mode is switched from the AM mode to the FM mode. The voltage output of the low-pass filter circuit (1f) and the voltage output of the third low-pass filter circuit (5b) are input and connected to the trigger circuit (5c),
An FM-AM stereo receiver, wherein the time constant of the first low-pass filter circuit (1f) is made larger than the time constant of the third low-pass filter circuit (5b).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988135588U JPH0713310Y2 (en) | 1988-10-18 | 1988-10-18 | FM-AM stereo receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988135588U JPH0713310Y2 (en) | 1988-10-18 | 1988-10-18 | FM-AM stereo receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0255751U JPH0255751U (en) | 1990-04-23 |
| JPH0713310Y2 true JPH0713310Y2 (en) | 1995-03-29 |
Family
ID=31395349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988135588U Expired - Lifetime JPH0713310Y2 (en) | 1988-10-18 | 1988-10-18 | FM-AM stereo receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713310Y2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042955A (en) * | 1983-08-19 | 1985-03-07 | Sanyo Electric Co Ltd | Stop signal generating circuit |
-
1988
- 1988-10-18 JP JP1988135588U patent/JPH0713310Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0255751U (en) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0572137B2 (en) | ||
| JPH0713310Y2 (en) | FM-AM stereo receiver | |
| JPS6029251Y2 (en) | AM stereo receiver | |
| JP2830115B2 (en) | Heterodyne FM receiver circuit | |
| JPS5929416Y2 (en) | Receiving machine | |
| JPS5920212B2 (en) | stereo demodulator | |
| JPH0418267Y2 (en) | ||
| JPS5850654Y2 (en) | AM/FM stereo radio receiver | |
| JP2609913B2 (en) | Signal discrimination circuit | |
| JPS6223161Y2 (en) | ||
| JPH0138972Y2 (en) | ||
| JPS5813647Y2 (en) | stereo multiplex circuit | |
| JPH04602Y2 (en) | ||
| JP2810601B2 (en) | FM / AM receiving circuit | |
| JP4141040B2 (en) | AM / FM receiver | |
| JPH0438617Y2 (en) | ||
| JPS6029262Y2 (en) | Television audio multiplex signal control channel signal detection circuit | |
| JPS62219900A (en) | Automatic surround mode controller | |
| JP2504800B2 (en) | FM receiver | |
| JPH0429252U (en) | ||
| JPH0224269Y2 (en) | ||
| JPH0352061Y2 (en) | ||
| JPH0641406Y2 (en) | FM stereo receiver | |
| US5103480A (en) | FMX identification signal detection apparatus | |
| JPS6122385Y2 (en) |