JPH07131292A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH07131292A JPH07131292A JP27048993A JP27048993A JPH07131292A JP H07131292 A JPH07131292 A JP H07131292A JP 27048993 A JP27048993 A JP 27048993A JP 27048993 A JP27048993 A JP 27048993A JP H07131292 A JPH07131292 A JP H07131292A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- filter circuit
- input terminal
- resistors
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 所望利得のフィルタ回路を、増幅器を必要と
しない簡単な構成で省スペースかつ安価に得ること。 【構成】 複数の受動素子Ｒ１〜Ｒ７，Ｃ１〜Ｃ４と１
個の演算増幅器１をネットワークに接続形成したフィル
タ回路において、前記演算増幅器１の出力側から入力側
へ抵抗分割信号を帰環するために該出力側に設けた直列
抵抗体Ｒａ，Ｒｂを具備したこと。
しない簡単な構成で省スペースかつ安価に得ること。 【構成】 複数の受動素子Ｒ１〜Ｒ７，Ｃ１〜Ｃ４と１
個の演算増幅器１をネットワークに接続形成したフィル
タ回路において、前記演算増幅器１の出力側から入力側
へ抵抗分割信号を帰環するために該出力側に設けた直列
抵抗体Ｒａ，Ｒｂを具備したこと。
Description
【０００１】
【産業上の利用分野】この発明は複数の受動素子と１個
の演算増幅器をネットワークに接続形成したフィルタ回
路に関するものである。
の演算増幅器をネットワークに接続形成したフィルタ回
路に関するものである。
【０００２】
【従来の技術】図４乃至図６は従来のフィルタ回路を示
す構成図であり、図４は信号入力端子０と演算増幅器１
１の非反転入力端子との間に抵抗Ｒ１１，Ｒ１２を直列
に接続し、その抵抗Ｒ１１，Ｒ１２の接続点Ｐと演算増
幅器１１の出力端子との間にコンデンサＣ１１を接続
し、上記非反転入力端子とアースＥとの間にコンデンサ
Ｃ１２を接続し、上記演算増幅器１１の反転入力端子と
出力端子との間を直接接続した構成である。
す構成図であり、図４は信号入力端子０と演算増幅器１
１の非反転入力端子との間に抵抗Ｒ１１，Ｒ１２を直列
に接続し、その抵抗Ｒ１１，Ｒ１２の接続点Ｐと演算増
幅器１１の出力端子との間にコンデンサＣ１１を接続
し、上記非反転入力端子とアースＥとの間にコンデンサ
Ｃ１２を接続し、上記演算増幅器１１の反転入力端子と
出力端子との間を直接接続した構成である。
【０００３】図５は演算増幅器１１の反転入力端子とア
ースＥとの間に抵抗Ｒ１３を接続すると共に、該反転入
力端子と出力端子との間に抵抗Ｒ１４を接続したもの
で、他の構成は前記図４と同じ構成であるから、同一部
分に同一符号を付して重複説明を省略する。
ースＥとの間に抵抗Ｒ１３を接続すると共に、該反転入
力端子と出力端子との間に抵抗Ｒ１４を接続したもの
で、他の構成は前記図４と同じ構成であるから、同一部
分に同一符号を付して重複説明を省略する。
【０００４】図６は信号入力端子０と演算増幅器１１の
反転入力端子との間に抵抗Ｒ１５とコンデンサＣ１３を
直列に接続し、その抵抗Ｒ１５とコンデンサＣ１３の接
続点Ｐを抵抗Ｒ１６を介してアースＥに接続すると共に
コンデンサＣ１４を介して上記演算増幅器１１の出力端
子に接続し、この演算増幅器１１の反転入力端子と出力
端子との間に抵抗Ｒ１７を接続し該演算増幅器の非反転
入力端子をアースＥに接続した構成である。
反転入力端子との間に抵抗Ｒ１５とコンデンサＣ１３を
直列に接続し、その抵抗Ｒ１５とコンデンサＣ１３の接
続点Ｐを抵抗Ｒ１６を介してアースＥに接続すると共に
コンデンサＣ１４を介して上記演算増幅器１１の出力端
子に接続し、この演算増幅器１１の反転入力端子と出力
端子との間に抵抗Ｒ１７を接続し該演算増幅器の非反転
入力端子をアースＥに接続した構成である。
【０００５】前記図４の構成において、コンデンサＣ１
１を√２Ｃ、コンデンサＣ１２をＣ／√２とした場合、
利得が１に限定されるとすれば、前記図５の構成におい
て、コンデンサＣ１１，Ｃ１２をそれぞれＣとした場
合、利得が１．５８に限定される。
１を√２Ｃ、コンデンサＣ１２をＣ／√２とした場合、
利得が１に限定されるとすれば、前記図５の構成におい
て、コンデンサＣ１１，Ｃ１２をそれぞれＣとした場
合、利得が１．５８に限定される。
【０００６】そこで、図４，図５の構成において、１０
０倍の利得フィルタとするためには、演算増幅器１１の
出力端子に、それぞれ１００倍，６３．０６倍の増幅器
を接続することが必要となります。
０倍の利得フィルタとするためには、演算増幅器１１の
出力端子に、それぞれ１００倍，６３．０６倍の増幅器
を接続することが必要となります。
【０００７】また、前記図６の構成において、１００倍
のバンドパスフィルタを構成するためには、抵抗Ｒ１５
＝２００Ｒ，コンデンサＣ１３＝Ｃ１４とするが、入力
インピーダンスが数百Ωの場合には、１０％近くの利得
誤差が生じる。この利得誤差を小さくするには、バンド
パスフィルタの利得を抑えて、演算増幅器１１の出力端
子に増幅器を接続することが必要であります。
のバンドパスフィルタを構成するためには、抵抗Ｒ１５
＝２００Ｒ，コンデンサＣ１３＝Ｃ１４とするが、入力
インピーダンスが数百Ωの場合には、１０％近くの利得
誤差が生じる。この利得誤差を小さくするには、バンド
パスフィルタの利得を抑えて、演算増幅器１１の出力端
子に増幅器を接続することが必要であります。
【０００８】
【発明が解決しようとする課題】従来のフィルタ回路は
以上のように構成されているので、図４，図５の従来例
では利得が固定され、図６の従来例では利得は変えられ
るが、その利得が入力インピーダンスにより制約を受け
るという問題点があった。また、所望の利得を得るため
には増幅器を接続しなければならず、構成が複雑、かつ
高価になるという問題点があった。
以上のように構成されているので、図４，図５の従来例
では利得が固定され、図６の従来例では利得は変えられ
るが、その利得が入力インピーダンスにより制約を受け
るという問題点があった。また、所望の利得を得るため
には増幅器を接続しなければならず、構成が複雑、かつ
高価になるという問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたものであり、増幅器などを用いることな
く、所望の利得が得られるフィルタ回路を提供すること
を目的とする。
ためになされたものであり、増幅器などを用いることな
く、所望の利得が得られるフィルタ回路を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】この発明に係るフィルタ
回路は、複数の受動素子と演算増幅器をネットワーク接
続して形成したフィルタ回路において、前記演算増幅器
の出力側から入力側へ抵抗分割信号を帰環するために該
出力側に直列抵抗体を設けたものである。
回路は、複数の受動素子と演算増幅器をネットワーク接
続して形成したフィルタ回路において、前記演算増幅器
の出力側から入力側へ抵抗分割信号を帰環するために該
出力側に直列抵抗体を設けたものである。
【００１１】
【作用】この発明におけるフィルタ回路は、演算増幅器
の出力信号を抵抗分割して入力側へ帰環することによ
り、増幅器を用いることなく所望の利得を得ることがで
き、簡単かつ安価に省スペースに構成することができ
る。
の出力信号を抵抗分割して入力側へ帰環することによ
り、増幅器を用いることなく所望の利得を得ることがで
き、簡単かつ安価に省スペースに構成することができ
る。
【００１２】
【実施例】実施例１．図１はこの発明の実施例１を示す
構成図であり、信号入力端子０と演算増幅器１の非反転
入力端子との間に抵抗Ｒ１，Ｒ２を直列に接続し、上記
演算増幅器１の反転入力端子と出力端子との間を直接接
続すると共に該出力端子とアースＥとの間に抵抗（直列
抵抗体）Ｒａ，Ｒｂを直列に接続し、この抵抗Ｒａ，Ｒ
ｂの接続点Ｐ２と上記抵抗（受動素子）Ｒ１，Ｒ２の接
続点Ｐ１との間にコンデンサ（受動素子）Ｃ１を接続
し、上記非反転入力端子とアースＥとの間にコンデンサ
（受動素子）Ｃ２を接続した構成である。
構成図であり、信号入力端子０と演算増幅器１の非反転
入力端子との間に抵抗Ｒ１，Ｒ２を直列に接続し、上記
演算増幅器１の反転入力端子と出力端子との間を直接接
続すると共に該出力端子とアースＥとの間に抵抗（直列
抵抗体）Ｒａ，Ｒｂを直列に接続し、この抵抗Ｒａ，Ｒ
ｂの接続点Ｐ２と上記抵抗（受動素子）Ｒ１，Ｒ２の接
続点Ｐ１との間にコンデンサ（受動素子）Ｃ１を接続
し、上記非反転入力端子とアースＥとの間にコンデンサ
（受動素子）Ｃ２を接続した構成である。
【００１３】本実施例１は上記の構成であるから、 （Ｒａ//Ｒｂ）≪１／２πｆｃ√２Ｃ ・・・・・・（１） ここでｆｃはフィルタのカットオフ周波数 √２ＣはコンデンサＣ１の容量 に設定すると、抵抗Ｒａ，Ｒｂによる全体回路への影響
は無視できるため、前記図４に示す従来例と同じ動作を
することになる。
は無視できるため、前記図４に示す従来例と同じ動作を
することになる。
【００１４】この図１の実施例１がフィルタ回路として
動作するためには、演算増幅器１の入力側から出力側の
抵抗分割出力までの一巡利得を考え、 （Ｒ１＋Ｒ２／Ｒ１）×（Ｒａ／Ｒａ＋Ｒｂ）＝１ ・・・・・（２） とすることにより、前記図４に示す従来例とほぼ同じ周
波数特性のフィルタ回路を構成できる。
動作するためには、演算増幅器１の入力側から出力側の
抵抗分割出力までの一巡利得を考え、 （Ｒ１＋Ｒ２／Ｒ１）×（Ｒａ／Ｒａ＋Ｒｂ）＝１ ・・・・・（２） とすることにより、前記図４に示す従来例とほぼ同じ周
波数特性のフィルタ回路を構成できる。
【００１５】図２はこの発明の実施例２を示す構成図で
あり、演算増幅器１の反転入力端子とアースＥとの間に
抵抗（受動素子）Ｒ３を接続すると共に該反転入力端子
と出力端子との間に抵抗（受動素子）Ｒ４を接続したも
ので、他の構成は前記図１と同じ構成であるから、同一
部分に同一符号を付して重複説明を省略する。
あり、演算増幅器１の反転入力端子とアースＥとの間に
抵抗（受動素子）Ｒ３を接続すると共に該反転入力端子
と出力端子との間に抵抗（受動素子）Ｒ４を接続したも
ので、他の構成は前記図１と同じ構成であるから、同一
部分に同一符号を付して重複説明を省略する。
【００１６】本実施例２は上記の構成であるから、 （Ｒａ//Ｒｂ）≪（１／２πｆｃＣ） ・・・・・・（３） に設定すると、抵抗Ｒａ，Ｒｂによる全体回路への影響
は無視できる。そこで、前記（２）式の条件を満足する
ように回路素子の定数を決めることにより、前記図５に
示す従来例とほぼ同じ周波数特性のフィルタ回路を構成
することができる。
は無視できる。そこで、前記（２）式の条件を満足する
ように回路素子の定数を決めることにより、前記図５に
示す従来例とほぼ同じ周波数特性のフィルタ回路を構成
することができる。
【００１７】例えば、Ｒ１，Ｒ２＝１００ｋΩ，Ｃ１，
Ｃ２＝０．３１８μＦ，Ｒ３＝１ｋΩ、Ｒ４＝９９ｋ
Ω，Ｒａ＝９．８４１５ｋΩ，Ｒｂ＝１５８．５Ωと
し、ｆｃ＝５Ｈｚ，入力インピーダンス１００ｋΩとす
ると、利得Ｑが１００倍のバンドパスフィルタを構成で
きる。
Ｃ２＝０．３１８μＦ，Ｒ３＝１ｋΩ、Ｒ４＝９９ｋ
Ω，Ｒａ＝９．８４１５ｋΩ，Ｒｂ＝１５８．５Ωと
し、ｆｃ＝５Ｈｚ，入力インピーダンス１００ｋΩとす
ると、利得Ｑが１００倍のバンドパスフィルタを構成で
きる。
【００１８】図３はこの発明の実施例３を示す構成図で
あり、信号入力端子０と演算増幅器１の反転入力端子と
の間に抵抗（受動素子）Ｒ５とコンデンサ（受動素子）
Ｃ３を直列に接続し、その抵抗Ｒ５とコンデンサＣ３の
接続点Ｐ１を抵抗（受動素子）Ｒ６を介してアースＥに
接続すると共に、コンデンサＣ３と並列にコンデンサＣ
４と抵抗Ｒ７との直列体を接続し、上記演算増幅器１の
非反転入力端子をアースＥに接続し、この演算増幅器１
の出力端子とアースＥとの間に抵抗Ｒａ，Ｒｂを直列に
接続し、この抵抗Ｒａ，Ｒｂの接続点Ｐ２に、上記コン
デンサ（受動素子）Ｃ４と抵抗（受動素子）Ｒ７の接続
点Ｐ３を接続した構成である。
あり、信号入力端子０と演算増幅器１の反転入力端子と
の間に抵抗（受動素子）Ｒ５とコンデンサ（受動素子）
Ｃ３を直列に接続し、その抵抗Ｒ５とコンデンサＣ３の
接続点Ｐ１を抵抗（受動素子）Ｒ６を介してアースＥに
接続すると共に、コンデンサＣ３と並列にコンデンサＣ
４と抵抗Ｒ７との直列体を接続し、上記演算増幅器１の
非反転入力端子をアースＥに接続し、この演算増幅器１
の出力端子とアースＥとの間に抵抗Ｒａ，Ｒｂを直列に
接続し、この抵抗Ｒａ，Ｒｂの接続点Ｐ２に、上記コン
デンサ（受動素子）Ｃ４と抵抗（受動素子）Ｒ７の接続
点Ｐ３を接続した構成である。
【００１９】本実施例３は上記の構成であるから、 （Ｒａ//Ｒｂ）≪（Ｒ３／２πｆｃＣ1 ） ・・・・・・（４） に設定すると、抵抗Ｒａ，Ｒｂによる全体回路への影響
は無視できる。そこで、利得をＫとすると、 Ｋ×（Ｒｂ／Ｒａ＋Ｒｂ）＝１ ・・・・・・（５） の条件を満足するように回路素子の定数を決めることに
より、前記図６に示す従来例とほぼ同じ周波数特性のフ
ィルタ回路を構成することができる。例えば、Ｒ１＝１
００ｋΩ，Ｒ２＝５．８８ｋΩ，Ｃ１，Ｃ２＝０．９５
４μＦ，Ｒ３＝２００ｋΩ，Ｒａ＝９．９ｋΩ，Ｒｂ＝
１００Ωとし、ｆｃ＝５Ｈｚ，入力インピーダンス１０
０ｋΩとすると、利得Ｑが１００倍のバンドパスフィル
タを構成できる。
は無視できる。そこで、利得をＫとすると、 Ｋ×（Ｒｂ／Ｒａ＋Ｒｂ）＝１ ・・・・・・（５） の条件を満足するように回路素子の定数を決めることに
より、前記図６に示す従来例とほぼ同じ周波数特性のフ
ィルタ回路を構成することができる。例えば、Ｒ１＝１
００ｋΩ，Ｒ２＝５．８８ｋΩ，Ｃ１，Ｃ２＝０．９５
４μＦ，Ｒ３＝２００ｋΩ，Ｒａ＝９．９ｋΩ，Ｒｂ＝
１００Ωとし、ｆｃ＝５Ｈｚ，入力インピーダンス１０
０ｋΩとすると、利得Ｑが１００倍のバンドパスフィル
タを構成できる。
【００２０】
【発明の効果】以上のように、この発明によれば、複数
の受動素子と演算増幅器をネットワーク接続して形成し
たフィルタ回路において、前記演算増幅器の出力側から
入力側へ抵抗分割信号を帰環するために該出力側に設け
た直列抵抗体を具備して構成したので、増幅器などの余
分な回路を用いることなく、所望利得のフィルタ回路
を、増幅器を必要としない簡単な構成で省スペースかつ
安価に得ることができるという効果がある。
の受動素子と演算増幅器をネットワーク接続して形成し
たフィルタ回路において、前記演算増幅器の出力側から
入力側へ抵抗分割信号を帰環するために該出力側に設け
た直列抵抗体を具備して構成したので、増幅器などの余
分な回路を用いることなく、所望利得のフィルタ回路
を、増幅器を必要としない簡単な構成で省スペースかつ
安価に得ることができるという効果がある。
【図１】この発明の実施例１を示す構成図である。
【図２】この発明の実施例２を示す構成図である。
【図３】この発明の実施例３を示す構成図である。
【図４】従来のフィルタ回路の構成図である。
【図５】従来のフィルタ回路の構成図である。
【図６】従来のフィルタ回路の構成図である。
１ 演算増幅器 Ｒ１〜Ｒ７ 抵抗（受動素子） Ｃ１〜Ｃ４ コンデンサ（受動素子） Ｒａ，Ｒｂ 抵抗（直列抵抗体）
Claims (1)
- 【請求項１】 複数の受動素子と１個の演算増幅器をネ
ットワークに接続形成したフィルタ回路において、前記
演算増幅器の出力側から入力側へ抵抗分割信号を帰環す
るために該出力側に直列抵抗体を設けたことを特徴とす
るフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27048993A JPH07131292A (ja) | 1993-10-28 | 1993-10-28 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27048993A JPH07131292A (ja) | 1993-10-28 | 1993-10-28 | フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131292A true JPH07131292A (ja) | 1995-05-19 |
Family
ID=17487001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27048993A Pending JPH07131292A (ja) | 1993-10-28 | 1993-10-28 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131292A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950214B1 (ko) * | 2006-09-28 | 2010-03-29 | 한양대학교 산학협력단 | 저전압 아날로그 필터 회로 |
-
1993
- 1993-10-28 JP JP27048993A patent/JPH07131292A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950214B1 (ko) * | 2006-09-28 | 2010-03-29 | 한양대학교 산학협력단 | 저전압 아날로그 필터 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236404B2 (ja) | ||
| JP3038236B2 (ja) | 平衡フィルタ回路 | |
| JPH08162903A (ja) | ジャイレータ回路を用いた接地インダクタンス回路 | |
| US3936777A (en) | Arrangements for simulating inductance and filter networks incorporating such improvements | |
| US3895309A (en) | Sub networks for filter ladder networks | |
| JPH0159767B2 (ja) | ||
| JPH07131292A (ja) | フィルタ回路 | |
| EP0078574B1 (en) | All-pass circuit arrangement | |
| US3051920A (en) | Active two-port network | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| KR940012818A (ko) | 필터회로 | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| JPS6336800Y2 (ja) | ||
| RU2195070C1 (ru) | Широкополосный активный пьезоэлектрический фильтр | |
| RU1807555C (ru) | Полосовой пьезоэлектрический фильтр | |
| RU2033688C1 (ru) | Активный полосовой пьезоэлектрический фильтр | |
| SU1698952A1 (ru) | Активна лини задержки | |
| JPH0113456Y2 (ja) | ||
| JP3010890B2 (ja) | 抵抗マルチプライア回路 | |
| JPS6147450B2 (ja) | ||
| RU1801247C (ru) | Активный пьезоэлектрический режекторный фильтр | |
| JPS5821210Y2 (ja) | 高周波集積回路装置 | |
| JPS6115633Y2 (ja) | ||
| JPS6310615B2 (ja) |