JPH07129399A - 命令属性レジスターを使用して多機能命令を実行する マイクロコンピュータ - Google Patents
命令属性レジスターを使用して多機能命令を実行する マイクロコンピュータInfo
- Publication number
- JPH07129399A JPH07129399A JP30453793A JP30453793A JPH07129399A JP H07129399 A JPH07129399 A JP H07129399A JP 30453793 A JP30453793 A JP 30453793A JP 30453793 A JP30453793 A JP 30453793A JP H07129399 A JPH07129399 A JP H07129399A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- address
- attribute
- addressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】 （修正有）
【目的】命令に対する複数の属性をレジスターに設定す
ることで基本命令と複合命令を分離して命令体系の合理
化をはかり、結果的に基本命令の総数を減らすことで、
プログラミングを容易にする。 【構成】命令属性レジスターとマイクロコードの第１段
パイプラインレジスターからの制御信号を使ってオペラ
ンドのアドレス生成回路及び作業用Ｘ／Ｙレジスターを
選定し、インクリメンター・デクリメンターとマルチプ
レクサーを組み合わせてプリ・ポストアドレッシング或
いはインクリメント・デクリメントアドレッシングの指
定をする。また繰り返しカウンターを使ってマイクロコ
ードのループ回数を制御する。さらにホールト、割り込
み処理の高速応答のためにオペランドのアドレッシング
別にマイクロコードシーケンサーの制御のための多重分
岐処理回路を設ける。
ることで基本命令と複合命令を分離して命令体系の合理
化をはかり、結果的に基本命令の総数を減らすことで、
プログラミングを容易にする。 【構成】命令属性レジスターとマイクロコードの第１段
パイプラインレジスターからの制御信号を使ってオペラ
ンドのアドレス生成回路及び作業用Ｘ／Ｙレジスターを
選定し、インクリメンター・デクリメンターとマルチプ
レクサーを組み合わせてプリ・ポストアドレッシング或
いはインクリメント・デクリメントアドレッシングの指
定をする。また繰り返しカウンターを使ってマイクロコ
ードのループ回数を制御する。さらにホールト、割り込
み処理の高速応答のためにオペランドのアドレッシング
別にマイクロコードシーケンサーの制御のための多重分
岐処理回路を設ける。
Description
【産業上の利用分野】この発明は、電子計算機からＣＩ
ＳＣ型およびＲＩＳＣ型計算機等のマイクロコンピュー
タに使われる命令の多機能化と処理時間の高速化に関す
るものである。
ＳＣ型およびＲＩＳＣ型計算機等のマイクロコンピュー
タに使われる命令の多機能化と処理時間の高速化に関す
るものである。
【従来の技術】従来の計算機素子の命令体系は１つの命
令に対し１つの固定された機能のみを実行するもので、
あるビット幅で様々な命令を定義するには限界があり、
また多くの種類の命令を記憶するにはプログラマーにと
って非常に厄介な事であった。そこで命令のアドレッシ
ングについては組み合わせ命令として、ある命令の前で
修飾命令として定義するとその命令が指定したように実
行するものができた。あるいは一つの命令を何回も繰り
返す方法として命令の前で繰り返し回数を設定する命令
を実行する方法等が考案された。しかしながらこのよう
な修飾命令では同時に多くの機能を指定するには限界が
ありました。また高速割り込み応答に対処するためには
実行中の命令処理を停止して、一時的にその内部状態を
スタックに退避することが必要であるが、その際最終モ
ードを記憶する為の手段が無いため高機能の属性を指定
することが非常に困難であった。
令に対し１つの固定された機能のみを実行するもので、
あるビット幅で様々な命令を定義するには限界があり、
また多くの種類の命令を記憶するにはプログラマーにと
って非常に厄介な事であった。そこで命令のアドレッシ
ングについては組み合わせ命令として、ある命令の前で
修飾命令として定義するとその命令が指定したように実
行するものができた。あるいは一つの命令を何回も繰り
返す方法として命令の前で繰り返し回数を設定する命令
を実行する方法等が考案された。しかしながらこのよう
な修飾命令では同時に多くの機能を指定するには限界が
ありました。また高速割り込み応答に対処するためには
実行中の命令処理を停止して、一時的にその内部状態を
スタックに退避することが必要であるが、その際最終モ
ードを記憶する為の手段が無いため高機能の属性を指定
することが非常に困難であった。
【発明が解決しようとする課題】本発明は命令に対する
複数の属性をレジスターに設定することで命令の合理化
をはかり、結果的に基本命令の総数を減らすことで、プ
ログラミングを容易にする事である。また多くの機能を
個々の命令に内在させることでプログラムのサイズを極
端に小さくし、且つ機能の並列処理回路を個々のマイク
ロコードに埋め込み実行することで、スループットの向
上をはかるのが目的である。
複数の属性をレジスターに設定することで命令の合理化
をはかり、結果的に基本命令の総数を減らすことで、プ
ログラミングを容易にする事である。また多くの機能を
個々の命令に内在させることでプログラムのサイズを極
端に小さくし、且つ機能の並列処理回路を個々のマイク
ロコードに埋め込み実行することで、スループットの向
上をはかるのが目的である。
【課題を解決する為の手段】本発明は複数の機能属性で
指定されるビットからなる命令属性レジスターを使用す
ることにより、ある命令を実行する前に１つあるいは複
数の命令を使ってその属性を設定して実行することで多
くの機能を１つの命令内で並列処理することができる。
その属性としては請求項２に記述するように、命令のソ
ースオペランドとデステイネーションオペランドの各々
に対し不変、インクリメント、デクリメントのアドレッ
シングの指定、両オペランドに対するプリ・ポストアド
レッシングの指定、アドレスの拡張指定、繰り返し回数
の指定が可能である。この機能を実現するための手段と
しては大きく分けて２つあり、一つは命令属性レジスタ
ーを含む実行処理回路（図３）、もう一つはマイクロコ
ードの命令の流れを処理するマイクロコード分岐処理回
路（図５）である。
指定されるビットからなる命令属性レジスターを使用す
ることにより、ある命令を実行する前に１つあるいは複
数の命令を使ってその属性を設定して実行することで多
くの機能を１つの命令内で並列処理することができる。
その属性としては請求項２に記述するように、命令のソ
ースオペランドとデステイネーションオペランドの各々
に対し不変、インクリメント、デクリメントのアドレッ
シングの指定、両オペランドに対するプリ・ポストアド
レッシングの指定、アドレスの拡張指定、繰り返し回数
の指定が可能である。この機能を実現するための手段と
しては大きく分けて２つあり、一つは命令属性レジスタ
ーを含む実行処理回路（図３）、もう一つはマイクロコ
ードの命令の流れを処理するマイクロコード分岐処理回
路（図５）である。
【作用】実行処理回路では基本的に属性指定された命令
においても単機能命令と同じ処理時間のうちに実行を完
了する必要があるので、２段のマイクロコード用パイプ
ラインレジスターを使用する。第１段目のパイプライン
レジスターで全てのアドレス補正を実施し、第２段目の
パイプラインレジスターがマイクロコードをラッチする
と同時に必要なアドレスがアドレスレジスターを通じて
外部に送出できるようにする。また繰り返し属性が指定
されて同一命令を繰り返し実行する場合には、第１回目
の実行処理の時のアドレス生成はアドレス生成回路から
出力する値を使用するが２回目以降は１回目実行時にそ
の値を作業用アドレスレジスター（図３のＸとＹレジス
ター参照）に複写した内容を使用する。この為第１回目
の実行ループと２回目以降の実行ループを区別するため
にループフラグを設けている。マイクロコード分岐処理
回路では、さらに繰り返し命令を実行している間でも高
速割り込み応答を実現するため、レジスター間演算、レ
ジスター間接レジスター間演算と間接レジスター間演
算、レジスター即値間演算を区別して処理するための複
数の多重マイクロコード分岐を実行するようにしてい
る。
においても単機能命令と同じ処理時間のうちに実行を完
了する必要があるので、２段のマイクロコード用パイプ
ラインレジスターを使用する。第１段目のパイプライン
レジスターで全てのアドレス補正を実施し、第２段目の
パイプラインレジスターがマイクロコードをラッチする
と同時に必要なアドレスがアドレスレジスターを通じて
外部に送出できるようにする。また繰り返し属性が指定
されて同一命令を繰り返し実行する場合には、第１回目
の実行処理の時のアドレス生成はアドレス生成回路から
出力する値を使用するが２回目以降は１回目実行時にそ
の値を作業用アドレスレジスター（図３のＸとＹレジス
ター参照）に複写した内容を使用する。この為第１回目
の実行ループと２回目以降の実行ループを区別するため
にループフラグを設けている。マイクロコード分岐処理
回路では、さらに繰り返し命令を実行している間でも高
速割り込み応答を実現するため、レジスター間演算、レ
ジスター間接レジスター間演算と間接レジスター間演
算、レジスター即値間演算を区別して処理するための複
数の多重マイクロコード分岐を実行するようにしてい
る。
【実施例】以下、この発明の機能とそれを実現する回路
を図面、真理値表及びフローチャート等を使って詳細に
説明する。図１はこの発明の基本機能を表したものであ
る。命令はその属性レジスターの指定に従い常に実行さ
れる。属性レジスターの指定は１つの命令でも実行でき
るが、複数の命令で指定する事もできる。これにより柔
軟性を持ったプログラムの構築が可能である。属性とし
ては命令の繰り返し回数（ＲＥＰＥＡＴ）、アドレッシ
ングの拡張指定（ＥＸ）、Ｃ言語で使われるソース及び
デステイネーションオペランドに対するプリ・ポストア
ドレッシングの指定（ＰＲＥ／ＰＯＳＴ）、これは間接
アドレッシングの場合、命令が実行された後、間接指定
のレジスターが±１されるのがポストアドレッシング、
命令が実行される前に間接指定のレジスターが±１され
て実行されるのがプリアドレッシングといわれる。本発
明ではレジスター間接アドレッシング以外にレジスター
指定の直接アドレッシングに対してもプリ・ポストアド
レッシングが可能である。さらにソースとデステイネー
ションオペランドに対して合計８種類の不変、インクリ
メント、デクリメントの組み合わせアドレッシングモー
ド指定（ＡＭ［２：０］）が可能である。また繰り返し
属性、プリ・ポストアドレッシング属性、ソース・デス
テイネーションアドレッシングモード属性の実行のイネ
ーブルビット（ＡＥＮ）を使って実行・非実行の指定が
できる。図１のＬＤ ＠Ｒ０，Ｒ７命令はレジスターＲ
７の値をレジスターＲ０で指定するメモリーの番地に格
納する例である。＠はレジスター間接アドレッシングを
意味する。アドレッシングモードＡＭ［２：０］指定の
特徴は転送方向を個別に指定したブロック転送ばかりで
なく、一定値をある領域に初期化の為に転送したり、あ
る領域のデータ群を一つの出力ポートに連続的に転送す
ることができるところにある。図２は図１の命令の１例
に対しての単機能動作および属性指定時の複数機能動作
例についての説明である。単機能動作はＡＥＮ＝０で指
定することができる。この例ではＲ７＝０ＡＡＨの値が
Ｒ０＝３００Ｈで示すメモリーの番地に格納される。複
数機能動作例１はＡＥＮ＝１、ＲＥＰＥＡＴ＝５、ソー
スオペランド・不変、デステイネーションオペランド・
インクリメント、ポストアドレッシングの場合で、実際
にはＲ７＝０ＡＡＨの値がメモリーのＲ０で指定する３
００Ｈ番地から３０４Ｈ番地までの領域に格納される。
その後Ｒ０は３０５Ｈに修正される。複数機能動作例２
はＡＥＮ＝１、ＲＥＰＥＡＴ＝５、プリアドレッシン
グ、ソースオペランド・インクリメント、デステイネー
ションオペランド・インクリメントの場合でＲ８からＲ
１２までの値がメモリーのＲ０で指定する３０１Ｈ番地
から３０５Ｈ番地までの領域に格納される。その後Ｒ０
は３０５Ｈに修正される。この様に属性機能をソース、
およびデステイネーションオペランド両方に指定するこ
とで単一の命令機能を飛躍的に向上することができる。
図３は属性レジスターと実行処理回路である。マイクロ
コードは＃１の第１段パイプラインレジスターに保持さ
れる。属性レジスター＃２で指定された通りにアドレス
を生成した結果がアドレスレジスター＃１３に保持さ
れ、そのときの位相が第２段パイプラインレジスター
（図５の＃２７）の位相と同じになって処理される。命
令の実行手順は典型的な例としては命令のフェッチ、デ
コードによる分岐、ソースオペランドのアドレス生成、
データの取り込み、デステイネーションオペランドのア
ドレス生成、データの取り込み、演算実行後、デステイ
ネーションオペランドへの格納である。本発明は命令の
先読みの為のバッファー構造をもつマイクロコンピュー
タを前提に説明する。図４の項目（１）にレジスター間
演算時の基本的な実行部分の順序を記述する。マイクロ
コードは上から下の方向に実行されるものとする。ソー
スアドレスおよびデステイネーションアドレスのオペラ
ンドからの生成は命令の１部であるオペランドを制御回
路＃３により選択することができる。最終的にそのオペ
ランドはアドレス生成回路＃９で目的のアドレス幅に拡
張される。制御回路＃３のＥＸ信号入力は拡張アドレス
を指定するときオペランドのＬＳＢを０か１に設定する
為に使用される。属性レジスターによる生成アドレスの
修正はマルチプレクサー回路＃１０とインクリメンター
・デクリメンター回路＃１１とマルチプレクサー回路＃
１２を使って１クロック内で実行される。マルチプレク
サー回路＃１０は第１回目の命令実行時、即ちＤ−ＦＦ
＃１６のループフラグが０の時には必ずアドレス生成回
路＃９からのアドレスを出力する。ソースオペランドの
読み込みにはＡＭ［２：０］のソースアドレス修正モー
ドを制御回路＃６で選択する。制御回路＃６の制御出力
と機能は以下のようになる。 ポストアドレッシングの指定時にはマルチプレクサー回
路＃１２にはマルチプレクサー回路＃１０の値がそのま
ま出力される。又、プリアドレッシングの場合ＩＮＣ／
ＤＥＣ回路＃１１の値が出力される。こうしてアドレス
修正された信号がアドレスレジスター＃１３に設定され
る。アドレス修正された値のＸ／Ｙレジスターへの複写
タイミング例が図４の項目（２）である。ソースアドレ
スが生成されると同時にその修正値がＸレジスターに制
御回路＃４のイネーブル信号で書き込まれる。デステイ
ネーションアドレスは最終的に演算結果がメモリーに格
納されるときにその修正値がＹレジスターに書き込まれ
る。繰り返し属性は繰り返しカウンター＃１５をデクリ
メントすることで実行され、その結果が１の時ＬＣ１信
号が１になって終了する。デクリメントさせるタイミン
グは制御回路＃１４で指定され、ＡＥＮが１の時ＤＯＷ
Ｎ信号が１となって現在の値から１を引いた値が設定さ
れる。このときその結果が１以外のときループフラグ＃
１６が１に設定され、マイクロコード分岐命令（図６−
図１１）を使うとこれまでのマイクロコードの処理を繰
り返し実行する事ができる。ループフラグが１になると
制御回路＃５によってオペランド生成アドレスの代わり
にＸ／Ｙレジスターの値がマルチプレクサー回路＃１０
によって選択される。図４の項目（３）がその実行例で
ある。拡張アドレス指定は基本的に上位・下位のレジス
ターの値が２回に分けて作業用Ｘ・Ｙレジスターへ読み
込まれて実行される。拡張指定が無い場合には下位のレ
ジスターの読み込みで十分であるから下位アドレスをＸ
・Ｙレジスターに読み込むと同時に上位アドレスを０に
設定する。実行処理のスピードを犠牲にしない方法は図
４の項目（５）と（６）のように拡張アドレス指定（Ｅ
Ｘ）分岐命令を使って上位のアドレスの読み込みを指定
時のみ実行する方法である。間接アドレス指定で間接レ
ジスターの値が変化した時に作業用Ｘ・Ｙレジスターの
値をもとのレジスター（あるいはＲＡＭ）に書き込む必
要がある。この場合にも拡張アドレス指定（ＥＸ）分岐
命令を使ってまず下位アドレスの書き込みを処理し、分
岐命令の後で上位アドレスを書き込む。また分岐命令を
使わない方法としては図４の項目（４）のように図３の
制御回路＃４に拡張指定時のレジスター格納信号を追加
して、ＥＸ＝１のときだけ上位アドレスの設定を有効に
する。あるいは図５のＲＡＭリード・ライト＃２８を使
ってＥＸ＝１のときだけ上位アドレスの書き込みを有効
にする方法がある。図５はマイクロコードを実行するた
めのマイクロコード分岐処理回路である。マイクロコー
ドアドレスレジスター＃２３からのアドレス出力がマイ
クロコードＲＯＭの特定番地を指定し、その内容が第１
段パイプラインレジスター＃２６に保持され、マイクロ
コードのジャンプアドレスとして加算＋選択回路＃２１
にフィードバックされる。同時にマイクロコード分岐制
御コマンドとして制御回路＃２９に入る。制御回路＃２
９はリセット（ＲＥＳＥＴ）、ホールト（ＨＡＬＴ）、
割り込み（ＩＲＱ）の外部要因と属性レジスターのＡＥ
Ｎ、ＬＣ１信号の内部要因を選択し＃２１、＃２４、＃
２２の回路を制御して新しいマイクロコードアドレスを
決定する。繰り返し属性の基本的な実行は前の記述のよ
うにループフラグで１回目と２回目以降を区別してい
る。実際にはそのマイクロコード処理の最後の部分に分
岐処理命令を設定して、リセット信号を除いて、命令実
行中にホールト及び割り込みが発生したときに、その繰
り返しをすぐに中止するか、繰り返し処理が完了するま
で延期するかを判定する。中止及び繰り返し続行はその
命令のソース及びデステイネーションアドレッシングに
依存する。図６から図１１迄のマイクロコード分岐処理
のフローチャートは制御回路＃２９、および＃２１、＃
２４、＃２２の動作を表している。分岐処理のフローチ
ャートのＡＥＮは属性レジスターのアドレッシングモー
ドイネーブルビットでＬＣ１は繰り返しカウンター値が
１であるとき１で、繰り返し処理が完了したことを意味
する。ＰＣはマイクロコンピュータのプログラムカウン
ターである。ＨＡＬＴはホールト入力、ＩＲＱは割り込
み入力、ジャンプアドレスはマイクロコードの分岐先ア
ドレス、ホールトアドレス及びＩＲＱアドレスはホール
ト及び割り込み入力時のマイクロコードベクター分岐ア
ドレスである。またマップアドレスは命令先読みバッフ
アーをもとに次の命令を実行するため、あらかじめＲＯ
Ｍおよびハードワイアードロジックで指定した命令のマ
ッピングアドレスである。ＭＣＡインクリメントは次の
マイクロコードを実行すことを意味する。さらにＡＭ
［２：０］は属性レジスターのアドレッシングモードで
ある。図６はレジスター、レジスター演算用の分岐処理
の内容のフローチャートである。レジスター間処理では
割り込み等が発生してもすぐに処理を中断できない。そ
れは属性指定によってレジスターのロケーションが変更
した場合、割り込み処理に移行後、再実行するとき以前
のレジスターに戻れないからである。そこでＡＥＮが１
でＬＣ１＝０のときにはジャンプアドレスに分岐してＬ
Ｃ１＝１になるまで繰り返し処理を実行する。繰り返し
処理が完了するとＡＥＮフラグを０に設定し次の命令実
行の時に属性レジスターのアドレッシングをデイセーブ
ルする。その後ＰＣ（プログラムカウンター）を修正
し、ホールトおよび割り込みをチェックし、何も無い場
合次の命令に移行するためマップアドレスに分岐する。
ホールト及び割り込みがある場合にはそれぞれのマイク
ロコードベクターアドレスに移る。図７はレジスター、
即値演算用の分岐処理の内容のフローチャートである。
即値のデータは命令自体に組み込まれているためアドレ
ッシングの方向としてデクリメントの指定は意味がない
ためＡＥＮフラグの如何にかかわらずただちに処理実行
を完了する。ＡＥＮが１で繰り返し指定で且つ一定値の
転送の場合ジャンプアドレスに分岐する。もし複数の即
値データを転送する場合には分岐ループを出て次の命令
を実行する。繰り返し処理が完了するとＡＥＮフラグを
０に設定し次の命令実行の時に属性レジスターのアドレ
ッシングをデイセーブルする。その後ＰＣを修正し、ホ
ールトおよび割り込みをチェックし、何も無い場合次の
命令に移行するためマップアドレスに分岐する。ホール
ト及び割り込みがある場合にはそれぞれのマイクロコー
ドベクターアドレスに移る。図８はレジスター、レジス
ター間接演算用の分岐処理の内容のフローチャートであ
る。ＡＥＮが１でＬＣ１が０の時、即ち繰り返し指定の
場合ジャンプアドレスに分岐する。繰り返し処理が完了
するとＡＥＮフラグを０に設定し次の命令実行の時に属
性レジスターのアドレッシングをデイセーブルし、次の
マイクロコード命令を実行する。こうして修正されたレ
ジスター間接の作業用Ｘ／Ｙレジスターをレジスター或
いはＲＡＭに再書き込みする。ＡＥＮが０の時にはレジ
スター間接の値が不変であるため作業用Ｘ／Ｙレジスタ
ーをレジスター或いはＲＡＭに再書き込みする必要がな
いのでただちにＰＣ（プログラムカウンター）を修正
し、ホールトおよび割り込みをチェックし、何も無い場
合次の命令に移行するためマップアドレスに分岐する。
ホールト及び割り込みがある場合にはそれぞれのマイク
ロコードベクターアドレスに移る。図９はレジスター間
接、レジスター間接演算用の１次分岐処理の内容のフロ
ーチャートである。この分岐処理のあと図１０の２次分
岐処理を実行する。１次分岐処理の流れとしては、ＡＥ
Ｎが１でＬＣ１が０の時、即ち繰り返し指定の場合で且
つホールト或いは割り込みが無い場合ジャンプアドレス
に分岐する。もしホールトや割り込みが発生した場合に
は繰り返し処理をただちに中止して、次の命令の実行に
移る。こうすることで大規模な領域のメモリーブロック
転送実行中に割り込みが発生しても高速の割り込み応答
ができるようにする。ＬＣ１が１の時即ち繰り返しが完
了するとＡＥＮフラグを０に設定し、次のマイクロコー
ド命令を実行する。こうして修正されたレジスター間接
の作業用Ｘ／Ｙレジスターをレジスター或いはＲＡＭに
再書き込みできるようにする。ＡＥＮが０の時にはレジ
ター間接の値が不変であるため作業用Ｘ／Ｙレジスター
をレジスター或いはＲＡＭに再書き込みする必要がない
のでただちにＰＣ（プログラムカウンター）を修正し、
ホールトおよび割り込みをチェックし、何も無い場合次
の命令に移行するためマップアドレスに分岐する。ホー
ルト及び割り込みがある場合にはそれぞれのマイクロコ
ードベクターアドレスに移る。図１０はレジスター間
接、レジスター間接演算用の２次分岐処理の内容のフロ
ーチャートである。１次分岐処理を実行し、修正された
Ｘ／Ｙレジスターの値をレジスター或いはＲＡＭに再格
納した後でこの２次分岐処理を実行する。ＡＥＮが１の
場合まだ繰り返し処理が残っているのでＰＣは現在のも
のを保持する。ＡＥＮが０の場合繰り返し処理が完了し
ているのでＰＣを次の命令位置に修正する。その後、ホ
ールトおよび割り込みをチェックし、何も無い場合次の
命令に移行するためマップアドレスに分岐する。ホール
ト及び割り込みがある場合にはそれぞれのマイクロコー
ドベクターアドレスに移る。図１１はレジスター間接、
即値演算用の分岐処理の内容のフローチャートである。
即値のデータは命令自体に組み込まれているためアドレ
ッシングの方向としてデクリメントの指定は意味がない
ためＡＥＮフラグの如何にかかわらずただちに処理実行
を完了する。ＡＥＮが１で繰り返し指定で且つ一定値の
転送の場合ジャンプアドレス２に分岐する。もし複数の
即値データを転送する場合には分岐ループを出て次の命
令を実行するためジャンプアドレス１に分岐する。繰り
返し処理が完了するとＡＥＮフラグを０に設定し、次の
マイクロコードに移る。ＡＥＮが０のときはＰＣを修正
し、ホールトおよび割り込みをチェックし、何も無い場
合次の命令を実行するためマップアドレスに分岐する。
ホールト及び割り込みがある場合にはそれぞれのマイク
ロコードベクターアドレスに移る。
を図面、真理値表及びフローチャート等を使って詳細に
説明する。図１はこの発明の基本機能を表したものであ
る。命令はその属性レジスターの指定に従い常に実行さ
れる。属性レジスターの指定は１つの命令でも実行でき
るが、複数の命令で指定する事もできる。これにより柔
軟性を持ったプログラムの構築が可能である。属性とし
ては命令の繰り返し回数（ＲＥＰＥＡＴ）、アドレッシ
ングの拡張指定（ＥＸ）、Ｃ言語で使われるソース及び
デステイネーションオペランドに対するプリ・ポストア
ドレッシングの指定（ＰＲＥ／ＰＯＳＴ）、これは間接
アドレッシングの場合、命令が実行された後、間接指定
のレジスターが±１されるのがポストアドレッシング、
命令が実行される前に間接指定のレジスターが±１され
て実行されるのがプリアドレッシングといわれる。本発
明ではレジスター間接アドレッシング以外にレジスター
指定の直接アドレッシングに対してもプリ・ポストアド
レッシングが可能である。さらにソースとデステイネー
ションオペランドに対して合計８種類の不変、インクリ
メント、デクリメントの組み合わせアドレッシングモー
ド指定（ＡＭ［２：０］）が可能である。また繰り返し
属性、プリ・ポストアドレッシング属性、ソース・デス
テイネーションアドレッシングモード属性の実行のイネ
ーブルビット（ＡＥＮ）を使って実行・非実行の指定が
できる。図１のＬＤ ＠Ｒ０，Ｒ７命令はレジスターＲ
７の値をレジスターＲ０で指定するメモリーの番地に格
納する例である。＠はレジスター間接アドレッシングを
意味する。アドレッシングモードＡＭ［２：０］指定の
特徴は転送方向を個別に指定したブロック転送ばかりで
なく、一定値をある領域に初期化の為に転送したり、あ
る領域のデータ群を一つの出力ポートに連続的に転送す
ることができるところにある。図２は図１の命令の１例
に対しての単機能動作および属性指定時の複数機能動作
例についての説明である。単機能動作はＡＥＮ＝０で指
定することができる。この例ではＲ７＝０ＡＡＨの値が
Ｒ０＝３００Ｈで示すメモリーの番地に格納される。複
数機能動作例１はＡＥＮ＝１、ＲＥＰＥＡＴ＝５、ソー
スオペランド・不変、デステイネーションオペランド・
インクリメント、ポストアドレッシングの場合で、実際
にはＲ７＝０ＡＡＨの値がメモリーのＲ０で指定する３
００Ｈ番地から３０４Ｈ番地までの領域に格納される。
その後Ｒ０は３０５Ｈに修正される。複数機能動作例２
はＡＥＮ＝１、ＲＥＰＥＡＴ＝５、プリアドレッシン
グ、ソースオペランド・インクリメント、デステイネー
ションオペランド・インクリメントの場合でＲ８からＲ
１２までの値がメモリーのＲ０で指定する３０１Ｈ番地
から３０５Ｈ番地までの領域に格納される。その後Ｒ０
は３０５Ｈに修正される。この様に属性機能をソース、
およびデステイネーションオペランド両方に指定するこ
とで単一の命令機能を飛躍的に向上することができる。
図３は属性レジスターと実行処理回路である。マイクロ
コードは＃１の第１段パイプラインレジスターに保持さ
れる。属性レジスター＃２で指定された通りにアドレス
を生成した結果がアドレスレジスター＃１３に保持さ
れ、そのときの位相が第２段パイプラインレジスター
（図５の＃２７）の位相と同じになって処理される。命
令の実行手順は典型的な例としては命令のフェッチ、デ
コードによる分岐、ソースオペランドのアドレス生成、
データの取り込み、デステイネーションオペランドのア
ドレス生成、データの取り込み、演算実行後、デステイ
ネーションオペランドへの格納である。本発明は命令の
先読みの為のバッファー構造をもつマイクロコンピュー
タを前提に説明する。図４の項目（１）にレジスター間
演算時の基本的な実行部分の順序を記述する。マイクロ
コードは上から下の方向に実行されるものとする。ソー
スアドレスおよびデステイネーションアドレスのオペラ
ンドからの生成は命令の１部であるオペランドを制御回
路＃３により選択することができる。最終的にそのオペ
ランドはアドレス生成回路＃９で目的のアドレス幅に拡
張される。制御回路＃３のＥＸ信号入力は拡張アドレス
を指定するときオペランドのＬＳＢを０か１に設定する
為に使用される。属性レジスターによる生成アドレスの
修正はマルチプレクサー回路＃１０とインクリメンター
・デクリメンター回路＃１１とマルチプレクサー回路＃
１２を使って１クロック内で実行される。マルチプレク
サー回路＃１０は第１回目の命令実行時、即ちＤ−ＦＦ
＃１６のループフラグが０の時には必ずアドレス生成回
路＃９からのアドレスを出力する。ソースオペランドの
読み込みにはＡＭ［２：０］のソースアドレス修正モー
ドを制御回路＃６で選択する。制御回路＃６の制御出力
と機能は以下のようになる。 ポストアドレッシングの指定時にはマルチプレクサー回
路＃１２にはマルチプレクサー回路＃１０の値がそのま
ま出力される。又、プリアドレッシングの場合ＩＮＣ／
ＤＥＣ回路＃１１の値が出力される。こうしてアドレス
修正された信号がアドレスレジスター＃１３に設定され
る。アドレス修正された値のＸ／Ｙレジスターへの複写
タイミング例が図４の項目（２）である。ソースアドレ
スが生成されると同時にその修正値がＸレジスターに制
御回路＃４のイネーブル信号で書き込まれる。デステイ
ネーションアドレスは最終的に演算結果がメモリーに格
納されるときにその修正値がＹレジスターに書き込まれ
る。繰り返し属性は繰り返しカウンター＃１５をデクリ
メントすることで実行され、その結果が１の時ＬＣ１信
号が１になって終了する。デクリメントさせるタイミン
グは制御回路＃１４で指定され、ＡＥＮが１の時ＤＯＷ
Ｎ信号が１となって現在の値から１を引いた値が設定さ
れる。このときその結果が１以外のときループフラグ＃
１６が１に設定され、マイクロコード分岐命令（図６−
図１１）を使うとこれまでのマイクロコードの処理を繰
り返し実行する事ができる。ループフラグが１になると
制御回路＃５によってオペランド生成アドレスの代わり
にＸ／Ｙレジスターの値がマルチプレクサー回路＃１０
によって選択される。図４の項目（３）がその実行例で
ある。拡張アドレス指定は基本的に上位・下位のレジス
ターの値が２回に分けて作業用Ｘ・Ｙレジスターへ読み
込まれて実行される。拡張指定が無い場合には下位のレ
ジスターの読み込みで十分であるから下位アドレスをＸ
・Ｙレジスターに読み込むと同時に上位アドレスを０に
設定する。実行処理のスピードを犠牲にしない方法は図
４の項目（５）と（６）のように拡張アドレス指定（Ｅ
Ｘ）分岐命令を使って上位のアドレスの読み込みを指定
時のみ実行する方法である。間接アドレス指定で間接レ
ジスターの値が変化した時に作業用Ｘ・Ｙレジスターの
値をもとのレジスター（あるいはＲＡＭ）に書き込む必
要がある。この場合にも拡張アドレス指定（ＥＸ）分岐
命令を使ってまず下位アドレスの書き込みを処理し、分
岐命令の後で上位アドレスを書き込む。また分岐命令を
使わない方法としては図４の項目（４）のように図３の
制御回路＃４に拡張指定時のレジスター格納信号を追加
して、ＥＸ＝１のときだけ上位アドレスの設定を有効に
する。あるいは図５のＲＡＭリード・ライト＃２８を使
ってＥＸ＝１のときだけ上位アドレスの書き込みを有効
にする方法がある。図５はマイクロコードを実行するた
めのマイクロコード分岐処理回路である。マイクロコー
ドアドレスレジスター＃２３からのアドレス出力がマイ
クロコードＲＯＭの特定番地を指定し、その内容が第１
段パイプラインレジスター＃２６に保持され、マイクロ
コードのジャンプアドレスとして加算＋選択回路＃２１
にフィードバックされる。同時にマイクロコード分岐制
御コマンドとして制御回路＃２９に入る。制御回路＃２
９はリセット（ＲＥＳＥＴ）、ホールト（ＨＡＬＴ）、
割り込み（ＩＲＱ）の外部要因と属性レジスターのＡＥ
Ｎ、ＬＣ１信号の内部要因を選択し＃２１、＃２４、＃
２２の回路を制御して新しいマイクロコードアドレスを
決定する。繰り返し属性の基本的な実行は前の記述のよ
うにループフラグで１回目と２回目以降を区別してい
る。実際にはそのマイクロコード処理の最後の部分に分
岐処理命令を設定して、リセット信号を除いて、命令実
行中にホールト及び割り込みが発生したときに、その繰
り返しをすぐに中止するか、繰り返し処理が完了するま
で延期するかを判定する。中止及び繰り返し続行はその
命令のソース及びデステイネーションアドレッシングに
依存する。図６から図１１迄のマイクロコード分岐処理
のフローチャートは制御回路＃２９、および＃２１、＃
２４、＃２２の動作を表している。分岐処理のフローチ
ャートのＡＥＮは属性レジスターのアドレッシングモー
ドイネーブルビットでＬＣ１は繰り返しカウンター値が
１であるとき１で、繰り返し処理が完了したことを意味
する。ＰＣはマイクロコンピュータのプログラムカウン
ターである。ＨＡＬＴはホールト入力、ＩＲＱは割り込
み入力、ジャンプアドレスはマイクロコードの分岐先ア
ドレス、ホールトアドレス及びＩＲＱアドレスはホール
ト及び割り込み入力時のマイクロコードベクター分岐ア
ドレスである。またマップアドレスは命令先読みバッフ
アーをもとに次の命令を実行するため、あらかじめＲＯ
Ｍおよびハードワイアードロジックで指定した命令のマ
ッピングアドレスである。ＭＣＡインクリメントは次の
マイクロコードを実行すことを意味する。さらにＡＭ
［２：０］は属性レジスターのアドレッシングモードで
ある。図６はレジスター、レジスター演算用の分岐処理
の内容のフローチャートである。レジスター間処理では
割り込み等が発生してもすぐに処理を中断できない。そ
れは属性指定によってレジスターのロケーションが変更
した場合、割り込み処理に移行後、再実行するとき以前
のレジスターに戻れないからである。そこでＡＥＮが１
でＬＣ１＝０のときにはジャンプアドレスに分岐してＬ
Ｃ１＝１になるまで繰り返し処理を実行する。繰り返し
処理が完了するとＡＥＮフラグを０に設定し次の命令実
行の時に属性レジスターのアドレッシングをデイセーブ
ルする。その後ＰＣ（プログラムカウンター）を修正
し、ホールトおよび割り込みをチェックし、何も無い場
合次の命令に移行するためマップアドレスに分岐する。
ホールト及び割り込みがある場合にはそれぞれのマイク
ロコードベクターアドレスに移る。図７はレジスター、
即値演算用の分岐処理の内容のフローチャートである。
即値のデータは命令自体に組み込まれているためアドレ
ッシングの方向としてデクリメントの指定は意味がない
ためＡＥＮフラグの如何にかかわらずただちに処理実行
を完了する。ＡＥＮが１で繰り返し指定で且つ一定値の
転送の場合ジャンプアドレスに分岐する。もし複数の即
値データを転送する場合には分岐ループを出て次の命令
を実行する。繰り返し処理が完了するとＡＥＮフラグを
０に設定し次の命令実行の時に属性レジスターのアドレ
ッシングをデイセーブルする。その後ＰＣを修正し、ホ
ールトおよび割り込みをチェックし、何も無い場合次の
命令に移行するためマップアドレスに分岐する。ホール
ト及び割り込みがある場合にはそれぞれのマイクロコー
ドベクターアドレスに移る。図８はレジスター、レジス
ター間接演算用の分岐処理の内容のフローチャートであ
る。ＡＥＮが１でＬＣ１が０の時、即ち繰り返し指定の
場合ジャンプアドレスに分岐する。繰り返し処理が完了
するとＡＥＮフラグを０に設定し次の命令実行の時に属
性レジスターのアドレッシングをデイセーブルし、次の
マイクロコード命令を実行する。こうして修正されたレ
ジスター間接の作業用Ｘ／Ｙレジスターをレジスター或
いはＲＡＭに再書き込みする。ＡＥＮが０の時にはレジ
スター間接の値が不変であるため作業用Ｘ／Ｙレジスタ
ーをレジスター或いはＲＡＭに再書き込みする必要がな
いのでただちにＰＣ（プログラムカウンター）を修正
し、ホールトおよび割り込みをチェックし、何も無い場
合次の命令に移行するためマップアドレスに分岐する。
ホールト及び割り込みがある場合にはそれぞれのマイク
ロコードベクターアドレスに移る。図９はレジスター間
接、レジスター間接演算用の１次分岐処理の内容のフロ
ーチャートである。この分岐処理のあと図１０の２次分
岐処理を実行する。１次分岐処理の流れとしては、ＡＥ
Ｎが１でＬＣ１が０の時、即ち繰り返し指定の場合で且
つホールト或いは割り込みが無い場合ジャンプアドレス
に分岐する。もしホールトや割り込みが発生した場合に
は繰り返し処理をただちに中止して、次の命令の実行に
移る。こうすることで大規模な領域のメモリーブロック
転送実行中に割り込みが発生しても高速の割り込み応答
ができるようにする。ＬＣ１が１の時即ち繰り返しが完
了するとＡＥＮフラグを０に設定し、次のマイクロコー
ド命令を実行する。こうして修正されたレジスター間接
の作業用Ｘ／Ｙレジスターをレジスター或いはＲＡＭに
再書き込みできるようにする。ＡＥＮが０の時にはレジ
ター間接の値が不変であるため作業用Ｘ／Ｙレジスター
をレジスター或いはＲＡＭに再書き込みする必要がない
のでただちにＰＣ（プログラムカウンター）を修正し、
ホールトおよび割り込みをチェックし、何も無い場合次
の命令に移行するためマップアドレスに分岐する。ホー
ルト及び割り込みがある場合にはそれぞれのマイクロコ
ードベクターアドレスに移る。図１０はレジスター間
接、レジスター間接演算用の２次分岐処理の内容のフロ
ーチャートである。１次分岐処理を実行し、修正された
Ｘ／Ｙレジスターの値をレジスター或いはＲＡＭに再格
納した後でこの２次分岐処理を実行する。ＡＥＮが１の
場合まだ繰り返し処理が残っているのでＰＣは現在のも
のを保持する。ＡＥＮが０の場合繰り返し処理が完了し
ているのでＰＣを次の命令位置に修正する。その後、ホ
ールトおよび割り込みをチェックし、何も無い場合次の
命令に移行するためマップアドレスに分岐する。ホール
ト及び割り込みがある場合にはそれぞれのマイクロコー
ドベクターアドレスに移る。図１１はレジスター間接、
即値演算用の分岐処理の内容のフローチャートである。
即値のデータは命令自体に組み込まれているためアドレ
ッシングの方向としてデクリメントの指定は意味がない
ためＡＥＮフラグの如何にかかわらずただちに処理実行
を完了する。ＡＥＮが１で繰り返し指定で且つ一定値の
転送の場合ジャンプアドレス２に分岐する。もし複数の
即値データを転送する場合には分岐ループを出て次の命
令を実行するためジャンプアドレス１に分岐する。繰り
返し処理が完了するとＡＥＮフラグを０に設定し、次の
マイクロコードに移る。ＡＥＮが０のときはＰＣを修正
し、ホールトおよび割り込みをチェックし、何も無い場
合次の命令を実行するためマップアドレスに分岐する。
ホールト及び割り込みがある場合にはそれぞれのマイク
ロコードベクターアドレスに移る。
【発明の効果】 １。命令属性レジスターのビット数を追加することによ
り限定された命令幅内で多くの種類の命令を定義するこ
とができる。 ２。個々の命令の中に命令属性を実行する機能を内在す
ることにより多くの機能を同時に１つの命令の中で並列
処理することで性能の向上をはかる。 ３。マイクロコンピュータの性能のバージョンアップを
はかる場合、基本命令を同じにして、属性レジスターを
強化することで、スムーズに機能アップすることが可能
である。
り限定された命令幅内で多くの種類の命令を定義するこ
とができる。 ２。個々の命令の中に命令属性を実行する機能を内在す
ることにより多くの機能を同時に１つの命令の中で並列
処理することで性能の向上をはかる。 ３。マイクロコンピュータの性能のバージョンアップを
はかる場合、基本命令を同じにして、属性レジスターを
強化することで、スムーズに機能アップすることが可能
である。
【図１】命令属性レジスターと実行命令の関係
【図２】レジスター間接ロード命令を実行する時の命令
の動作例
の動作例
【図３】命令属性レジスターと実行処理回路
【図４】（１）命令の基本実行手順（レジスター間演算
の場合） （２）オペランドアドレスの補正とＸ／Ｙレジスターへ
の複写タイミング （３）ループ時のアドレス出力 （４）拡張アドレス指定時のＸ／Ｙレジスターへの上位
・下位データの読み込みと書き込み手順 （５）拡張アドレス指定時のＸ／Ｙレジスターへの上位
・下位データの読み込みフローチャート （６）拡張アドレス指定時の上位・下位データの書き込
みフローチャート
の場合） （２）オペランドアドレスの補正とＸ／Ｙレジスターへ
の複写タイミング （３）ループ時のアドレス出力 （４）拡張アドレス指定時のＸ／Ｙレジスターへの上位
・下位データの読み込みと書き込み手順 （５）拡張アドレス指定時のＸ／Ｙレジスターへの上位
・下位データの読み込みフローチャート （６）拡張アドレス指定時の上位・下位データの書き込
みフローチャート
【図５】マイクロコード分岐処理回路
【図６】レジスター、レジスター間演算用マイクロコー
ド分岐命令の動作
ド分岐命令の動作
【図７】レジスター、即値演算用マイクロコード分岐命
令の動作
令の動作
【図８】レジスター、レジスター間接演算用マイクロコ
ード分岐命令の動作
ード分岐命令の動作
【図９】レジスター間接、レジスター間接演算用マイク
ロコード１次分岐命令の動作
ロコード１次分岐命令の動作
【図１０】レジスター間接、レジスター間接演算用マイ
クロコード２次分岐命令の動作
クロコード２次分岐命令の動作
【図１１】レジスター間接、即値演算用マイクロコード
分岐命令の動作
分岐命令の動作
＃１・・・第１段パイプラインレジスター ＃２・・・属性レジスター ＃３・・・制御回路（オペランド選択制御） ＃４・・・制御回路（レジスター設定制御） ＃５・・・制御回路（選択制御） ＃６・・・制御回路（アドレッシング制御） ＃７・・・作業用Ｘレジスター ＃８・・・作業用Ｙレジスター ＃９・・・アドレス生成回路 ＃１０・・マルチプレクサー回路 ＃１１・・インクリメンター・デクリメンター回路 ＃１２・・マルチプレクサー回路 ＃１３・・アドレスレジスター ＃１４・・制御回路（繰り返し制御） ＃１５・・属性レジスター（繰り返しカウンター） ＃１６・・ループフラグ（ＬＦ） ＃１７・・アンド回路 ＃２１・・加算＋選択回路 ＃２２・・マルチプレクサー回路 ＃２３・・マイクロコードアドレスレジスター ＃２４・・リセット、ホールト、ＩＲＱ、ベクターアド
レス生成回路 ＃２５・・マイクロコードＲＯＭ ＃２６・・第１段パイプラインレジスター ＃２７・・第２段パイプラインレジスター ＃２８・・ＲＡＭリード／ライト回路 ＃２９・・マイクロコード分岐制御回路
レス生成回路 ＃２５・・マイクロコードＲＯＭ ＃２６・・第１段パイプラインレジスター ＃２７・・第２段パイプラインレジスター ＃２８・・ＲＡＭリード／ライト回路 ＃２９・・マイクロコード分岐制御回路
Claims (2)
- 【請求項１】複数の機能属性を保持するレジスターに実
行すべき命令の属性を指定し、単機能の命令を多機能の
命令として処理する、即ち、逐次的な処理を一つの命令
の処理時間内で並列処理することで、処理時間を大幅に
短縮する装置 - 【請求項２】命令のソースオペランドとデステイネーシ
ョンオペランドの各々に同時に属性指定できる装置で、
代表的なものとしては以下に類似する属性を有する装置 １）命令のソースオペランドとデステイネーションオペ
ランドの各々に対し、不変、インクリメント、デクリメ
ントのアドレッシングを独立して指定するモードの属性 ２）命令のソース及びデステイネーションオペランドの
アドレッシングに対するプリ・ポストアドレッシングモ
ードの属性 ３）１から２迄の属性で指定された機能を繰り返すモー
ドの属性 ４）上記１から３迄の属性で指定された機能を実行する
イネーブルビットの属性 ５）レジスター間接アドレッシング時の作業レジスター
のアドレス幅を２倍にに切り替える拡張モードの属性
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30453793A JPH07129399A (ja) | 1993-10-28 | 1993-10-28 | 命令属性レジスターを使用して多機能命令を実行する マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30453793A JPH07129399A (ja) | 1993-10-28 | 1993-10-28 | 命令属性レジスターを使用して多機能命令を実行する マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129399A true JPH07129399A (ja) | 1995-05-19 |
Family
ID=17934199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30453793A Pending JPH07129399A (ja) | 1993-10-28 | 1993-10-28 | 命令属性レジスターを使用して多機能命令を実行する マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129399A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308512B1 (ko) * | 1998-04-07 | 2001-09-26 | 포만 제프리 엘 | 편집 기능을 위한 전문 밀리코드 지시 |
| KR100317769B1 (ko) * | 1998-04-07 | 2001-12-22 | 포만 제프리 엘 | 압축 기억된 십진수 나눗셈에 대한 전문 밀리코드 명령 |
| KR100322726B1 (ko) * | 1998-04-07 | 2002-02-07 | 포만 제프리 엘 | 번역 및 테스트를 위한 전문 밀리코드 명령 |
| KR100322725B1 (ko) * | 1998-04-07 | 2002-02-07 | 포만 제프리 엘 | 전문 갱신 및 분기 명령을 이용하는 밀리코드 플래그 |
| JP2013521551A (ja) * | 2010-03-05 | 2013-06-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マシン状態に基づいた命令の分割 |
| US9135005B2 (en) | 2010-01-28 | 2015-09-15 | International Business Machines Corporation | History and alignment based cracking for store multiple instructions for optimizing operand store compare penalties |
-
1993
- 1993-10-28 JP JP30453793A patent/JPH07129399A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308512B1 (ko) * | 1998-04-07 | 2001-09-26 | 포만 제프리 엘 | 편집 기능을 위한 전문 밀리코드 지시 |
| KR100317769B1 (ko) * | 1998-04-07 | 2001-12-22 | 포만 제프리 엘 | 압축 기억된 십진수 나눗셈에 대한 전문 밀리코드 명령 |
| KR100322726B1 (ko) * | 1998-04-07 | 2002-02-07 | 포만 제프리 엘 | 번역 및 테스트를 위한 전문 밀리코드 명령 |
| KR100322725B1 (ko) * | 1998-04-07 | 2002-02-07 | 포만 제프리 엘 | 전문 갱신 및 분기 명령을 이용하는 밀리코드 플래그 |
| US9135005B2 (en) | 2010-01-28 | 2015-09-15 | International Business Machines Corporation | History and alignment based cracking for store multiple instructions for optimizing operand store compare penalties |
| JP2013521551A (ja) * | 2010-03-05 | 2013-06-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マシン状態に基づいた命令の分割 |
| US8938605B2 (en) | 2010-03-05 | 2015-01-20 | International Business Machines Corporation | Instruction cracking based on machine state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6298434B1 (en) | Data processing device for processing virtual machine instructions | |
| JP3120152B2 (ja) | コンピューターシステム | |
| US7418575B2 (en) | Long instruction word processing with instruction extensions | |
| JPH07160501A (ja) | データ処理システム | |
| JPH07248897A (ja) | コンピュータ・システムにおける例外からの回復方法、及びそのための装置 | |
| JPH04172533A (ja) | 電子計算機 | |
| JP3556246B2 (ja) | パイプラインプロセッサにおける割込み処理のための装置 | |
| JPS589454B2 (ja) | プログラマブル制御ラツチ機構 | |
| US6449713B1 (en) | Implementation of a conditional move instruction in an out-of-order processor | |
| US8549266B2 (en) | System and method of instruction modification | |
| TWI770079B (zh) | 向量產生指令 | |
| US6055628A (en) | Microprocessor with a nestable delayed branch instruction without branch related pipeline interlocks | |
| JPH07129399A (ja) | 命令属性レジスターを使用して多機能命令を実行する マイクロコンピュータ | |
| JP2003196086A (ja) | レジスタウィンドウ方式によるレジスタファイル及びその制御方法 | |
| JP4465081B2 (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JP2916605B2 (ja) | コンピュータ用プロセツサ | |
| JPH0461390B2 (ja) | ||
| JP3490005B2 (ja) | 命令制御装置及びその方法 | |
| US4812974A (en) | Data processing apparatus for processing list vector instructions | |
| US20230214116A1 (en) | Processing Device for Handling Misaligned Data | |
| US9135006B1 (en) | Early execution of conditional branch instruction with pc operand at which point target is fetched | |
| JPH01297727A (ja) | 浮動小数点演算の正規化制御方式 | |
| US20020129229A1 (en) | Microinstruction sequencer stack | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 |