JPH0712887A - Current tester - Google Patents

Current tester

Info

Publication number
JPH0712887A
JPH0712887A JP5175944A JP17594493A JPH0712887A JP H0712887 A JPH0712887 A JP H0712887A JP 5175944 A JP5175944 A JP 5175944A JP 17594493 A JP17594493 A JP 17594493A JP H0712887 A JPH0712887 A JP H0712887A
Authority
JP
Japan
Prior art keywords
current
voltage
output
input
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5175944A
Other languages
Japanese (ja)
Inventor
Nobuhiko Okamura
信彦 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5175944A priority Critical patent/JPH0712887A/en
Publication of JPH0712887A publication Critical patent/JPH0712887A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE:To facilitate formation of logic pattern and to shorten the test time. CONSTITUTION:The current tester comprises means 5 for detecting the current flowing through an element 3 under test and converting the current into a voltage, a comparator 6 receiving an output from the current/voltage converting means 5 and a reference voltage corresponding to the allowable current of the element 3, and/or a window comparator 7 receiving an output from the current/voltage converting means 5 and second and third reference voltages corresponding to the current levels for setting the upper and lower limits of allowable current range.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電流試験装置に係り、
特にロジック信号に同期して電流のON/OFFがコン
トロールされるアナログスイッチ等の試験に好適に用い
られるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current test device,
Particularly, it is preferably used for testing analog switches and the like in which ON / OFF of current is controlled in synchronization with a logic signal.

【0002】[0002]

【従来の技術】図4は従来の電流試験装置による試験方
法を模式的に示した図である。
2. Description of the Related Art FIG. 4 is a diagram schematically showing a test method by a conventional current test apparatus.

【0003】同図において、1は試験対象となる半導体
集積回路であり、外部からのデジタル信号によって動作
するロジック回路部2と、このロジック回路部2からの
信号によって動作するアナログスイッチ3が内蔵されて
いる。またアナログスイッチ3の一方は半導体集積回路
1内の特定の電位(例えば、GND)やアンプ等の出力
に接続され、また他方は端子4に接続され外部へ出力可
能となっている。
In FIG. 1, reference numeral 1 denotes a semiconductor integrated circuit to be tested, which has a built-in logic circuit section 2 which operates by a digital signal from the outside and an analog switch 3 which operates by a signal from the logic circuit section 2. ing. Further, one of the analog switches 3 is connected to a specific potential (for example, GND) in the semiconductor integrated circuit 1 or the output of an amplifier, and the other is connected to the terminal 4 so that it can be output to the outside.

【0004】この様な半導体集積回路のアナログスイッ
チ部の試験を行う場合、そのON又はOFFの状態を設
定する為のデジタルパターン信号を作り出すか、または
一連のデジタルパターン信号の途中でパターンホールド
をすることで試験を行っていた。
When the analog switch portion of such a semiconductor integrated circuit is tested, a digital pattern signal for setting the ON or OFF state thereof is created or a pattern hold is performed in the middle of a series of digital pattern signals. I was doing a test.

【0005】さらに、アナログスイッチのON抵抗やO
FF時のリーク電流の評価を行う場合、外部の電圧源5
から概知の電圧を加え、電流計6の測定値によりその評
価を行っていた。
Furthermore, the ON resistance and O of the analog switch
When evaluating leakage current during FF, external voltage source 5
Then, a known voltage was applied, and the value was measured by the ammeter 6 for evaluation.

【0006】[0006]

【発明が解決しようとする課題】上記従来例で示した様
に、アナログスイッチ等の動作を確認するためには、デ
ジタルパターン信号の作成やデジタルパターン信号のホ
ールドが必要になり、ロジック部が複雑化するにつれ
て、その試験の為のロジックパターン信号作成に必要な
時間が多大となる。
As shown in the above-mentioned conventional example, in order to confirm the operation of the analog switch or the like, it is necessary to create a digital pattern signal or hold the digital pattern signal, and the logic section is complicated. The more time it takes to create a logic pattern signal for the test, the more time it takes.

【0007】また、アナログスイッチ等の評価を行う場
合、上述したように電流測定が必要となるが、この電流
測定の様なDC的な測定にはセットアップ等の時間が必
要であり、またリーク電流の様な微少電流の測定のセッ
トアップ等は多大な時間が必要となり、これが試験時間
の長大化を招くこととなる。またDC的な特性を得る為
に、上述した様なロジックパターン信号のホールド等の
時間も増加することになる。
Further, in the case of evaluating an analog switch or the like, current measurement is required as described above. However, DC-like measurement such as this current measurement requires setup time and leakage current. It takes a lot of time to set up the measurement of the minute current as described above, which leads to the lengthening of the test time. Further, in order to obtain the DC-like characteristic, the time for holding the logic pattern signal as described above also increases.

【0008】本発明は、デジタル信号によって制御され
るアナログスイッチ等のDC的特性を、特別なロジック
パターンを用意することなくデジタルファンクション的
に測定することを可能とし、ロジックパターンの作成の
簡易化を図り、更に、DC特性をロジックパターンで判
定することで試験時間の短縮化を図ることを目的とす
る。
The present invention makes it possible to measure the DC characteristics of an analog switch or the like controlled by a digital signal as a digital function without preparing a special logic pattern, and simplify the creation of the logic pattern. Furthermore, it is an object of the present invention to further shorten the test time by determining the DC characteristic with a logic pattern.

【0009】[0009]

【課題を解決するための手段】本発明の電流試験装置
は、被試験素子に流れる電流を検知して電流電圧変換を
行う電流電圧変換手段と、この電流電圧変換手段の出力
と前記被試験素子の許容電流に対応する基準電圧とが入
力されるコンパレータと、を備えたものである。
SUMMARY OF THE INVENTION A current test apparatus of the present invention comprises a current-voltage converting means for detecting a current flowing through a device under test and converting the voltage into a current, an output of the current-voltage converting means and the device under test. And a comparator to which a reference voltage corresponding to the allowable current is input.

【0010】また本発明の電流試験装置は、被試験素子
に流れる電流を検知して電流電圧変換を行う電流電圧変
換手段と、この電流電圧変換手段の出力と前記被試験素
子の許容電流範囲の上限及び下限を規定する電流値に対
応する第一及び第二の基準電圧とが入力されるウインド
ウコンパレータと、を備えたものである。
Further, the current test apparatus of the present invention detects the current flowing through the device under test and converts the current to voltage, and the output of the current voltage conversion device and the allowable current range of the device under test. A window comparator to which first and second reference voltages corresponding to current values defining upper and lower limits are input.

【0011】また本発明の電流試験装置は、被試験素子
に流れる電流を検知して電流電圧変換を行う電流電圧変
換手段と、この電流電圧変換手段の出力と前記被試験素
子の許容電流に対応する第一の基準電圧とが入力される
コンパレータと、前記電流電圧変換手段の出力と前記被
試験素子の許容電流範囲の上限及び下限を規定する電流
値に対応する第二及び第三の基準電圧とが入力されるウ
インドウコンパレータと、を備えたものである。
Further, the current test apparatus of the present invention corresponds to the current-voltage converting means for detecting the current flowing in the device under test and converting the current into the voltage, the output of the current-voltage converting device and the allowable current of the device under test. A first reference voltage that is input, a second and third reference voltage corresponding to the current value that defines the upper limit and the lower limit of the output of the current-voltage converting means and the allowable current range of the device under test. And a window comparator to which is input.

【0012】また本発明の電流試験装置は、スイッチ素
子に流れる電流を検知して電流電圧変換を行う電流電圧
変換手段と、この電流電圧変換手段の出力と前記スイッ
チ素子のオフ時の許容電流に対応する第一の基準電圧と
が入力されるコンパレータと、前記電流電圧変換手段の
出力と前記スイッチ素子のオン時の許容電流範囲の上限
及び下限を規定する電流値に対応する第二及び第三の基
準電圧とが入力されるウインドウコンパレータと、前記
コンパレータの出力と前記ウインドウコンパレータの出
力とを前記スイッチ素子のオン・オフ状態に対応して切
り換えて出力するスイッチ手段と、を備えたものであ
る。
Further, the current testing device of the present invention comprises a current-voltage converting means for detecting a current flowing in the switch element and converting the current into a voltage, an output of the current-voltage converting means and an allowable current when the switch element is off. A comparator to which the corresponding first reference voltage is input, and second and third corresponding to current values that define the upper limit and the lower limit of the allowable current range when the output of the current-voltage converting means and the switch element are turned on. And a switch means for switching and outputting the output of the comparator and the output of the window comparator in accordance with the ON / OFF state of the switch element. .

【0013】[0013]

【作用】本発明の電流試験装置は、被試験素子に流れる
電流を検知して電流電圧変換を行う電流電圧変換手段
と、この電流電圧変換手段の出力と前記被試験素子の許
容電流に対応する基準電圧とが入力されるコンパレータ
とを設けることにより、被試験素子の許容電流に関する
試験を行うものである。
The current test apparatus of the present invention corresponds to the current-voltage converting means for detecting the current flowing in the device under test and converting the current into the voltage, the output of the current-voltage converting device and the allowable current of the device under test. By providing a comparator to which the reference voltage is input, the test regarding the allowable current of the device under test is performed.

【0014】また本発明の電流試験装置は、被試験素子
に流れる電流を検知して電流電圧変換を行う電流電圧変
換手段と、この電流電圧変換手段の出力と前記被試験素
子の許容電流範囲の上限及び下限を規定する電流値に対
応する第一及び第二の基準電圧とが入力されるウインド
ウコンパレータとを設けることにより、被試験素子の許
容電流範囲に関する試験を行うものである。
Further, the current test apparatus of the present invention detects the current flowing through the device under test and performs current-voltage conversion, and the output of the current-voltage conversion device and the allowable current range of the device under test. By providing a window comparator to which the first and second reference voltages corresponding to the current values defining the upper limit and the lower limit are input, the test regarding the allowable current range of the device under test is performed.

【0015】また本発明の電流試験装置は、被試験素子
に流れる電流を検知して電流電圧変換を行う電流電圧変
換手段と、この電流電圧変換手段の出力と前記被試験素
子の許容電流に対応する第一の基準電圧とが入力される
コンパレータと、前記電流電圧変換手段の出力と前記被
試験素子の許容電流範囲の上限及び下限を規定する電流
値に対応する第二及び第三の基準電圧とが入力されるウ
インドウコンパレータとを設けることにより、被試験素
子の許容電流及び許容電流範囲に関する試験を行うもの
である。
The current test apparatus of the present invention corresponds to the current-voltage converting means for detecting the current flowing in the device under test and converting the current into the voltage, the output of the current-voltage converting device and the allowable current of the device under test. A first reference voltage that is input, a second and third reference voltage corresponding to the current value that defines the upper limit and the lower limit of the output of the current-voltage converting means and the allowable current range of the device under test. By providing a window comparator to which and are input, a test regarding the allowable current and the allowable current range of the device under test is performed.

【0016】また本発明の電流試験装置は、スイッチ素
子に流れる電流を検知して電流電圧変換を行う電流電圧
変換手段と、この電流電圧変換手段の出力と前記スイッ
チ素子のオフ時の許容電流に対応する第一の基準電圧と
が入力されるコンパレータとにより、スイッチ素子のオ
フ時の電流試験を行い、スイッチ素子に流れる電流を検
知して電流電圧変換を行う電流電圧変換手段と、この電
流電圧変換手段の出力と前記スイッチ素子のオン時の許
容電流範囲を規定する電流値に対応する第二及び第三の
基準電圧とが入力されるウインドウコンパレータとによ
り、スイッチ素子のオン時の試験を行い、前記スイッチ
素子のオン・オフ状態に対応して切り換えて出力するス
イッチ手段により、スイッチ素子のオン時,オフ時の試
験結果を選択的に出力することを可能とするものであ
る。
Further, the current testing device of the present invention comprises a current-voltage converting means for detecting a current flowing in the switch element and converting the current into a voltage, an output of the current-voltage converting means and an allowable current when the switch element is off. A current-voltage converter that performs a current test when the switch element is off and detects the current flowing in the switch element by a comparator to which the corresponding first reference voltage is input, and performs current-voltage conversion, and this current-voltage converter. A switch comparator is turned on by a window comparator to which the output of the conversion means and the second and third reference voltages corresponding to the current value that defines the allowable current range when the switch element is turned on are input. The test result when the switch element is turned on and off is selectively selected by the switch means that switches and outputs according to the on / off state of the switch element. It is intended to be able to force.

【0017】上記構成とすることで、DC特性の電流測
定をロジックパターンに置き換えることができ、DC測
定用のデジタルパターンやデジタルパターンのホールド
等がなくなり、デジタルパターンの作成が容易となり、
また電流測定の時間がDC的からロジックパターンにな
ることで、テスト時間の短縮化を図ることができる。
With the above configuration, the DC characteristic current measurement can be replaced with the logic pattern, the digital pattern for DC measurement and the hold of the digital pattern are eliminated, and the digital pattern can be easily created.
In addition, the current measurement time changes from DC to a logic pattern, so that the test time can be shortened.

【0018】[0018]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

【0019】図1は本発明の電流試験装置の一実施例の
構成図である。同図に示すように、被試験回路となる半
導体集積回路1は、外部よりロジックパターン信号で駆
動されるデジタル回路ブロック2とデジタル回路ブロッ
ク2の出力で制御されるアナログスイッチ3を有してお
り、アナログスイッチ3の一方は半導体集積回路内の特
定の電位(例えばバイアス電位、GND)、アンプの出
力等(外部に出力されていても可能)に接続され、他方
は出力(入力)端子4に接続されている。
FIG. 1 is a block diagram of an embodiment of the current test apparatus of the present invention. As shown in the figure, a semiconductor integrated circuit 1 as a circuit under test has a digital circuit block 2 driven by a logic pattern signal from the outside and an analog switch 3 controlled by the output of the digital circuit block 2. , One of the analog switches 3 is connected to a specific potential (for example, bias potential, GND) in the semiconductor integrated circuit, the output of the amplifier, etc. (even if it is output to the outside), and the other is connected to the output (input) terminal 4. It is connected.

【0020】本実施例の電流試験装置は、半導体集積回
路1の出力(入力)端子4に接続される電流−電圧変換
器5と、この電流−電圧変換器5の電圧出力を入力と
し、更に外部からのリファレンス電圧(Ref1)を入
力とするコンパレータ6と、電流−電圧変換器5の電圧
出力を入力とし、更に外部からのリファレンス電圧(R
ef2,Ref3)を入力とするウインドウコンパレー
タ7と、コンパレータ6の出力とコンパレータ7の出力
とを入力とし、端子9から入力される外部からのロジッ
クパターン入力でこの2つの入力を切り換えるスイッチ
回路8とで構成され、測定の結果が出力端子10へと導
かれるものである。
The current test apparatus of this embodiment receives the current-voltage converter 5 connected to the output (input) terminal 4 of the semiconductor integrated circuit 1 and the voltage output of this current-voltage converter 5, and further inputs An external reference voltage (Ref1) is input, and the voltage output of the current-voltage converter 5 is input, and an external reference voltage (R
ef2, Ref3) as an input, and a switch circuit 8 that receives the output of the comparator 6 and the output of the comparator 7 and switches between these two inputs with an external logic pattern input from the terminal 9. The measurement result is guided to the output terminal 10.

【0021】図2は本実施例の電流−電圧変換器以後の
ウインドウコンパレータ部とスイッチ回路の一例を詳細
に示した図である。ウインドウコンパレータ部7は、外
部から入力される基準電圧Ref2を反転入力端子
(−)の入力とし、電流−電圧変換器5の電圧出力を非
反転入力端子(+)の入力とするコンパレータ11と、
外部から入力される基準電圧Ref3を非反転入力端子
(+)の入力とし、電流−電圧変換器5の電圧出力を反
転入力端子(−)の入力とするコンパレータ12と、コ
ンパレータ11の出力とコンパレータ12の出力とを入
力とする論理積のロジック回路13とで構成されてい
る。
FIG. 2 is a diagram showing in detail an example of the window comparator section and the switch circuit after the current-voltage converter of this embodiment. The window comparator unit 7 uses a reference voltage Ref2 input from the outside as an input of an inverting input terminal (−) and a voltage output of the current-voltage converter 5 as an input of a non-inverting input terminal (+), and a comparator 11.
A reference voltage Ref3 input from the outside is used as an input of the non-inverting input terminal (+), and a voltage output of the current-voltage converter 5 is used as an input of the inverting input terminal (-). 12 and the logic circuit 13 of the logical product which inputs the output.

【0022】またスイッチ回路8は、ここでは論理回路
で構成され、ウインドウコンパレータ7の出力と端子9
から入力される外部からのロジック信号とが入力される
AND回路15と、コンパレータ6の出力と端子9から
入力される外部からのロジック信号を反転させた信号と
が入力されるAND回路14と、AND回路14,15
の出力が入力されるOR回路17とで構成される。
The switch circuit 8 is composed of a logic circuit here, and the output of the window comparator 7 and the terminal 9 are provided.
An AND circuit 15 to which an external logic signal input from the external logic signal is input, and an AND circuit 14 to which the output of the comparator 6 and a signal obtained by inverting the external logic signal input from the terminal 9 are input, AND circuits 14 and 15
And an OR circuit 17 to which the output of 1 is input.

【0023】なお、基準電圧Ref1〜Ref3の電圧
の大小関係は、Ref3>Ref2>Ref1が成立し
ていて、また電流−電圧変換器5の特性は電流量が多く
なると電圧も大きくなる正の相関がある。また、端子9
から入力される外部からのロジック入力はアナログスイ
ッチ3のOFFの場合には“L”レベル、ONの場合に
は“H”レベルの信号が入力されるものとする。
The magnitude relationship between the reference voltages Ref1 to Ref3 is such that Ref3>Ref2> Ref1 holds, and the characteristic of the current-voltage converter 5 is that the voltage increases as the amount of current increases. There is. Also, terminal 9
The logic input from the outside is the "L" level signal when the analog switch 3 is OFF and the "H" level signal when the analog switch 3 is ON.

【0024】ここで被試験回路となる半導体集積回路1
にデジタルパターン信号が入力され、アナログスイッチ
3がON/OFFする場合の測定動作について説明す
る。今、ロジック動作によってアナログスイッチ3がO
FFする場合、アナログスイッチの特性としてはON/
OFFの動作とともにOFF時のリーク電流が問題とな
る。このリーク電流の良品規格値をI1 としたとき、こ
の電流I1 が電流−電圧変換器5で変換される電圧をR
ef1とすると(前述したようにコンパレータ6の反転
入力端子(−)に入力されるリファレンス電圧は同じR
ef1に設定される)、アナログスイッチ3がOFFし
て実際のリーク電流Iが規格値I1 以下ならば、リーク
電流Iが電流−電圧変換される電圧Vは、V<Ref1
となり、コンパレータ6の出力は“L”レベルとなる。
Here, the semiconductor integrated circuit 1 to be the circuit under test
A measurement operation when the digital pattern signal is input to the analog switch 3 and the analog switch 3 is turned on / off will be described. Now, the analog switch 3 is turned on by the logic operation.
When performing FF, the characteristics of the analog switch are ON /
Along with the OFF operation, the leakage current at the time of OFF becomes a problem. When this non-defective standard value of the leakage current was as I 1, the current I 1 current - voltage converted by the voltage converter 5 R
If ef1 is set (the reference voltage input to the inverting input terminal (−) of the comparator 6 is the same R as described above.
ef1), if the analog switch 3 is turned off and the actual leak current I is less than or equal to the standard value I 1, the voltage V at which the leak current I is current-voltage converted is V <Ref1.
And the output of the comparator 6 becomes "L" level.

【0025】またアナログスイッチ3がOFFにもかか
わらず、リーク電流が多い場合、もしくはアナログスイ
ッチ3の動作異常でONした場合、アナログスイッチ3
を流れる電流Iは大きくなり、V>Ref1となり、コ
ンパレータ6の出力は“H”レベルとなる。
If the leak current is large even though the analog switch 3 is off or if the analog switch 3 is turned on due to an abnormal operation, the analog switch 3
The electric current I flowing through the circuit becomes large, V> Ref1, and the output of the comparator 6 becomes "H" level.

【0026】ここで端子9からは、アナログスイッチ3
のON/OFFの状態を示す信号が入力されている。ア
ナログスイッチ3がOFFの場合、期待値として端子9
に“L”レベルの信号が入力されている為、出力端子1
0にはコンパレータ6の結果が出力される。
Here, from the terminal 9, the analog switch 3
A signal indicating the ON / OFF state of is input. When the analog switch 3 is OFF, the expected value is terminal 9
Since the "L" level signal is input to the output terminal 1,
The result of the comparator 6 is output to 0.

【0027】次にロジック動作によってアナログスイッ
チ3がONする場合、スイッチ特性としてはON動作と
ともに、ON時のON抵抗が問題となる。このON抵抗
特性の規格をR3 〜R2 とし、R3 によって制限される
電流をI3 、R2 によって制限される電流をI2 とした
とき、電流I3 が電流−電圧変換器5で変換される電圧
をRef3、電流I2 が電流−電圧変換器5で変換され
る電圧をRef2とする(前述したように、コンパレー
タ11の反転入力端子(−)に入力されるリファレンス
電圧はRef2に設定され、コンパレータ12の非反転
入力端子(+)に入力されるリファレンス電圧はRef
3に設定される)。また実際にアナログスイッチ3がO
NしたときのON抵抗をRとし、ON抵抗Rによって制
限される電流をI′、この電流I′が電流−電圧変換器
5によって変換される電圧をV′とする。
Next, when the analog switch 3 is turned on by a logic operation, the switch characteristics are the ON operation and the ON resistance at the time of ON. When the standard of this ON resistance characteristic is R 3 to R 2 , the current limited by R 3 is I 3 , and the current limited by R 2 is I 2 , the current I 3 is the current-voltage converter 5. the voltage to be converted Ref3, current I 2 current - voltage converted by the voltage converter 5 and Ref2 (as described above, the inverting input terminal of the comparator 11 (- reference voltage input to) the Ref2 The reference voltage that is set and input to the non-inverting input terminal (+) of the comparator 12 is Ref
3). Also, the analog switch 3 is actually O
The ON resistance at the time of N is R, the current limited by the ON resistance R is I ′, and the voltage converted by the current-voltage converter 5 is V ′.

【0028】アナログスイッチ3がONしてON抵抗R
がR2 〜R3 の規格内であれば、電流I′はI2 〜I3
となり、電圧V′はRef2<V′<Ref3が成立
し、コンパレータ11の出力は“H”レベル、コンパレ
ータ12の出力は“H”レベルとなり、AND回路13
の出力は“H”レベルとなる。またON抵抗Rが規格R
3 より小さい場合には、電流I′はI′>I3 となり電
圧V′はV′>Ref3となり、コンパレータ11の出
力は“H”レベル、コンパレータ12の出力は“L”レ
ベルとなり、AND回路13の出力は“L”レベルとな
る。逆にON抵抗Rが規格R2 を超える場合には、電流
I′はI′<I2 となり、電圧V′はV′<Ref2と
なり、コンパレータ11の出力は“L”レベル、コンパ
レータ12の出力は“H”レベルとなり、AND回路1
3の出力は“L”レベルとなる。ここで、端子9からは
アナログスイッチ3のON/OFFの状態を示す信号が
入力され、アナログスイッチ3がONの場合、期待値と
して“H”レベルの信号が入力されている為、出力端子
10にはウインドウコンパレータ7の結果が出力され
る。
The analog switch 3 is turned on to turn on the resistance R.
Is within the standard of R 2 to R 3 , the current I ′ is I 2 to I 3
Then, the voltage V ′ satisfies Ref2 <V ′ <Ref3, the output of the comparator 11 becomes “H” level, the output of the comparator 12 becomes “H” level, and the AND circuit 13
Output becomes "H" level. The ON resistance R is the standard R
When it is smaller than 3 , the current I'is I '> I 3 , the voltage V'is V'> Ref3, the output of the comparator 11 is "H" level, the output of the comparator 12 is "L" level, and the AND circuit The output of 13 becomes "L" level. On the contrary, when the ON resistance R exceeds the standard R 2 , the current I ′ becomes I ′ <I 2 , the voltage V ′ becomes V ′ <Ref2, the output of the comparator 11 is “L” level, and the output of the comparator 12 is Becomes "H" level, and AND circuit 1
The output of 3 becomes "L" level. Here, a signal indicating the ON / OFF state of the analog switch 3 is input from the terminal 9, and when the analog switch 3 is ON, an “H” level signal is input as an expected value, so the output terminal 10 The result of the window comparator 7 is output to.

【0029】以上のことから、本発明を用いることで、
アナログスイッチのリーク電流の測定をロジックパター
ンのホールド等を用いずにリアルタイムに、OFF時の
場合は“L”レベル、ON時の場合は“H”レベルの結
果をアナログ的な情報を含み、端子10から得ることが
できる。
From the above, by using the present invention,
The leak current of the analog switch is measured in real time without using a logic pattern hold, etc., the result of “L” level when OFF and “H” level when ON is included in the analog information, Can be obtained from 10.

【0030】更に、上記実施例を拡張した実施例を図3
に示す。図3に示すように、本実施例では、スイッチ回
路8の出力と期待値入力端子9の信号とを入力とする排
他論理和回路18、この排他論理和回路18の出力を入
力とするラッチ回路20を備えている。19,21はそ
れぞれ排他論理和回路18,ラッチ回路20の出力端子
である。本構成により、被試験対象が良品の場合には、
端子9から入力される期待値と、端子10から出力され
るスイッチ回路の出力とが等しい為、端子19からは常
に“H”レベルの信号が出力されるが、不良の場合には
“L”レベルの信号がリアルタイムに出力される。この
信号をラッチ回路20に入力することで、ラッチ回路2
0が“H”レベルから“L”レベルに切換わることを検
知して、不良状態を記憶する。よって、全てのロジック
パターンをリアルタイムで行った後、端子21の結果を
測定するだけで、被試験対象の良,不良が判断できる。
Further, an embodiment obtained by expanding the above embodiment is shown in FIG.
Shown in. As shown in FIG. 3, in the present embodiment, the exclusive OR circuit 18 having the output of the switch circuit 8 and the signal of the expected value input terminal 9 as an input, and the latch circuit having the output of the exclusive OR circuit 18 as an input Equipped with 20. Reference numerals 19 and 21 denote output terminals of the exclusive OR circuit 18 and the latch circuit 20, respectively. With this configuration, if the object to be tested is a good product,
Since the expected value input from the terminal 9 and the output of the switch circuit output from the terminal 10 are equal, a signal of "H" level is always output from the terminal 19, but "L" in the case of failure. The level signal is output in real time. By inputting this signal to the latch circuit 20, the latch circuit 2
When 0 is switched from the “H” level to the “L” level, the defective state is stored. Therefore, after performing all the logic patterns in real time, it is possible to judge whether the test object is good or bad simply by measuring the result of the terminal 21.

【0031】[0031]

【発明の効果】以上詳細に説明したように、本発明の電
流試験装置によれば、ロジック信号に同期してアナログ
電流が変化するようなアナログスイッチ等の被試験素子
において、前記被試験素子を、電流−電圧変換器,コン
パレータ又は/及びウインドウコンパレータに接続し、
或は電流−電圧変換器,コンパレータ,ウインドウコン
パレータ,スイッチ手段に接続することで、ロジックパ
ターンの動作を止めることなく、リアルタイムに測定す
ることができ、テスト時間の短縮を図ることができる。
As described in detail above, according to the current test apparatus of the present invention, in the device under test such as the analog switch whose analog current changes in synchronization with the logic signal, the device under test is , A current-to-voltage converter, a comparator or / and a window comparator,
Alternatively, by connecting to the current-voltage converter, the comparator, the window comparator, and the switch means, it is possible to measure in real time without stopping the operation of the logic pattern, and the test time can be shortened.

【0032】さらに、測定する電流量についても規格を
設けることができ、電流の大小によっても良、不良を判
別することが可能となる。
Furthermore, it is possible to set a standard for the amount of current to be measured, and it is possible to determine whether the current is good or bad depending on the magnitude of the current.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電流試験装置の一実施例の構成図であ
る。
FIG. 1 is a configuration diagram of an embodiment of a current test device of the present invention.

【図2】本実施例の電流−電圧変換器以後のウインドウ
コンパレータ部とスイッチ回路の一例を詳細に示した図
である。
FIG. 2 is a diagram showing in detail an example of a window comparator unit and a switch circuit after the current-voltage converter of this embodiment.

【図3】図2の電流試験装置のスイッチ回路の後段に接
続される回路を示す図である。
FIG. 3 is a diagram showing a circuit connected to a subsequent stage of a switch circuit of the current test device of FIG.

【図4】従来の電流試験装置による試験方法を模式的に
示した図である。
FIG. 4 is a diagram schematically showing a test method using a conventional current test device.

【符号の説明】 1 半導体集積回路 2 デジタル回路ブロック 3 アナログスイッチ 4 出力(入力)端子 5 電流−電圧変換器 6 コンパレータ 7 ウインドウコンパレータ 8 スイッチ回路 9 ロジックパターン入力端子 10 出力端子[Description of symbols] 1 semiconductor integrated circuit 2 digital circuit block 3 analog switch 4 output (input) terminal 5 current-voltage converter 6 comparator 7 window comparator 8 switch circuit 9 logic pattern input terminal 10 output terminal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 被試験素子に流れる電流を検知して電流
電圧変換を行う電流電圧変換手段と、この電流電圧変換
手段の出力と前記被試験素子の許容電流に対応する基準
電圧とが入力されるコンパレータと、を備えた電流試験
装置。
1. A current-voltage converting means for detecting a current flowing through a device under test and converting the current into a voltage, an output of the current-voltage converting device and a reference voltage corresponding to an allowable current of the device under test are input. A current test device including a comparator.
【請求項2】 被試験素子に流れる電流を検知して電流
電圧変換を行う電流電圧変換手段と、この電流電圧変換
手段の出力と前記被試験素子の許容電流範囲の上限及び
下限を規定する電流値に対応する第一及び第二の基準電
圧とが入力されるウインドウコンパレータと、を備えた
電流試験装置。
2. A current-voltage converting means for detecting a current flowing through a device under test and performing current-voltage conversion, and an output of the current-voltage converting device and a current defining upper and lower limits of an allowable current range of the device under test. And a window comparator to which the first and second reference voltages corresponding to the values are input, and a current test device.
【請求項3】 被試験素子に流れる電流を検知して電流
電圧変換を行う電流電圧変換手段と、この電流電圧変換
手段の出力と前記被試験素子の許容電流に対応する第一
の基準電圧とが入力されるコンパレータと、前記電流電
圧変換手段の出力と前記被試験素子の許容電流範囲の上
限及び下限を規定する電流値に対応する第二及び第三の
基準電圧とが入力されるウインドウコンパレータと、を
備えた電流試験装置。
3. A current-voltage converting means for detecting a current flowing through a device under test and converting the current into a voltage, and an output of the current-voltage converting device and a first reference voltage corresponding to an allowable current of the device under test. , And a window comparator to which the output of the current-voltage converting means and the second and third reference voltages corresponding to the current values defining the upper and lower limits of the allowable current range of the device under test are input. And a current test device equipped with.
【請求項4】 スイッチ素子に流れる電流を検知して電
流電圧変換を行う電流電圧変換手段と、この電流電圧変
換手段の出力と前記スイッチ素子のオフ時の許容電流に
対応する第一の基準電圧とが入力されるコンパレータ
と、前記電流電圧変換手段の出力と前記スイッチ素子の
オン時の許容電流範囲の上限及び下限を規定する電流値
に対応する第二及び第三の基準電圧とが入力されるウイ
ンドウコンパレータと、前記コンパレータの出力と前記
ウインドウコンパレータの出力とを前記スイッチ素子の
オン・オフ状態に対応して切り換えて出力するスイッチ
手段と、を備えた電流試験装置。
4. A current-voltage converting means for detecting a current flowing through a switch element and converting the current into a voltage, and a first reference voltage corresponding to an output of the current-voltage converting means and an allowable current when the switch element is turned off. A comparator to which is input, an output of the current-voltage conversion means, and second and third reference voltages corresponding to current values that define the upper limit and the lower limit of the allowable current range when the switch element is turned on are input. And a switch means for switching and outputting the output of the comparator and the output of the window comparator according to the ON / OFF state of the switch element.
JP5175944A 1993-06-24 1993-06-24 Current tester Pending JPH0712887A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5175944A JPH0712887A (en) 1993-06-24 1993-06-24 Current tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5175944A JPH0712887A (en) 1993-06-24 1993-06-24 Current tester

Publications (1)

Publication Number Publication Date
JPH0712887A true JPH0712887A (en) 1995-01-17

Family

ID=16004988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5175944A Pending JPH0712887A (en) 1993-06-24 1993-06-24 Current tester

Country Status (1)

Country Link
JP (1) JPH0712887A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207201A (en) * 2014-04-22 2015-11-19 株式会社デンソー Anomaly monitoring circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207201A (en) * 2014-04-22 2015-11-19 株式会社デンソー Anomaly monitoring circuit

Similar Documents

Publication Publication Date Title
US6255839B1 (en) Voltage applied type current measuring circuit in an IC testing apparatus
KR20010020388A (en) Integrated circuit tester with compensation for leakage current
JPH07221613A (en) Trigger circuit
JPH0712887A (en) Current tester
US6949946B1 (en) Integrated semiconductor circuit and method for functional testing of pad cells
JPS59171869A (en) Nonlinear electric element detector
JP2001091562A (en) Device for inspecting circuit board
JP4043743B2 (en) Semiconductor test equipment
JPS60253883A (en) Constant current load/constant voltage applied current measuring apparatus
JP2005140555A (en) Semiconductor integrated circuit inspection device and semiconductor integrated circuit inspection method
JP4909192B2 (en) Capacitor capacity measuring device
JPH07183346A (en) Semiconductor testing device
JP2000147071A (en) Characteristics inspection device for analogue circuit
JPH10112651A (en) Check method for digital-to-analog converter using digital tester
JPH0110616Y2 (en)
JP2002131369A (en) Semiconductor inspection device
JP3598643B2 (en) Semiconductor integrated circuit measuring device and semiconductor integrated circuit device
JP2002168902A (en) Testing device for direct current, and method of testing direct current using the same
JPH0746128A (en) D/a converter incorporating test circuit
JP2002131368A (en) Cmos-lsi testing method and device for it
KR100713899B1 (en) Circuit of measurement for bias current
KR950014751B1 (en) Output property measuring device for digital ic
JP2960247B2 (en) Integrated circuit
JP2002277504A (en) Ic tester
JPH02181674A (en) Method for inspecting analog switch integrated circuit