JPH07128681A - 空間光変調装置 - Google Patents

Abstract

(57)【要約】 【目的】 空間光変調装置において、読出し光の反射光
を変調する部分の開口率を大きくしながら、高い駆動電
圧で大きなコントラストと高い解像度を実現する。 【構成】 駆動電極層(光導電体層2の低抵抗層で構成)1
と、光導電体層2と、絶縁体3で区分された多数の画素電
極を所定ピッチで配設した画素電極層21と、誘電体反射
層6と、液晶層7と、透明電極で構成された駆動電極層8
を順に積層した空間光変調装置において、画素電極層21
の各画素電極をショットキー接触部21aと画素構成部21b
で構成し、画素構成部21bの平面面積をショットキー接
触部21aの平面面積より大きくする。光変調部の開口率
を大きくできると共に、各画素電極間のエネルギ障壁を
大きくして画素電極間での電荷の流れ込みを防止でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は空間光変調装置に係り、
投写型ディスプレイの表示装置や光コンピュータにおけ
る光情報処理装置として適用され、画素の高密度化を図
りながら変調光画像の解像度とコントラストを向上させ
るための改良に関する。

【０００２】

【従来の技術】従来から、投写形ディスプレイには各種
の方式のものがあるが、光導電体層と誘電体反射層の間
に配設された各画素電極で誘電体反射層側に封止されて
いる液晶層の状態を変化させて変調反射光を得る方式の
反射型空間光変調装置がある(特開平3-192332号)。そし
て、その空間光変調装置は、一般的には図４に示すよう
に、駆動電極層1と、光導電体層2と、絶縁体3で区分さ
れた多数の画素電極4を所定ピッチで配設した画素電極
層5と、誘電体反射層6と、液晶層7と、透明電極で構成
された駆動電極層8からなる積層構造体をなし、実際に
はその積層構造体を透明絶縁性基板(ガラス基板)9,10の
間に挾装した構成で使用される。

【０００３】ここに、駆動電極層1は光導電体層2を構成
している高抵抗Ｎ型Ｓｉの片側表面をＮ型の低抵抗層と
することにより構成されており、また画素電極層5は導
電性金属(例えば白金)からなる画素電極4を絶縁体(例え
ば窒化シリコン)3で区分してマトリックス状に配設させ
てある。一方、液晶層7は誘電体反射層6と駆動電極層8
の間に液晶を封止させて構成されており、スペーサ12に
よって所定の層厚に設定されている。

【０００４】次に、この空間変調装置の動作について説
明すると、先ず、各駆動電極層1,8の間に駆動電源11か
ら矩形波電圧を印加させる。その場合、駆動電極層8側
に負の電圧が印加されている時には、画素電極4と高抵
抗Ｎ型Ｓｉ層である光導電体層2の接触面(ショットキー
接触面)に逆バイアスがかかった状態になり、光導電体
層2の画素電極4側付近に空乏層が拡がる。そして、その
状態で透明絶縁性基板9側から書込み光FAが入射する
と、前記の空乏層内に電子-正孔が発生し、正孔がその
空乏層にかかっている電界の作用で画素電極4側へ移動
してその電極4内に蓄積される。その結果、画素電極4内
に蓄積された正孔によって、書込み光FAの入射領域に対
応する画素電極4から誘電体反射層6を介して液晶層7に
加わる電圧が増加することになる。

【０００５】一方、逆に、駆動電極層8側に正の電圧が
印加されていいる時には、前記のショットキー接触面は
順バイアス状態になり、蓄積された正孔が全て放出さ
れ、駆動電源11からの印加電圧が誘電体反射層6を介し
て液晶層7の全面へ平均的にかかることになる。

【０００６】従って、暗状態(書込み光FAが入射しない
状態)において、液晶層7にかかる負電圧が液晶セルに複
屈折性を生じさせる閾値電圧より僅かに小さくなるよう
に駆動電源11の矩形波電圧を設定し、且つ正電圧の印加
時間を液晶セルが複屈折を発生させない程度に設定して
おけば、書込み光FAの入射領域に対応した画素電極4の
配設領域でのみ読出し光FBの反射光FCがその偏光方向を
変化せしめられることになり、書込み光FAに基づいた反
射光FCの変調が可能になる。

【０００７】

【発明が解決しようとする課題】ところで、前記の空間
光変調装置では各画素電極4単位で反射光を変調させる
が、画素電極4は図５で示すようにマトリックス状に配
設されており、詳細には各画素電極4が一辺がL1である
正方形の形状をなし、相互に一定の側面対向間隔D1を有
して一定のピッチP(＝L1+D1)で配設されている。そし
て、前記の動作原理に基づけば、各画素電極4に印加さ
れる電圧が高くなればそれだけ変調度も大きくなるため
に反射光FCによる画像のコントラストを大きくすること
ができ、また各画素電極4のピッチPが小さくなればそれ
だけ高密度画素による反射光FCが得られて画像の解像度
が高くなる。

【０００８】しかし、各画素電極4に対して印加可能な
電圧は隣接した画素電極4間に構成されるエネルギ障壁
によって制限されるため、その印加電圧を無条件に上げ
ることができない。即ち、各画素電極4間の電位差が前
記のエネルギ障壁より大きくなると、各画素電極4に蓄
積された電荷が光導電体層2側(ショットキー接触面側)
において隣接した画素電極4へ流れ込み、変調された反
射光FCによる画素単位での解像度が劣化する。従って、
各画素電極4へ印加される電圧は前記のエネルギ障壁よ
り小さくしておく必要がある。

【０００９】一方、光導電体層2におけるキャリア濃度
が一定であるとすれば、前記のエネルギ障壁の大きさは
隣接した画素電極4間の側面対向間隔D1に依存し、その
間隔D1を大きくすればそれだけエネルギ障壁を大きくす
ることができる。従って、その間隔D1を大きくすること
によって印加電圧を大きく設定でき、画素単位での解像
度を劣化させないでコントラストを大きく確保すること
が可能になる。

【００１０】しかし、その場合において、各画素電極4
の大きさ(L1)をそのままにしてピッチPを大きくするこ
とは、全体としての画素数を減少させねばならず、また
変調部の面積に係る開口率も低下させ、装置自体の画素
密度とそれに基づく解像度を犠牲にすることになる。逆
に、画素電極4の配設ピッチPをそのままにして、側面対
向間隔D1を大きくするために各画素電極4の大きさ(L1)
を小さくすると、各画素電極4と誘電体反射層6の接合面
積が小さくなって変調要素部分での開口率が小さくな
り、画像のコントラストの低下や変調された反射光FCの
光量の低下を招く。

【００１１】換言すれば、前記の空間光変調装置ではコ
ントラストと開口率や解像度を向上させる条件が相反関
係にあり、特に画素電極4が１０μm程度のピッチPで配
設されるような装置ではそれらの条件を両立させること
が困難になる。そこで、本発明は、画素電極4の形状を
工夫することにより、前記の問題点を解消させた空間光
変調装置を提供することを目的として創作された。

【００１２】

【課題を解決するための手段】本発明は、透明電極又は
光導電体自体の低抵抗層で構成した第１駆動電極層と、
光導電体層と、絶縁体で区分された多数の画素電極を所
定ピッチで配設した画素電極層と、誘電体反射層と、液
晶層と、透明電極で構成した第２駆動電極層を順に積層
させた積層構造を有し、前記の各駆動電極層間に交番電
圧を印加した状態で、前記第１駆動電極層へ入射する書
込み光に基づいて、前記第２駆動電極層へ入射する読出
し光を変調して反射させる空間光変調装置において、前
記画素電極層の各画素電極における誘電体反射層側の平
面面積を光導電体層側の平面面積より大きく構成したこ
とを特徴とする空間光変調装置に係る。

【００１３】

【作用】各画素電極は絶縁体で区分されて所定ピッチで
配設されているが、隣接する画素電極間に構成されるエ
ネルギ障壁は画素電極相互の側面対向間隔に依存してい
る。本発明では、画素電極層の各画素電極における誘電
体反射層側の平面面積を光導電体層側の平面面積より大
きく構成しているため、各画素電極が誘電体反射層を介
して液晶層に電圧を印加する部分の面積(変調機能部分
の面積)を大きくとりながら、光導電体層側(ショットキ
ー接触面側)での各画素電極の側面対向間隔を大きくす
ることができる。

【００１４】従って、隣接した画素電極間のエネルギ障
壁を大きくしながら、各画素電極の画素構成部の平面面
積も大きくすることができ、逆にみれば、隣接した画素
電極間での電荷の流れ込みを防止して画素単位での解像
度の劣化を防止すると共に、駆動電圧を大きくして開口
率とコントラストを向上させることができる。また、各
画素電極の平面面積が大きくなっても画素電極の配設ピ
ッチを大きくする必要がないため、画素密度に係る解像
度を向上させることができる。

【００１５】

【実施例】以下、本発明の空間光変調装置の実施例を図
１から図３を用いて詳細に説明する。先ず、図１は図４
と同様に空間光変調装置の断面構造を示し、同図におい
て図４と同一の符号で示される要素は画素電極層を除い
て図４と同一のものである。また、その基本的機能につ
いても、特に説明を付加した場合を除いて、図４の装置
と同様であることから、ここではそれらの共通要素に係
る解説及び基本動作に係る説明を省略する。

【００１６】本実施例装置の特徴は、画素電極層21の各
画素電極(21a-21b)における誘電体反射層6側との接合面
積が光導電体層2側との接触面積より大きく構成されて
いる点にある。即ち、図２(各画素電極の配設態様を示
す平面図)に示すように、光導電体層2との接触側である
ショットキー接触部21aは図５に示した画素電極4と同様
の平面形状(一辺がL1の正方形)で構成されているが、誘
電体反射層6との接合側である画素構成部21bの平面形状
がそれよりも大きい正方形(一辺がL2の正方形:L2＞L1)
で構成されており、各画素電極(21a-21b)の配設ピッチP
が図５のものと同一であることから、各画素構成部21b
の側面対向間隔D2が図５における対向間隔D1より小さく
なっている。尚、各画素電極層21の厚みは図４及び図５
に示した画素電極4と同一である。

【００１７】例えば、図４及び図５における各画素電極
4の配設ピッチPが１０μmでその画素電極4が７μm平方
の平面形状であった場合には、各画素電極4間の側面対
向間隔D1は３μmとなる。一方、本実施例における画素
電極(21a-21b)のショットキー接触部21aは図４及び図５
に示した画素電極4の平面的配設関係と同様であるが、
画素構成部21bについてはその平面形状を９μm平方にし
て、各画素構成部21bの側面対向間隔D2を１μmとしてい
る。尚、ショットキー接触部21aと画素構成部21bの厚み
の比率に関しては、製造工程で画素構成部21bと光導電
体層2の間に絶縁体3の層が安定的に形成できる範囲で任
意に選択すればよい。

【００１８】次に、本実施例装置の製造方法の一例を図
３の(A)から(G)を参照しながら説明する。先ず、高抵抗
Ｎ型単結晶Ｓｉ基板(抵抗値は３００Ω・cm以上)31の一
方の面にリン(P)や砒素(As)等のＮ型不純物をイオン注
入して高濃度層を形成し、Ｎ型低抵抗層である駆動電極
層1と高抵抗Ｎ型Ｓｉ層である光導電体層2を形成してお
く[(A),(B)]。

【００１９】そして、光導電体層2を所定の厚みまで鏡
面研磨し、研磨後の面に対してプラズマＣＶＤ(Chemica
l Vapor Deposition)法で窒化シリコン(Si₃N₄)を蒸着さ
せることにより窒化シリコン層32を形成する[(C)]。
尚、この窒化シリコン層32はショットキー接触部21aの
厚みに形成される。ここで、ホトリソグラフィ法によっ
て前記の窒化シリコン層32に対して一辺がL1の正方形を
ピッチPで開口形成し、全面にスパッタリング法等で白
金(Pt)等を成膜させた後、リフトオフ法で平坦化するこ
とによってその開口部33にショットキー接触部21aを形
成する[(D)]。また、その後に、ショットキー接触部21a
の整流特性を改善するために４００〜５００℃程度のア
ニールを施す。

【００２０】次に、前記工程と同様に、再びプラズマＣ
ＶＤ法で窒化シリコンを蒸着させて窒化シリコン層34を
形成し、ホトリソグラフィ法で前記のショットキー接触
部21aに対応する位置に一辺がL2の正方形の開口部35を
ピッチPで開口形成する[(E),(F)]。尚、この窒化シリコ
ン層34は画素構成部21bの厚みに形成される。そして、
前記工程と同様に、全面にスパッタリング法等で白金(P
t)等の金属を成膜させた後、リフトオフ法での平坦化に
よって開口部35に画素構成部21bを形成させる[(G)]。但
し、この場合の成膜金属は必ずしもショットキー接触部
21aと同じ金属(Pt)である必要はなく、成膜段階で高い
平滑度を有するものであればよい。

【００２１】そして、以上の工程の結果、ショットキー
接触部21aと画素構成部21bからなる画素電極(21a-21b)
が窒化シリコンで構成された絶縁体8の中に区分・埋設さ
れた状態となり、駆動電極層1と光導電体層2と画素電極
層21の積層構造が構成される。

【００２２】以降、画素電極層21の画素構成部21bが露
出している面に対して、プラズマＣＶＤ法で誘電体膜を
成膜し、アニールを行った後に反射膜を成膜して誘電体
反射層6を形成し、その誘電体反射層6と駆動電極層8の
間にスペーサ12で厚みを設定した液晶層7を封止し、両
面の駆動電極層1,8の表面にそれぞれ透明絶縁性基板9,1
0を接合させることにより図１に示した本実施例装置が
完成する。尚、液晶層7としては、正の異方性の４５°
の捩れネマスチック又は垂直配向の液晶材料が用いられ
る。

【００２３】このようにして構成された本実施例装置で
は、図２に示すように、各画素電極(21a-21b)における
ショットキー接触部21aが図４及び図５に示した画素電
極4と同様の平面形状(一辺L1の正方形)を有し、また相
互の側面対向間隔D1も同様であるが、その画素構成部21
bは平面形状が一辺L2の正方形で、相互の側面対向間隔D
2は前記のD1より小さく構成されている。従って、画素
電極(21a-21b)の配設ピッチPが同一でありながら、その
画素構成部21bの平面形状面積を大きくすることがで
き、各画素電極(21a-21b)の間のエネルギ障壁について
は、ショットキー接触部21aの側面対向間隔がD1のまま
であることから、各画素電極(21a-21b)間のエネルギ障
壁を図４及び図５に示した画素電極4の場合と同一にで
きる。

【００２４】そして、前記のように、画素電極4,(21a-2
1b)の配設ピッチPを１０μmとし、図４及び図５に示し
た画素電極4についてL1＝７μm，D1＝３μmとした場合
と、本実施例装置における画素電極(21a-21b)の画素構
成部21bについてL2＝９μm，D2＝１μmとした場合を比
較すると、前者の開口率が４９％になるのに対し、後者
ではエネルギ障壁の大きさを同一にしながら８１％の開
口率を実現できる。

【００２５】その結果、本実施例装置によれば、前記の
ように開口率を大きくしても各画素電極(21a-21b)の間
のエネルギ障壁が高くなっているため、駆動電源11から
高い電圧を印加させることができ、画素単位での解像度
を劣化させずに高いコントラストで高密度画素による空
間光の変調が可能になる。また、この効果は画素電極(2
1a-21b)の配設ピッチPが小さくなるほど著しくなる。
尚、本実施例装置における駆動電極層1は、光導電体層2
の片側表面をＮ型低抵抗層にすることで構成している
が、必ずしもその方法による必要はなく、読出し光の入
射側の駆動電極層8と同様に透明電極で構成してもよ
い。

【００２６】

【発明の効果】本発明の空間光変調装置は、以上の構成
を有していることにより、次のような効果を奏する。光
導電体層側の各画素電極と光変調体層側の誘電体反射層
との接触面積を光導電体側との接触面積より大きく構成
したことにより、読出し光の反射光を変調する部分の開
口率を大きくでき、且つその場合においても各画素電極
間のエネルギ障壁を大きく保てるため、高い駆動電圧を
印加して大きなコントラストと高い解像度を実現でき
る。換言すれば、画素の高密度化を図りながら、高品質
の変調画像を得ることが可能になる。また、従来の空間
光変調装置では、画素電極材料として白金(Pt)を用いる
場合に４００〜５００℃程度のアニールを行って整流特
性を改善する必要があり、その工程で電極表面に微小な
凹凸が発生して誘電体反射層での反射率を低下させるよ
うな不具合があったが、本発明では、画素電極をショッ
トキー接触部と画素構成部に分けて構成でき、また画素
構成部に別の電極材料を用いることができるため、前記
の不具合を防止できるという利点も有している。

【図面の簡単な説明】

【図１】本発明の実施例に係る空間光変調装置の構造を
示す断面図である。

【図２】図１の空間光変調装置における画素電極の配設
態様を示す平面図である。

【図３】図１の空間光変調装置における光導電体層の製
造工程を示す工程図である。

【図４】従来の空間光変調装置の構造を示す断面図であ
る。

【図５】図４の空間光変調装置における画素電極の配設
態様を示す平面図である。

【符号の説明】

1,8…駆動電極層(第１駆動電極層,第２駆動電極層)、2
…光導電体層、3…絶縁体、4,(21a-21b)…画素電極、5,
21…画素電極層、6…誘電体反射層、7…液晶層、9,10…
透明絶縁性基板、11…駆動電源、12…スペーサ、21a…
ショットキー接触部、21b…画素構成部、31…高抵抗Ｎ
型単結晶Ｓｉ基板、32,34…窒化シリコン層、33,35…開
口部、D1…画素電極4又はショットキー接触部21aの側面
対向間隔、D2…画素構成部21bの側面対向間隔、L1…画
素電極4又はショットキー接触部21aの一辺の長さ、L2…
画素構成部21bの一辺の長さ、P…画素電極4,(21a-21b)
の配設ピッチ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 透明電極又は光導電体自体の低抵抗層で
   構成した第１駆動電極層と、光導電体層と、絶縁体で区
   分された多数の画素電極を所定ピッチで配設した画素電
   極層と、誘電体反射層と、液晶層と、透明電極で構成し
   た第２駆動電極層を順に積層させた積層構造を有し、前
   記の各駆動電極層間に交番電圧を印加した状態で、前記
   第１駆動電極層へ入射する書込み光に基づいて、前記第
   ２駆動電極層へ入射する読出し光を変調して反射させる
   空間光変調装置において、前記画素電極層の各画素電極
   における誘電体反射層側の平面面積を光導電体層側の平
   面面積より大きく構成したことを特徴とする空間光変調
   装置。