JPH0712600A - Multipoint measuring apparatus - Google Patents

Multipoint measuring apparatus

Info

Publication number
JPH0712600A
JPH0712600A JP15325993A JP15325993A JPH0712600A JP H0712600 A JPH0712600 A JP H0712600A JP 15325993 A JP15325993 A JP 15325993A JP 15325993 A JP15325993 A JP 15325993A JP H0712600 A JPH0712600 A JP H0712600A
Authority
JP
Japan
Prior art keywords
switch
measurement
switches
converter
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15325993A
Other languages
Japanese (ja)
Inventor
Tetsuro Kuriyama
哲朗 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP15325993A priority Critical patent/JPH0712600A/en
Publication of JPH0712600A publication Critical patent/JPH0712600A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize a multipoint measuring apparatus which can accurately measure at a high speed. CONSTITUTION:A multipoint measuring apparatus sequentially selectively applies measurement signals of multiple points to an integrating type A/D converter to convert it into a digital signal, and comprises a limiter for switching an input signal level of the converter ADC to a plurality of stages of limit voltages, wherein a limiting voltage range of the limiter is switched to widely at the time of measuring or narrowly at the time of non-measuring by interlocking to a switching operation of a measuring point.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は多点測定装置に関するも
のであり、詳しくは、多点の測定信号を順次選択的に積
分型のA/D変換器に加えてデジタル信号に変換するよ
うに構成された測定装置の改善に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multipoint measuring device, and more particularly, to a multipoint measuring signal which is sequentially and selectively added to an integration type A / D converter to be converted into a digital signal. It relates to an improvement of the configured measuring device.

【0002】[0002]

【従来の技術】図6はレコーダなどの多点測定装置の入
力部の一例を示す回路図である。図において、複数の測
定チャンネルch1〜chmの測定信号はそれぞれスイッ
チSW 1〜SWmを介してプリアンプとして機能する演算
増幅器U1の非反転入力端子に加えられる。演算増幅器
U1の非反転入力端子と共通電位点間にはアンプ周辺の
浮遊容量などのコンデンサCが等価的に接続されてい
る。なお、実際には、演算増幅器U1に入力されるノイ
ズを低減させるために、別途コンデンサを接続すること
が多い。また、コンデンサCと並列にスイッチSWd
接続されている。演算増幅器U1の出力端子には積分型
A/D変換器ADCが接続されるとともに、演算増幅器
U1の出力レベルを±Vlimの所定の範囲に制限するた
めのダイオードD1,D2よりなるリミッタが接続され
ている。なお、実際のリミッタ回路としては、ダイオー
ドと抵抗と演算増幅器よりなる公知の理想化ダイオード
が用いられる。
2. Description of the Related Art FIG. 6 shows a multi-point measuring device such as a recorder.
It is a circuit diagram which shows an example of a force part. In the figure, multiple measurements
Constant channel ch1~ ChmThe measurement signals of
Ji SW 1~ SWmCalculation that functions as a preamplifier via
It is applied to the non-inverting input terminal of amplifier U1. Operational amplifier
Between the non-inverting input terminal of U1 and the common potential point,
Capacitor C such as stray capacitance is equivalently connected
It Note that in reality, the noise input to the operational amplifier U1 is
To connect a separate capacitor to reduce
There are many. In addition, the switch SW is connected in parallel with the capacitor C.dAlso
It is connected. The output terminal of the operational amplifier U1 is an integral type
A / D converter ADC is connected and an operational amplifier
Output level of U1 is ± VlimLimited to a specified range of
A limiter composed of diodes D1 and D2 is connected
ing. As an actual limiter circuit,
A well-known idealized diode consisting of a diode, a resistor and an operational amplifier.
Is used.

【0003】このような構成において、スイッチSWd
は、動作モードによって選択的にオンオフ駆動される。
スイッチSWdをオンにしない動作モードでは、スイッ
チSW1〜SWmは、複数の同時入力を避けるために、特
定のスイッチのみオン(例えばSW1)→全スイッチオ
フ→特定のスイッチのみオン(例えばSW2)→全スイ
ッチオフ→…のように交互にオンオフ駆動される。オン
になったスイッチの測定チャンネルの測定信号はプリア
ンプU1で増幅され、A/D変換器ADCでデジタル信
号に変換される。
In such a configuration, the switch SW d
Are selectively turned on and off depending on the operation mode.
In the operation mode in which the switch SW d is not turned on, only certain switches of the switches SW 1 to SW m are turned on (for example, SW 1 ) → all switches are turned off → only certain switches are turned on (for example, in order to avoid a plurality of simultaneous inputs). SW 2 ) → all switches off → ... Alternately turned on and off. The measurement signal of the measurement channel of the switch that is turned on is amplified by the preamplifier U1 and converted into a digital signal by the A / D converter ADC.

【0004】図7はスイッチSWdをオンにしない動作
モードでの動作の一例を示す説明図であり、Nchにマ
イナス極方向の飽和領域を越える測定信号が入力され、
(N+1)chではプラス極方向の飽和領域内でNch
と離れた値になる場合を示している。Nchの系統のス
イッチがオンの時のA/D変換器ADCの入力は、リミ
ッタによってマイナス極側のリミット電圧−Limに制
限される。この状態は全chの系統のスイッチがオフの
時もコンデンサCによって保たれる。全chの系統のス
イッチがオフの状態で(N+1)chの系統のスイッチ
をオンにする制御信号が出力されると、(N+1)ch
の系統のスイッチはチャタリングをしながら応答し、チ
ャタリングが終息した後(N+1)chの値へ移行す
る。このとき、プリアンプU1およびA/D変換器AD
C自身が時定数を持っていることから、(N+1)ch
の値が正しく出力されるまでには時間がかかる。そこ
で、チャタリングの終息と時定数を加算した時間を十分
考慮した待ち時間を設けておき、待ち時間経過後の出力
を(N+1)chの値とすることが行われている。
FIG. 7 is an explanatory diagram showing an example of the operation in the operation mode in which the switch SW d is not turned on, in which a measurement signal exceeding the saturation region in the minus pole direction is input to Nch,
In (N + 1) ch, Nch in the saturation region in the positive pole direction
It shows the case where the values are different from each other. The input of the A / D converter ADC when the switch of the Nch system is on is limited to the limit voltage −Lim on the negative pole side by the limiter. This state is maintained by the capacitor C even when the switches of all channels are off. When the control signals for turning on the switches of the (N + 1) ch system are output while the switches of all the channel systems are off, the (N + 1) ch channels are output.
The switch of the system responds while chattering and shifts to the value of the (N + 1) ch after the chattering ends. At this time, the preamplifier U1 and the A / D converter AD
Since C itself has a time constant, (N + 1) ch
It takes time for the value of to be output correctly. Therefore, a waiting time is provided in which the time obtained by adding the time constant to the end of chattering is sufficiently taken into consideration, and the output after the waiting time is set to the value of (N + 1) ch.

【0005】スイッチSWdをオンにする動作モードで
は、全スイッチSW1〜SWmをオフにするのに連動して
スイッチSWdを選択的にオンにし、他の状態ではオフ
にする。すなわち、これらスイッチは、特定のスイッチ
のみオン(例えばSW1)→全スイッチSW1〜SWm
フ,スイッチSWdオン→特定のスイッチのみオン(例
えばSW2)→全スイッチオフSW1〜SWmオフ,スイ
ッチSWdオン→…のようにオンオフ駆動される。これ
により、全スイッチがオフの時間にコンデンサCの電荷
は放電して出力が0になり、(N+1)chの系統のス
イッチをオンにしたときの待ち時間を短縮できる。
In the operation mode in which the switch SW d is turned on, the switch SW d is selectively turned on in conjunction with turning off all the switches SW 1 to SW m, and turned off in other states. That is, as for these switches, only specific switches are turned on (for example, SW 1 ) → all switches SW 1 to SW m are off, and switches SW d are turned on → only specific switches are turned on (for example, SW 2 ) → all switches are off SW 1 to SW m. Off, switch SW d is turned on and off like →. As a result, the electric charge of the capacitor C is discharged when all the switches are off, and the output becomes 0, so that the waiting time when the switches of the (N + 1) ch system are turned on can be shortened.

【0006】図8はスイッチSWdをオンにする動作モ
ードでの動作の一例を示す説明図であり、図7と同様に
Nchにマイナス極方向の飽和領域を越える測定信号が
入力され、(N+1)chではプラス極方向の飽和領域
内でNchと離れた値になる場合を示している。Nch
の系統のスイッチがオンの時のA/D変換器ADCの入
力は、リミッタによってマイナス極側のリミット電圧−
Lim´に制限される。全chの系統のスイッチがオフ
の時にはスイッチSWdはオンになる。すなわち、スイ
ッチSWdをオンにする制御信号が出力されるとスイッ
チSWdはチャタリングをしながらオンになり、チャタ
リングが終息した後コンデンサCの電荷は放電されて0
になる。その後、スイッチSWdをオフする制御信号が
出力されるとスイッチSWdはチャタリングをしながら
オフになる。そして、チャタリングが終息してさらに安
全のための余裕時間が経過した後、(N+1)chの系
統のスイッチをオンにする制御信号が出力される。この
制御信号に対して(N+1)chの系統のスイッチはチ
ャタリングをしながら応答し、チャタリングが終息した
後(N+1)chの値へ移行する。このとき、プリアン
プU1およびA/D変換器ADC自身が時定数を持って
いるものの、コンデンサCの電荷は放電されて0になっ
ているので、(N+1)chの値が正しく出力されるま
でに要する時間を図7よりも短縮できる。
FIG. 8 is an explanatory diagram showing an example of the operation in the operation mode in which the switch SW d is turned on. As in the case of FIG. 7, a measurement signal exceeding the saturation region in the minus pole direction is input to Nch, and (N + 1 ) Ch shows a case where the value is apart from Nch in the saturation region in the positive pole direction. Nch
The input of the A / D converter ADC when the switch of the system is ON is the limit voltage on the negative pole side by the limiter.
Limited to Lim '. When the switches of all channels are off, the switch SW d turns on. That is, when the control signal for turning on the switch SW d is output, the switch SW d turns on while chattering, and after the chattering ends, the charge of the capacitor C is discharged to 0.
become. After that, when a control signal for turning off the switch SW d is output, the switch SW d turns off while chattering. Then, after the chattering ends and a margin time for safety further passes, a control signal for turning on the switch of the (N + 1) ch system is output. The switch of the (N + 1) ch system responds to this control signal while chattering, and shifts to the value of the (N + 1) ch after the chattering ends. At this time, although the preamplifier U1 and the A / D converter ADC itself have a time constant, the electric charge of the capacitor C is discharged and becomes 0, so that the value of (N + 1) ch is correctly output. The time required can be shortened as compared with FIG. 7.

【0007】[0007]

【発明が解決しようとする課題】ここで、図7の場合、
リミッタのリミット電圧範囲±Vlimを狭くすることに
より待ち時間を短くできるが、測定信号に重畳されるノ
ーマルモードノイズの一方の極性成分が制限されてNM
RR(normal mode noise rejection retio;ノーマルモ
ードノイズ除去比)が悪くなるという問題がある。
Here, in the case of FIG.
The waiting time can be shortened by narrowing the limit voltage range ± V lim of the limiter, but one polarity component of the normal mode noise superimposed on the measurement signal is limited and NM
There is a problem that RR (normal mode noise rejection retio) deteriorates.

【0008】また、図8の場合、全chの系統のスイッ
チがオフの間にスイッチSWdのオン→コンデンサCの
放電→スイッチSWdのオフに加えて安全対策のための
余裕時間を確保する必要がある。これは、もしスイッチ
SWdがオフにならないうちに(N+1)chの系統の
スイッチがオンになると、測定信号系統がそのまま接地
されてしまって破壊されてしまう危険があることに基づ
く。すなわち、図7の場合には、全体の動作時間が長く
なるとともに、測定信号系統が破壊される危険性がある
という問題がある。
In addition, in the case of FIG. 8, in addition to turning on the switch SW d → discharging the capacitor C → turning off the switch SW d while the switches of all channels are off, a margin time for a safety measure is secured. There is a need. This is because if the switch of the (N + 1) ch system is turned on before the switch SW d is turned off, the measurement signal system is directly grounded and may be destroyed. That is, in the case of FIG. 7, there is a problem that the entire operation time becomes long and there is a risk that the measurement signal system is destroyed.

【0009】本発明は、これらの従来の問題点を解決す
るものであって、その目的は、高速で高精度の測定が行
える多点測定装置を実現することにある。
The present invention solves these conventional problems, and an object of the present invention is to realize a multipoint measuring device capable of performing high-speed and highly accurate measurement.

【0010】[0010]

【課題を解決するための手段】本発明の多点測定装置
は、多点の測定信号を順次選択的に積分型のA/D変換
器に加えてデジタル信号に変換するように構成された多
点測定装置において、A/D変換器の入力信号レベルを
複数段階のリミット電圧に切換可能なリミッタ回路を設
け、このリミッタ回路のリミット電圧範囲を測定点の切
換動作に連動して測定時は広く非測定時は狭く切り換え
ることを特徴とする。
A multipoint measuring device of the present invention is a multipoint measuring device configured to sequentially and selectively add multipoint measuring signals to an integration type A / D converter to convert them into digital signals. In the point measuring device, a limiter circuit that can switch the input signal level of the A / D converter to a plurality of levels of limit voltage is provided, and the limit voltage range of this limiter circuit is widened at the time of measurement by interlocking with the switching operation of the measurement point. The feature is that it switches narrowly during non-measurement.

【0011】[0011]

【作用】A/D変換器の入力信号レベル範囲は、リミッ
ト電圧範囲が測定点の切換動作に連動して切換可能なリ
ミッタ回路により制限される。すなわち、リミッタ回路
のリミット電圧範囲は、測定時は広く、非測定時は狭く
切り換えられる。これにより、全体の待ち時間を短縮で
きるとともに、高いNMRRを実現できる。
The input signal level range of the A / D converter is limited by the limiter circuit whose limit voltage range can be switched in association with the switching operation of the measuring points. That is, the limit voltage range of the limiter circuit can be switched wide during measurement and narrow during non-measurement. As a result, the overall waiting time can be shortened and high NMRR can be realized.

【0012】[0012]

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は本発明の一実施例を示す回路図であり、図6
と同一部分には同一符号を付けている。図1と図6の異
なる点は、A/D変換器ADCの入力信号レベルを制限
するリミッタ回路として複数段階のリミット電圧に切換
可能なものを設け、このリミッタ回路のリミット電圧範
囲を測定点の切換動作に連動して測定時は広く非測定時
は狭く切り換えるようにした点にある。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention.
The same reference numerals are given to the same portions as. The difference between FIG. 1 and FIG. 6 is that a limiter circuit for limiting the input signal level of the A / D converter ADC is provided that can switch to a plurality of limit voltage levels, and the limit voltage range of this limiter circuit is set at the measurement point. In conjunction with the switching operation, the switching is wide during measurement and narrow during non-measurement.

【0013】すなわち、図1において、プラス極性側の
リミッタ回路は、アノードがA/D変換器ADCの入力
端子に接続されたダイオードD1と、出力端子がダイオ
ードD1のカソードに接続され反転入力端子がダイオー
ドD1のアノードに接続された演算増幅器U2と、一端
に電圧+Vlが印加され他端が演算増幅器U2の非反転
入力端子および切換スイッチSS1の可動接点aに接続
された抵抗R1と、一端が切換スイッチSS1の一方の
固定接点bに接続され他端が共通電位点に接続された抵
抗R2と、一端が切換スイッチSS1の他方の固定接点
cに接続され他端が共通電位点に接続された抵抗R3
で構成されている。マイナス極性側のリミッタ回路は、
カソードがA/D変換器ADCの入力端子に接続された
ダイオードD2と、出力端子がダイオードD2のアノー
ドに接続され反転入力端子がダイオードD2のカソード
に接続された演算増幅器U3と、一端に電圧−Vlが印
加され他端が演算増幅器U3の非反転入力端子および切
換スイッチSS2の可動接点aに接続された抵抗R
6と、一端が切換スイッチSS1の一方の固定接点bに
接続され他端が共通電位点に接続された抵抗R4と、一
端が切換スイッチSS2の他方の固定接点cに接続され
他端が共通電位点に接続された抵抗R5とで構成されて
いる。ここで、切換スイッチSS1,SS2としては、
例えば応答性の速い半導体スイッチを用いるようにす
る。
That is, in FIG. 1, the limiter circuit on the positive polarity side has a diode D1 whose anode is connected to the input terminal of the A / D converter ADC, and whose output terminal is connected to the cathode of the diode D1 and whose inverting input terminal is An operational amplifier U2 connected to the anode of the diode D1, a resistor R 1 connected to the non-inverting input terminal of the operational amplifier U2 and the movable contact a of the changeover switch SS1 at one end, and a voltage + V 1 applied to the other end; Is connected to one fixed contact b of the changeover switch SS1 and the other end is connected to the common potential point, and a resistor R 2 is connected to one fixed contact c of the changeover switch SS1 and the other end is connected to the common potential point. It is composed of a resistor R 3 and a resistor R 3 . The limiter circuit on the negative polarity side
A diode D2 having a cathode connected to the input terminal of the A / D converter ADC, an operational amplifier U3 having an output terminal connected to the anode of the diode D2 and an inverting input terminal connected to the cathode of the diode D2, and a voltage at one end A resistor R to which V l is applied and whose other end is connected to the non-inverting input terminal of the operational amplifier U3 and the movable contact a of the changeover switch SS2
6 , a resistor R 4 having one end connected to one fixed contact b of the changeover switch SS1 and the other end connected to a common potential point, and one end connected to the other fixed contact c of the changeover switch SS2 and the other end common It is composed of a resistor R 5 connected to a potential point. Here, as the changeover switches SS1 and SS2,
For example, a semiconductor switch having a fast response is used.

【0014】このような構成における各リミッタ回路の
リミット電圧は、切換スイッチSS1,SS2の切換状
態によって切り換えられる。例えばプラス極性側のリミ
ッタ回路の切換スイッチSS1の可動接点aが固定接点
b側に接続されている状態では、 +R2・Vl/(R1+R2) となり、切換スイッチSS1の可動接点aが固定接点c
側に接続されている状態では、 +R3・Vl/(R1+R3) になる。同様に、マイナス極性側のリミット電圧は切換
スイッチSS2の可動接点aの切換状態によって切り換
えられる。
The limit voltage of each limiter circuit in such a configuration is switched by the switching state of the changeover switches SS1 and SS2. For example, when the movable contact a of the changeover switch SS1 of the positive polarity side limiter circuit is connected to the fixed contact b side, + R 2 · V l / (R 1 + R 2 ) and the movable contact a of the changeover switch SS1 becomes Fixed contact c
In the state of being connected to the side, + R 3 · V l / (R 1 + R 3 ). Similarly, the limit voltage on the negative polarity side is switched depending on the switching state of the movable contact a of the changeover switch SS2.

【0015】図1の動作を図2を用いて説明する。図2
では、Nchの測定信号は飽和領域をマイナス極側に大
きく越えていて、(N+1)chではプラス極方向の飽
和領域内でNchと離れた値になる場合を示している。
Nchまたは(N+1)chの系統のスイッチがオンの
時は切換スイッチSS1,SS2の可動接点aはリミッ
ト電圧範囲が広くなる側(−VLW,+VLW)の固定接
点(例えばb)に切換接続され、全chの系統のスイッ
チがオフの時は切換スイッチSS1,SS2の可動接点
aはリミット電圧範囲が狭くなる側(−VLN,+V
N)の固定接点(例えばc)に切換接続される。具体
的には、全chの系統のスイッチがオフの期間中に切換
スイッチSS1,SS2の可動接点aをリミット電圧範
囲が狭くなる側(−VLN,+VLN)の固定接点(例え
ばc)に切換接続し、Nchまたは(N+1)chの系
統のスイッチがオンになってチャタリングが終息した後
に切換スイッチSS1,SS2の可動接点aをリミット
電圧範囲が広くなる側(−VL W,+VLW)の固定接点
(例えばb)に切換接続する。
The operation of FIG. 1 will be described with reference to FIG. Figure 2
Then, in the Nch measurement signal, the saturation region is large on the minus pole side.
It has passed over, and (N + 1) ch gets tired of the plus pole direction.
The case where the value is far from Nch in the sum area is shown.
Nch or (N + 1) ch system switch is on
At this time, the movable contact a of the changeover switches SS1 and SS2 is limited.
The side where the voltage range becomes wider (-VLW, + VLW) Fixed connection
It is switched and connected to a point (for example, b), and the switch of all channels is switched.
When the switch is off, the movable contacts of the changeover switches SS1 and SS2
a is the side where the limit voltage range becomes narrower (-VLN, + V
LN) Is fixedly connected to the fixed contact (for example, c). Concrete
The switch of all channels is switched off during the off period.
Set the movable contact a of the switches SS1 and SS2 to the limit voltage range.
Side where the enclosure becomes narrower (-VLN, + VLN) Fixed contact (eg
If it is connected to c), the system of Nch or (N + 1) ch
After the command switch is turned on and chattering ends
Limit the movable contact a of the changeover switches SS1 and SS2
Wider voltage range (-VL W, + VLW) Fixed contact
(For example, b) is switched and connected.

【0016】このような回路構成で上記のように駆動す
ることにより、測定時にはリミット電圧範囲が広くなる
ことからNMRRが向上し、非測定時にはリミット電圧
範囲が狭くなることからA/D変換器ADCの入力信号
の遷移時間が短くなって測定インターバルが短縮され
る。すなわち、NMRRの向上と測定インターバルの短
縮という従来の回路構成では両立しえなかった効果が得
られる。
By driving as described above with such a circuit configuration, the limit voltage range is widened during measurement and the NMRR is improved, and the limit voltage range is narrowed during non-measurement, and thus the A / D converter ADC. The transition time of the input signal is shortened and the measurement interval is shortened. That is, the effects of improving the NMRR and shortening the measurement interval, which are not compatible with the conventional circuit configuration, are obtained.

【0017】図3に同じNMRRを実現しようとした場
合の従来の回路構成と本発明の回路構成との状態遷移所
要時間の比較図を示している。(A)は図5の構成でス
イッチSWdを使用しない場合を示し、(B)は図5の
構成でスイッチSWdを使用する場合を示し、(C)は
図1の構成の場合を示している。全chの系統のスイッ
チがオフになってから(N+1)chの系統の測定が開
始されるまでの時間は明らかに(C)が短くなってい
る。
FIG. 3 shows a comparison diagram of the time required for state transition between the conventional circuit configuration and the circuit configuration of the present invention when the same NMRR is intended to be realized. (A) shows the case where the switch SWd is not used in the configuration of FIG. 5, (B) shows the case where the switch SWd is used in the configuration of FIG. 5, and (C) shows the case of the configuration of FIG. . (C) is obviously short in the time from when the switches of all the channels are turned off until the measurement of the (N + 1) channels is started.

【0018】図4は理想化ダイオードを用いたプラス極
側のリミッタ回路の等価回路図である。図4の回路構成
におけるリミット電圧は、電圧+Vu,Vl,抵抗Ru
lの少なくとも1つを変えることにより変えることが
できる。図1の実施例では抵抗RuまたはRlを切り換え
ることに相当するが、例えば図5に示すように抵抗
u,Rm,Rlよりなる抵抗直列回路を設けてその分圧
出力電圧を切り換えるようにしてもよいし、電圧+Vu
またはVlを切り換えてもよい。なお、マイナス極側に
ついても同様である。
FIG. 4 is an equivalent circuit diagram of the limiter circuit on the plus pole side using the idealizing diode. The limit voltage in the circuit configuration of FIG. 4 is voltage + V u , V l , resistance R u ,
It can be changed by changing at least one of R l . In the embodiment of FIG. 1, which corresponds to switching of the resistance R u or R l , for example, as shown in FIG. 5, a resistance series circuit composed of resistances R u , R m , and R 1 is provided, and its divided output voltage is It may be switched, or voltage + V u
Alternatively, V l may be switched. The same applies to the negative pole side.

【0019】[0019]

【発明の効果】以上説明したように、本発明によれば、
高速で高精度の測定が行える多点測定装置を実現でき
る。
As described above, according to the present invention,
It is possible to realize a multi-point measuring device capable of high-speed and highly accurate measurement.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】図1の動作説明図である。FIG. 2 is an operation explanatory diagram of FIG.

【図3】従来構成と本発明構成との動作時間の比較図で
ある。
FIG. 3 is a comparison diagram of operating time between the conventional configuration and the configuration of the present invention.

【図4】理想化ダイオードを用いたプラス極側のリミッ
タ回路の等価回路図である。
FIG. 4 is an equivalent circuit diagram of a limiter circuit on the positive pole side using an idealized diode.

【図5】本発明の他の実施例を示す回路図である。FIG. 5 is a circuit diagram showing another embodiment of the present invention.

【図6】従来の多点測定装置の一例を示す回路図であ
る。
FIG. 6 is a circuit diagram showing an example of a conventional multipoint measuring device.

【図7】図6の動作の一例の説明図である。7 is an explanatory diagram of an example of the operation of FIG.

【図8】図6の動作の他の例の説明図である。FIG. 8 is an explanatory diagram of another example of the operation of FIG.

【符号の説明】[Explanation of symbols]

SW1〜SWm スイッチ U1〜U3 演算増幅器 D1〜D2 ダイオード ADC A/D変換器 SS1,SS2 切換スイッチ C コンデンサ R1〜R6 抵抗SW 1 to SW m switch U1 to U3 operational amplifier D1 to D2 diode ADC A / D converter SS1, SS2 changeover switch C capacitor R1 to R6 resistance

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】多点の測定信号を順次選択的に積分型のA
/D変換器に加えてデジタル信号に変換するように構成
された多点測定装置において、 A/D変換器の入力信号レベルを複数段階のリミット電
圧に切換可能なリミッタ回路を設け、このリミッタ回路
のリミット電圧範囲を測定点の切換動作に連動して測定
時は広く非測定時は狭く切り換えることを特徴とする多
点測定装置。
1. An integral type A for selectively measuring a plurality of measurement signals in sequence.
In a multipoint measuring device configured to convert into a digital signal in addition to an A / D converter, a limiter circuit that can switch the input signal level of the A / D converter to a plurality of limit voltage levels is provided. A multi-point measuring device characterized in that the limit voltage range of is switched widely during measurement and narrowly during non-measurement in conjunction with the switching operation of measurement points.
JP15325993A 1993-06-24 1993-06-24 Multipoint measuring apparatus Pending JPH0712600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15325993A JPH0712600A (en) 1993-06-24 1993-06-24 Multipoint measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15325993A JPH0712600A (en) 1993-06-24 1993-06-24 Multipoint measuring apparatus

Publications (1)

Publication Number Publication Date
JPH0712600A true JPH0712600A (en) 1995-01-17

Family

ID=15558549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15325993A Pending JPH0712600A (en) 1993-06-24 1993-06-24 Multipoint measuring apparatus

Country Status (1)

Country Link
JP (1) JPH0712600A (en)

Similar Documents

Publication Publication Date Title
US4082998A (en) Dual slope integration circuit
JP4520925B2 (en) Voltage measuring device
JP2002243771A (en) Battery voltage detecting circuit
JPH0712600A (en) Multipoint measuring apparatus
JPH05119110A (en) Direct current measuring device
JP2001141753A (en) Current and electric quantity measuring circuit
JPH0690234B2 (en) Micro current measurement circuit
JPH0583135A (en) Double integral type a/d converter
JPS6231529B2 (en)
JP4650011B2 (en) Comparator circuit
KR19980082915A (en) Offset Evaluation Circuit and Its Method
JPS6117300B2 (en)
JP3532314B2 (en) D / A converter and test method thereof
SU480025A1 (en) Converter of the ratio of two voltages to the time interval
SU1725375A1 (en) Device for measuring extremes
RU2093956C1 (en) Analog-to-digital converter with code negative feedback circuit
JPH0619048Y2 (en) Data recording device
JP2541472B2 (en) Micro voltage change detection circuit
JPH0455729A (en) Temperature measuring resistor circuit
JPH06224715A (en) Multi-point signal selection device
JPH0635195Y2 (en) Time interval measuring circuit
JPH0119546B2 (en)
JPH07134159A (en) Semiconductor device
JPH0998088A (en) Semiconductor integrated circuit
JPH11153632A (en) Resistance measuring device