KR19980082915A - Offset Evaluation Circuit and Its Method - Google Patents
Offset Evaluation Circuit and Its Method Download PDFInfo
- Publication number
- KR19980082915A KR19980082915A KR1019970018021A KR19970018021A KR19980082915A KR 19980082915 A KR19980082915 A KR 19980082915A KR 1019970018021 A KR1019970018021 A KR 1019970018021A KR 19970018021 A KR19970018021 A KR 19970018021A KR 19980082915 A KR19980082915 A KR 19980082915A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- offset
- resistor
- inverting terminal
- resistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 앰프의 오프셋을 제거하기 위해 오프셋의 발생 정도를 체크하는 오프셋 평가 회로 및 그의 방법에 관한 것으로, 제 1 저항 및 제 2 저항을 포함하여 복수의 저항이 직렬연결된 저항 라인과, 상기 제 1 저항의 일단에 비반전 단자가 연결되고, 제 1 저항과 제 2 저항의 연결 노드에 반전 단자가 연결된 제 1 앰프와, 상기 제 1 저항과 제 2 저항의 연결 노드에 비반전 단자 및 반전 단자가 연결된 제 2 앰프와, 상기 제 1 저항과 제 2 저항의 연결 노드에 반전 단자가 연결되고, 상기 제 2 저항의 일단에 비반전 단자가 연결된 제 3 앰프와, 상기 제 1 앰프와 상기 제 2 앰프의 출력단 사이 및 상기 제 2 앰프와 상기 제 3 앰프의 출력단 사이에 각각 연결되어 상기 제 2 앰프의 복수의 오프셋이 출력되도록 하는 수단을 포함한다. 이와 같은 장치 및 방법에 의해서, 각 앰프의 오프셋 발생 정도를 평가할 수 있고, 고속 신호 처리 회로에 적합한 오프셋 제거를 가능하게 할 수 있다.The present invention relates to an offset evaluation circuit for checking the occurrence of an offset to remove the offset of the amplifier, and a method thereof, comprising: a resistor line including a plurality of resistors connected in series, including a first resistor and a second resistor; A non-inverting terminal is connected to one end of the resistor, and a first amplifier having an inverting terminal connected to a connection node of the first and second resistors, and a non-inverting terminal and an inverting terminal are connected to the connection node of the first and second resistors. A third amplifier connected with a second amplifier connected, a third amplifier connected with an inverting terminal connected to a connection node of the first resistor and the second resistor, and a non-inverting terminal connected to one end of the second resistor, the first amplifier and the second amplifier Means for outputting a plurality of offsets of the second amplifier, respectively, between the output stages of the second amplifier and the output terminals of the second and third amplifiers. By such an apparatus and method, the offset generation degree of each amplifier can be evaluated, and offset removal suitable for a high speed signal processing circuit can be made possible.
Description
본 발명은 오프셋 평가 회로(offset evaluation circuit) 및 그의 방법에 관한 것으로, 좀 더 구체적으로는 A/D 컨버터의 앰프(amplifier)에서 발생되는 오프셋을 제거하기 위해 오프셋 발생 정도를 체크하는 오프셋 평가 회로 및 그의 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to an offset evaluation circuit and a method thereof, and more particularly, an offset evaluation circuit for checking an offset generation degree to remove an offset generated in an amplifier of an A / D converter. It's about his way.
디지털 신호 처리 기술이 발전함에 따라 자연계의 아날로그 신호를 디지털 신호로 바꾸어 주는 A/D 컨버터의 중요성이 점차 확대되어 가고 있다. 앰프는 작은 아날로그 신호를 증폭하여 디지털 출력을 내는 기능을 갖는 A/D 변환기의 핵심이 되는 부분으로, 이러한 앰프가 가지는 속도, 정확도, 전력 소모, 그리고 회로의 크기 등의 요소들이 A/D 변환기의 성능을 결정하는 요소가 된다.With the development of digital signal processing technology, the importance of A / D converters that convert analog signals from nature into digital signals is increasing. The amplifier is a key part of the A / D converter, which has the ability to amplify small analog signals to produce digital output. Factors such as speed, accuracy, power consumption, and circuit size of these amplifiers It is a factor in determining performance.
상기 앰프에 있어서 부정합(mismatch) 및 프로세스 다양성(process variation) 등으로 인해 기준 레벨이 달라지게 되는 오프셋이 발생된다. 그리고, 상기 오프셋 값이 일정하지 않기 때문에 레졸루션(resolution)을 감소시키고, 상기 앰프의 출력값에 원하지 않는 DC 성분을 포함시킨다.In the amplifier, an offset is generated in which the reference level is changed due to mismatch and process variation. In addition, since the offset value is not constant, resolution is reduced, and an unwanted DC component is included in the output value of the amplifier.
따라서, 이와 같은 문제점을 해결하기 위해 주로 스위치를 이용한 오프셋 샘플링 기법(offset sampling method)을 사용해 왔다.Therefore, in order to solve such a problem, an offset sampling method using a switch has been mainly used.
그러나, 무선통신용 시스템 등에서 고속 신호 처리 회로(high speed signal processing circuit)의 요구가 점차 증가되고 있기 때문에, 오프셋 샘플링(offset sampling)과 데이터 증폭(data amplifying)에 필요한 스위칭 시간 등을 고려할 때 상기 오프셋 샘플링 기법은 부적절하다.However, since the demand for a high speed signal processing circuit is gradually increasing in a system for wireless communication, the offset sampling in consideration of the switching time required for offset sampling and data amplifying, etc. The technique is inappropriate.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 고속 신호처리 회로용에 적합한 오프셋 제거를 위해 오프셋의 발생 정도를 평가하는 오프셋 평가 회로 및 오프셋 평가 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-mentioned problems, and an object thereof is to provide an offset evaluation circuit and an offset evaluation method for evaluating the degree of occurrence of offset for offset removal suitable for a high speed signal processing circuit.
도 1은 본 발명의 실시예에 따른 오프셋 평가 회로도.1 is an offset evaluation circuit diagram according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *
10, 30 : 저항라인 12 : 제 1 저항10, 30: resistance line 12: first resistance
14 : 제 2 저항 16, 18, 20 : 앰프14: second resistor 16, 18, 20: amplifier
(구성)(Configuration)
상술한 목적을 달성하기 위해 제안된 본 발명에 의하면, 오프셋 평가 회로는, 제 1 저항 및 제 2 저항을 포함하여 복수의 저항이 직렬연결된 저항 라인과; 상기 제 1 저항의 일단에 비반전 단자가 연결되고, 제 1 저항과 제 2 저항의 연결 노드에 반전 단자가 연결된 제 1 앰프와; 상기 제 1 저항과 제 2 저항의 연결 노드에 비반전 단자 및 반전 단자가 연결된 제 2 앰프와; 상기 제 1 저항과 제 2 저항의 연결 노드에 반전 단자가 연결되고, 상기 제 2 저항의 일단에 비반전 단자가 연결된 제 3 앰프와; 상기 제 1 앰프와 상기 제 2 앰프의 출력단 사이 및 상기 제 2 앰프와 상기 제 3 앰프의 출력단 사이에 각각 연결되어 상기 제 2 앰프의 복수의 오프셋이 출력되도록 하는 수단을 포함한다.According to the present invention proposed to achieve the above object, the offset evaluation circuit comprises: a resistance line including a plurality of resistors in series, including a first resistor and a second resistor; A first amplifier having a non-inverting terminal connected to one end of the first resistor and an inverting terminal connected to a connection node of the first resistor and the second resistor; A second amplifier having a non-inverting terminal and an inverting terminal connected to a connection node of the first resistor and the second resistor; A third amplifier having an inverting terminal connected to a connection node of the first resistor and the second resistor, and a non-inverting terminal connected to one end of the second resistor; Means for outputting a plurality of offsets of the second amplifier, respectively, connected between an output terminal of the first amplifier and the second amplifier and between an output terminal of the second amplifier and the third amplifier.
이 장치의 바람직한 실시예에 있어서, 상기 오프셋 검출 수단은 직렬 연결된 복수의 저항이다.In a preferred embodiment of this apparatus, said offset detecting means is a plurality of resistors connected in series.
상술한 목적을 달성하기 위한 본 발명에 의하면, 복수의 저항이 직렬 연결된 두 저항라인 사이에 복수의 앰프가 병렬 연결된 오프셋 평가 회로의 오프셋 평가 방법은, 오프셋을 평가하기 위한 앰프의 입력을 쇼트 시키고, 상기 오프셋을 평가하기 위한 앰프의 상위 일 앰프의 입력전압을 포지티브 기준전압으로 하며, 상기 오프셋을 평가하기 위한 앰프의 하위 일 앰프의 입력전압을 네가티브 기준전압으로 하여, 상기 오프셋을 평가하기 위한 앰프의 복수의 오프셋이 출력되도록 한다.According to the present invention for achieving the above object, an offset evaluation method of an offset evaluation circuit in which a plurality of amplifiers are connected in parallel between two resistance lines in which a plurality of resistors are connected in series, short-circuit the input of the amplifier for evaluating the offset, The input voltage of the upper amplifier of the amplifier for evaluating the offset is a positive reference voltage, and the input voltage of the lower amplifier of the amplifier for evaluating the offset is a negative reference voltage. Allow a plurality of offsets to be output.
(작용)(Action)
본 발명에 의한 오프셋 평가 회로 및 그의 방법은 오프셋을 평가하고자 하는 앰프의 입력을 쇼트 시키고 그 상하 부의 앰프의 오프셋을 샘플링 하여 복수의 오프셋이 출력되도록 함으로써, 앰프의 오프셋을 평가해 낸다.The offset evaluation circuit and its method according to the present invention evaluate the offset of the amplifier by shorting the input of the amplifier to evaluate the offset, sampling the offset of the upper and lower amplifiers, and outputting a plurality of offsets.
(실시예)(Example)
이하, 도 1을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 1.
도 1은 본 발명의 실시예에 따른 오프셋 평가 회로도이다.1 is an offset evaluation circuit diagram according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시예에 따른 오프셋 평가 회로는 저항라인(10)과, 제 1 및 제 2 , 그리고 제 3 앰프(16, 18, 20)와, 오프셋 검출 수단(30)을 포함한다.Referring to FIG. 1, an offset evaluation circuit according to an exemplary embodiment of the present invention may include a resistance line 10, first and second and third amplifiers 16, 18, and 20, and offset detection means 30. Include.
상기 저항라인(10)은 제 1 저항(12) 및 제 2 저항(14)을 포함하여 복수의 저항(R)이 직렬 연결되어 있다.The resistor line 10 includes a first resistor 12 and a second resistor 14, and a plurality of resistors R are connected in series.
상기 제 1 앰프(16)는 상기 제 1 저항(12)의 일단에 비반전 단자(+)가 연결되고, 제 1 저항(12)과 제 2 저항(14)의 연결 노드에 반전 단자(-)가 연결되어 있다. 그리고, 상기 제 2 앰프(18)는 상기 제 1 저항(12)과 제 2 저항(14)의 연결 노드에 비반전 단자(+) 및 반전 단자(-)가 연결되어 있다. 또한, 상기 제 3 앰프(20)는 상기 제 1 저항(12)과 제 2 저항(14)의 연결 노드에 반전 단자(-)가 연결되고, 상기 제 2 저항(14)의 일단에 비반전 단자(+)가 연결되어 있다.The first amplifier 16 has a non-inverting terminal (+) connected to one end of the first resistor 12, and an inverting terminal (−) at a connection node of the first resistor 12 and the second resistor 14. Is connected. In the second amplifier 18, a non-inverting terminal (+) and an inverting terminal (−) are connected to a connection node of the first resistor 12 and the second resistor 14. In the third amplifier 20, an inverting terminal (−) is connected to a connection node of the first resistor 12 and the second resistor 14, and a non-inverting terminal is connected to one end of the second resistor 14. (+) Is connected.
상기 오프셋 검출 수단(30)은 상기 제 1 앰프(16)와 상기 제 2 앰프(18)의 출력단 사이 및 상기 제 2 앰프(18)와 상기 제 3 앰프(20)의 출력단 사이에 각각 연결된 복수의 저항(R)으로서, 상기 제 2 앰프(18)의 복수의 오프셋이 출력되도록 한다.The offset detection means 30 is a plurality of connected respectively between the output terminal of the first amplifier 16 and the second amplifier 18 and the output terminal of the second amplifier 18 and the third amplifier 20, respectively. As the resistor R, a plurality of offsets of the second amplifier 18 are output.
이 때, 상기 오프셋 평가는 캘리브레이션(calibration) 시간 동안 수행되며, 오프셋 평가 회로는 복수의 앰프(16, 18, 20)를 포함하는 보간 구조(interpolating structure)를 갖고 있으므로, 홀수 번째 앰프와 짝수 번째 앰프를 각각 동시에 순차적으로 처리하게 된다.In this case, the offset evaluation is performed during a calibration time, and since the offset evaluation circuit has an interpolating structure including a plurality of amplifiers 16, 18, and 20, odd-numbered and even-numbered amplifiers Are sequentially processed at the same time.
짝수 번째 앰프인 상기 제 2 앰프(18)의 오프셋 평가 방법은 먼저, 홀수 번째 앰프들인 상기 제 1 및 제 3 앰프(16, 20)의 오프셋을 샘플링 하여 오프셋 제거(cancellation)가 가능하도록 한다.In the offset evaluation method of the second amplifier 18, which is an even-numbered amplifier, first, the offset of the first and third amplifiers 16 and 20, which are odd-numbered amplifiers, is sampled to enable offset cancellation.
그리고, 상기 제 2 앰프(18)의 비반전 단자(+) 및 반전 단자(-)를 상기 저항라인(10)의 일 노드에 연결하여 입력을 쇼트(short)시키면, A*Vos가 출력된다. 이 때, 상기 A 는 상기 각 앰프(16, 18, 20)의 게인(gain)이고, 상기 Vos는 오프셋 전압을 나타낸다.In addition, A * Vos is output when the input is shorted by connecting the non-inverting terminal (+) and the inverting terminal (−) of the second amplifier 18 to one node of the resistance line 10. In this case, A is a gain of each of the amplifiers 16, 18, and 20, and Vos represents an offset voltage.
상기 제 1 앰프(16) 및 제 3 앰프(20)의 입력전압으로 각각 1 LSB(Least Significant Bit)의 포지티브(positive) 기준전압 및 1 LSB의 네가티브(negative) 기준전압이 인가되도록 하여 각각 A*(1LSB), -A*(1LSB)가 출력되도록 한다. 이 때, 상기 오프셋 검출 수단(30)의 선택된 각 노드 32, 34, 36, 38에서의 상기 제 2 앰프(18)의 순차적인 오프셋 출력은 다음의 계산 식으로 나타난다.A * is applied as a positive reference voltage of 1 Least Significant Bit (LSB) and a negative reference voltage of 1 LSB, respectively, as the input voltages of the first amplifier 16 and the third amplifier 20. (1LSB), -A * (1LSB) is output. At this time, the sequential offset output of the second amplifier 18 at each selected node 32, 34, 36, 38 of the offset detecting means 30 is represented by the following calculation formula.
[수학식 1][Equation 1]
A*(Vos + 2*(1LSB)) 0 ; Vos -2*(1LSB)A * (Vos + 2 * (1LSB)) 0; Vos -2 * (1LSB)
A*(Vos + (1LSB)) 0 ; Vos -(1LSB)A * (Vos + (1LSB)) 0; Vos-(1LSB)
A*(Vos - (1LSB)) 0 ; Vos (1LSB)A * (Vos-(1LSB)) 0; Vos (1LSB)
A*(Vos - 2*(1LSB)) 0 ; Vos 2*(1LSB)A * (Vos-2 * (1LSB)) 0; Vos 2 * (1LSB)
이와 같이, 앰프의 4 비트 출력의 조합으로 각 앰프의 오프셋 평가 내지 오프셋 계수화(offset digitization)가 가능하다.In this manner, the combination of the 4-bit outputs of the amplifiers enables offset evaluation or offset digitization of each amplifier.
상기 홀수 번째 앰프들인 제 1 앰프(16) 및 상기 제 3 앰프(20)의 오프셋 평가도 상기 짝수 번째 앰프인 제 2 앰프(18)의 평가 방법과 동일한 방법으로 수행된다.The offset evaluation of the first amplifier 16 and the third amplifier 20 which are the odd-numbered amplifiers is also performed in the same manner as the evaluation method of the second amplifier 18 which is the even-numbered amplifier.
본 발명은 종래 오프셋 샘플링 방법을 개선한 오프셋 평가 회로 및 그의 방법을 통해 고속 신호 처리 회로에 적합한 오프셋 제거가 가능하도록 오프셋을 평가해 낸다.The present invention evaluates the offset to enable offset removal suitable for high-speed signal processing circuits through the offset evaluation circuit and its method, which is an improvement over the conventional offset sampling method.
본 발명은 오프셋 값을 계산해 낼 수 있고, 고속 신호 처리 회로에 적합한 오프셋 제거를 가능하게 할 수 있는 효과가 있다.The present invention has the effect of being able to calculate an offset value and enabling offset removal suitable for high speed signal processing circuits.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970018021A KR100252478B1 (en) | 1997-05-09 | 1997-05-09 | Amp offset appreciative method of a/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970018021A KR100252478B1 (en) | 1997-05-09 | 1997-05-09 | Amp offset appreciative method of a/d converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980082915A true KR19980082915A (en) | 1998-12-05 |
| KR100252478B1 KR100252478B1 (en) | 2000-04-15 |
Family
ID=19505407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970018021A KR100252478B1 (en) | 1997-05-09 | 1997-05-09 | Amp offset appreciative method of a/d converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252478B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7752863B2 (en) | 2006-07-03 | 2010-07-13 | Lg Electronics Inc. | Air conditioner |
| US7735332B2 (en) | 2006-07-03 | 2010-06-15 | Lg Electronics Inc. | Air conditioner |
| KR20080041072A (en) | 2006-11-06 | 2008-05-09 | 엘지전자 주식회사 | Air conditioner |
| KR101316182B1 (en) | 2006-11-06 | 2013-10-08 | 엘지전자 주식회사 | Air conditioner |
-
1997
- 1997-05-09 KR KR1019970018021A patent/KR100252478B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252478B1 (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222477B1 (en) | Cascade A/D converter | |
| US5861828A (en) | Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter | |
| KR870003625A (en) | Electronic conversion circuit | |
| WO2010068834A1 (en) | Dithering techniques to reduce mismatch in multi-channel imaging systems | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
| KR19980082915A (en) | Offset Evaluation Circuit and Its Method | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| EP0476331B1 (en) | Flash A/D converter with test circuit | |
| JP3782911B2 (en) | AD converter circuit | |
| JPH09167965A (en) | Reference voltage generating circuit | |
| JPH0621814A (en) | Digital-to-analog converter provided with precise linear output for both positive and negative input values | |
| KR900001808B1 (en) | Input circuit | |
| EP0792023A3 (en) | High speed and high accuracy A/D converter | |
| US6320525B1 (en) | Analog-to-digital level error automatic calibration circuit | |
| JPH0677830A (en) | Comparator and a/d converter using thereof | |
| JPH083072Y2 (en) | High-speed AD conversion circuit | |
| JP2827233B2 (en) | Semiconductor test equipment | |
| JP3544298B2 (en) | Binarization circuit | |
| JPH05110437A (en) | Serial parallel type a/d converter circuit | |
| JPH11266156A (en) | Analog-to-digital converter | |
| KR100243309B1 (en) | Out signal input apparatus with noise deleting | |
| JP2002330070A (en) | Method for compensating distortion of flash type analog digital converter | |
| JP3568938B2 (en) | Digital-to-analog conversion circuit | |
| JP2541472B2 (en) | Micro voltage change detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |