JPH07123104A - コンセントレータ装置、データ通信線接続制御回路及びデータ通信線接続制御方法 - Google Patents

コンセントレータ装置、データ通信線接続制御回路及びデータ通信線接続制御方法

Info

Publication number
JPH07123104A
JPH07123104A JP5232749A JP23274993A JPH07123104A JP H07123104 A JPH07123104 A JP H07123104A JP 5232749 A JP5232749 A JP 5232749A JP 23274993 A JP23274993 A JP 23274993A JP H07123104 A JPH07123104 A JP H07123104A
Authority
JP
Japan
Prior art keywords
data
communication line
data communication
module
connection control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5232749A
Other languages
English (en)
Inventor
Yoshinori Miura
美則 三浦
Akihiro Kajiwara
章弘 梶原
Keiji Kameyama
圭二 亀山
Takayuki Mannaka
隆幸 眞中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Fujitsu ACS Co Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Fujitsu ACS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Nagoya Communication Systems Ltd, Fujitsu ACS Co Ltd filed Critical Fujitsu Ltd
Priority to JP5232749A priority Critical patent/JPH07123104A/ja
Publication of JPH07123104A publication Critical patent/JPH07123104A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】 コンセントレータ装置に関し、通信効率を高
くでき、コンセントレータ装置の再構築を柔軟にでき、
且つ、障害などへの即応ができるコンセントレータ装
置、データ通信線接続制御回路及びデータ通信線接続制
御方法を提供することを目的とする。 【構成】 コンセントータ制御部に、CPUと、データ
通信線に接続されて、データ通信の内容を取り込む複数
のデータ・インタフェースと、CPUが送出する制御信
号をモジュールに伝送する制御バス・インタフェース
と、コンセントレータ制御部が必要とするデータを記憶
する複数のメモリとを配し、モジュールに、制御バスか
らの信号を取り込んで複数のデータ通信線の選択を行な
うことが可能なデータ通信線セレクト部とを配して構成
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンセントレータ装
置、該コンセントレータ装置に適用されるデータ通信線
接続制御回路及びデータ通信線接続制御方法に係り、特
に、ネットワーク構築の柔軟性が高く、その結果トラフ
ィック量により自在にセグメントを選択でき、又、障害
や情報セキュリティに対応して自在にセグメントを分離
できるコンセントレータ装置、該コンセントレータ装置
に適用されるデータ通信線接続制御回路及びデータ通信
線接続制御方法に関する。
【0002】オフィス・オートメーション(OA)やフ
ァクトリ・オートメーション(FA)においては、導入
当初は構内に分散配置されたスタンド・アロンなデータ
端末を使用して、データ収集や機器制御を行なってお
り、データ端末間のデータ交換は記録媒体の運搬によっ
て行なっていたが、OA等の普及に伴い、データ交換の
頻度が高くなり、又、データ端末が配置されるエリアも
広域化されるようになって通信によるデータ交換が行な
われるようになった。
【0003】コンセントレータ装置は、例えばハブ・モ
ジールとハブ・モジュール間の通信を行なう10BAS
E−T等のデータ通信線で構成され、ハブ・モジュール
に接続されたデータ端末間の通信を行なうものである。
即ち、ローカル・エリア・ネットワーク(LAN)を構
成する装置である。従って、コンセントレータ装置に対
して、ネットワーク構築の柔軟性、障害や情報セキュリ
ティへの即応性が求められている。
【0004】
【従来の技術】図8は、1セグメント構成のコンセント
レータ装置を示す図である。図8において、1aはコン
セントレータ装置、11aはハブ・モジュール、13は
データ通信線、2はハブ・モジュールに収容されるデー
タ端末である。ここでは、一つのハブ・モジュールのみ
に複数のデータ端末が接続され、他のハブ・モジュール
には一つのデータ端末が接続されているように図示して
いるが、これは単に簡略化して図示したもので、いずれ
のハブ・モジュールにも複数の端末が接続されうる。
【0005】この構成で、データ端末間の通信は下記の
ように行なわれる。即ち、図8のデータ端末Aがデータ
端末Bにデータを送信する時には、データ通信線が使用
されていないことをキャリア・センスして確認し、使用
されていない時に相手のアドレスを付けてデータを送出
する。Aが送出するアドレス付きのデータはデータ通信
線とハブ・モジュールを介して全てのデータ端末に届
く。各端末は届いたデータのアドレスを読んで、自分の
アドレスであればそのデータを取込み、自分のアドレス
でなければそのデータを廃棄する。従って、AとBが通
信中には他のデータ端末は通信をすることができない。
これを1セグメント構成のコンセントレータ装置という
が、最も基本的なコンセントレータ装置はこの構成を採
用している。
【0006】図9は、ブリッジ・モジュールを搭載した
コンセントレータ装置を示す図である。図9において
は、データ端末装置との接続の図示を省略している。図
9において、1bはコンセントレータ装置、11aはハ
ブ・モジュール、13aは第一セグメントのデータ通信
線、13bは第二セグメントのデータ通信線、14はブ
リッジ・モジュールである。ブリッジ・モジュールは波
形整形、増幅の機能のほかにフィルタリング機能を有し
ており、第一セグメント、第二セグメント内で通信して
いるデータは阻止し(フィルタリング)、第一セグメン
トと第二セグメントの間で通信するデータのみを通過さ
せる(フォワーディング)。従って、第一セグメント
内、第二セグメント内の通信が多い時には、通信の効率
が高くなる利点を有するが、第一セグメントと第二セグ
メントにわたる通信が行なわれる時には、結局1セグメ
ントのコンセントレータ装置として稼働することにな
り、通信の効率が低下する。
【0007】つまり、頻繁に通信するデータ端末は同一
セグメントに収容するのが望ましいが、システム構築時
に完全にデータ端末の関係やそれらの間のトラフィック
量を予測することは困難なので、システム構築後にトラ
フィック・アナライザでトラフィック量を計測してシス
テムを再構築することになる。再構築の際にはハブ・モ
ジュールをコンセントレータから外して入れ替えること
も行なうが、同一セグメントに収容されているデータ端
末は、再構築中には全て通信することができなくなると
いう問題がある。又、このような作業は管理者が現地に
出張して行なわねばならないので人件費の増加を招く上
に人為的ミスが発生する可能性もある。
【0008】図10は、セグメントに障害が発生した時
の、障害発生セグメントを分離したコンセントレータ装
置を示す図である。図10において、1cはコンセント
レータ装置、11aはハブ・モジュール、13c、13
d、13eは第一、第二、第三のセグメントのデータ通
信線である。図10は第二セグメントに障害が発生した
ために、障害を第一、第三セグメントに波及させないた
めに第二セグメントの両端で例えばリピータ・モジュー
ルを外した状態を図示しており、15はモジュールを外
されたスロットである。この場合、セグメント2の障害
がセグメント1と3に波及することは防止され、セグメ
ント1内、セグメント3内の通信は確保されるが、セグ
メント1と3の間の通信は全くできなくなるという問題
がある。
【0009】上記をまとめると、従来のコンセントレー
タ装置には (1)1セグメント構成では通信の効率を高くできな
い。 (2)コンセントレータ装置の再構築に柔軟性がない。
【0010】(3)障害の波及を防止するためにモジュ
ールを外すと、セグメント間の通信が不可能になる等の
問題がある。
【0011】
【発明が解決しようとする課題】本発明は、かかる問題
に対処して、通信効率を高くでき、コンセントレータ装
置の再構築を柔軟にでき、且つ、障害などへの即応がで
きるコンセントレータ装置のコンセントレータ装置、デ
ータ通信線接続制御回路及びデータ通信線接続制御方法
を提供することを目的とする。しかも、従来のコンセン
トレータ装置の問題点は大別すると上記のように三つあ
るが、単一の手段によって全てを解決することを目的と
する。
【0012】
【課題を解決するための手段】図1は、本発明の原理を
示す図である。図1において、1はコンセントレータ装
置、10はコンセントレータ制御部、11はハブ・モジ
ュール、12はコンセントレータ装置のバックボードで
ある。そして、コンセントレータ制御部は、CPU10
1、データ・インタフェース102、制御バス・インタ
フェース103、メモリ104を有し、ハブ・モジュー
ルはデータ通信線セレクト部111、モジュール制御部
112、端末収容部113を有し、バックボードはnセ
グメントのデータ通信線121と、制御バス122を有
する。
【0013】
【作用】図1の構成において、電源投入時にコンセント
レータ装置を構成する各モジュールが接続されるデータ
通信線を初期設定して通信を開始する。複数nのセグメ
ントが設けられているので、通信の効率を向上できる。
【0014】又、従来の構成の時には、頻繁に通信する
データ端末対や、トラフィック量が多いデータ端末対を
同一セグメントに収容するために、配線替えなど物理的
方法によるシステムの再構築が必要であったが、図1の
構成であれば、制御バスを経由したCPUからの制御に
よってデータ通信線セレクト部がデータ通信線を接続制
御することにより、データ端末対を形成できるので、シ
ステム構築の柔軟性が高くなる。
【0015】その上、選択されたセグメント上のデータ
はデータ・インタフェースによって取り込むことがで
き、取り込んだデータをメモリに統計データとして収容
して、セグメントの接続制御に利用できる。
【0016】更に、障害等の時に障害モジュールを切り
離しても、データ通信線に対して各モジュールが並列の
関係にあるので、他のモジュールの通信には全く影響を
与えない。
【0017】
【実施例】図2は、本発明の実施例における、データ通
信線セレクト部の構成である。図2において、111a
はアドレス・デコーダ、111bはデータ・ラッチ回
路、111cと111dはスリーステート・パッファか
らなる切替え回路、111eはバス・チェック回路であ
る。そして、アドレス・デコーダとデータ・ラッチ回路
は制御バスに接続され、切替え回路はモジュール制御部
とバックボードのnセグメントのデータ通信線に接続さ
れる。
【0018】アドレス・デコーダは、アドレス・バスの
信号をデコードしてセグメント選択命令を検出するため
の信号を出力し、データ・ラッチ回路のクロック端子に
供給する。どのデータ通信線を選択するかを決定する信
号はnビットのデータとしてデータ・ラッチ回路のデー
タ端子に供給され、上記クロック端子に供給された信号
によって保持される。この保持されたデータは切替え回
路111c、111dを構成するスリーステート・バッ
ファの制御端子に印加される。スリーステート・バッフ
ァは制御端子に「1」を印加した時に入力信号が出力さ
れるので、nビットのデータの中に「1」を1ビットだ
けにすれば、nビットのデータによってデータ通信線を
確定的に選択できる。そして、iビット目が「1」の時
にはi番目のセグメントを選択する規則にしておけば、
切替え回路111c、111dは共に同じセグメントを
選択するので、セグメントiを経由する通信路を形成で
きる。
【0019】図3は、本発明の実施例における、ハブ・
モジュールのバス・チェック回路の構成である。図3に
おいて、111e1は論理積回路群、111e2論理和
回路である。図3の構成においては、論理積回路群によ
って、データ・ラッチ回路の1ビットからnビットまで
の出力から2ビットの組合せの全ての論理積をとり、そ
の論理積出力の論理和をとるようになっている。ハブ・
モジュールの場合、データ・ラッチ回路の1ビットから
nビットの出力は、1からn番目までのセグメントのデ
ータ通信線を一つ選択する信号であるから、正常に動作
していればnビットの中に「1」が唯一存在するだけで
ある。従って、正常にデータ通信線の選択が行なわれて
いる時には論理積回路群の全ての論理積回路は「0」を
出力し、論理和回路の出力も「0」である。これに対し
て、制御バスからのデータに誤りがあったり、データ・
ラッチ回路が誤ラッチをしていれば、nビットのデータ
中に複数の「1」が立つことがある。従って、nビット
の全ての組合せで論理積をとっているので、この場合に
は少なくとも一つの論理積回路が「1」を出力し、論理
和回路の出力は「1」となる。この「1」によって、デ
ータ・ラッチ回路をリセットすれば、二重にデータ通信
線を選択することはなくなる。
【0020】尚、全ビット「0」の時も誤動作ではある
が、元々どのデータ通信線とも接続されず、実害はない
ので無視している。次に、異なるセグメントのデータ通
信線間を接続するブリッジ・モジュールの場合には、デ
ータ・ラッチ回路のnビットの出力には2ビットの
「1」が現れるのが正常で、1ビット以下と3ビット以
上は誤動作である。
【0021】図4は、ブリッジ・モジュールのバス・チ
ェック回路の構成である。図4において、111e3は
論理積回路群、111e4、111e5は論理和回路、
111e6は論理反転回路である。又、図4の実線の長
方形の中は、図3に示したハブ・モジュールのバス・チ
ェック回路である。論理積回路群111e3は、データ
・ラッチ回路のnビットの出力の内すべての3ビットの
組合せについて論理積をとる。従って、データ・ラッチ
回路の出力の2ビット以下に「1」が現れている時には
論理和回路111e4の出力は「0」、3ビット以上に
「1」が現れている時には論理和回路111e4の出力
は「1」となり、少なくとも3ビット以上に「1」が立
っている場合にデータ・ラッチ回路をリセットする。2
ビットの時には図3の論理和回路111e2が「1」を
出力するが、論理反転回路111e6で「0」にされる
ので、リセットには無関係である。1ビットの時には図
3の論理和回路111e2が「0」を出力するので、論
理反転回路111e6によって「1」に変換されて、デ
ータ・ラッチ回路をリセットする。1ビットも「1」が
立っていない時も誤動作ではあるが、上記と同じ理由で
実害がないので無視している。即ち、1ビットの時と3
ビット以上の時にデータ・ラッチ回路がリセットされ、
2ビットの時にはリセットされない。これによって、ブ
リッジ・モジュールに対するデータ・ラッチ回路の誤動
作を抑圧できる。
【0022】以上、データ通信線接続制御回路の構成に
ついて説明してきたが、以降はデータデータ通信線接続
制御方法について説明する。本発明のコンセントレータ
装置においては、電源投入時に、コンセントレータ装置
を構成する各モジュールが接続されるデータ通信線が初
期設定され、通信を開始できる状態になる。その後、C
PUはデータ・インタフェースを介して、上記のデータ
通信線の使用状態を監視して、データ端末間のデータ通
信の頻度やトラフィック量を計測する。こうした監視デ
ータをメモリに蓄積することにより、通信頻度の高いデ
ータ端末対や、トラフィック量の多いデータ端末対を収
容しているモジュールを同じセグメントに半固定的に接
続することができる。
【0023】図5は、半固定的なデータ通信線自動選択
/分離方法のフローチャートである。以下、図5の符号
に沿って動作を説明する。 A.CPUがメモリに格納されている内容を解析する。 B.データ通信の頻度又はトラフィック量が所定量以上
か否かを判定する。所定量以下の場合(No)には終了
する C.所定量以上の場合(Yes)には、データ通信線セ
レクト部に半固定選択を指示する。 D.データ通信線セレクト部にて、切替え回路を駆動し
て接続すると共に、解読した命令をアドレス・デコーダ
からモジュール制御部に送り、接続を半固定化する。 E.CPUは半固定選択したセグメントの使用状態を監
視する。尚、この監視は統計的データを得るに足るだけ
の時間をかけて行なうものである。 F.データ通信頻度又はトラフィック量が所定量以上を
保っているか判定する。所定量以上の状態が続いている
場合(Yes)にはEに戻って監視を続行する。 G.所定量以下の場合(No)には、データ通信線セレ
クト部に半固定的接続の解除を指示する。 H.データ通信線セレクト部にて半固定的接続を解除す
る。
【0024】上記のように、CPUから強制的にデータ
通信線の選択と分離を指示して実行する場合、当該デー
タ通信線が使用されていない時には問題ないが、使用さ
れている時や接続要求をしている時には通信を途絶した
り、接続制御に混乱を生ずる。これを防止するには、デ
ータ通信線切替えの前にコンセントレータ制御部からデ
ータ通信線経由でモジュールに対していずれの端末のア
ドレスでもないアドレスを付して擬似データを送出す
る。モジュールは擬似データを受信したら、モジュール
制御部からデータ端末に対して擬似データを出力する。
擬似データのアドレスは自分宛のアドレスではないの
で、データ端末はデータ通信中であれば通信を中断し、
所定の時間を経過した後に再送を試みる。送信のために
キャリア・センスをしているデータ端末は、擬似データ
を検出すればデータを送信することはない。これによっ
て、強制的にデータ通信線の選択と分離を実行しても混
乱は生じない。
【0025】又、半固定的にデータ通信線を選択してい
る間に、同一モジュールに収容されている他のデータ端
末が半固定的に接続されているモジュール以外に収容さ
れているデータ端末との間の通信要求を出してきた場合
には、半固定的に接続されているデータ端末がデータ通
信をしていなければ通信要求を出したデータ端末に一旦
データ通信線を明渡し、この端末の通信が終了した時に
半固定の接続に戻すことにより、半固定的なデータ通信
線自動選択にしても問題は生じない。
【0026】上記のような、通信頻度やトラフィック量
を測定した結果により半固定的にデータ通信線接続制御
を行なう方法は下記のように応用できる。 (1)日常業務のうち定型的業務は時間によって処理さ
れることが多いので、データ端末間の通信は時間と関係
がある場合が多い。特定の時間帯に特定のデータ端末間
でのトラフィックが他より圧倒的に多い場合には、その
時間帯だけそのデータ端末相互を半固定的に接続し、別
の時間帯には別のデータ端末相互を半固定的に接続すれ
ば、データ通信の効率を改善できる。上記の時間変動と
同様に、日間変動による自動接続制御にも応用できる。
【0027】(2)多量のデータをローディングする時
などのように、一旦通信を開始すると長時間継続するよ
うな通信もある。これに対しては、トラフィック測定の
結果でデータ通信線を選択することもできるが、通信デ
ータに含まれるコマンドによってデータ通信線の選択の
判断をすることもできる。
【0028】尚、上記のようにデータ通信の効率を改善
できる他、通信頻度が高いデータ端末を半固定的にデー
タ通信線自動選択すれば、接続要求する回数が減少する
ので、接続効率も向上する。
【0029】図6は、モジュールの障害の時に、障害モ
ジュールをデータ通信線から自動分離する方法のフロー
チャートである。以下、図6の符号に沿って動作を説明
する。 I.CPUが、制御バス・インタフェース、制御バスを
介して定期的にポーリングをかける。 J.集められたモジュールの動作状態データを解析し
て、各モジュールが正常であるか否かを判定する。全て
のモジュールが正常ならば(Yes)、Iに戻って次の
ポーリング時刻まで待機する。 K.障害モジュールがある場合(No)には、障害モジ
ュールに対してデータ通信線からの分離を指示するデー
タを送出する。このデータは、制御バスにnビットの
「0」を送出すればよい。これによって、データ通信線
セレクト部の切替え回路を構成するスリーステートバッ
ファは全て開放になる。 L.データ通信線セレクト部にて切替え回路を作動、障
害モジュールを分離する。
【0030】図7は、登録外のデータ端末からアクセス
があった時の、情報セキャリティのためのモジュール自
動分離方法のフローチャートである。以下、図7の符号
に沿って動作を説明する。 M.CPUはデータ通信線上に現れるデータを監視し、
データに含まれる端末のアドレスを確認する。 N.確認されたアドレスが登録されたアドレスか否かを
判定する。登録されたアドレスの場合(Yes)には次
の監視のためにMに戻る。 P.登録されたアドレスではない時(No)には、情報
ファイルを収容するモジュールに分離指示を出す。具体
的には、情報ファイルを収容しているモジュールに対し
て、制御バスにnビットの「0」を送出すれば分離を実
行できる。この時、情報ファイルを使用しているデータ
端末があっても問題を生じないように、分離を指示する
前に擬似データを送出して、情報ファイルを使用してい
る端末に一次待機するように指示する。
【0031】
【発明の効果】以上詳述した通り、本発明によりコンセ
ントレータ装置における通信効率を高くでき、コンセン
トレータ装置の再構築を柔軟にでき、且つ、障害などへ
の即応ができるコンセントレータ装置のセグメント接続
制御回路とデータデータ通信線自動選択・分離方法が実
現できる。しかも、従来のコンセントレータ装置の問題
点は大別すると三つあるが、単一の手段によって全てを
解決することができる。
【図面の簡単な説明】
【図1】 本発明の原理。
【図2】 データ通信線セレクト部の構成。
【図3】 ハブ・モジュールのバス・チェック回路の構
成。
【図4】 ブリッジ・モジュールのバス・チェック回路
の構成。
【図5】 半固定的なデータ通信線自動選択/分離方
法。
【図6】 障害モジュールをデータ通信線から自動分離
する方法。
【図7】 情報セキュリティのためのモジュール自動分
離方法。
【図8】 1セグメント構成のコンセントレータ装置。
【図9】 ブリッジモジュールを搭載したコンセントレ
ータ装置。
【図10】 障害発生セグメントを分離したコンセント
レータ装置。
【符号の説明】
1 コンセントレータ装置 10 コンセントレータ制御装置 11 ハブ・モジュール 12 コンセントレータ装置のバックボード 101 CPU 102 データ・インタフェース 103 制御バス・インタフェース 111 データ通信線セレクト部 112 モジュール制御部 113 端末収容部 121 データ通信線 122 制御バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶原 章弘 東京都立川市曙町1丁目21番1号 富士通 エーシーエス株式会社内 (72)発明者 亀山 圭二 東京都立川市曙町1丁目21番1号 富士通 エーシーエス株式会社内 (72)発明者 眞中 隆幸 愛知県名古屋市東区東桜1丁目13番3号 富士通名古屋通信システム株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 コンセントレータ制御部と、データ端末
    を収容するハブ・モジュールと、データ通信線間のデー
    タをフィルタリング/フォワーディングするブリッジ・
    モジュールとを有するコンセントレータ装置であって、 コンセントータ制御部(10)に、 CPU(101)と、 n(nは正の整数)のデータ通信線(121)に接続さ
    れて、データ通信の内容を取り込むnのデータ・インタ
    フェース(102)と、 制御バス(122)に接続されて、CPUが送出する制
    御信号をモジュールに伝送する制御バス・インタフェー
    ス(103)と、 コンセントレータ制御部が必要とするデータを記憶する
    複数のメモリ(104)とを配し、 モジュール(11)に、 制御バスからの信号を取り込んで複数のデータ通信線と
    の接続・分離を行なうデータ通信線セレクト部(11
    1)と、 モジール内の制御を行なうモジュール制御部(112)
    とを配することを特徴とするコンセントレータ装置。
  2. 【請求項2】 請求項1記載のコンセントレータ装置に
    適用されるデータ通信線接続制御回路であって、 データ通信線セレクト部として、 アドレス・デコーダと、 該アドレス・デコーダの出力をクロックとして、nビッ
    トのデータをラッチするデータ・ラッチ回路と、 データラッチ回路の出力を制御端子に印加されるnのス
    リーステートバッファよりなる二つの切替え回路と、 データラッチ回路の出力を取り込んで、データ・ラッチ
    回路の出力が適正でない場合にデータ・ラッチ回路をリ
    セットするバス・チェック回路とを有し、 一方の切替え回路で、データ・ラッチ回路の出力によっ
    てモジュール内のデータ信号をデータ通信線に出力し、
    もう一方の切替え回路で前記データ・ラッチ回路の出力
    によってデータ通信線上のデータ信号をモジュール内に
    取り込むデータ通信線セレクト部を有することを特徴と
    するデータ通信線接続制御回路。
  3. 【請求項3】 請求項1記載のコンセントレータ装置に
    適用されるデータ通信線接続制御回路であって、 ハブ・モジュールのバス・チェック回路として、 データ・ラッチ回路のnの出力の異なる二つの組合せに
    ついて全ての論理積をとり、該全ての論理積の論理和を
    出力してデータ・ラッチ回路をリセットするハブ・モジ
    モールのバス・チェック回路を有することを特徴とする
    データ通信線接続制御回路。
  4. 【請求項4】 請求項1記載のコンセントレータ装置に
    おけるデータ通信線接続制御回路であって、 ブリッジ・モジュールのバス・チェック回路として、 データ・ラッチ回路のnの出力の異なる三つの組合せに
    ついて全ての論理積をとり、該全ての論理積の論理和を
    とって第一の論理和となし、 データ・ラッチ回路のnの出力の異なる二つの組合せに
    ついて全ての論理積をとり、該全ての論理積の論理和を
    とって第二の論理和となし、 前記第一の論理和と、第二の論理和の論理反転をとった
    出力との論理和を出力してデータ・ラッチ回路をリセッ
    トするブリッジ・モジュールのバス・チェック回路を有
    することを特徴とするデータ通信線接続制御回路。
  5. 【請求項5】 請求項1記載のコンセントレータ装置に
    おけるデータ通信線接続制御方法であって、 CPUがメモリの内容を解析し、所定量以上のトラフィ
    ック量又は通信頻度を記録しているデータ端末対を半固
    定的に同一データ通信線に接続するように、前記データ
    端末対を収容するモジュールのデータ通信線セレクト部
    に指示し、データ通信線セレクト部がCPUの指示に従
    って半固定的に前記データ端末対に対して同一のデータ
    通信線を選択し、 CPUがメモリの内容を解析し、所定量以上のトラフィ
    ック量又は通信頻度ではなくなった時には、データ通信
    線セレクト部に指示し、半固定的に同一データ線を選択
    しているデータ端末対を該データ通信線から分離するこ
    とを特徴とするデータ通信線接続制御方法。
  6. 【請求項6】 請求項1記載のコンセントレータ装置に
    おけるデータ通信線接続制御方法であって、 CPUから、定時に特定データ端末対を同一データ通信
    線に接続するように、前記データ端末対を収容するモジ
    ュールのデータ通信線セレクト部に指示し、データ通信
    線セレクト部がCPUの指示に従って半固定的に前記デ
    ータ端末対に対して同一のデータ通信線を選択し、 異なる定時に、CPUからデータ通信線セレクト部に指
    示し、半固定的に同一データ通信線を選択しているデー
    タ端末対を該データ通信線から分離することを特徴とす
    るデータ通信線接続制御方法。
  7. 【請求項7】 請求項1記載のコンセントレータ装置に
    おけるデータ通信線接続制御方法であって、 データ通信線を半固定的に選択させる前に、CPUから
    データ通信線に半固定的に接続するモジュールに対し
    て、いずれのデータ端末のアドレスとも一致しないアド
    レスを有する擬似データを送出し、受信した該擬似デー
    タをモジュール制御部からデータ端末に対して送出し、
    しかる後にデータ通信線を半固定的に選択させる信号を
    モジュールに送出することを特徴とするデータ通信線接
    続制御方法。
  8. 【請求項8】 請求項1記載のコンセントレータ装置に
    おけるデータ通信線接続制御方法であって、 CPUが定期的にポーリングをかけてモジュールの状態
    を監視し、異常なモジュールであると判定した時には、
    該異常モジュールのデータ通信線セレクト部に指示し、
    データ信号線から前記異常モジュールを分離するデータ
    通信線接続制御方法。
  9. 【請求項9】 請求項1記載のコンセントレータ装置に
    おけるデータ通信線接続制御方法であって、 CPUが、アクセスしているデータ端末のアドレスを常
    に監視し、該データ端末のアドレスが未登録であことを
    認識した時には、情報ファイルが収容されているモジュ
    ールのデータ線セレクト部に指示し、前記情報ファイル
    を全てのデータ通信線から分離することを特徴とするデ
    ータ通信線接続制御方法。
JP5232749A 1993-09-20 1993-09-20 コンセントレータ装置、データ通信線接続制御回路及びデータ通信線接続制御方法 Withdrawn JPH07123104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5232749A JPH07123104A (ja) 1993-09-20 1993-09-20 コンセントレータ装置、データ通信線接続制御回路及びデータ通信線接続制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5232749A JPH07123104A (ja) 1993-09-20 1993-09-20 コンセントレータ装置、データ通信線接続制御回路及びデータ通信線接続制御方法

Publications (1)

Publication Number Publication Date
JPH07123104A true JPH07123104A (ja) 1995-05-12

Family

ID=16944160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5232749A Withdrawn JPH07123104A (ja) 1993-09-20 1993-09-20 コンセントレータ装置、データ通信線接続制御回路及びデータ通信線接続制御方法

Country Status (1)

Country Link
JP (1) JPH07123104A (ja)

Similar Documents

Publication Publication Date Title
EP0198020B1 (en) Data communication network
US5345447A (en) Switching hub which implements a virtual bus for interconnecting stations on a CSMA network
US4984240A (en) Distributed switching architecture for communication module redundancy
US5297134A (en) Loop mode transmission system with bus mode backup
US5544330A (en) Fault tolerant interconnect topology using multiple rings
US6038681A (en) Multi-array disk apparatus
JPS61200735A (ja) デイジタル伝送系における異常処理方法
JPH07123104A (ja) コンセントレータ装置、データ通信線接続制御回路及びデータ通信線接続制御方法
EP1988469B1 (en) Error control device
JPH05265596A (ja) 装置初期化方式
JP3149047B2 (ja) 二重化データ処理装置
JPH11177550A (ja) ネットワークの監視方式
JP2518514B2 (ja) 自動障害検出システム
JPS6032374B2 (ja) デ−タ伝送装置
JPH0537421A (ja) 伝送路切替制御方法およびその装置
JP3505540B2 (ja) データ転送装置
JP2746202B2 (ja) マルチブランチバス型システムにおける障害ノード除去方法及び装置
KR0143970B1 (ko) 복수의 시스템과 통신하는 단일 프로세서의 통신포트제어방법 및 그 장치
JP3277526B2 (ja) バスアダプタ監視システム
JPS6014304A (ja) 障害通知方式
JPH04259140A (ja) 衝突回避csma/cd型ローカルエリアネットワーク
JPS6037504B2 (ja) バス監視方式
JPH0591120A (ja) ローカルエリアネツトワーク
JPH05250224A (ja) 監視制御方式
JPS63124649A (ja) パケツト交換方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128