JPH07122676A - Manufacture of ceramic device - Google Patents

Manufacture of ceramic device

Info

Publication number
JPH07122676A
JPH07122676A JP5264579A JP26457993A JPH07122676A JP H07122676 A JPH07122676 A JP H07122676A JP 5264579 A JP5264579 A JP 5264579A JP 26457993 A JP26457993 A JP 26457993A JP H07122676 A JPH07122676 A JP H07122676A
Authority
JP
Japan
Prior art keywords
mesh
screen plate
printing
layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5264579A
Other languages
Japanese (ja)
Inventor
Keiichi Nakao
恵一 中尾
Noboru Mori
昇 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5264579A priority Critical patent/JPH07122676A/en
Publication of JPH07122676A publication Critical patent/JPH07122676A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To provide a high lamination ceramic device having fine pattern of inner electrodes or via holes with high yield by preventing occurrence of irregularities caused by presence or absence of electrode or insulator at the time of print lamination. CONSTITUTION:In order to flatten the surface of an object to be printed, micro holes 35 are made through a screen plate at the positions corresponding to the irregularities. The quantity of ink to be transferred is locally increased before printing is performed thus obtaining a ceramic device having flattened via connections.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は主にハイブリッドICや
セラミック多層基板を含む各種回路基板、各種高周波フ
ィルタ類を含む複合セラミック電子部品、あるいは単品
の各種電子部品の製造を印刷積層方法を用いて製造する
セラミック電子部品の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is mainly used for manufacturing various circuit boards including hybrid ICs and ceramic multilayer boards, composite ceramic electronic parts including various high frequency filters, or various electronic parts individually by using a printing and laminating method. The present invention relates to a method for manufacturing a ceramic electronic component to be manufactured.

【0002】[0002]

【従来の技術】従来より、ハイブリッドICやセラミッ
ク多層基板を含む各種回路基板、各種フィルタ関係を含
む複合セラミック電子部品あるいは単品の各種セラミッ
ク電子部品の製造において広くスクリーン印刷方法が用
いられている。しかしこのようなスクリーン印刷方法で
セラミック電子部品を印刷積層する際、電極や絶縁体パ
ターンの有無に起因する凹凸が発生しやすく高積層化や
ビアのファイン化に限界があった。
2. Description of the Related Art Conventionally, a screen printing method has been widely used in the manufacture of various circuit boards including hybrid ICs and ceramic multilayer boards, composite ceramic electronic parts including various filter-related parts, or various single ceramic electronic parts. However, when the ceramic electronic components are printed and laminated by such a screen printing method, irregularities due to the presence or absence of electrodes and insulator patterns are likely to occur, and there is a limit to high lamination and fine vias.

【0003】この凹凸の発生原因について説明する。ま
ずスクリーン印刷方法について説明する。図11はスク
リーン印刷の原理を説明するためのものであり、図11
において、1は枠、2はスキージ、3はインキ、4はス
クリーンであり、スクリーン4は金属または樹脂製のメ
ッシュと、所定のパターンが形成された乳剤層から構成
されている。5は被印刷体、3aは印刷されたインキパ
ターンである。スクリーン4は所定の張力で枠1に張ら
れており、スキージ2がスクリーン4上を移動する際に
インキ3を被印刷体5上に印刷し、印刷されたインキパ
ターン3aを形成することになる。
The cause of the unevenness will be described. First, the screen printing method will be described. FIG. 11 is for explaining the principle of screen printing.
In the above, 1 is a frame, 2 is a squeegee, 3 is an ink, 4 is a screen, and the screen 4 is composed of a metal or resin mesh and an emulsion layer in which a predetermined pattern is formed. Reference numeral 5 is a material to be printed, and 3a is a printed ink pattern. The screen 4 is stretched around the frame 1 with a predetermined tension, and when the squeegee 2 moves on the screen 4, the ink 3 is printed on the printing medium 5 to form a printed ink pattern 3a. .

【0004】次に図12を用いてスクリーンについて更
に詳しく説明する。図12はスクリーン4の断面を説明
するためのものであり、6はメッシュであり、金属また
は樹脂製の細線により網状に構成されたものである。7
は乳剤層であり所定のパターンに形成されており、一般
的にこの乳剤層7は感光性樹脂で形成されている。8は
オープニングと呼ばれる乳剤層7の無い部分であり、オ
ープニング8を介してインキ3が被印刷体5の表面に印
刷されることになる。通常のメッシュ6は網状に織られ
ている(以下、網メッシュと呼ぶ)が、最近では各種メ
ッキ方法やエッチング方法を用いることによってもメッ
シュが作成されている。
Next, the screen will be described in more detail with reference to FIG. FIG. 12 is a view for explaining the cross section of the screen 4, and 6 is a mesh, which is configured in a mesh shape by fine wires made of metal or resin. 7
Is an emulsion layer and is formed in a predetermined pattern. Generally, the emulsion layer 7 is formed of a photosensitive resin. Reference numeral 8 is a portion called the opening without the emulsion layer 7, and the ink 3 is printed on the surface of the printing medium 5 through the opening 8. The ordinary mesh 6 is woven in a net shape (hereinafter, referred to as a net mesh), but recently, the mesh is also created by using various plating methods and etching methods.

【0005】図13はこのような方法を用いて作成され
たメッシュ9(以下、一体型メッシュと呼ぶ)を説明す
るためのものである。このような一体型メッシュ9は細
線が編まれているものではないため、従来の網メッシュ
6に比較してメッシュ厚みが薄くでき、メッシュが一体
化されていることで伸びにくくなり、ファインパターン
の印刷性及び印刷の絶対寸法の面で優れた効果を持って
いる。
FIG. 13 is for explaining the mesh 9 (hereinafter referred to as an integral mesh) produced by using such a method. Since such an integrated mesh 9 does not have fine wires woven, the mesh thickness can be made smaller than that of the conventional mesh 6, and since the mesh is integrated, it is difficult to stretch and a fine pattern is formed. It has excellent effects in terms of printability and absolute size of printing.

【0006】図14はスクリーンを被印刷体面から見た
様子を説明するためのものである。図14において、1
0は乳剤層であり、この乳剤層10の隙間(図12にお
けるオープニング8に相当)を介して、メッシュ11が
見える。このようなスクリーンを用いて印刷した場合、
平坦な部分に対しては、印刷性が良いが、凹凸面に対し
ては、印刷性が劣ることが従来より問題になっていた。
FIG. 14 is a view for explaining the appearance of the screen as seen from the surface of the material to be printed. In FIG. 14, 1
Reference numeral 0 is an emulsion layer, and the mesh 11 can be seen through the gap (corresponding to the opening 8 in FIG. 12) of the emulsion layer 10. When printing using such a screen,
The printability is good for the flat portion, but the printability is poor for the uneven surface, which has been a problem as compared with the prior art.

【0007】図15(a),(b)を用いて以上のよう
な従来のスクリーン版を用いて、凹凸面であるビア孔に
印刷する様子を斜めから見ながら説明する。図15
(a),(b)において、12は基板であり、その上に
は内部電極13が形成されている。また14は絶縁体で
あり、この絶縁体14に形成されたビア孔15を介して
内部電極13が露出している。次に、図15(b)に示
したように、ビア孔15上に電極16を印刷形成すると
ビア孔15に窪み17が生じてしまう。このときビア孔
15に印刷された電極16はビア孔15の壁面を覆うの
みでフラットに埋めることはできない。このためハイブ
リッドICや各種セラミック積層体を印刷多層化する際
にはビア孔15による凹凸や更に内部電極13の有無に
よる凹凸が発生しやすい。このため、積層数を増加させ
ることに限度があった。
With reference to FIGS. 15 (a) and 15 (b), description will be made while obliquely observing the manner of printing on the via hole, which is an uneven surface, using the conventional screen plate as described above. Figure 15
In (a) and (b), 12 is a substrate on which an internal electrode 13 is formed. Further, 14 is an insulator, and the internal electrode 13 is exposed through a via hole 15 formed in the insulator 14. Next, as shown in FIG. 15B, when the electrode 16 is formed by printing on the via hole 15, a recess 17 is formed in the via hole 15. At this time, the electrode 16 printed on the via hole 15 only covers the wall surface of the via hole 15 and cannot be buried flat. Therefore, when a hybrid IC or various ceramic laminates are printed in multiple layers, irregularities due to the via holes 15 and irregularities due to the presence or absence of the internal electrodes 13 are likely to occur. Therefore, there is a limit in increasing the number of layers.

【0008】次にビア孔を介した積層について図16を
用い更に詳しく説明する。図16は印刷積層によるコイ
ルの印刷例である。図16において、18はフェライト
層、19はビア接続部、20はコイルパターン、21は
窪みである。図16において、コイルパターン20はビ
ア接続部19を介して数ターンのコイルを形成してい
る。ここで、ビア接続部19には窪み21が発生してお
り、この窪み21は図15における窪み17と同じ原因
によるものである。このビア孔のアスペクト比が高くな
った場合、窪み21は大きくなり断線となる。
Next, the stacking via the via holes will be described in more detail with reference to FIG. FIG. 16 is an example of printing a coil by print lamination. In FIG. 16, 18 is a ferrite layer, 19 is a via connection portion, 20 is a coil pattern, and 21 is a recess. In FIG. 16, the coil pattern 20 forms a coil of several turns through the via connection portion 19. Here, a depression 21 is generated in the via connection portion 19, and this depression 21 is due to the same cause as the depression 17 in FIG. When the aspect ratio of this via hole becomes high, the depression 21 becomes large and becomes a disconnection.

【0009】一般のグリーンシート積層におけるビア接
続の場合では、ビア部分のグリーンシートにパンチング
等によってビア孔が形成されているため、吸引印刷を行
うことによって、容易にビア孔の内部に電極材料等を充
填させられる。しかし、本発明で説明するような被印刷
体にビア孔が形成されていないセラミック電子部品の場
合吸引印刷を行うことはできない。このため、ビア孔が
ファイン化(直径が小さくなる)したり、アスペクト比
が大きくなったり(直径に対し層間絶縁体の厚みが大き
くなる)すると、ますますビア埋めが難しくなる。この
ため、現実にはビア埋めのためのパターンを用意し、印
刷工程を増加させたり、インキの流動性を上げてビア部
分にインキを流れ込みやすくしたりすることが行われて
いるが、前者はコストが、後者はパターンにじみ等の問
題が発生しやすい。
In the case of via connection in a general laminated green sheet, since the via hole is formed in the green sheet of the via portion by punching or the like, by performing suction printing, the electrode material or the like can be easily formed inside the via hole. Can be filled. However, suction printing cannot be performed in the case of a ceramic electronic component in which via holes are not formed in the printing medium as described in the present invention. Therefore, if the via hole becomes finer (the diameter becomes smaller) or the aspect ratio becomes larger (the thickness of the interlayer insulator becomes larger than the diameter), it becomes more difficult to fill the via hole. Therefore, in reality, a pattern for filling vias is prepared to increase the printing process or increase the fluidity of ink to make it easier for ink to flow into the via portion. In terms of cost, the latter is likely to cause problems such as pattern bleeding.

【0010】次に図17を用いて、内部電極の厚みに起
因する凹凸の発生について説明する。図17において、
22は内部電極、23はセラミック層、24は凹凸であ
る。図17に示すようにセラミック層23の厚みが均一
な場合、電極の積層数に応じた凹凸24がその表面に発
生し、ファインパターンの印刷性や多層化の障害になっ
ていた。
Next, the generation of irregularities due to the thickness of the internal electrodes will be described with reference to FIG. In FIG.
22 is an internal electrode, 23 is a ceramic layer, and 24 is unevenness. As shown in FIG. 17, when the thickness of the ceramic layer 23 is uniform, unevenness 24 corresponding to the number of stacked electrodes is generated on the surface, which hinders the printability of the fine pattern and the multilayering.

【0011】このため、スクリーン版自体を加工しよう
とすることが提案されていた。例えば特開昭64−82
945号公報、特開平3−72364号公報、特開昭6
1−299290号公報、特開昭54−8003号公報
あるいは特開昭57−12855号公報でレーザーを用
いたスクリーン版の製造方法が提案されているが、これ
らはスクリーンを残したまま乳剤相当部分をレーザーで
除去するスクリーンの製版方法であり、でき上がったス
クリーン版は通常の写真法によるものと同様なものであ
る。また実開昭61−152466号公報ではスクリー
ン版に基板位置決め用ピンの入る孔を開け、さらに前記
孔を伸縮性のあるゴムで覆うというスクリーン版が提案
されているが、印刷に用いる部分のスクリーンは通常の
ものと同じ構成になっている。実開平1−171688
号公報で提案されている半田印刷用マスクはメタルマス
ク内部にメッシュを配置するものである。
Therefore, it has been proposed to process the screen plate itself. For example, JP-A 64-82
945, JP-A-3-72364, JP-A-6
No. 1,299,290, JP-A-54-8003 or JP-A-57-12855 propose a method for producing a screen plate using a laser, which is the emulsion-equivalent portion with the screen left. Is a plate-making method of a screen to remove by a laser, and the finished screen plate is the same as the one obtained by a usual photographic method. In Japanese Utility Model Laid-Open No. 61-152466, there is proposed a screen plate in which a hole for inserting a substrate positioning pin is formed in the screen plate and the hole is covered with elastic rubber. Has the same structure as the normal one. Actual Kaihei 1-171688
The solder printing mask proposed in Japanese Patent Publication has a mesh arranged inside a metal mask.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、従来の
セラミック電子部品の場合、このようなスクリーン版を
用いて印刷を行っていたため、所定の複数箇所について
印刷形成されるインキ量を任意に増加させることができ
なかった。このため表面にビア孔等の微細な凹凸を有す
る被印刷面にインキパターンをスクリーン印刷する場
合、これら凹凸の影響を受けやすく凹部には十分なイン
キを充填できなかった。
However, in the case of the conventional ceramic electronic component, since printing is performed using such a screen plate, it is possible to arbitrarily increase the amount of ink printed and formed at a predetermined plurality of places. I couldn't. For this reason, when an ink pattern is screen-printed on the surface to be printed having fine irregularities such as via holes on the surface, it is apt to be affected by these irregularities and it is impossible to fill the concave portion with sufficient ink.

【0013】このためこのような工程を追加しない場合
は、製造されたセラミック電子部品の多層化がせいぜい
数層程度までであった。高積層化するには、ビア孔や電
極間等の凹部部分に所定のインキ量を充填する工程を新
たな印刷工程で追加する必要があったりあるいは凹凸を
吸収するために絶縁体層を2〜3層と厚く印刷形成した
場合、絶縁体のビア孔を小さくすることはできなかっ
た。
For this reason, when such a process is not added, the manufactured ceramic electronic component has a multilayer structure of at most about several layers. In order to achieve a high level of stacking, it is necessary to add a step of filling a predetermined amount of ink in a recessed portion such as a via hole or an electrode in a new printing step, or to add an insulating layer 2 to absorb irregularities. In the case of printing thickly with three layers, the via hole of the insulator could not be made small.

【0014】本発明は上記従来の問題点を解決するため
もので、その製造工程で問題となる凹凸発生部分(つま
りビア孔部分や内部電極の厚み等)を平坦化しながら次
パターンを印刷形成することでより高積層化できるセラ
ミック電子部品の製造方法を提供することを目的とす
る。
The present invention is intended to solve the above-mentioned conventional problems, and the next pattern is formed by printing while flattening the unevenness generating portion (that is, the thickness of the via hole portion, the thickness of the internal electrode, etc.) which is a problem in the manufacturing process. It is therefore an object of the present invention to provide a method for manufacturing a ceramic electronic component that can be highly laminated.

【0015】[0015]

【課題を解決するための手段】この課題を解決するため
に本発明のセラミック電子部品の製造方法は、メッシュ
に形成された所定のパターンの乳剤層のオープニングの
所定位置に微小孔を形成したスクリーン版を用いて微小
孔に相当する部分を厚く形成された電極層とセラミック
層に印刷する方法としたものである。
In order to solve this problem, a method of manufacturing a ceramic electronic component according to the present invention is a screen in which fine holes are formed at predetermined positions of opening of an emulsion layer having a predetermined pattern formed on a mesh. This is a method of printing a portion corresponding to the micropores on the electrode layer and the ceramic layer which are formed thick using a plate.

【0016】[0016]

【作用】この方法によって、セラミック部分及び電極部
分より構成されたセラミック電子部品は、微小穴の形成
されたスクリーン版を用いて所定部分の印刷インキ量を
局所的に増加できる。具体的にはインキの印刷量を増加
させたい箇所のスクリーン版に微小孔を形成し、前記微
小孔を局所的に印刷インキ量を増加させたい位置(電極
間の隙間や、ビア孔等)に対応させる。こうして凹凸の
ある被印刷体表面であっても所定の印刷インキ量(ある
いは局所的な印刷インキ量の増加)が得られる。以上の
ようにして表面の平坦性に優れた実装性や高積層化に特
徴のあるセラミック電子部品を製造することができる。
According to this method, in the ceramic electronic component composed of the ceramic portion and the electrode portion, the amount of printing ink in a predetermined portion can be locally increased by using the screen plate having the minute holes. Specifically, micropores are formed on the screen plate where it is desired to increase the printing amount of ink, and the micropores are locally located at positions where the printing ink amount is to be increased (gap between electrodes, via holes, etc.). Correspond. In this way, a predetermined amount of printing ink (or a local increase in the amount of printing ink) can be obtained even on the uneven surface of the printing medium. As described above, it is possible to manufacture a ceramic electronic component having excellent surface flatness and mountability and high stacking characteristics.

【0017】[0017]

【実施例】(実施例1)以下本発明の一実施例について
図面を参照しながら説明する。図1は本発明の第1の実
施例におけるセラミック2層基板におけるビア接続の様
子を説明するためのものである。図1(a)はビア埋め
印刷前である。また図1(b)は本発明によるビア埋め
印刷後の様子であり、従来例(図14)に比較してビア
埋め部分が平坦化されていることがわかる。
(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a view for explaining the manner of via connection in a ceramic two-layer substrate according to the first embodiment of the present invention. FIG. 1A is before the via filling printing. Further, FIG. 1B shows a state after the via filling printing according to the present invention, and it can be seen that the via filling portion is flattened as compared with the conventional example (FIG. 14).

【0018】図1において、25はベースでセラミック
基板、生セラミック層、樹脂フィルム等で構成されてい
る。26はセラミック層であり、このセラミック層26
にはビア孔27が形成されている。図1(a)におい
て、ビア孔27にはベース25上に形成された第1の内
部電極28が露出している。図1(b)において、29
は第2の内部電極であり、ビア位置30においても窪み
は発生していない。
In FIG. 1, reference numeral 25 denotes a base which is composed of a ceramic substrate, a green ceramic layer, a resin film and the like. 26 is a ceramic layer, and this ceramic layer 26
A via hole 27 is formed in this. In FIG. 1A, the first internal electrode 28 formed on the base 25 is exposed in the via hole 27. In FIG. 1B, 29
Is the second internal electrode, and no recess is formed even at the via position 30.

【0019】このように本実施例においては、局所的に
ビア接続位置の内部電極の厚みを最高10倍まで局所的
に厚く印刷形成することにより、局所的に例えばビア孔
部分に対応して印刷膜厚を増加させることができる。こ
うして本実施例では、図1に示したようにビア埋め部分
であっても表面を平坦にすることができる。特に本実施
例においては表面の平坦なビア埋めと、第2の内部電極
層29の印刷形成を同時に行うことができ、印刷工程を
簡略化できコストを下げることができる。
As described above, in the present embodiment, by locally forming the internal electrode at the via connection position to a maximum thickness of 10 times, the local electrode is printed corresponding to, for example, the via hole portion. The film thickness can be increased. Thus, in this embodiment, the surface can be flattened even in the via-filled portion as shown in FIG. In particular, in this embodiment, it is possible to fill the vias having a flat surface and print-form the second internal electrode layer 29 at the same time, which simplifies the printing process and reduces the cost.

【0020】次に図2を用いて、バンプ付きの配線を用
いることでセラミック2層配線基板におけるビア接続を
行う様子について説明する。図2において、31はバン
プであり、ビア位置30(つまりビア孔がアライメント
される位置)に形成される。バンプ31は第1の内部電
極28の厚みに比較して最大10倍の厚みがある。本発
明においてバンプ31は、図2(a)に示すように第1
の内部電極28をベース25上に印刷形成するときに同
時に印刷形成される。次に図2(b)に示すように、バ
ンプ31はセラミック層26のビア孔27から盛り上が
り、第2の内部電極29と接続されることになる。図1
に比べ図2の方が、ビア孔27が潰れにくく、より小さ
なビア孔27によるビア接続が可能である。
Next, with reference to FIG. 2, the manner in which via connection is performed in a ceramic two-layer wiring substrate by using wiring with bumps will be described. In FIG. 2, 31 is a bump, which is formed at a via position 30 (that is, a position where the via hole is aligned). The bump 31 has a maximum thickness of 10 times that of the first internal electrode 28. In the present invention, the bump 31 has the first bump as shown in FIG.
When the internal electrodes 28 are printed on the base 25, they are simultaneously printed. Next, as shown in FIG. 2B, the bump 31 rises from the via hole 27 of the ceramic layer 26 and is connected to the second internal electrode 29. Figure 1
In comparison with FIG. 2, the via hole 27 is less likely to be crushed and the via connection by the smaller via hole 27 is possible.

【0021】次に図3〜図4を用いて、スクリーン版の
微小孔加工について説明する。まず図3は微小孔あけ加
工されたスクリーン版の印刷部分を説明するもの、図4
は微小孔あけ加工する前のスクリーン版の印刷部分を説
明するものである。図3〜図4において、32は乳剤層
であり、乳剤層32のオープニング34には、メッシュ
33が露出している。またメッシュ33はステンレス等
の細いワイヤーが編まれてできている。また図4におけ
るオープニング34の所定位置にレーザー等を用いて微
細加工することによって、微小孔35が形成されること
になる。メッシュ33の所定部分をメッシュピッチの1
倍以上10倍以下に孔あけすることで、局所的にインキ
のメッシュ通過性を向上させられる。また微小孔35は
大きくなるほどスクリーン版の開口率が向上するために
インキの抜け性は向上するが、メッシュピッチの10倍
以下であれば、メッシュ33に歪みを生じさせることは
なかった。またメッシュピッチの1倍以下であればイン
クの通りがほとんど変わらず厚く形成する効果がほとん
どでないものとなった。さらに網メッシュの場合、図3
〜図4に示すように微小孔35を乳剤層32に囲ませた
り、乳剤毎微小孔35を形成したり、微小孔35を乳剤
の際に形成することでスクリーン版の精度や強度低下を
防止でき寿命も長くできる。
Next, the processing of fine holes in the screen plate will be described with reference to FIGS. First, FIG. 3 illustrates a printed portion of a screen plate which has been subjected to micro-perforation processing, and FIG.
Describes the printed portion of the screen plate before the micro-punching process. 3 to 4, reference numeral 32 denotes an emulsion layer, and the mesh 33 is exposed at the opening 34 of the emulsion layer 32. Further, the mesh 33 is made by knitting a fine wire such as stainless steel. Further, the fine holes 35 are formed by finely processing at a predetermined position of the opening 34 in FIG. 4 using a laser or the like. Predetermined part of the mesh 33 is 1 of mesh pitch
By making the holes 10 times or more and 10 times or less, the mesh passing property of the ink can be locally improved. Further, the larger the micropores 35, the higher the aperture ratio of the screen plate and the better the ink removal property. However, if the size is 10 times the mesh pitch or less, the mesh 33 is not distorted. Further, if the mesh pitch is 1 time or less, the ink flow is almost unchanged, and the effect of forming a thick ink is hardly obtained. Further, in the case of a net mesh, FIG.
~ As shown in Fig. 4, the micropores 35 are surrounded by the emulsion layer 32, the micropores 35 are formed for each emulsion, and the micropores 35 are formed during the emulsion to prevent the precision and strength of the screen plate from being lowered. The life can be extended.

【0022】次に微小孔付きスクリーン版について更に
詳しく説明する。まずスクリーン版は市販のステンレス
製の網メッシュ(250メッシュ、メッシュピッチは2
5.4mm/250=0.1016mm)のものを用
い、乳剤層32の厚みは20μmとした。乳剤層32の
パターンルールは線間/線幅=100/100μmとし
た。またビア孔の直径は150μmとした。次に前記ビ
ア孔の位置に微小孔35(直径130μm)を形成し
た。微小孔35の形成は、前記スクリーン版をレーザー
装置のXYステージの上に固定することで、所定位置
(ここではビア孔位置)のメッシュ33に微小孔35を
形成した、レーザーはQスイッチ付きのYAGを用い、
レーザー光路にアパーチュアをセットすることでレーザ
ーの最小スポット径を規定した。また前記最小スポット
径のレーザーをガルバノ装置を用いて微細に振ることで
目的とする微小孔35の直径を得た。以上のようにして
前記スクリーン版に計700孔の微小孔35を形成し
た。
Next, the screen plate with minute holes will be described in more detail. First, the screen plate is a commercially available stainless steel mesh (250 mesh, mesh pitch is 2
5.4 mm / 250 = 0.016 mm) and the emulsion layer 32 had a thickness of 20 μm. The pattern rule of the emulsion layer 32 was line spacing / line width = 100/100 μm. The diameter of the via hole was 150 μm. Next, minute holes 35 (diameter 130 μm) were formed at the positions of the via holes. The micro holes 35 are formed by fixing the screen plate on an XY stage of a laser device to form the micro holes 35 in a mesh 33 at a predetermined position (here, a via hole position). The laser has a Q switch. Using YAG,
The minimum spot diameter of the laser was defined by setting the aperture in the laser optical path. Further, the target spot diameter of the fine hole 35 was obtained by finely shaking the laser having the minimum spot diameter using a galvanometer. As described above, a total of 700 fine holes 35 were formed in the screen plate.

【0023】次に、前記微小孔付きスクリーン版を用い
てアルミナ基板上に、2層セラミック回路基板を形成し
た。まず被印刷体としては、孔無しアルミナ基板(4イ
ンチ角、0.5mm厚)を用いた。このアルミナ基板の
上に下層の電極パターンを印刷した後、ビア孔付きで層
間絶縁層を印刷した。最後に最上層の電極パターンを印
刷する際に、微小孔付きスクリーン版を用いて同時にビ
ア埋めも行い平坦化印刷した。ここで層間絶縁層の材料
としては、アルミナ基板と熱膨張係数を合わせた市販の
ガラスセラミックインキを用いた。また内部電極層とし
ては市販の銀パラジウムインキを用いた。絶縁体層はピ
ンホールを防止するために厚み(=ビアの深さ)を60
μmとした。最後に900℃で一括焼成し、2層セラミ
ック回路基板を完成させた。
Next, a two-layer ceramic circuit board was formed on the alumina substrate using the screen plate with the minute holes. First, a non-perforated alumina substrate (4 inch square, 0.5 mm thick) was used as the printing medium. After printing the lower electrode pattern on the alumina substrate, an interlayer insulating layer was printed with a via hole. Finally, at the time of printing the electrode pattern of the uppermost layer, via filling was simultaneously performed using a screen plate with micropores for flattening printing. Here, as the material of the interlayer insulating layer, a commercially available glass ceramic ink having the same thermal expansion coefficient as that of the alumina substrate was used. A commercially available silver-palladium ink was used as the internal electrode layer. The insulator layer has a thickness (= via depth) of 60 to prevent pinholes.
μm. Finally, they were collectively fired at 900 ° C. to complete a two-layer ceramic circuit board.

【0024】このように本実施例の場合、図1に示した
ように最上層の電極パターンを印刷する際、ビア接続部
分のインキ量を局所的に増加させたためビア孔を介した
層間接続の歩留まりは99%以上であった。参考まで
に、ビア直径は同じままビアの深さを100μmとした
場合でもビア孔を介した層間接続の歩留まりは98%以
上得られた。次に電極インキの粘度を最適化すると、配
線パターンをファインに保ったままビア接続の歩留まり
を更に向上させられた。
As described above, in the case of this embodiment, when the electrode pattern of the uppermost layer is printed as shown in FIG. 1, the ink amount in the via connection portion is locally increased, so that the interlayer connection via the via hole is formed. The yield was 99% or more. For reference, even when the via diameter was the same and the depth of the via was 100 μm, the yield of interlayer connection via the via hole was 98% or more. Next, by optimizing the viscosity of the electrode ink, the yield of via connection was further improved while keeping the wiring pattern fine.

【0025】参考までに、従来のスクリーン版(微小孔
無し、250メッシュ)を用いて同じ多層セラミック回
路基板を作成した。しかし、ビア孔の深さが60μm
(ビア孔の直径150μm)の場合、ビア埋めは非常に
難しくビア孔を介した層間接続の歩留まりは5%以下で
あった。そこでビア孔の直径を250μmまで広げたと
ころ層間接続の歩留まりを95%以上まで改善できた。
しかし、ビア孔の深さを100μmとした場合層間接続
の歩留まりは40%以下に落ち、インキの粘度等を最適
化しても歩留まりは向上できず、逆に配線パターンのフ
ァイン性が失われた。以上のように本実施例の場合、局
所的に電極層の膜厚を増加させることでより小さなビ
ア、深いビアに対しても対応可能なセラミック電子部品
を製造することができた。
For reference, the same multilayer ceramic circuit board was prepared using a conventional screen plate (without micropores, 250 mesh). However, the depth of the via hole is 60 μm
In the case of (the diameter of the via hole is 150 μm), it is very difficult to fill the via hole, and the yield of interlayer connection through the via hole is 5% or less. Therefore, when the diameter of the via hole was expanded to 250 μm, the yield of interlayer connection could be improved to 95% or more.
However, when the depth of the via hole was 100 μm, the yield of interlayer connection dropped to 40% or less, and the yield could not be improved even if the viscosity of the ink was optimized, and conversely the fineness of the wiring pattern was lost. As described above, in the case of the present embodiment, by locally increasing the film thickness of the electrode layer, it was possible to manufacture a ceramic electronic component that can cope with smaller vias and deep vias.

【0026】(実施例2)以下本発明の第2の実施例に
ついて図面を参照しながら説明する。図5は本発明の第
2の実施例における印刷コイルの構造を説明するための
部分断面図である。図5において36はビア接続部、3
7はフェライト層、38はコイルパターンであり、図5
において、コイルパターン38はビア接続部36を介し
て数ターンのコイルを形成している。従来のコイルの印
刷例(図15)と比較すると、実施例2の場合ビア接続
部36には従来例で課題となった窪み21(図15)が
発生していないことがわかる。これは、実施例2の場合
局所的にスクリーンの開口率を向上させインキ転写量を
増加させたためである。
(Second Embodiment) A second embodiment of the present invention will be described below with reference to the drawings. FIG. 5 is a partial cross-sectional view for explaining the structure of the printing coil according to the second embodiment of the present invention. In FIG. 5, 36 is a via connection part, 3
7 is a ferrite layer and 38 is a coil pattern.
In, the coil pattern 38 forms a coil of several turns through the via connecting portion 36. In comparison with the conventional coil printing example (FIG. 15), it can be seen that in the second embodiment, the via connection portion 36 does not have the depression 21 (FIG. 15) that was a problem in the conventional example. This is because in the case of Example 2, the aperture ratio of the screen was locally improved and the ink transfer amount was increased.

【0027】次に更に詳しく説明する。まずスクリーン
版は市販のステンレス製網メッシュ(400メッシュ、
メッシュピッチは25.4mm/400=0.0635
mm)のものを用い、乳剤層の厚みは20μmとし、電
極の線幅は100μmとし、またビア孔の直径は200
μmとした。次に前記ビア孔の位置に微小孔(直径15
0μm)を形成した。微小孔の形成は前記スクリーン版
をレーザー装置のXYステージの上に固定することで、
所定位置(ここではビア孔位置)のメッシュに微小孔を
形成した。レーザーはQスイッチ付きのYAGを用い、
レーザー光路にアパーチュアをセットすることでレーザ
ーの最小スポット径を規定した。また前記最小スポット
径のレーザーをガルバノ装置を用いて微細に振ることで
目的とする微小孔の直径を得た。以上のようにして前記
スクリーン版に計2000個の微小孔を形成した。
Next, a more detailed description will be given. First, the screen plate is a commercially available stainless steel mesh (400 mesh,
The mesh pitch is 25.4 mm / 400 = 0.0635
mm), the emulsion layer thickness is 20 μm, the electrode line width is 100 μm, and the via hole diameter is 200 μm.
μm. Next, a micro hole (diameter 15
0 μm) was formed. The micro holes are formed by fixing the screen plate on the XY stage of the laser device,
A fine hole was formed in the mesh at a predetermined position (here, a via hole position). Laser uses YAG with Q switch,
The minimum spot diameter of the laser was defined by setting the aperture in the laser optical path. Further, a laser having the minimum spot diameter was finely shaken by using a galvanometer to obtain a target diameter of the micropore. As described above, a total of 2000 fine holes were formed on the screen plate.

【0028】次に、前記孔あきスクリーン版を用いてア
ルミナ基板上に印刷積層によってチップ型インダクタ部
品を形成した。まず被印刷体としては、孔無しアルミナ
基板(4インチ角、0.635mm厚)の上にフェライ
ト生シート(厚み200μm)を転写したものを用い
た。このアルミナ基板の上にビア孔付きで層間絶縁層を
印刷し、次にコイルパターン状の内部電極層を印刷し、
この時に同時に図1(b)相当の平坦化したビア埋め印
刷も行った。
Next, a chip-type inductor component was formed on the alumina substrate by print lamination using the perforated screen plate. First, as a material to be printed, a material obtained by transferring a ferrite raw sheet (thickness: 200 μm) onto a non-perforated alumina substrate (4 inch square, 0.635 mm thick) was used. An interlayer insulating layer is printed with a via hole on this alumina substrate, and then a coil pattern internal electrode layer is printed.
At the same time, flattened via filling printing corresponding to FIG. 1B was also performed.

【0029】ここで層間絶縁層の材料としては、アルミ
ナ基板と熱膨張係数を合わせたガラスを含むフェライト
インキを用いた。また電極パターンとしては市販の銀パ
ラジウムインキを用いた。またフェライト層はピンホー
ルを防ぐために印刷/乾燥/印刷/乾燥と2層重ねた。
結果的にフェライト層の厚み(=ビアの深さ)は70〜
80μmとすることで、内部電極層のパターンに起因す
る凹凸はある程度防げた。以上の仕様で内部電極層が1
0ターンになるまでフェライト層と内部電極層を交互に
印刷積層した。またサンプルは10ターン分だけ印刷積
層した後、フェライト生シート(厚み200μm)を転
写した後、2.0×1.2mmの大きさに切断、外部電
極を形成した後、950℃で一括焼成した。
Here, as the material of the interlayer insulating layer, ferrite ink containing glass having a coefficient of thermal expansion matched with that of the alumina substrate was used. A commercially available silver-palladium ink was used as the electrode pattern. In addition, the ferrite layer was formed by two layers of printing / drying / printing / drying to prevent pinholes.
As a result, the ferrite layer thickness (= via depth) is 70-
By setting the thickness to 80 μm, the unevenness due to the pattern of the internal electrode layer was prevented to some extent. With the above specifications, the internal electrode layer is 1
Ferrite layers and internal electrode layers were alternately printed and laminated until the number of turns reached 0. The sample was printed and laminated for 10 turns, transferred to a ferrite green sheet (thickness: 200 μm), cut into a size of 2.0 × 1.2 mm, formed with external electrodes, and then collectively baked at 950 ° C. .

【0030】このチップインダクタの場合、ビア接続部
分のインキ量を局所的に増加させられるため、ビア孔を
介した層間接続の歩留まりは99%以上であった。参考
までに、ビア直径は同じままビア孔の深さを100μm
とした場合でもビア孔を介した層間接続の歩留まりは9
8%以上得られた。
In the case of this chip inductor, since the ink amount in the via connection portion can be locally increased, the yield of interlayer connection via the via hole was 99% or more. For reference, the depth of the via hole is 100 μm with the same via diameter.
However, the yield of interlayer connection through via holes is 9
8% or more was obtained.

【0031】参考までに、従来のスクリーン版(微小孔
無し、250メッシュ)を用いて同じチップインダクタ
を作成した。しかし、ビア孔の深さが70〜80μm
(ビア孔の直径200μm)の場合、ビア埋めは非常に
難しくビア孔を介した層間接続の歩留まりは30%以下
であった。そこでビア孔の直径を300μmまで広げた
ところ、層間接続の歩留まりを95%以上まで改善でき
た。しかし、ビア孔の直径が大きくなるほど磁束断面積
が狭くなるため特性が40%以上低下した。以上の結果
より本発明の効果はチップインダクタの場合も確かめら
れた。
For reference, the same chip inductor was prepared using a conventional screen plate (without micropores, 250 mesh). However, the depth of the via hole is 70 to 80 μm.
In the case of (via hole diameter 200 μm), it is very difficult to fill the via hole, and the yield of interlayer connection via the via hole is 30% or less. Therefore, when the diameter of the via hole was increased to 300 μm, the yield of interlayer connection could be improved to 95% or more. However, the larger the diameter of the via hole, the narrower the magnetic flux cross-sectional area, and therefore the characteristics deteriorated by 40% or more. From the above results, the effect of the present invention was confirmed also in the case of the chip inductor.

【0032】(実施例3)以下に本発明の第3の実施例
について図面を参照しながら説明する。実施例1〜2と
実施例3の違いは、実施例3においてはメッシュにニッ
ケルメッキで作成した一体型スクリーンを使ったことで
ある。図6〜図7は一体型メッキスクリーンを用いてス
クリーン版に微小孔あけをする様子を説明するためのも
のである。
(Embodiment 3) A third embodiment of the present invention will be described below with reference to the drawings. The difference between the first and second embodiments and the third embodiment is that in the third embodiment, an integral screen made by nickel plating on the mesh is used. FIG. 6 to FIG. 7 are for explaining the manner of making micro holes in the screen plate by using the integrated plating screen.

【0033】まず図6は微小孔あけ加工されたスクリー
ン版の印刷部分を説明するもの、図7は微小孔あけ加工
する前のスクリーン版の印刷部分を説明するものであ
る。図6〜図7において、32は乳剤層であり、乳剤層
32のオープニング34には、メッシュ33が露出して
いる。また図7における所定位置にレーザー等を用いて
微細加工することによって、微小孔35が形成されるこ
とになる。メッシュ33の所定部分をメッシュピッチの
1倍以上10倍以下に孔あけすることで、局所的にイン
キのメッシュ通過性を向上させられる。また微小孔35
は、メッシュピッチの10倍以下であれば、メッシュに
歪みを生じさせることはなかった。
First, FIG. 6 illustrates the printed portion of the screen plate that has been subjected to the micro-perforation processing, and FIG. 7 illustrates the printed portion of the screen plate before the micro-perforated processing. 6 to 7, reference numeral 32 denotes an emulsion layer, and the mesh 33 is exposed at the opening 34 of the emulsion layer 32. Further, the fine holes 35 are formed by finely processing at a predetermined position in FIG. 7 using a laser or the like. By perforating a predetermined portion of the mesh 33 to 1 time or more and 10 times or less of the mesh pitch, it is possible to locally improve the mesh passing property of the ink. Also, the micro holes 35
Did not cause distortion in the mesh when the mesh pitch was 10 times or less.

【0034】次に微小孔付きスクリーン版について更に
詳しく説明する。まずスクリーン版は市販のメッキ製メ
ッシュ(400メッシュ、メッシュピッチは25.4m
m/400=0.0635mm)のものを用い、乳剤層
32の厚みは20μmとした。乳剤層32のパターンル
ールは線間/線幅=40/40μmとした。このように
一体型メッシュは、スクリーン版表面にメッシュの編み
目に起因する凹凸が無く、よりファインパターンが印刷
可能である。またビア孔の直径は150μmとした。次
に前記ビア孔の位置に微小孔35(直径130μm)を
形成した。微小孔35の形成は、前記スクリーン版をレ
ーザー装置のXYステージの上に固定することで、所定
位置(ここではビア孔位置)のメッシュに微小孔35を
形成した。レーザーはQスイッチ付きのYAGを用い、
レーザー光路にアパーチュアをセットすることでレーザ
ーの最小スポット径を規定した。また前記最小スポット
径のレーザーをガルバノ装置を用いて微細に振ることで
目的とする微小孔35の直径を得た。以上のようにして
前記スクリーン版に計700孔の微小孔を形成した。
Next, the screen plate with minute holes will be described in more detail. First, the screen plate is a commercially available plated mesh (400 mesh, mesh pitch is 25.4 m).
m / 400 = 0.0635 mm) and the thickness of the emulsion layer 32 was 20 μm. The pattern rule of the emulsion layer 32 was line spacing / line width = 40/40 μm. As described above, the integrated mesh has no unevenness due to the mesh of the mesh on the screen plate surface, and a finer pattern can be printed. The diameter of the via hole was 150 μm. Next, minute holes 35 (diameter 130 μm) were formed at the positions of the via holes. The fine holes 35 were formed by fixing the screen plate on an XY stage of a laser device to form the fine holes 35 in a mesh at a predetermined position (here, a via hole position). Laser uses YAG with Q switch,
The minimum spot diameter of the laser was defined by setting the aperture in the laser optical path. Further, the target spot diameter of the fine hole 35 was obtained by finely shaking the laser having the minimum spot diameter using a galvanometer. As described above, a total of 700 fine holes were formed on the screen plate.

【0035】次に、前記微小孔付きスクリーン版を用い
てアルミナ基板上に、4層セラミック回路基板を形成し
た。まず被印刷体としては、孔無しアルミナ基板(4イ
ンチ角、0.5mm厚)を用いた。このアルミナ基板の
上に、下層の電極パターンを印刷した後、ビア孔付きで
層間絶縁層を印刷した。次に2層目の電極パターンを印
刷する際に、微小孔付きスクリーン版を用いて、同時に
ビア埋めも平坦化印刷した。ここで層間絶縁層の材料と
しては、アルミナ基板と熱膨張係数を合わせた市販のガ
ラスセラミックインキを用いた。また電極パターンとし
ては市販の銀パラジウムインキを用いた。また絶縁体層
はピンホールを防止するために厚み(=ビアの深さ)が
60μmとした。こうして内部電極3層、最上層1層、
計4層とし、最後に900℃で一括焼成して4層のセラ
ミック回路基板を完成させた。
Next, a four-layer ceramic circuit board was formed on an alumina substrate using the screen plate with the minute holes. First, a non-perforated alumina substrate (4 inch square, 0.5 mm thick) was used as the printing medium. After printing a lower electrode pattern on the alumina substrate, an interlayer insulating layer was printed with a via hole. Next, at the time of printing the electrode pattern of the second layer, the via filling was also flattened and printed at the same time by using a screen plate with micro holes. Here, as the material of the interlayer insulating layer, a commercially available glass ceramic ink having the same thermal expansion coefficient as that of the alumina substrate was used. A commercially available silver-palladium ink was used as the electrode pattern. The thickness of the insulator layer (= depth of via) is 60 μm in order to prevent pinholes. In this way, 3 layers of internal electrodes, 1 layer of top layer,
A total of four layers were formed, and finally, they were collectively fired at 900 ° C. to complete a four-layer ceramic circuit board.

【0036】このように本実施例の場合、図1に示した
ように、下層のビア孔を埋めるために、毎回前記ビア孔
相当位置のインキ量を局所的に増加させたため、積層数
が増えてもビア孔を介した層間接続の歩留まりは99%
以上であった。参考までに、ビア孔の直径は同じままビ
ア孔の深さを100μmとした場合でも、ビア孔を介し
た層間接続の歩留まりは98%以上得られた。次に電極
インキの粘度を最適化すると、配線パターンをファイン
に保ったままビア接続の歩留まりを更に向上させられ
た。
As described above, in the case of this embodiment, as shown in FIG. 1, since the ink amount at the position corresponding to the via hole is locally increased every time to fill the via hole in the lower layer, the number of laminated layers increases. However, the yield of interlayer connection via via holes is 99%
That was all. For reference, even when the diameter of the via hole was the same and the depth of the via hole was 100 μm, the yield of interlayer connection via the via hole was 98% or more. Next, by optimizing the viscosity of the electrode ink, the yield of via connection was further improved while keeping the wiring pattern fine.

【0037】参考までに、従来の一体型スクリーン版
(微小孔無し、400メッシュ)を用いて同じ多層セラ
ミック回路基板を作成した。しかし、ビア孔の深さが6
0μm(ビア孔の直径150μm)の場合、ビア埋めは
非常に難しかった。このためインキ粘度等を改善して
も、ビア孔を介した層間接続の歩留まりは5%以下であ
った。そこでビア孔の直径を250μmまで広げたとこ
ろ、層間接続の歩留まりを95%以上まで改善できた。
ビア孔の深さを100μmとした場合、層間接続の歩留
まりは40%以下に落ちた。結局2層まではできても4
層以上の場合は更に印刷積層が困難になった。以上のよ
うに本実施例の場合、局所的にスクリーンの開口率を向
上することで、積層数を増やした場合でもより小さなビ
ア孔、深いビア孔に対して本発明は効果的であることが
わかった。
For reference, the same multilayer ceramic circuit board was prepared using a conventional integrated screen plate (without micropores, 400 mesh). However, the depth of the via hole is 6
In the case of 0 μm (via hole diameter 150 μm), it was very difficult to fill the via. Therefore, even if the ink viscosity and the like were improved, the yield of interlayer connection via the via hole was 5% or less. Therefore, when the diameter of the via hole was expanded to 250 μm, the yield of interlayer connection could be improved to 95% or more.
When the depth of the via hole was 100 μm, the yield of interlayer connection fell to 40% or less. After all, even if you can make up to 2 layers, 4
When the number of layers was more than one, printing and laminating became more difficult. As described above, in the case of the present embodiment, by locally improving the aperture ratio of the screen, the present invention is effective for smaller via holes and deeper via holes even when the number of laminated layers is increased. all right.

【0038】(実施例4)以下本発明の第4の実施例に
ついて、図面を参照しながら説明する。実施例4は内部
電極の有無に起因するセラミック電子部品の表面の凹凸
の発生を防止したものである。図8は平坦化積層して製
造したセラミック電子部品としてのコンデンサを斜視図
の形で説明するものであり、図8(a)は本発明の実施
例、図8(b)は従来のものである。図8において、3
9は内部電極、40は誘電体層である。図8(a)は、
実施例4で説明するセラミック電子部品であり、図8
(b)の従来のものに比較し内部電極の厚みに起因する
凹凸がセラミック電子部品の表面に発生していないこと
がわかる。
(Embodiment 4) A fourth embodiment of the present invention will be described below with reference to the drawings. Example 4 prevents occurrence of irregularities on the surface of the ceramic electronic component due to the presence or absence of internal electrodes. FIG. 8 is a perspective view showing a capacitor as a ceramic electronic component manufactured by flattening and laminating. FIG. 8A shows an embodiment of the present invention, and FIG. 8B shows a conventional one. is there. In FIG. 8, 3
Reference numeral 9 is an internal electrode, and 40 is a dielectric layer. FIG. 8A shows
8 is a ceramic electronic component described in Embodiment 4. FIG.
It can be seen that, as compared with the conventional example of (b), the unevenness due to the thickness of the internal electrode does not occur on the surface of the ceramic electronic component.

【0039】また図9〜図10は内部電極の厚みに起因
する凹凸を発生させないために、微小孔を形成した誘電
体印刷用スクリーン版の一例である。図9〜図10にお
いて、41a,41b,41cはメッシュ、42a,4
2bは微小孔である。図9は1枚のメッシュを一重に張
った場合、図10は異なるピッチのメッシュを二重に張
ったダブルメッシュと呼ばれる版を用いた場合である。
FIGS. 9 to 10 show an example of a dielectric printing screen plate in which fine holes are formed in order to prevent unevenness due to the thickness of the internal electrodes. 9 to 10, 41a, 41b, 41c are meshes, 42a, 4c.
2b is a micropore. FIG. 9 shows a case where one mesh is stretched in a single layer, and FIG. 10 shows a case where a plate called a double mesh in which meshes having different pitches are stretched is used.

【0040】次に更に詳しく説明する。まず電極及び誘
電体印刷用のスクリーン版は市販のニッケル製一体型メ
ッシュ(400メッシュ、メッシュピッチは25.4m
m/400=0.0635mm)のものを用い、乳剤層
の厚みは5μmとした。まず内部電極印刷用スクリーン
版のコンデンサの電極は1.0×0.5mm(これをコ
ンデンサの電極用)、複数個並んだコンデンサパターン
の送りピッチは0.2mmとした。また誘電体印刷用ス
クリーン版のパターンはベタ(乳剤無し)とし、前記複
数個並んだコンデンサパターンの間にのみ微小孔を形成
し、図9に示すようなスクリーン版を用いた。また電極
材料は市販の銀パラジウムインキを用いた。この電極の
厚みは焼成前で15μmであった。また誘電体材料は市
販のものを用いた。このコンデンサの電極間距離(誘電
体の厚み)は焼成前で50〜60μmであった。次に図
8(a)に示したように、内部電極層39と誘電体層4
0を交互に印刷積層し、内部電極39の50層になるま
で続けた。50層まで積層しても内部電極層39に起因
する凹凸が発生しなかった。積層終了後、所定形状に切
断し焼成した後外部電極を形成した。
Next, a more detailed description will be given. First, a commercially available nickel integrated mesh (400 mesh, mesh pitch: 25.4 m) was used for the screen plate for electrodes and dielectric printing.
m / 400 = 0.0635 mm) and the thickness of the emulsion layer was 5 μm. First, the electrodes of the capacitor of the screen printing plate for printing internal electrodes were 1.0 × 0.5 mm (this was used for the electrodes of the capacitor), and the feeding pitch of the capacitor patterns arranged in plural was 0.2 mm. The pattern of the screen plate for dielectric printing was solid (no emulsion), and micropores were formed only between the plurality of capacitor patterns arranged side by side, and a screen plate as shown in FIG. 9 was used. A commercially available silver-palladium ink was used as the electrode material. The thickness of this electrode was 15 μm before firing. A commercially available dielectric material was used. The interelectrode distance (dielectric thickness) of this capacitor was 50 to 60 μm before firing. Next, as shown in FIG. 8A, the internal electrode layer 39 and the dielectric layer 4 are
0 was alternately printed and laminated until the internal electrode 39 had 50 layers. Even when 50 layers were stacked, no unevenness due to the internal electrode layers 39 was generated. After the lamination, the external electrodes were formed after cutting into a predetermined shape and firing.

【0041】参考までに、従来例として通常のスクリー
ン版(微小孔無し)を用いて、同様に試作したが、内部
電極39が2〜3層目の印刷時点から表面に凹凸が発生
し、図8(b)に示すような状態になった。結果的に5
層以上の印刷はできなかった。
For reference, an ordinary screen plate (without micropores) was used as a conventional example, and a trial production was carried out in the same manner. However, the internal electrode 39 had irregularities on the surface from the time of printing the second to third layers. The state shown in FIG. As a result 5
It was not possible to print more than one layer.

【0042】以上の結果より、微小孔の位置をインキ塗
着量の局所的に増やしたい位置に合わせることで平坦化
しながら印刷積層できることがわかった。また平坦化し
ながら印刷することで積層数に限定を受けないことが確
かめられた。
From the above results, it was found that the print lamination can be performed while flattening by aligning the positions of the micropores with the positions where it is desired to locally increase the ink application amount. It was also confirmed that the number of layers is not limited by printing while flattening.

【0043】更に図10に示したようなダブルメッシュ
を用いることで、1回の印刷時のインキ膜厚を上げるこ
とができる。このようなダブルメッシュに対する微小孔
あけは、2枚のメッシュに同時に微小孔を形成してもよ
いが、図10に示したように片側のメッシュのみに微小
孔を形成してもよい。この場合微小孔は被印刷物側のメ
ッシュに行うことで、被印刷物に対する平坦化印刷の効
果が大きくなる。これはメタルマスクの印刷時に良く経
験されることである。メタルマスクの場合、孔の直径が
スキージ側より被印刷物側に大きかった場合、インキの
抜け性(インキ転移量)が向上する原因と類似したもの
である。
Further, by using the double mesh as shown in FIG. 10, it is possible to increase the ink film thickness in one printing. With respect to the micro-mesh drilling for such a double mesh, the micro-mesh may be simultaneously formed in two meshes, but as shown in FIG. 10, the micro-mesh may be formed only in one mesh. In this case, the fine holes are formed in the mesh on the printed material side, so that the effect of flattening printing on the printed material is increased. This is a common experience when printing metal masks. In the case of a metal mask, when the diameter of the hole is larger on the printed material side than on the squeegee side, this is similar to the reason why the ink removal property (ink transfer amount) is improved.

【0044】(実施例5)以下に本発明の第5の実施例
について説明する。実施例4では誘電体層印刷用のスク
リーン版に微小孔の形成されたスクリーン版を用いた
が、実施例5ではフェライト層印刷用のスクリーン版に
微小孔を形成した。また実施例3と同様にコイル配線印
刷用のスクリーン版にも微小孔をあけた。
(Fifth Embodiment) A fifth embodiment of the present invention will be described below. In Example 4, a screen plate having micropores was used as the screen plate for printing the dielectric layer, but in Example 5, micropores were formed in the screen plate for printing the ferrite layer. Further, as in Example 3, fine holes were also formed in the screen plate for printing the coil wiring.

【0045】次に更に詳しく説明する。まず電極印刷用
のスクリーン版はニッケル製一体型メッシュ(400メ
ッシュ、メッシュピッチは25.4mm/400=0.
0635mm)のものを用い、乳剤層の厚みは20μm
とした。コイルパターンの線幅は70μmとした。また
ビア孔の直径は130μmとした。次に前記ビア孔の位
置に微小孔(直径100μm)を形成した。微小孔の形
成は、前記スクリーン版をレーザー装置のXYステージ
の上に固定することで所定位置(ここではビア孔位置)
のメッシュに微小孔を形成した。レーザーはQスイッチ
付きのYAGを用い、レーザー光路にアパーチュアをセ
ットすることでレーザーの最小スポット径を規定した。
また前記最小スポット径のレーザーをガルバノ装置を用
いて微細に振ることで目的とする微小孔の直径を得た。
以上のようにして前記コイル印刷用スクリーン版に計2
000孔の微小孔を形成した。
Next, a more detailed description will be given. First, the screen plate for electrode printing is a nickel integrated mesh (400 mesh, mesh pitch is 25.4 mm / 400 = 0.
The thickness of the emulsion layer is 20 μm.
And The line width of the coil pattern was 70 μm. The diameter of the via hole was 130 μm. Next, fine holes (diameter 100 μm) were formed at the positions of the via holes. The minute holes are formed by fixing the screen plate on an XY stage of a laser device at a predetermined position (here, a via hole position).
Micropores were formed in the mesh. The laser used was a YAG with a Q switch, and the minimum spot diameter of the laser was defined by setting an aperture in the laser optical path.
Further, a laser having the minimum spot diameter was finely shaken by using a galvanometer to obtain a target diameter of the micropore.
As described above, the coil printing screen plate has a total of 2
000 micropores were formed.

【0046】次にフェライト層印刷用のスクリーン版に
も、電極厚みを吸収できるように微小孔をあけた。微小
孔はコイルパターンの厚みが吸収できるように、貫通穴
の形成位置をシミレーションした後、実際のスクリーン
版に微小孔加工を行った。
Next, fine holes were also formed in the screen plate for printing the ferrite layer so that the electrode thickness could be absorbed. After simulating the formation positions of the through holes so that the micro holes can absorb the thickness of the coil pattern, the micro holes were formed on the actual screen plate.

【0047】次に、前記孔あきスクリーン版を用いてア
ルミナ基板上に印刷積層によってチップ型インダクタ部
品を形成した。まず被印刷体としては、孔無しアルミナ
基板(4インチ角、0.635mm厚)の上にフェライ
ト生シート(厚み200μm)を転写したものを用い
た。このアルミナ基板の上にビア孔付きで層間絶縁層を
印刷し、次にコイルパターン状の内部電極層を印刷し、
この時同時に図1(b)相当の平坦化したビア埋め印刷
も行った。ここで層間絶縁層の材料としては、アルミナ
基板と熱膨張係数を合わせたガラスを含むフェライトイ
ンキを用いた。
Next, a chip-type inductor component was formed by print lamination on an alumina substrate using the perforated screen plate. First, as a material to be printed, a material obtained by transferring a ferrite raw sheet (thickness: 200 μm) onto a non-perforated alumina substrate (4 inch square, 0.635 mm thick) was used. An interlayer insulating layer is printed with a via hole on this alumina substrate, and then a coil pattern internal electrode layer is printed.
At the same time, flattened via filling printing corresponding to FIG. 1B was also performed. Here, as the material of the interlayer insulating layer, ferrite ink containing glass having a coefficient of thermal expansion matched with that of the alumina substrate was used.

【0048】また内部電極層としては市販の銀パラジウ
ムインキを用いた。またフェライト層はピンホールを防
ぐために印刷/乾燥/印刷/乾燥と2層重ねた。また2
層重ねる際にスクリーン版を所定距離だけずらすことで
より均一にコイルパターンに起因する凹凸の発生を防止
した。こうしてフェライト層の厚み(=ビア孔の深さ)
が30〜40μmでも内部電極層のパターンに起因する
凹凸を、問題無い範囲に防止できた。以上の仕様で内部
電極層が30ターンになるまでフェライト層と内部電極
層を交互に印刷積層した。またサンプルは30ターン分
だけ印刷積層した後、フェライト生シート(厚み200
μm)を転写した後、2.0×1.2mmの大きさに切
断、外部電極を形成した後950℃で一括焼成した。
A commercially available silver-palladium ink was used for the internal electrode layers. In addition, the ferrite layer was formed by two layers of printing / drying / printing / drying to prevent pinholes. Again 2
By shifting the screen plates by a predetermined distance when stacking layers, the unevenness due to the coil pattern was more uniformly prevented. Thus the thickness of the ferrite layer (= the depth of the via hole)
Even when the thickness is 30 to 40 μm, the unevenness due to the pattern of the internal electrode layer can be prevented within a problem-free range. With the above specifications, ferrite layers and internal electrode layers were alternately printed and laminated until the internal electrode layers had 30 turns. The sample was printed and laminated for 30 turns, and then the ferrite raw sheet (thickness 200
μm) was transferred, cut into a size of 2.0 × 1.2 mm, formed with an external electrode, and then collectively baked at 950 ° C.

【0049】このチップインダクタの場合、実施例2と
同様にビア接続部分のインキ量を局所的に増加させられ
るため、ビア孔を介した層間接続の歩留まりは99%以
上であった。参考までに、ビア孔の直径は同じまま、ビ
ア孔の深さを100μmとした場合でも、ビア孔を介し
た層間接続の歩留まりは98%以上得られた。
In the case of this chip inductor, since the ink amount in the via connection portion can be locally increased as in the second embodiment, the yield of interlayer connection via the via hole was 99% or more. For reference, even when the diameter of the via hole is the same and the depth of the via hole is 100 μm, the yield of interlayer connection via the via hole is 98% or more.

【0050】更に実施例5では、フェライト層に対して
も、電極厚みの平坦化を行ったため、積層数が増えても
70μmの電極幅で印刷することができた。
Further, in Example 5, since the electrode thickness of the ferrite layer was also flattened, it was possible to print with an electrode width of 70 μm even if the number of laminated layers increased.

【0051】参考までに、従来のスクリーン版を用いて
同じチップインダクタを作成しようとしたが、ビア孔1
30μmで線幅70μmの印刷によるビア接続はできな
かった。またフェライト層の印刷に用いるスクリーン版
を通常の微小孔無しのものにした場合、電極厚みに起因
する凹凸が発生し30層までの積層はできなかった。ま
た本実施例の場合線幅が細く及びコイル間のフェライト
厚みが薄いため、結果的に特性を40%以上向上するこ
とができた。
For reference, an attempt was made to make the same chip inductor using the conventional screen plate, but the via hole 1
Via connection was not possible by printing with a line width of 70 μm at 30 μm. Further, when the screen plate used for printing the ferrite layer was one without ordinary micropores, unevenness due to the electrode thickness was generated, and it was not possible to stack up to 30 layers. Further, in the case of this example, the line width was thin and the ferrite thickness between the coils was thin, and as a result, the characteristics could be improved by 40% or more.

【0052】(実施例6)次に実施例6について説明す
る。実施例においては、炭酸ガスレーザーを用いてスク
リーン版の微小孔あけを行った。
(Sixth Embodiment) Next, a sixth embodiment will be described. In the examples, a carbon dioxide laser was used to make fine holes in the screen plate.

【0053】まず炭酸ガスレーザーとしては、アルミナ
基板等の孔あけ加工に用いられている市販の炭酸ガスレ
ーザーを選んだ。そして、通常の仕様で作成されたスク
リーン版の乳剤層側から前記炭酸ガスレーザーを局所的
に照射した。この時、レーザーパワーを調節することで
乳剤層及びメッシュに微小孔を形成することができた。
またレーザーの焦点を調節することでレーザーの照射面
積を狭めることができた。このようにして作成した微小
孔付きスクリーン版を用いてビア孔印刷したところ、実
施例1と同様の効果が得られた。なお、YAGレーザー
を用いた方がスクリーン版に対してより微小な孔を形成
することができるが、炭酸ガスレーザーの方が高出力の
ものを得やすい。
First, as the carbon dioxide gas laser, a commercially available carbon dioxide gas laser used for punching an alumina substrate or the like was selected. Then, the carbon dioxide laser was locally irradiated from the emulsion layer side of the screen plate prepared according to the usual specifications. At this time, fine holes could be formed in the emulsion layer and the mesh by adjusting the laser power.
Moreover, the irradiation area of the laser could be narrowed by adjusting the focus of the laser. When the via hole printing was performed using the screen plate with fine holes thus created, the same effect as in Example 1 was obtained. It should be noted that the YAG laser can be used to form finer holes in the screen plate, but the carbon dioxide laser is easier to obtain a high output.

【0054】(実施例7)以下に本発明の第7の実施例
について説明する。実施例6ではメッシュに対する微小
孔形成にはパンチャーを用いた。パンチャー装置はグリ
ーンシートの微小孔あけに用いられているNC制御のも
のを用いた。またパンチング金型は0.1mmのものを
用いた。このパンチャーでメッシュに微小孔を形成し
た。なおパンチングによる微小孔としては、メッシュの
孔の中に金型が突き刺さってメッシュを切断すること無
く単にメッシュを局所的に広げてもよい。
(Embodiment 7) A seventh embodiment of the present invention will be described below. In Example 6, a puncher was used to form fine holes in the mesh. As the puncher device, an NC control device used for micro-punching a green sheet was used. The punching die used was 0.1 mm. This puncher formed fine holes in the mesh. As the fine holes formed by punching, the mesh may be simply locally expanded without the metal mold sticking into the holes of the mesh and cutting the mesh.

【0055】特に、パンチングによる孔あけの場合、メ
ッシュによってはダメージが生じやすくスクリーン版の
精度が低下してしまう可能性がある。このためパンチン
グ金型の先端をとがらせて、メッシュを傷つけること無
く広げることで微小孔を形成しても良い。ここで、ステ
ンレス製のメッシュの場合は、ステンレス(または金
属)特有の塑性変形特性を活かすことでスクリーン版の
精度を低下させることはない。また、金型をメッシュに
差し込むあるいは鋭利な治具をメッシュの隙間に差し込
んだ後、振動させたりすることで容易にメッシュを局所
的に広げることができた。
Particularly, in the case of punching holes, depending on the mesh, damage is likely to occur and the precision of the screen plate may be reduced. For this reason, the fine holes may be formed by sharpening the tip of the punching die and expanding the mesh without damaging it. Here, in the case of a stainless mesh, the precision of the screen plate is not lowered by utilizing the plastic deformation characteristic peculiar to stainless (or metal). In addition, the mesh could be easily expanded locally by inserting the mold into the mesh or inserting a sharp jig into the gap of the mesh and then vibrating.

【0056】本発明の微小孔付きスクリーン版は、多層
セラミック複合部品等の製造時に広い応用がある。例え
ば、積層数の低いハイブリッドICやチップ部品の抵抗
体の印刷の場合にでも、抵抗値の命中率(目的とする抵
抗値範囲内になる歩留まり)を上げる際にも利用でき
る。まず用いようとするスクリーン版では、目的とする
抵抗値が出ないとき、必要に応じて前記スクリーン版に
微小孔を形成することにより、抵抗体インキの抜け性や
塗布量を調節することができる。また抵抗体の印刷以外
に配線の印刷時にも本発明の微小孔付きスクリーン版を
利用することができる。具体的には、抵抗体パターンや
配線パターンの始点や終点のような各パターンの先端部
分に、微小孔を形成しておくことで前記パターンの先端
部のインキの抜け性が向上し、印刷の安定性が向上し版
詰まりも起きにくい。結果的に抵抗値や配線抵抗値のば
らつきを安定した印刷性が得られ製品の歩留まりを向上
できる。
The screen plate with micropores of the present invention has a wide range of applications in the production of multilayer ceramic composite parts and the like. For example, it can be used to increase the hit rate of the resistance value (yield within a target resistance value range) even in the case of printing a hybrid IC having a low number of stacked layers or a resistor of a chip component. First, in the screen plate to be used, when the target resistance value does not appear, by forming fine holes in the screen plate as necessary, the releasability of the resistor ink and the coating amount can be adjusted. . Further, the screen plate with micropores of the present invention can be used not only for printing resistors but also for printing wiring. Specifically, by forming fine holes at the tip of each pattern such as the start point and end point of the resistor pattern or wiring pattern, the ink removal property at the tip of the pattern is improved, and Improved stability and less likely to cause plate clogging. As a result, printability with stable variations in resistance value and wiring resistance value can be obtained, and product yield can be improved.

【0057】更に本発明の電子部品の製造方法を用いる
ことで、例えばダブルメッシュスクリーン版に対して、
所定ピッチで微小孔を形成し、ダブルメッシュスクリー
ンの開口率を上げることができる。こうして開口率を向
上させたダブルメッシュはインキの抜け性が向上する。
また通常のダブルメッシュスクリーンでしばしばピンホ
ールの原因になるインキへの泡の巻き込み現象も、微小
孔を形成することで防止できる。
Further, by using the method of manufacturing an electronic component of the present invention, for example, for a double mesh screen plate,
Micropores can be formed at a predetermined pitch to increase the aperture ratio of the double mesh screen. In this way, the double mesh with improved aperture ratio improves the ink removal property.
Further, the phenomenon of bubbles being entrapped in the ink, which often causes pinholes in a normal double mesh screen, can be prevented by forming fine holes.

【0058】また印刷時のアライメント精度を向上させ
た場合、微小孔付きスクリーンを用いれば、ビア接続の
配線ルールをランドレスにすることも可能である。まず
始めに微小孔付きスクリーン版を用いて印刷を行うこと
で、逆ビア(バンプ状の突起)付き印刷も可能である。
さらに、局所的には最高10倍までの厚膜印刷で通常の
セラミック電子部品の製造時には、十分利用できる範囲
である。またここで厚みが最大10倍になるのは、微小
穴の大きさがメッシュピッチの最大10倍までと規定し
たためである。また最大10倍と限定した理由は、微小
孔に1孔で大きなもの(例えばメッシュピッチの10倍
のもの1孔を形成)を用いるより、複数孔で小さなもの
(例えばメッシュピッチの2倍の大きさのもの20孔を
形成)を用いる方がスクリーン板の精度を活かすことが
できる。
Further, when the alignment accuracy at the time of printing is improved, the wiring rule for via connection can be made landless by using a screen with minute holes. It is also possible to perform printing with an inverted via (bump-like protrusion) by first performing printing using a screen plate with minute holes.
Furthermore, locally, it is a range that can be sufficiently utilized at the time of manufacturing a normal ceramic electronic component by thick film printing up to 10 times. The reason why the thickness is 10 times at the maximum here is that the size of the micro holes is defined to be up to 10 times the mesh pitch. The reason for limiting the maximum number of times to 10 times is that the number of small holes is small (for example, twice as large as the mesh pitch) rather than using one large hole that is large (for example, one hole having 10 times the mesh pitch is formed). It is possible to utilize the precision of the screen plate by using 20 holes of a large size.

【0059】[0059]

【発明の効果】以上のように本発明は、乳剤層及びメッ
シュから形成されたスクリーン板のオープニングの所定
の複数の位置に微小孔を設けることにより、被印刷体表
面の凹凸の発生を防止しながらファインパターンを形成
することができる。
INDUSTRIAL APPLICABILITY As described above, the present invention prevents the occurrence of irregularities on the surface of a printing medium by providing fine holes at predetermined plural positions in the opening of the screen plate formed from the emulsion layer and the mesh. While forming a fine pattern.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a),(b)はそれぞれ本発明の第1の実施
例におけるセラミック2層基板におけるビア接続の様子
を説明する一部切欠斜視図
1 (a) and 1 (b) are partially cutaway perspective views illustrating a manner of via connection in a ceramic two-layer substrate according to a first embodiment of the present invention.

【図2】(a),(b)は同じくバンプ付き配線の例を
示す一部切欠斜視図
FIGS. 2A and 2B are partially cutaway perspective views showing an example of wiring with bumps.

【図3】同微小孔あけ加工されたスクリーン版の印刷部
分を説明する説明図
FIG. 3 is an explanatory diagram illustrating a printed portion of the screen plate that has been subjected to the micro-perforation processing.

【図4】同微小孔あけ加工する前のスクリーン版の印刷
部分を説明する説明図
FIG. 4 is an explanatory view for explaining a printed portion of the screen plate before the micro perforation processing.

【図5】本発明の第2の実施例における印刷コイルの構
造を説明するための部分断面斜視図
FIG. 5 is a partial cross-sectional perspective view for explaining the structure of the printing coil according to the second embodiment of the present invention.

【図6】同微小孔あけ加工されたスクリーン版の印刷部
分を説明する説明図
FIG. 6 is an explanatory view for explaining a printed portion of the screen plate that has been subjected to the same micro-perforation processing.

【図7】同微小孔あけ加工する前のスクリーン版の印刷
部分を説明する説明図
FIG. 7 is an explanatory diagram illustrating a printed portion of the screen plate before the same micro-punching processing.

【図8】(a),(b)は順に本発明と従来の平坦化積
層して製造したセラミック電子部品のコンデンサを示す
一部切欠斜視図
8A and 8B are partially cutaway perspective views showing a ceramic electronic component capacitor manufactured by sequentially laminating and flattening the present invention.

【図9】内部電極の厚みに起因する凹凸を発生させない
ために、微小孔を形成した誘電体印刷用スクリーン版の
一例の平面図
FIG. 9 is a plan view of an example of a screen plate for dielectric printing in which minute holes are formed in order to prevent unevenness due to the thickness of internal electrodes from being generated.

【図10】同じくスクリーン版の平面図FIG. 10 is a plan view of the same screen plate.

【図11】一般的なスクリーン印刷の原理を説明するた
めの概略図
FIG. 11 is a schematic diagram for explaining the principle of general screen printing.

【図12】同スクリーンの断面を説明するための拡大図FIG. 12 is an enlarged view for explaining a cross section of the screen.

【図13】一体型メッシュを説明するための斜視図FIG. 13 is a perspective view for explaining an integrated mesh.

【図14】スクリーンを被印刷体面から見た様子を説明
するための平面図
FIG. 14 is a plan view for explaining how the screen is viewed from the surface of the material to be printed.

【図15】(a),(b)はそれぞれ従来のスクリーン
版を用いて、凹凸面(ビア孔)に印刷する様子を斜めか
ら見ながら説明する一部切欠斜視図
15 (a) and 15 (b) are partially cutaway perspective views for explaining an oblique view of printing on an uneven surface (via hole) using a conventional screen plate, respectively.

【図16】従来の印刷積層によるコイルの印刷例の一部
切欠斜視図
FIG. 16 is a partially cutaway perspective view of an example of printing a coil by conventional print lamination.

【図17】従来の内部電極の厚みに起因する凹凸の発生
について説明する一部切欠斜視図
FIG. 17 is a partially cutaway perspective view for explaining generation of irregularities due to the thickness of a conventional internal electrode.

【符号の説明】[Explanation of symbols]

25 ベース 26 セラミック層 27 ビア孔 28 第1の内部電極 29 第2の内部電極 30 ビア位置 31 バンプ 32 乳剤層 33 メッシュ 34 オープニング 35 微小孔 36 ビア接続部 37 フェライト層 38 コイルパターン 39 内部電極 40 誘電体層 41a,41b,41c メッシュ 42a,42b 微小孔 25 Base 26 Ceramic Layer 27 Via Hole 28 First Internal Electrode 29 Second Internal Electrode 30 Via Position 31 Bump 32 Emulsion Layer 33 Mesh 34 Opening 35 Micro Hole 36 Via Connection 37 Ferrite Layer 38 Coil Pattern 39 Internal Electrode 40 Dielectric Body layers 41a, 41b, 41c Meshes 42a, 42b Micropores

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/12 D 7511−4E B 7511−4E 3/46 H 6921−4E ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical indication location H05K 3/12 D 7511-4E B 7511-4E 3/46 H 6921-4E

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 メッシュに形成された所定のパターンの
乳剤層のオープニングの所定の位置に微小孔を形成した
スクリーン版を用いて微小孔に相当する部分を厚く形成
された電極層またはセラミック層を印刷により形成する
セラミック電子部品の製造方法。
1. An electrode layer or a ceramic layer in which a portion corresponding to a micropore is thickly formed by using a screen plate in which micropores are formed at predetermined positions of an opening of an emulsion layer having a predetermined pattern formed on a mesh. A method for manufacturing a ceramic electronic component formed by printing.
【請求項2】 電極層及びセラミック層を交互に積層す
る請求項1記載のセラミック電子部品の製造方法。
2. The method for manufacturing a ceramic electronic component according to claim 1, wherein the electrode layers and the ceramic layers are alternately laminated.
【請求項3】 スクリーン版の微小孔でビア接続部を形
成するように電極層を印刷形成する請求項2記載のセラ
ミック電子部品の製造方法。
3. The method of manufacturing a ceramic electronic component according to claim 2, wherein the electrode layer is formed by printing so that the via connection portion is formed by the fine holes of the screen plate.
【請求項4】 セラミック層としてフェライト材料を用
い、電極層は複数のコイル状パターンを形成するように
した請求項1記載のセラミック電子部品の製造方法。
4. The method of manufacturing a ceramic electronic component according to claim 1, wherein a ferrite material is used as the ceramic layer, and the electrode layer is formed with a plurality of coil-shaped patterns.
【請求項5】 メッシュに形成された所定のパターンの
乳剤層から構成されたスクリーン版のオープニングの所
定位置に、微小孔をレーザー光を照射して形成したスク
リーン版を用いる請求項1記載のセラミック電子部品の
製造方法。
5. The ceramic according to claim 1, wherein the screen plate is formed by irradiating laser light to micropores at a predetermined position of the opening of the screen plate which is composed of an emulsion layer having a predetermined pattern formed on a mesh. Electronic component manufacturing method.
【請求項6】 複数枚のメッシュより形成されたスクリ
ーン版の被印刷体側のメッシュにより大きな開口率で微
小孔を形成したスクリーン版を用いて印刷する請求項1
記載のセラミック電子部品の製造方法。
6. The printing according to claim 1, wherein a screen plate formed of a plurality of meshes is used to print by using a screen plate in which micropores are formed with a large aperture ratio by the mesh on the printing material side.
A method for manufacturing the described ceramic electronic component.
JP5264579A 1993-10-22 1993-10-22 Manufacture of ceramic device Pending JPH07122676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5264579A JPH07122676A (en) 1993-10-22 1993-10-22 Manufacture of ceramic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5264579A JPH07122676A (en) 1993-10-22 1993-10-22 Manufacture of ceramic device

Publications (1)

Publication Number Publication Date
JPH07122676A true JPH07122676A (en) 1995-05-12

Family

ID=17405253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5264579A Pending JPH07122676A (en) 1993-10-22 1993-10-22 Manufacture of ceramic device

Country Status (1)

Country Link
JP (1) JPH07122676A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031982A1 (en) * 1999-10-26 2001-05-03 Ibiden Co., Ltd. Filling printing method for hole-plugging printing for printed wiring board and plate for the same
JP2008108671A (en) * 2006-10-27 2008-05-08 Auto Network Gijutsu Kenkyusho:Kk Branching connector
JP2011212895A (en) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd Screen printing plate, and manufacturing method for laminated ceramic electronic part

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031982A1 (en) * 1999-10-26 2001-05-03 Ibiden Co., Ltd. Filling printing method for hole-plugging printing for printed wiring board and plate for the same
JP2008108671A (en) * 2006-10-27 2008-05-08 Auto Network Gijutsu Kenkyusho:Kk Branching connector
JP2011212895A (en) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd Screen printing plate, and manufacturing method for laminated ceramic electronic part

Similar Documents

Publication Publication Date Title
US11276520B2 (en) Multilayer seed pattern inductor, manufacturing method thereof, and board having the same
JPH07122676A (en) Manufacture of ceramic device
JP4372493B2 (en) Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet
JP2002324962A (en) Inductor built-in printed wiring board and its manufacturing method
JP2009076537A (en) Method for manufacturing printed wiring board in which resistive element is built
JP2012015291A (en) Method for manufacturing coil device
JP2002176258A (en) Method of manufacturing printed wiring board
US8222534B2 (en) Printed circuit board and manufacturing method thereof
JP4214767B2 (en) Manufacturing method of multilayer chip component
US20110283534A1 (en) Method for manufacturing multilayer printed circuit board
JP3794064B2 (en) Printed wiring board and manufacturing method thereof
JP3139136B2 (en) Screen plate, its manufacturing method and its screen method
JP4701853B2 (en) Multi-layer wiring board with built-in resistance element and resistance value adjustment method for the resistance element
KR102126822B1 (en) Manufacturing method of transformer circuit board and transformer thereof
JP2000244118A (en) Manufacture of build-up multilayer wiring board
JP2006128224A (en) Laminated substrate and manufacturing method thereof
JPH0365676B2 (en)
JP2006326988A (en) Metal mask and lamination-type electronic component
JP2002064272A (en) Multilayered printed wiring board and manufacturing method therefor
JPH04346492A (en) Manufacture of hybrid integrated circuit board
JPH11111551A (en) Production of laminated electrical component
JP2006120738A (en) Multilayered ceramic substrate and its manufacturing method
JP3482521B2 (en) Manufacturing method of ceramic green sheet
JPH07335411A (en) Chip resistor network
JP2002160467A (en) Screen printing plate, method for screen printing and laminated capacitor