JPH07122646A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH07122646A JPH07122646A JP26335993A JP26335993A JPH07122646A JP H07122646 A JPH07122646 A JP H07122646A JP 26335993 A JP26335993 A JP 26335993A JP 26335993 A JP26335993 A JP 26335993A JP H07122646 A JPH07122646 A JP H07122646A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- integrated circuit
- circuit device
- semiconductor integrated
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ヒューズを小さくした場合においても、信
頼性を向上する必要のある半導体集積回路装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device which needs to have improved reliability even when a fuse is made small.
【０００２】[0002]
【従来の技術】例えば、移動体通信端末機器に搭載され
ている半導体集積回路装置は、前記符号化処理を行うＤ
ＳＰ（Ｄigital Ｓignal Ｐrocessor）等の大規模ディ
ジタル回路と、アナログ信号をディジタル信号に変換す
るＡ／Ｄ変換回路、ディジタル信号をアナログ信号に変
換するＤ／Ａ変換回路、及び一定の基準電圧を供給する
基準電圧発生回路等のアナログ回路とから構成されてい
る。2. Description of the Related Art For example, a semiconductor integrated circuit device mounted on a mobile communication terminal device is a D which performs the encoding process.
Supply a large-scale digital circuit such as SP (Digital Signal Processor), an A / D conversion circuit that converts an analog signal into a digital signal, a D / A conversion circuit that converts a digital signal into an analog signal, and a constant reference voltage. It is composed of an analog circuit such as a reference voltage generating circuit.
【０００３】前記基準電圧発生回路は製造工程における
プロセスのバラツキにより、発生させる基準電圧に誤差
を含んでいる。このため、基準電圧を増幅した動作電圧
の誤差電圧分は、トリミング回路により補正している。The reference voltage generating circuit includes an error in the generated reference voltage due to process variations in the manufacturing process. Therefore, the error voltage of the operating voltage obtained by amplifying the reference voltage is corrected by the trimming circuit.
【０００４】トリミング回路は、増幅回路と、複数の抵
抗と、複数のヒューズと、複数のアナログスイッチ等で
構成される。The trimming circuit comprises an amplifier circuit, a plurality of resistors, a plurality of fuses, a plurality of analog switches and the like.
【０００５】動作電圧の補正は、製造工程後の動作試験
時に、基準電圧の誤差を測定し、その電圧の誤差に応じ
て、トリミング回路内の所定のヒューズを外部からの電
圧印加により切断することにより、複数の抵抗の中から
電圧降下に使用する抵抗を選択し、その選択した抵抗で
電圧降下させることにより動作電圧の誤差を補正してい
る。To correct the operating voltage, an error in the reference voltage is measured during an operation test after the manufacturing process, and a predetermined fuse in the trimming circuit is blown by an external voltage application according to the error in the voltage. Thus, the resistor used for the voltage drop is selected from among the plurality of resistors, and the error of the operating voltage is corrected by causing the voltage drop with the selected resistor.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見いだした。However, as a result of examining the above-mentioned prior art, the present inventor found the following problems.
【０００７】図３は、従来のヒューズの形状を説明する
ためのポリシリコン層の平面図である。FIG. 3 is a plan view of a polysilicon layer for explaining the shape of a conventional fuse.
【０００８】図３に示すように、１は図示しないＡｌ配
線と接続するためのコンタクト部、１ａは前記アルミ配
線と接続されるコンタクト領域、２は直線部、３はコン
タクト部１と直線部２とをつなぐテーパ部である。As shown in FIG. 3, 1 is a contact portion for connecting to an Al wiring (not shown), 1a is a contact region connected to the aluminum wiring, 2 is a linear portion, 3 is a contact portion 1 and a linear portion 2 It is a taper part that connects with.
【０００９】ｗ1は直線部２の幅（以下、直線部幅）、
ｈ1は直線部の長さ（以下、直線部長）、ｗ2はコンタク
ト領域１ａの幅（以下、コンタクト領域幅）、ｈ2はコ
ンタクト領域１ａの端から、直線部２の端までの長さ
（以下、テーパ長）、θはテーパ部３の傾斜と直線部２
とがなす角度（以下、テーパ角）である。W 1 is the width of the straight line portion 2 (hereinafter, the straight line width),
h 1 is the length of the straight portion (hereinafter, straight portion length), w 2 is the width of the contact region 1 a (hereinafter, contact region width), h 2 is the length from the end of the contact region 1 a to the end of the straight portion 2. (Hereinafter, the taper length), θ is the inclination of the taper portion 3 and the linear portion 2
Is an angle formed by and (hereinafter, taper angle).
【００１０】ヒューズのシート抵抗をＲ□とすると、直
線部２の抵抗Ｒｆ、テーパ部３の抵抗Ｒｔ及びヒューズ
のトータル抵抗Ｒは、次のようになる。[0010] The sheet resistance of the fuse and R □, the resistance Rf of the straight portion 2, the total resistance R of the resistor Rt and the fuse of the tapered portion 3 is as follows.
【００１１】[0011]
【数１】 Ｒf＝（ｈ1／ｗ1）×Ｒ□ …（１）## EQU1 ## Rf = (h 1 / w 1 ) × R □ (1)
【００１２】[0012]
【数２】 Ｒt＝（ｈ2／（ｗ2−ｗ1））×ｌｎ（ｗ2／
ｗ1）×Ｒ□ …（２）## EQU2 ## Rt = (h 2 / (w 2 −w 1 )) × ln (w 2 /
w 1 ) × R □ (2)
【００１３】[0013]
【数３】 Ｒ＝Ｒf＋２Ｒt …（３） また、ヒューズは、電流によるジュール熱によって温度
が上昇し、その温度がポリシリコンの融点に達すると切
断される。## EQU00003 ## R = Rf + 2Rt (3) Further, the temperature of the fuse rises due to Joule heat due to the current, and the fuse is cut when the temperature reaches the melting point of polysilicon.
【００１４】図４は前記ヒューズの直線部での温度上昇
を説明するための模式図である。FIG. 4 is a schematic diagram for explaining the temperature rise in the straight portion of the fuse.
【００１５】図４に示すように、ｗ1は直線部幅、ｈ1は
直線部長、ｔhは直線部の厚さ（以下、直線部厚）であ
る。As shown in FIG. 4, w 1 is the width of the straight portion, h 1 is the length of the straight portion, and t h is the thickness of the straight portion (hereinafter, the thickness of the straight portion).
【００１６】直線部の断面積をＳ、抵抗率をρとする
と、Δｘの部分の抵抗ΔＲは、Assuming that the sectional area of the straight line portion is S and the resistivity is ρ, the resistance ΔR of the portion of Δx is
【００１７】[0017]
【数４】 ΔＲ＝ρ（Δｘ／Ｓ） …（４） である。## EQU00004 ## .DELTA.R = .rho. (. DELTA.x / S) (4).
【００１８】ヒューズに流れる電流をＩo、電流Ｉoが流
れた時間をτとすると、Δｘの部分で発生するジュール
熱ΔＱは、Assuming that the current flowing through the fuse is Io and the time when the current Io flows is τ, the Joule heat ΔQ generated in the portion of Δx is
【００１９】[0019]
【数５】 ΔＱ＝ΔＲ・Ｉo2・τ …（５） である。ΔQ = ΔR · Io 2 · τ (5)
【００２０】Δｘの部分の質量をｍ、比熱をｃ、密度を
ｄ、温度上昇をΔＴとすると、When the mass of Δx part is m, the specific heat is c, the density is d, and the temperature rise is ΔT,
【００２１】[0021]
【数６】 ΔＱ＝ｍｃ・ΔＴ …（６）[Equation 6] ΔQ = mc · ΔT (6)
【００２２】[0022]
【数７】 ｍ＝Ｓ・Δｘ・ｄ …（７） であり、式（４）、（５）、（６）、（７）より、[Mathematical formula-see original document] m = S. [Delta] x * d (7)
【００２３】[0023]
【数８】 ΔＴ＝（ρτ／ｃｄ）（Ｉo2／Ｓ2） …
（８）である。## EQU8 ## ΔT = (ρτ / cd) (Io 2 / S 2 ) ...
(8).
【００２４】また、ヒューズに印加する電圧をＶoとす
ると、ヒューズのトータル抵抗はＲであるから、ヒュー
ズに流れる電流Ｉoは、When the voltage applied to the fuse is Vo, the total resistance of the fuse is R, so the current Io flowing through the fuse is
【００２５】[0025]
【数９】 Ｉo＝Ｖo／Ｒ …（９） である。## EQU9 ## Io = Vo / R (9)
【００２６】断面積Ｓは、Ｓ＝ｗ1・ｔhであるから、式
（８）、（９）より、温度上昇ΔＴは、The cross-sectional area S, since a S = w 1 · t h, the equation (8), (9), the temperature rise ΔT is
【００２７】[0027]
【数１０】 ΔＴ＝（ρτ／ｄｃｔh 2）（Ｖo／ｗ1Ｒ）
2 …（１０） となる。ΔT = (ρτ / dct h 2 ) (Vo / w 1 R)
2 becomes (10).
【００２８】半導体集積回路装置の微細化により、ヒュ
ーズも小さくする必要がある。ヒューズを確実に切断す
るためには、低い印加電圧Ｖoで、高い温度上昇を得れ
ば良い。As the semiconductor integrated circuit device becomes finer, it is necessary to make the fuse smaller. In order to surely blow the fuse, it is sufficient to obtain a high temperature rise with a low applied voltage Vo.
【００２９】そのためには、式（１０）より、直線部幅
ｗ1を、又はトータル抵抗Ｒを小さくすれば良いことが
わかる。From the equation (10), it can be seen that the width w 1 of the straight line portion or the total resistance R can be reduced.
【００３０】しかし、直線部幅ｗ1は、ヒューズ形成時
のパターニングに用いるリソグラフィ技術により制約さ
れ、小さくするには限界がある。However, the width w 1 of the straight line portion is limited by the lithography technique used for patterning when forming the fuse, and there is a limit to reducing the width.
【００３１】また、トータル抵抗Ｒを小さくするには、
式（１）、（２）、（３）より、直線部の抵抗Ｒｆ、又
はテーパ部の抵抗Ｒｔを小さくすれば良いことがわか
る。To reduce the total resistance R,
From the equations (1), (2), and (3), it is understood that the resistance Rf of the straight line portion or the resistance Rt of the taper portion may be reduced.
【００３２】しかし、直線部の抵抗Ｒｆを小さくするた
めに、直線部長ｈ1を小さくすると、直線部２の端から
テーパ部３に熱伝導で熱が逃げていくため、直線部２の
温度上昇が押さえられ、確実なヒューズの切断ができな
くなる。このため、直線部長ｈ1を小さくするには限界
がある。However, if the straight portion length h 1 is reduced in order to reduce the resistance Rf of the straight portion, heat escapes from the end of the straight portion 2 to the taper portion 3 by heat conduction, so that the temperature of the straight portion 2 rises. Will be pressed and the fuse will not be able to be cut reliably. Therefore, there is a limit in reducing the straight line length h 1 .
【００３３】また、テーパ部３の抵抗Ｒｔを小さくする
ために、コンタクト領域幅ｗ2を大きく、テーパ長ｈ2を
小さくすると、テーパ部３の傾斜と直線部２がなす角度
θが直角に近くなり、ヒューズ切断時に、テーパ部３と
直線部２の間で電界集中が起こり、切断してしまう。こ
のため、確実にヒューズを切断できなくなる。When the contact region width w 2 is increased and the taper length h 2 is decreased in order to reduce the resistance Rt of the taper portion 3, the angle θ formed by the inclination of the taper portion 3 and the straight line portion 2 is close to a right angle. Therefore, when the fuse is cut, electric field concentration occurs between the tapered portion 3 and the straight line portion 2, and the fuse is cut. Therefore, the fuse cannot be surely cut off.
【００３４】これらのため、半導体集積回路装置の微細
化に伴い、ヒューズの寸法も小さくしたくても、従来の
ヒューズの形状では、ヒューズの寸法を小さくするには
限界があり、更に小さくしようとするとヒューズが確実
に切断できなくなるという問題があった。For these reasons, even if it is desired to reduce the size of the fuse along with the miniaturization of the semiconductor integrated circuit device, the conventional fuse shape has a limit in reducing the size of the fuse. Then, there is a problem that the fuse cannot be surely cut.
【００３５】また、前記ヒューズが確実に切断できない
ので、半導体集積回路装置の信頼性が低下するという問
題があった。Further, since the fuse cannot be surely cut, there is a problem that the reliability of the semiconductor integrated circuit device is lowered.
【００３６】本発明の目的は、半導体集積回路装置のヒ
ューズを小さくすることが可能な技術を提供することに
ある。An object of the present invention is to provide a technique capable of reducing the size of a fuse of a semiconductor integrated circuit device.
【００３７】また、本発明の他の目的は、半導体集積回
路装置の信頼性を向上させることが可能な技術を提供す
ることにある。Another object of the present invention is to provide a technique capable of improving the reliability of a semiconductor integrated circuit device.
【００３８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００３９】[0039]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【００４０】半導体基板主面上に、一対で矩形のコンタ
クト部と、前記コンタクト部の一辺より幅の狭い直線部
と、前記コンタクト部と前記直線部とをつなぐ、テーパ
形状であるテーパ部とからなるポリシリコン層を設け、
該ポリシリコン層上に絶縁層を設け、該絶縁層の接続孔
を通じて接続されたアルミ配線を設けた半導体集積回路
装置において、前記テーパ部の前記コンタクト部と接続
する辺を、前記コンタクト部の前記テーパ部と接続する
辺より短くする。On the main surface of the semiconductor substrate, a pair of rectangular contact portions, a linear portion having a width narrower than one side of the contact portion, and a tapered taper portion connecting the contact portion and the linear portion are formed. A polysilicon layer that
In a semiconductor integrated circuit device in which an insulating layer is provided on the polysilicon layer and aluminum wiring connected through a connection hole of the insulating layer is provided, a side of the tapered portion that is connected to the contact portion is defined as Shorter than the side that connects to the taper.
【００４１】[0041]
【作用】上述した手段によれば、本発明の半導体集積回
路装置は、前記テーパ部の前記コンタクト部と接続する
辺の端部が、前記コンタクト部の前記テーパ部と接続す
る辺の端部より内側にある。これにより、テーパ部の傾
斜と直線部がなす角度θを電界集中が起こらない角度の
まま、テーパ長ｈ2を短くできる。この結果、従来より
もヒューズを更に小さくしても、ヒューズを確実に切断
することができる。この結果、ヒューズを小さくして
も、確実に切断できるので、半導体集積回路装置の信頼
性を向上することができる。According to the above-mentioned means, in the semiconductor integrated circuit device of the present invention, the end of the side of the tapered portion which is connected to the contact portion is more than the end of the side of the contact portion which is connected to the tapered portion. It is inside. As a result, the taper length h 2 can be shortened while keeping the angle θ formed by the inclination of the tapered portion and the linear portion at an angle at which electric field concentration does not occur. As a result, even if the fuse is made smaller than the conventional one, the fuse can be surely cut. As a result, even if the fuse is made small, the fuse can be surely cut, so that the reliability of the semiconductor integrated circuit device can be improved.
【００４２】[0042]
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００４３】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。In all the drawings for explaining the embodiments, parts having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
【００４４】図１は、本発明の一実施例である半導体集
積回路装置のヒューズの形状を示すポリシリコン層の平
面図である。FIG. 1 is a plan view of a polysilicon layer showing a shape of a fuse of a semiconductor integrated circuit device which is an embodiment of the present invention.
【００４５】図２は、図１のＡ−Ａ線で切ったヒューズ
の概略構成を示す断面図である。FIG. 2 is a sectional view showing a schematic structure of a fuse taken along the line AA of FIG.
【００４６】図１に示すように、１は図示しないアルミ
配線にヒューズを接続するためのコンタクト部、１ａは
前記アルミ配線と接続されるコンタクト領域、２はヒュ
ーズ切断時に切断される直線部である。As shown in FIG. 1, 1 is a contact portion for connecting a fuse to an aluminum wiring (not shown), 1a is a contact region connected to the aluminum wiring, and 2 is a straight portion cut when the fuse is cut. .
【００４７】３はコンタクト部１と直線部２とをつなぐ
テーパ部であり、テーパ部３のコンタクト部１と接続さ
れる辺の端部は、コンタクト部１のテーパ部３と接続す
る辺の端部より内側になっている。なお、コンタクト部
１、直線部２及び、テーパ部３は、ポリシリコンを主体
としている。Reference numeral 3 denotes a taper portion connecting the contact portion 1 and the linear portion 2, and the end portion of the side of the taper portion 3 connected to the contact portion 1 is the end of the side of the contact portion 1 connected to the taper portion 3. It is inside the section. The contact portion 1, the straight portion 2 and the tapered portion 3 are mainly made of polysilicon.
【００４８】ｗ1は直線部２の幅（以下、直線部長）、
ｈ1は直線部２の長さ（以下、直線部長）、ｗ2はコンタ
クト領域１ａの幅（以下、コンタクト領域幅）、ｈ2は
コンタクト領域１ａの端から、直線部２の端までの長さ
（以下、テーパ長）、θはテーパ部３の傾斜と直線部２
とがなす角度（以下、テーパ角）である。W 1 is the width of the straight line portion 2 (hereinafter, the straight line portion length),
h 1 is the length of the linear part 2 (hereinafter, linear part length), w 2 is the width of the contact region 1 a (hereinafter, contact region width), h 2 is the length from the end of the contact region 1 a to the end of the linear part 2. (Hereinafter, taper length), θ is the inclination of the taper portion 3 and the linear portion 2
Is an angle formed by and (hereinafter, taper angle).
【００４９】また、図２に示すように、４はポリシリコ
ンを主体とし、コンタクト部１、直線部２及びテーパ部
３からなるヒューズ層、５は絶縁層、６はアルミを主体
とするアルミ配線、７は酸化絶縁層、８は半導体基板で
ある。As shown in FIG. 2, reference numeral 4 is a polysilicon layer, a fuse layer composed of a contact portion 1, a linear portion 2 and a taper portion 3, 5 is an insulating layer, and 6 is an aluminum wiring mainly made of aluminum. , 7 is an oxide insulating layer, and 8 is a semiconductor substrate.
【００５０】本実施例の半導体集積回路装置用ヒューズ
の製造方法は、まず、半導体基板８主面に図示しない任
意の導電型半導体領域をイオン打込み法で形成し、次
に、半導体基板８主面に選択酸化法により酸化絶縁層７
を形成する。In the method of manufacturing the fuse for the semiconductor integrated circuit device of this embodiment, first, an arbitrary conductive type semiconductor region (not shown) is formed on the main surface of the semiconductor substrate 8 by the ion implantation method, and then the main surface of the semiconductor substrate 8 is formed. Oxide insulating layer 7 by selective oxidation method
To form.
【００５１】次に、図示しない素子形成領域に、ＭＯＳ
ＦＥＴ等の素子を形成する。Next, a MOS is formed in an element formation region (not shown).
An element such as a FET is formed.
【００５２】次に、酸化絶縁層７上に、ポリシリコン層
をＣＶＤ法で積層し、ホトリソグラフィ、及びエッチン
グにより所定のヒューズ形状にパターニングしてヒュー
ズ部４を形成する。Next, a polysilicon layer is laminated on the oxide insulating layer 7 by the CVD method and patterned into a predetermined fuse shape by photolithography and etching to form the fuse portion 4.
【００５３】次に、酸化絶縁層７及びヒューズ部４の上
に、ＣＶＤ法、又はスパッタ法により酸化珪素膜を積層
し、ホトリソグラフィ、及びエッチングにより前記コン
タクト部のアルミ配線とのコンタクト領域の部分を開口
し、絶縁層５を形成する。Next, a silicon oxide film is laminated on the oxide insulating layer 7 and the fuse portion 4 by a CVD method or a sputtering method, and a portion of a contact area with the aluminum wiring of the contact portion is formed by photolithography and etching. And an insulating layer 5 is formed.
【００５４】次に、前記絶縁層５の上にスパッタ法によ
りアルミを積層し、ホトリソグラフィ、及びエッチング
により所定の形状にパターニングしてアルミ配線６を形
成する。Next, aluminum is laminated on the insulating layer 5 by a sputtering method and patterned into a predetermined shape by photolithography and etching to form an aluminum wiring 6.
【００５５】次に、アルミ配線６の上に保護膜９を形成
し、本実施例の半導体集積回路装置が完成する。Next, a protective film 9 is formed on the aluminum wiring 6 to complete the semiconductor integrated circuit device of this embodiment.
【００５６】以上の説明からわかるように、本実施例に
よれば、本発明の半導体集積回路装置は、テーパ部３の
コンタクト部１と接続する辺が、コンタクト部１の前記
辺を含む方向の幅より短い。これにより、テーパ長ｈ2
を短くでき、確実なヒューズの切断ができる長さの直線
部２を残し、テーパ角θを電界集中が起こらない鈍角の
まま、ヒューズを小さくすることができる。この結果、
従来よりもヒューズを更に小さくしても、ヒューズを確
実に切断することができる。As can be seen from the above description, according to this embodiment, in the semiconductor integrated circuit device of the present invention, the side of the tapered portion 3 connected to the contact portion 1 is in the direction including the side of the contact portion 1. Shorter than width. As a result, the taper length h 2
It is possible to reduce the size of the fuse and to leave the linear portion 2 having a length capable of reliably cutting the fuse, and to make the fuse small while keeping the taper angle θ as an obtuse angle at which electric field concentration does not occur. As a result,
Even if the fuse is made smaller than before, the fuse can be surely cut.
【００５７】また、ヒューズを小さくした場合において
も、半導体集積回路装置の信頼性を向上することができ
る。Even when the fuse is made small, the reliability of the semiconductor integrated circuit device can be improved.
【００５８】以上、本発明者によってなされた発明を前
記実施例に基づき具体的に説明したが、本発明は、前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲において種々変更可能であることは勿論である。Although the invention made by the present inventor has been specifically described based on the above embodiment, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Of course,
【００５９】例えば、テーパ部３の傾斜部は、直線に限
らず、曲線でも良く、複数の直線部からなる傾斜でも良
い。For example, the sloped portion of the tapered portion 3 is not limited to a straight line, but may be a curved line or a slope formed of a plurality of straight line portions.
【００６０】[0060]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
【００６１】１．半導体集積回路装置のヒューズを小さ
くしても、ヒューズを確実に切断することができる。1. Even if the fuse of the semiconductor integrated circuit device is made small, the fuse can be reliably cut.
【００６２】２．半導体集積回路装置のヒューズを小さ
くした場合においても、信頼性を向上することができ
る。2. Even when the fuse of the semiconductor integrated circuit device is made small, the reliability can be improved.
【図１】は、本発明の一実施例である半導体集積回路装
置のヒューズの形状を示すポリシリコン層の平面図、FIG. 1 is a plan view of a polysilicon layer showing a shape of a fuse of a semiconductor integrated circuit device according to an embodiment of the present invention,
【図２】 図１のＡ−Ａ線で切ったヒューズの概略構成
を示す断面図、FIG. 2 is a cross-sectional view showing a schematic configuration of a fuse taken along the line AA of FIG.
【図３】 従来のヒューズの形状を示すポリシリコン層
の平面図、FIG. 3 is a plan view of a polysilicon layer showing the shape of a conventional fuse;
【図４】 ヒューズの直線部での温度上昇を説明するた
めの模式図。FIG. 4 is a schematic diagram for explaining a temperature rise in a straight portion of a fuse.
１…コンタクト部、１ａ…コンタクト領域、２…直線
部、３…テーパ部、４…ヒューズ層、５…絶縁層、６…
アルミ配線、７…酸化絶縁層、８…半導体基板、９…保
護膜、ｗ1…直線部幅、ｈ1…直線部長、ｗ2…コンタク
ト領域幅、ｈ2…テーパ長。1 ... Contact part, 1a ... Contact region, 2 ... Straight part, 3 ... Tapered part, 4 ... Fuse layer, 5 ... Insulating layer, 6 ...
Aluminum wiring, 7 ... Oxide insulating layer, 8 ... Semiconductor substrate, 9 ... Protective film, w 1 ... Straight portion width, h 1 ... Straight portion length, w 2 ... Contact region width, h 2 ... Tapered length.
Claims (1)
タクト部の間をテーパ部を介して直線部で連結したヒュ
ーズ層を設け、該ヒューズ層の上に絶縁層を設け、該絶
縁層の上に接続孔を介して前記ヒューズ層と接続された
電源配線を設けた半導体集積回路装置であって、前記テ
ーパ部の前記コンタクト部と接続する辺が、前記コンタ
クト部の前記辺を含む方向の幅より短いことを特徴とす
る半導体集積回路装置。1. A semiconductor substrate main surface is provided with a fuse layer in which a pair of rectangular contact portions are connected by a linear portion via a taper portion, an insulating layer is provided on the fuse layer, and the insulating layer is provided. A semiconductor integrated circuit device having a power supply wiring connected to the fuse layer through a connection hole, wherein a side of the tapered portion connected to the contact portion includes a direction including the side of the contact portion. A semiconductor integrated circuit device characterized by being shorter than the width of the semiconductor integrated circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26335993A JP3294401B2 (en) | 1993-10-21 | 1993-10-21 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26335993A JP3294401B2 (en) | 1993-10-21 | 1993-10-21 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122646A true JPH07122646A (en) | 1995-05-12 |
| JP3294401B2 JP3294401B2 (en) | 2002-06-24 |
Family
ID=17388395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26335993A Expired - Fee Related JP3294401B2 (en) | 1993-10-21 | 1993-10-21 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3294401B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088747A1 (en) * | 2003-03-31 | 2004-10-14 | Sony Corporation | Semiconductor device |
| CN100375282C (en) * | 2004-06-07 | 2008-03-12 | 台湾积体电路制造股份有限公司 | Electrical fuses structure |
| KR100834237B1 (en) * | 2006-12-26 | 2008-05-30 | 동부일렉트로닉스 주식회사 | Semi-conductor device having fuse |
| KR100896912B1 (en) * | 2006-03-27 | 2009-05-12 | 삼성전자주식회사 | Semiconductor device including electrical fuse |
| US7791164B2 (en) | 2006-12-26 | 2010-09-07 | Samsung Electronics Co., Ltd. | Electrical fuse, semiconductor device having the same, and method of programming and reading the electrical fuse |
| US8274134B2 (en) | 2008-10-17 | 2012-09-25 | Renesas Electronics Corporation | Semiconductor device with electric fuse having interconnects and via |
| USRE50035E1 (en) | 2003-03-31 | 2024-07-09 | Sony Group Corporation | Semiconductor device |
-
1993
- 1993-10-21 JP JP26335993A patent/JP3294401B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088747A1 (en) * | 2003-03-31 | 2004-10-14 | Sony Corporation | Semiconductor device |
| US7781861B2 (en) | 2003-03-31 | 2010-08-24 | Sony Corporation | Semiconductor device |
| USRE50035E1 (en) | 2003-03-31 | 2024-07-09 | Sony Group Corporation | Semiconductor device |
| CN100375282C (en) * | 2004-06-07 | 2008-03-12 | 台湾积体电路制造股份有限公司 | Electrical fuses structure |
| KR100896912B1 (en) * | 2006-03-27 | 2009-05-12 | 삼성전자주식회사 | Semiconductor device including electrical fuse |
| KR100834237B1 (en) * | 2006-12-26 | 2008-05-30 | 동부일렉트로닉스 주식회사 | Semi-conductor device having fuse |
| US7791164B2 (en) | 2006-12-26 | 2010-09-07 | Samsung Electronics Co., Ltd. | Electrical fuse, semiconductor device having the same, and method of programming and reading the electrical fuse |
| US8274134B2 (en) | 2008-10-17 | 2012-09-25 | Renesas Electronics Corporation | Semiconductor device with electric fuse having interconnects and via |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3294401B2 (en) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469981A (en) | Electrically blowable fuse structure manufacturing for organic insulators | |
| US6958523B2 (en) | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits | |
| JP4220094B2 (en) | Power semiconductor module | |
| KR920003467B1 (en) | Trimming element and electrical short-circuit thereof | |
| GB2075751A (en) | Programmable semiconductor devices and their manufacture | |
| US5250464A (en) | Method of making a low capacitance, low resistance sidewall antifuse structure | |
| US6960744B2 (en) | Electrically tunable on-chip resistor | |
| US4754318A (en) | Semiconductor device | |
| JPH07122646A (en) | Semiconductor integrated circuit device | |
| US7422972B2 (en) | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits | |
| US5640137A (en) | Polysilicon resistor cooling | |
| KR0146284B1 (en) | Fusible link with built-in redundancy | |
| US6566729B1 (en) | Semiconductor device including laser-blown links | |
| US4950619A (en) | Method for the fabrication of a high resistance load resistor utilizing side wall polysilicon spacers | |
| JP2007311372A (en) | Semiconductor device, and manufacturing method thereof | |
| JPH01295440A (en) | Semiconductor device | |
| JP4363802B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2899313B2 (en) | Programmable element | |
| JPS6350857B2 (en) | ||
| JPH0132363Y2 (en) | ||
| JP2000040790A (en) | Semiconductor device and manufacture thereof | |
| JPS62172739A (en) | Semiconductor integrated circuit | |
| JP3372109B2 (en) | Semiconductor device | |
| KR950003221B1 (en) | Fabricating method of semiconductor device | |
| US6096658A (en) | Semiconductor device having in-doped indium oxide etch stop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |