JPH0132363Y2 - - Google Patents

Info

Publication number
JPH0132363Y2
JPH0132363Y2 JP1983041437U JP4143783U JPH0132363Y2 JP H0132363 Y2 JPH0132363 Y2 JP H0132363Y2 JP 1983041437 U JP1983041437 U JP 1983041437U JP 4143783 U JP4143783 U JP 4143783U JP H0132363 Y2 JPH0132363 Y2 JP H0132363Y2
Authority
JP
Japan
Prior art keywords
resistance
polycrystalline silicon
contact
fuse
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983041437U
Other languages
Japanese (ja)
Other versions
JPS59146969U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4143783U priority Critical patent/JPS59146969U/en
Publication of JPS59146969U publication Critical patent/JPS59146969U/en
Application granted granted Critical
Publication of JPH0132363Y2 publication Critical patent/JPH0132363Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は半導体装置にかかり、とくに半導体基
板上の酸化膜上に形成された多結晶シリコンを用
いてヒユーズ素子を構成する際に、多結晶シリコ
ンと金属導体とのコンタクト抵抗を考慮し、前記
コンタクト抵抗の製造時の変動に対し安定して切
断できる多結晶シリコンヒユーズが提供できるこ
とを特徴とする半導体装置に関するものである。
[Detailed description of the invention] The invention relates to semiconductor devices, and in particular, when forming a fuse element using polycrystalline silicon formed on an oxide film on a semiconductor substrate, contact between polycrystalline silicon and a metal conductor is used. The present invention relates to a semiconductor device characterized in that it is possible to provide a polycrystalline silicon fuse that takes resistance into consideration and can be cut stably against fluctuations in the contact resistance during manufacturing.

近年、半導体装置の応用分野の拡大はめざまし
いものがあり、従来個別部品、または調整技術を
用いて十分な精度が必要とされる分野へと急速に
浸透している。
In recent years, the field of application of semiconductor devices has been expanding at a remarkable rate, and they are rapidly penetrating into fields that require sufficient precision using conventional individual components or adjustment techniques.

例えば、アナログ・デジタル変換とかデジタ
ル・アナログ変換を半導体装置で実現することを
考える。このとき半導体基板上に構成される拡散
抵抗とか膜抵抗の比精度は±0.2%程度の限度と
考えられている。このため半導体装置として実現
可能な精度としては8〜10ビツト程度が限界と一
般に考えられており、10ビツト以上の半導体装置
の実現は半導体基板上で調整することが必要とな
つてくる。この半導体基板上での調整技術として
は主に2種類に大別することができる。
For example, consider implementing analog-to-digital conversion or digital-to-analog conversion using a semiconductor device. At this time, the relative accuracy of the diffused resistor or film resistor constructed on the semiconductor substrate is considered to be limited to about ±0.2%. For this reason, it is generally considered that the limit of accuracy that can be realized as a semiconductor device is about 8 to 10 bits, and in order to realize a semiconductor device with 10 bits or more, it is necessary to make adjustments on the semiconductor substrate. Adjustment techniques on semiconductor substrates can be roughly divided into two types.

第1の調整技術は熱的、機械的または化学的方
法で拡散抵抗または膜抵抗を切断し、線形的に調
整する技術である。
The first adjustment technique is a technique for linearly adjusting diffusion resistance or film resistance by cutting it thermally, mechanically, or chemically.

第2の調整技術は熱的方法により抵抗を切断
し、階段的に調整する技術である。第1の線形的
調整の利点は細かな調整が可能なことであるが欠
点として調整時間が長くかかることがあげられ
る。
The second adjustment technique is a technique in which the resistance is cut by a thermal method and adjusted stepwise. The advantage of the first linear adjustment is that fine adjustment is possible, but the disadvantage is that the adjustment takes a long time.

第2の階段的調整の利点は調整時間が短時間で
可能であることであるが、欠点として階段的調整
のため細かな調整に適さないことがあげられる。
The advantage of the second stepwise adjustment is that the adjustment time can be shortened, but the disadvantage is that it is not suitable for fine adjustments because it is a stepwise adjustment.

本考案は階段的調整を行うに際し、好的な半導
体装置を提供するものであり、以下に図を用いて
本考案を詳細に説明する。
The present invention provides a semiconductor device suitable for performing stepwise adjustment, and the present invention will be explained in detail below with reference to the drawings.

第1図aおよびbは階段的調整の原理の説明図
である。第1図aは並列接続形の例であり、第1
図bは直列接続形の例である。第1図において、
端子1および端子2は等価抵抗の端子をそれぞれ
表わし、抵抗3,4,5および6は並列接続され
た抵抗を表わし、切断部7,8および9はそれぞ
れ抵抗4,5および6の切断部をそれぞれ示して
いる。
FIGS. 1a and 1b are illustrations of the principle of stepwise adjustment. Figure 1a is an example of the parallel connection type.
Figure b is an example of a series connection type. In Figure 1,
Terminal 1 and terminal 2 represent the terminals of the equivalent resistance, respectively, resistors 3, 4, 5 and 6 represent the resistors connected in parallel, and cuts 7, 8 and 9 represent the cuts of resistors 4, 5 and 6, respectively. are shown respectively.

第1図aは抵抗3,4,5および6の抵抗値を
1:2:4:8の形に使用するのが一般に適して
おり、第1図bにおいては1:1/2:1/4:1/8の
形にするのが一般的である。この抵抗の抵抗比は
階段調整の階段幅に対して決められるものであ
り、この階段幅が小さければ、小さな比を使用す
ることが考えられる。
In Figure 1a, it is generally suitable to use the resistance values of resistors 3, 4, 5 and 6 in the form 1:2:4:8; in Figure 1b, it is 1:1/2:1/ It is common to use a 4:1/8 ratio. The resistance ratio of this resistor is determined with respect to the step width of the step adjustment, and if the step width is small, it is possible to use a small ratio.

第1図aおよびbにおいて切断部7,8および
9にある抵抗値が付くことは一般に回避できな
い。一般にこの切断部は抵抗に使用する導体を用
い、電圧源または電流源を印加し、局所的に高熱
部を発生せしめて、切断する場合が多い。
A certain resistance value in the cuts 7, 8 and 9 in FIGS. 1a and 1b is generally unavoidable. Generally, this cutting section is often performed by using a conductor used for a resistor, applying a voltage source or a current source, and generating a locally high-temperature area.

この切断部の抵抗は階段的調整における誤差を
大きくすることは明らかであろう。
It will be clear that the resistance of this cut will increase the error in step adjustments.

切断部の抵抗としては多結晶シリコンの抵抗
と、多結晶シリコンと金属導体のコンタクト抵抗
に別けられる。多結晶シリコンの抵抗は層抵抗と
幾何学的形状で表わされ、通常50オームから100
オーム程度である。一方コンタクト抵抗は対向す
るコンタクト長をWとすると20/W〜40/Wオー
ム/μmが一般的である。
The resistance of the cut portion is divided into the resistance of polycrystalline silicon and the contact resistance of polycrystalline silicon and a metal conductor. The resistance of polycrystalline silicon is expressed in terms of layer resistance and geometry, typically ranging from 50 ohms to 100 ohms.
It is about ohm. On the other hand, the contact resistance is generally 20/W to 40/W ohm/μm, where W is the length of the opposing contacts.

このためコンタクト長Wを2μmとするとコン
タクト抵抗は10〜20オームとなり、切断部の抵抗
として多結晶シリコンの抵抗と2倍のコンタクト
抵抗となり比較的大きな抵抗値となる。
Therefore, if the contact length W is 2 μm, the contact resistance will be 10 to 20 ohms, and the resistance of the cut portion will be twice the resistance of polycrystalline silicon, resulting in a relatively large resistance value.

更にコンタクト抵抗が大きくなると電圧または
電流印加により多結晶シリコン・ヒユーズを切断
する際にコンタクト抵抗による電圧降下が生じ、
多結晶シリコン・ヒユーズが切断できなくなるこ
ともあつた。
Furthermore, if the contact resistance increases, a voltage drop will occur due to the contact resistance when cutting the polycrystalline silicon fuse by applying voltage or current.
In some cases, polycrystalline silicon fuses could not be cut.

本考案はかかる欠点を大幅に改善し、調整誤差
の少なく安定して切断のできる多結晶シリコン・
ヒユーズを提供するものであり、以下に図面を用
いて本考案の実施例を説明する。
The present invention has greatly improved these drawbacks and is a polycrystalline silicon material that can be stably cut with little adjustment error.
Embodiments of the present invention will be described below with reference to the drawings.

第2図は本考案の第1の実施例の平面説明図で
ある。第2図において引き出し導体21および2
2がコンタクト23および24を通して多結晶シ
リコン25に接続した多結晶シリコン・ヒユーズ
の平面説明図である。
FIG. 2 is an explanatory plan view of the first embodiment of the present invention. In FIG. 2, the lead-out conductors 21 and 2
2 is a plan view of a polycrystalline silicon fuse connected to polycrystalline silicon 25 through contacts 23 and 24. FIG.

第2図において従来の多結晶シリコン・ヒユー
ズとの相異点はコンタクト23および24の寸法
である。コンタクト23および24の寸法は互に
対向する部分のコンタクト長Wによりコンタクト
抵抗が求まる。通常の50オーム程度の多結晶シリ
コン・ヒユーズの抵抗値を想定した時、コンタク
ト23および24に許容される抵抗値は最悪で多
結晶シリコンの1/4程度であり、設計時では1/10
以下とするのが好ましい。このためコンタクト2
3および24に許容される抵抗値としては5オー
ム以下となる。5オーム以下のコンタクト抵抗を
実現するためにはコンタクト長Wは8μm以上必
要となる(コンタクト抵抗として40/Wオーム/
μm使用)。
The difference in FIG. 2 from a conventional polycrystalline silicon fuse is the dimensions of contacts 23 and 24. Regarding the dimensions of the contacts 23 and 24, the contact resistance is determined by the contact length W of the portions facing each other. Assuming the resistance value of a normal polycrystalline silicon fuse of about 50 ohms, the resistance value allowed for contacts 23 and 24 is at worst about 1/4 of that of polycrystalline silicon, and at the time of design it is 1/10.
The following is preferable. For this reason contact 2
The resistance value allowed for 3 and 24 is 5 ohms or less. In order to achieve a contact resistance of 5 ohms or less, the contact length W must be 8 μm or more (contact resistance of 40/W ohm/
(Using μm).

このように多結晶シリコン・ヒユーズにおい
て、コンタクトWをコンタクト抵抗を考慮して決
定することにより調整誤差が少なく安定して切断
のできる多結晶シリコン・ヒユーズが実現でき
る。
In this way, in a polycrystalline silicon fuse, by determining the contact W in consideration of the contact resistance, a polycrystalline silicon fuse that can be cut stably with little adjustment error can be realized.

第3図は本考案の第2の実施例の平面説明図で
ある。第3図において第2図との相異点はコンタ
クト33および34の形状である。それ以外の引
き出し導体31および32と多結晶シリコン35
は第2図と同様の構成となつている。
FIG. 3 is an explanatory plan view of a second embodiment of the present invention. The difference between FIG. 3 and FIG. 2 is the shape of contacts 33 and 34. Other lead-out conductors 31 and 32 and polycrystalline silicon 35
has the same configuration as in FIG.

第3図は第2図における正方形のコンタクト2
3および24を長方形としたものである。コンタ
クト幅Wは少なくとも4μm以上あればコンタクト
抵抗には効かないとの報告があるため、第3図の
如きコンタクトを用いても第2図と同様の効果が
あるのは明らかであろう。
Figure 3 shows square contact 2 in Figure 2.
3 and 24 are rectangular. It has been reported that if the contact width W is at least 4 .mu.m or more, it has no effect on contact resistance, so it is clear that the same effect as in FIG. 2 can be obtained even if a contact as shown in FIG. 3 is used.

以上図面を用いて詳細に説明した如く、本考案
を用いた多結晶シリコン・ヒユーズを用いれば調
整誤差が少なく切断の容易な半導体装置が実現で
き、応用分野の拡大に有効である。
As described above in detail with reference to the drawings, by using the polycrystalline silicon fuse according to the present invention, it is possible to realize a semiconductor device that has little adjustment error and is easy to cut, which is effective in expanding the field of application.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aおよびbは階段的調整の原理図、第2
図は本考案の第1の実施例の平面説明図、第3図
は本考案の第2の実施例の平面説明図をそれぞれ
示す。 1,2……端子、3,4,5,6……抵抗、
7,8,9……切断部、21,22,31,32
……引き出し導体、23,24,33,34……
コンタクト、25,35……多結晶シリコン。
Figure 1 a and b are principle diagrams of stepwise adjustment, Figure 2
The figure shows a plan explanatory view of the first embodiment of the present invention, and FIG. 3 shows a plan explanatory view of the second embodiment of the present invention. 1, 2... terminal, 3, 4, 5, 6... resistance,
7, 8, 9... Cutting section, 21, 22, 31, 32
...Output conductor, 23, 24, 33, 34...
Contact, 25, 35...polycrystalline silicon.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 多結晶シリコンを用いたヒユーズと、前記ヒユ
ーズの少くとも一端部に接続された金属導体とを
有し、前記ヒユーズと前記金属導体とのコンタク
ト部のコンタクト抵抗が前記ヒユーズの50オーム
から100オームの抵抗値の4分の1以下としたこ
とを特徴とする半導体装置。
It has a fuse made of polycrystalline silicon and a metal conductor connected to at least one end of the fuse, and the contact resistance of the contact portion between the fuse and the metal conductor is 50 ohm to 100 ohm of the fuse. A semiconductor device characterized in that the resistance value is one-fourth or less.
JP4143783U 1983-03-23 1983-03-23 semiconductor equipment Granted JPS59146969U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4143783U JPS59146969U (en) 1983-03-23 1983-03-23 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4143783U JPS59146969U (en) 1983-03-23 1983-03-23 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS59146969U JPS59146969U (en) 1984-10-01
JPH0132363Y2 true JPH0132363Y2 (en) 1989-10-03

Family

ID=30172012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4143783U Granted JPS59146969U (en) 1983-03-23 1983-03-23 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS59146969U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519507B2 (en) * 2009-06-29 2013-08-27 International Business Machines Corporation Electrically programmable fuse using anisometric contacts and fabrication method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772367A (en) * 1980-10-24 1982-05-06 Toshiba Corp Fusing type semiconductor device
JPS5968946A (en) * 1982-10-12 1984-04-19 Fujitsu Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772367A (en) * 1980-10-24 1982-05-06 Toshiba Corp Fusing type semiconductor device
JPS5968946A (en) * 1982-10-12 1984-04-19 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS59146969U (en) 1984-10-01

Similar Documents

Publication Publication Date Title
JPH0552043B2 (en)
KR920003467B1 (en) Trimming element and electrical short-circuit thereof
US5233327A (en) Active resistor trimming by differential annealing
US4215333A (en) Resistor termination
JPH0132363Y2 (en)
JP3294401B2 (en) Semiconductor device
JPS6327047A (en) Series resistance circuit network and method of trimming the same
US3646666A (en) Fabrication of semiconductor devices
JPS6165464A (en) Manufacture of film resistor in thick film multilayer substrate
JP3476849B2 (en) Fuze resistor and method of manufacturing the same
JPS60242603A (en) Method of producing film resistor
JPH0410642A (en) Semiconductor device and manufacture thereof
JP2713304B2 (en) Semiconductor device with superconducting wiring
JPH02159756A (en) Thin film resistance element of tantalum
Bulger et al. The STIC Technology-A Monolithic Approach for Combining Tantalum and Silicon Technologies
JPS61191061A (en) Semiconductor resistor device
JPH02277263A (en) Resistance network
JPS6041252A (en) Manufacture of hybrid integrated circuit
Sandifer Preparation of Silicon Device Matrices for Solid Circuits
JPS593863B2 (en) hand tai souchi no seizou houhou
JPH0322062B2 (en)
JPS6149455A (en) Integrated circuit device
JPH0331017B2 (en)
JPS5814561A (en) Passive element for trimming
JPH09232117A (en) Semiconductor device