JPH07121445A - ハードディスクエミュレータ - Google Patents
ハードディスクエミュレータInfo
- Publication number
- JPH07121445A JPH07121445A JP5265285A JP26528593A JPH07121445A JP H07121445 A JPH07121445 A JP H07121445A JP 5265285 A JP5265285 A JP 5265285A JP 26528593 A JP26528593 A JP 26528593A JP H07121445 A JPH07121445 A JP H07121445A
- Authority
- JP
- Japan
- Prior art keywords
- data
- access frequency
- hard disk
- optical disk
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【目的】 ハードディスクエミュレータにおいて、光デ
ィスク交換直後でもアクセス速度が低下しないようにす
る。 【構成】 ハードディスクエミュレータに、アクセス頻
度データを求め光ディスクに書き込む機能を付加し、光
ディスクをロードする際に、光ディスクより該アクセス
頻度データを読み出すことにより、光ディスク交換直後
でも、アクセス頻度の高いアドレスにキャッシュエリア
を割り付けることを可能とする。
ィスク交換直後でもアクセス速度が低下しないようにす
る。 【構成】 ハードディスクエミュレータに、アクセス頻
度データを求め光ディスクに書き込む機能を付加し、光
ディスクをロードする際に、光ディスクより該アクセス
頻度データを読み出すことにより、光ディスク交換直後
でも、アクセス頻度の高いアドレスにキャッシュエリア
を割り付けることを可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、計算機の補助記憶装置
の１つであるハードディスクエミュレータに係り、特に
光ディスクの交換を行った直後においても、アクセス速
度の低下を防ぐことができるハードディスクエミュレー
タに関する。
の１つであるハードディスクエミュレータに係り、特に
光ディスクの交換を行った直後においても、アクセス速
度の低下を防ぐことができるハードディスクエミュレー
タに関する。
【０００２】
【従来の技術】ハードディスクエミュレータは光ディス
ク装置と、比較的高速で且つ容量が光ディスク以下であ
るハードディスク装置又は不揮発性メモリをデータキャ
ッシュとして持つ高品位なメモリシステムである。
ク装置と、比較的高速で且つ容量が光ディスク以下であ
るハードディスク装置又は不揮発性メモリをデータキャ
ッシュとして持つ高品位なメモリシステムである。
【０００３】ホストコンピュータからは、光ディスクの
容量を持つハードディスク装置、又は光ディスク装置と
して見えるが、アクセス頻度の高いアドレスには高速な
データキャッシュが割り付けられており、このアドレス
に対するアクセスはデータキャッシュが応答することに
よって、ホストコンピュータとのデータのやり取りを高
速に処理している。
容量を持つハードディスク装置、又は光ディスク装置と
して見えるが、アクセス頻度の高いアドレスには高速な
データキャッシュが割り付けられており、このアドレス
に対するアクセスはデータキャッシュが応答することに
よって、ホストコンピュータとのデータのやり取りを高
速に処理している。
【０００４】
【発明が解決しようとする課題】しかしながら、アクセ
ス頻度が高いアドレスは光ディスクによって異なるた
め、光ディスクの交換があった場合、ハードディスクエ
ミュレータは前回のアクセス頻度データをクリアし、新
しく挿入された光ディスクのアクセス頻度を最初から調
べ直すという処理を行わねばならず、光ディスクの交換
を行った直後は、アクセス速度が低下するという問題点
があった。
ス頻度が高いアドレスは光ディスクによって異なるた
め、光ディスクの交換があった場合、ハードディスクエ
ミュレータは前回のアクセス頻度データをクリアし、新
しく挿入された光ディスクのアクセス頻度を最初から調
べ直すという処理を行わねばならず、光ディスクの交換
を行った直後は、アクセス速度が低下するという問題点
があった。
【０００５】本発明は、前記従来の問題点を解決するべ
くなされたもので、光ディスクの交換を行った直後にお
いても、アクセス速度を高速にできるハードディスクエ
ミュレータを提供することを目的とする。
くなされたもので、光ディスクの交換を行った直後にお
いても、アクセス速度を高速にできるハードディスクエ
ミュレータを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、主たる記憶装
置である光ディスク装置と、アクセスが頻繁に行われる
アドレスを含む連続したアドレスのデータを、一時的に
記録するためのキャッシュエリアを有するハードディス
ク装置等の記憶媒体と、ホストコンピュータとハードデ
ィスク装置等の記憶媒体との間にあって、データ転送を
制御するデータ転送制御回路、前記ホストコンピュータ
及びディスク装置側とのインターフェイスを制御する回
路、前記ハードディスク装置等の記憶媒体と前記光ディ
スク装置との間でバックグラウンド処理を行う制御回路
から成るエミュレーションユニットとを備え、前記キャ
ッシュエリアに、一時的に記録されるデータのアドレス
を含む連続したアドレスを、ハードディスクエミュレー
タにより割り付ける際、前記ホストコンピュータからア
クセスされるデータの、アドレス毎のアクセス頻度デー
タを求め、アクセス頻度の高いアドレスを含む連続アド
レスを、前記キャッシュエリアに、一時的に記録される
データの連続したアドレスとして割り付け、前記アクセ
ス頻度データをバックグラウンド処理で光ディスクに書
き込んでおき、再度光ディスクをロードする際に、前記
アクセス頻度データを光ディスクから読み出し、該アク
セス頻度データを基に、前記連続したアドレスを前記キ
ャッシュエリアに割り付けることにより、前記目的を達
成したものである。
置である光ディスク装置と、アクセスが頻繁に行われる
アドレスを含む連続したアドレスのデータを、一時的に
記録するためのキャッシュエリアを有するハードディス
ク装置等の記憶媒体と、ホストコンピュータとハードデ
ィスク装置等の記憶媒体との間にあって、データ転送を
制御するデータ転送制御回路、前記ホストコンピュータ
及びディスク装置側とのインターフェイスを制御する回
路、前記ハードディスク装置等の記憶媒体と前記光ディ
スク装置との間でバックグラウンド処理を行う制御回路
から成るエミュレーションユニットとを備え、前記キャ
ッシュエリアに、一時的に記録されるデータのアドレス
を含む連続したアドレスを、ハードディスクエミュレー
タにより割り付ける際、前記ホストコンピュータからア
クセスされるデータの、アドレス毎のアクセス頻度デー
タを求め、アクセス頻度の高いアドレスを含む連続アド
レスを、前記キャッシュエリアに、一時的に記録される
データの連続したアドレスとして割り付け、前記アクセ
ス頻度データをバックグラウンド処理で光ディスクに書
き込んでおき、再度光ディスクをロードする際に、前記
アクセス頻度データを光ディスクから読み出し、該アク
セス頻度データを基に、前記連続したアドレスを前記キ
ャッシュエリアに割り付けることにより、前記目的を達
成したものである。
【０００７】
【作用】本発明によれば、ハードディスクエミュレータ
は、ホストコンピュータからアクセスされるデータのア
ドレス毎のアクセス頻度データを求め、バックグラウン
ド処理で光ディスクに該アクセス頻度データを書き込
む。そして、ハードディスクエミュレータに再度光ディ
スクが挿入されると、該光ディスクより前記アクセス頻
度データを読み出し、該アクセス頻度データを基に、ア
クセス頻度の高いアドレスを含む連続アドレスをデータ
キャッシュエリアに割り付けることにより、光ディスク
の交換直後のアクセス速度を高速とすることができる。
は、ホストコンピュータからアクセスされるデータのア
ドレス毎のアクセス頻度データを求め、バックグラウン
ド処理で光ディスクに該アクセス頻度データを書き込
む。そして、ハードディスクエミュレータに再度光ディ
スクが挿入されると、該光ディスクより前記アクセス頻
度データを読み出し、該アクセス頻度データを基に、ア
クセス頻度の高いアドレスを含む連続アドレスをデータ
キャッシュエリアに割り付けることにより、光ディスク
の交換直後のアクセス速度を高速とすることができる。
【０００８】
【実施例】以下図面を参照して、本発明の実施例を詳細
に説明する。
に説明する。
【０００９】図１は、本実施例の基本構成を表わすブロ
ック線図であり、ハードディスクエミュレータとホスト
コンピュータとの接続の様子を表わしている。
ック線図であり、ハードディスクエミュレータとホスト
コンピュータとの接続の様子を表わしている。
【００１０】図１において、１はホストコンピュータ、
２はハードディスクエミュレータであり、ハードディス
クエミュレータ２はエミュレーションユニット３と、ハ
ードディスク装置４と、光ディスク装置５を内部インタ
ーフェイス７を介して接続された構造となっており、ホ
ストコンピュータ１とハードディスクエミュレータ２は
外部インターフェイス６で接続されている。
２はハードディスクエミュレータであり、ハードディス
クエミュレータ２はエミュレーションユニット３と、ハ
ードディスク装置４と、光ディスク装置５を内部インタ
ーフェイス７を介して接続された構造となっており、ホ
ストコンピュータ１とハードディスクエミュレータ２は
外部インターフェイス６で接続されている。
【００１１】図２は、本実施例のエミュレーションユニ
ット３の内部構造を表わすブロック線図である。
ット３の内部構造を表わすブロック線図である。
【００１２】図２において、８は高速データ転送を司ど
るデータ転送制御回路、９はデータを一時的に格納する
データバッファ、１０はＣＰＵ、１１はＲＯＭであり、
ＣＰＵ１０はＲＯＭ１１に格納されたプログラムにより
動作する。１２はそのワークエリアとしてのＲＡＭ、１
３はワークＲＡＭ１２の内容をバックアップ電源１４に
より保持する電源バックアップ回路である。又、１５は
外部インターフェイス制御回路、１６は内部インターフ
ェイス制御回路であり、これら及びデータバッファ９の
各々の間のデータ転送はデータ転送制御回路８により行
われる。
るデータ転送制御回路、９はデータを一時的に格納する
データバッファ、１０はＣＰＵ、１１はＲＯＭであり、
ＣＰＵ１０はＲＯＭ１１に格納されたプログラムにより
動作する。１２はそのワークエリアとしてのＲＡＭ、１
３はワークＲＡＭ１２の内容をバックアップ電源１４に
より保持する電源バックアップ回路である。又、１５は
外部インターフェイス制御回路、１６は内部インターフ
ェイス制御回路であり、これら及びデータバッファ９の
各々の間のデータ転送はデータ転送制御回路８により行
われる。
【００１３】なお、各ブロックは、アドレスバス１７と
データバス１８によって接続されている。
データバス１８によって接続されている。
【００１４】又、図３は、キャッシュエリアが光ディス
クアドレス空間に割り付けられた状態を表わすブロック
図である。
クアドレス空間に割り付けられた状態を表わすブロック
図である。
【００１５】図３において、Ｃ０はハードディスクアド
レス空間であり、いくつかのキャッシュエリアＣ１〜Ｃ
４に分けられている。又、Ａ０は光ディスクアドレス空
間であり、Ａ０の内、Ａ１はホストコンピュータ１から
アクセス可能なアドレス空間で、Ａ２はホストコンピュ
ータ１からアクセスできない領域で、アクセス頻度デー
タを格納するアクセス頻度格納エリアとなっている。
レス空間であり、いくつかのキャッシュエリアＣ１〜Ｃ
４に分けられている。又、Ａ０は光ディスクアドレス空
間であり、Ａ０の内、Ａ１はホストコンピュータ１から
アクセス可能なアドレス空間で、Ａ２はホストコンピュ
ータ１からアクセスできない領域で、アクセス頻度デー
タを格納するアクセス頻度格納エリアとなっている。
【００１６】キャッシュエリアＣ１〜Ｃ４は、アドレス
空間Ａ１のうち最もアクセス頻度の高いアドレスに割り
付けられており、アクセス頻度データはエミュレーショ
ンユニット３のワークＲＡＭ１２に格納されている。
空間Ａ１のうち最もアクセス頻度の高いアドレスに割り
付けられており、アクセス頻度データはエミュレーショ
ンユニット３のワークＲＡＭ１２に格納されている。
【００１７】以下、本実施例の作用を説明する。
【００１８】ホストコンピュータ１がハードディスクエ
ミュレータ２に対してアクセスを行うと、エミュレーシ
ョンユニット３はアクセス頻度データを求め、ワークＲ
ＡＭ１２に格納しておく。このデータは、ホストコンピ
ュータ１がハードディスクエミュレータ２をアクセスし
ない時間を見計らい、バックグラウンド処理によって、
図４に示すように、光ディスク上のアクセス頻度格納エ
リアＡ２に書き込まれる。この処理はアクセス頻度デー
タが更新される都度行われ、常に最新のアクセス頻度デ
ータが光ディスクに書き込まれることになる。
ミュレータ２に対してアクセスを行うと、エミュレーシ
ョンユニット３はアクセス頻度データを求め、ワークＲ
ＡＭ１２に格納しておく。このデータは、ホストコンピ
ュータ１がハードディスクエミュレータ２をアクセスし
ない時間を見計らい、バックグラウンド処理によって、
図４に示すように、光ディスク上のアクセス頻度格納エ
リアＡ２に書き込まれる。この処理はアクセス頻度デー
タが更新される都度行われ、常に最新のアクセス頻度デ
ータが光ディスクに書き込まれることになる。
【００１９】エミュレーションユニット３は光ディスク
の交換を認識すると、光ディスクのアクセス頻度格納エ
リアにリードコマンドを発行し、図５に示すように、そ
のデータをワークＲＡＭ１２に転送する。更に、エミュ
レーションユニット３はこのデータを基にして、キャッ
シュエリアＣ１〜Ｃ４の割り付けを実行する。
の交換を認識すると、光ディスクのアクセス頻度格納エ
リアにリードコマンドを発行し、図５に示すように、そ
のデータをワークＲＡＭ１２に転送する。更に、エミュ
レーションユニット３はこのデータを基にして、キャッ
シュエリアＣ１〜Ｃ４の割り付けを実行する。
【００２０】
【発明の効果】以上説明した通り、本発明によれば、光
ディスクの交換があった直後でも常に、アクセス頻度が
最も高いアドレスにキャッシュエリアを割り付けること
ができるようになるため、光ディスクの交換によっても
アクセス速度が高速に保たれるという効果を有する。
ディスクの交換があった直後でも常に、アクセス頻度が
最も高いアドレスにキャッシュエリアを割り付けること
ができるようになるため、光ディスクの交換によっても
アクセス速度が高速に保たれるという効果を有する。
【図１】本実施例の基本構成を表わすブロック線図
【図２】本実施例のエミュレーションユニットの内部構
造を表わすブロック線図
造を表わすブロック線図
【図３】キャッシュエリアが光ディスクアドレス空間に
割り付けられた状態を表わすブロック図
割り付けられた状態を表わすブロック図
【図４】アクセス頻度データを光ディスクに記録する際
のデータフローを示すブロック図
のデータフローを示すブロック図
【図５】アクセス頻度データを光ディスクから読み出す
際のデータフローを示すブロック図
際のデータフローを示すブロック図
１…ホストコンピュータ ２…ハードディスクエミュレータ ３…エミュレーションユニット ４…ハードディスク装置 ５…光ディスク装置 ６…外部インターフェイスバス ７…内部インターフェイスバス ８…データ転送制御回路 ９…データバッファ １０…ＣＰＵ １１…プログラム用ＲＯＭ １２…ワークＲＡＭ １３…メモリ電源バックアップ回路 １４…バックアップ電源 １５…外部バスインターフェイス制御回路 １６…内部バスインターフェイス制御回路 １７…アドレスバス １８…データバス Ｃ０…ハードディスクの全アドレス空間 Ｃ１〜Ｃ４…キャッシュエリア Ａ０…光ディスクの全アドレス空間 Ａ１…ホストコンピュータがアクセスできるアドレス空
間 Ａ２…アクセス頻度データ格納エリア
間 Ａ２…アクセス頻度データ格納エリア
Claims (1)
- 【請求項１】主たる記憶装置である光ディスク装置と、 アクセスが頻繁に行われるアドレスを含む連続したアド
レスのデータを、一時的に記録するためのキャッシュエ
リアを有するハードディスク装置等の記憶媒体と、 ホストコンピュータとハードディスク装置等の記憶媒体
との間にあって、データ転送を制御するデータ転送制御
回路、前記ホストコンピュータ及びディスク装置側との
インターフェイスを制御する回路、前記ハードディスク
装置等の記憶媒体と前記光ディスク装置との間でバック
グラウンド処理を行う制御回路から成るエミュレーショ
ンユニットとを備え、 前記キャッシュエリアに、一時的に記録されるデータの
アドレスを含む連続したアドレスを、ハードディスクエ
ミュレータにより割り付ける際、 前記ホストコンピュータからアクセスされるデータの、
アドレス毎のアクセス頻度データを求め、 アクセス頻度の高いアドレスを含む連続アドレスを、前
記キャッシュエリアに、一時的に記録されるデータの連
続したアドレスとして割り付け、 前記アクセス頻度データをバックグラウンド処理で光デ
ィスクに書き込んでおき、再度光ディスクをロードする
際に、前記アクセス頻度データを光ディスクから読み出
し、 該アクセス頻度データを基に、前記連続したアドレスを
前記キャッシュエリアに割り付けることを特徴とするハ
ードディスクエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265285A JPH07121445A (ja) | 1993-10-25 | 1993-10-25 | ハードディスクエミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265285A JPH07121445A (ja) | 1993-10-25 | 1993-10-25 | ハードディスクエミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07121445A true JPH07121445A (ja) | 1995-05-12 |
Family
ID=17415095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5265285A Pending JPH07121445A (ja) | 1993-10-25 | 1993-10-25 | ハードディスクエミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121445A (ja) |
-
1993
- 1993-10-25 JP JP5265285A patent/JPH07121445A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3105092B2 (ja) | 半導体メモリ装置 | |
| US6467022B1 (en) | Extending adapter memory with solid state disks in JBOD and RAID environments | |
| US4984149A (en) | Memory access control apparatus | |
| KR100610647B1 (ko) | 직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치 | |
| US6459644B2 (en) | Semiconductor memory device with block alignment function | |
| US6366977B1 (en) | Semiconductor storage device employing cluster unit data transfer scheme and data management method thereof | |
| US8031536B2 (en) | Storage device employing a flash memory | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| US5920884A (en) | Nonvolatile memory interface protocol which selects a memory device, transmits an address, deselects the device, subsequently reselects the device and accesses data | |
| JPH05204561A (ja) | フラッシュメモリを記憶媒体とした半導体ディスク | |
| WO1999031592A1 (fr) | Systeme de memoire flash | |
| JP3568110B2 (ja) | キャッシュメモリの制御方法、コンピュータシステム、ハードディスクドライブ装置およびハードディスク制御装置 | |
| JPH1131102A (ja) | データ記憶システム及び同システムに適用するアクセス制御方法 | |
| WO1997050035A1 (en) | Memory device | |
| US4423479A (en) | Cache/disk subsystem with acquire write command | |
| JPH0816886B2 (ja) | 高速書き込み方法 | |
| US8402199B2 (en) | Memory management system and method thereof | |
| US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
| KR20100035408A (ko) | 반도체 디스크 장치 및 그것의 랜덤 데이터 처리 방법 | |
| US6324633B1 (en) | Division of memory into non-binary sized cache and non-cache areas | |
| CN104424124A (zh) | 内存装置、电子设备和用于控制内存装置的方法 | |
| JPH05150913A (ja) | フラツシユメモリを記憶媒体としたシリコンデイスク | |
| JPH07121445A (ja) | ハードディスクエミュレータ | |
| JP3609739B2 (ja) | 半導体記憶装置 | |
| JPH01303547A (ja) | 情報記憶制御システム |