JPH07118722B2 - 高速パケツトおよび周波数スイツチ - Google Patents

高速パケツトおよび周波数スイツチ

Info

Publication number
JPH07118722B2
JPH07118722B2 JP18961890A JP18961890A JPH07118722B2 JP H07118722 B2 JPH07118722 B2 JP H07118722B2 JP 18961890 A JP18961890 A JP 18961890A JP 18961890 A JP18961890 A JP 18961890A JP H07118722 B2 JPH07118722 B2 JP H07118722B2
Authority
JP
Japan
Prior art keywords
packet
optical
frequency
block
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18961890A
Other languages
English (en)
Other versions
JPH0370334A (ja
Inventor
アントネーラ・ダニエール
アルフレド・デ・ボジオ
Original Assignee
クセルト セントロ・ステユデイ・エ・ラボラトリ・テレコミニカチオーニ・エツセ・ピー・アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クセルト セントロ・ステユデイ・エ・ラボラトリ・テレコミニカチオーニ・エツセ・ピー・アー filed Critical クセルト セントロ・ステユデイ・エ・ラボラトリ・テレコミニカチオーニ・エツセ・ピー・アー
Publication of JPH0370334A publication Critical patent/JPH0370334A/ja
Publication of JPH07118722B2 publication Critical patent/JPH07118722B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q11/0066Provisions for optical burst or packet networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Optical Communication System (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光伝送媒体上に送らえるデジタル信号を使用
する通信システムに関し、とりわけ高速パケットおよび
周波数スイッチに係る。
〔従来の技術〕
通信システムの領域における現在の趨勢は、より高速で
デジタル信号の流れを伝送、切り換えて集積したネット
ワーク中での増大する量の通話、ビデオ情報その他の交
換を可能とすることにすることは良く知られている。し
かしながら、電気システムによる電気信号の伝送および
処理には、光技術の活用によつてのみ越えることのでき
得ると思われるスピードリミットが存在する。そこで、
ノードの相互接続が、広帯域、低減衰の光フアイバによ
つて充足された進んだ通信ネットワークが提案された
が、光信号スイッチング手段は依然として基本的には電
気技術を利用している。
そうでなくて、帯域幅の点で光フアイバ伝送ネットワー
クによつて提供される潜在力を妨げることがないよう
に、光技術をスイッチング・システムにも活用すべきで
ある。それはまた繰り返される光−電気および電気−光
信号変換、流れの分割および再組合せを避け、また電気
システム一般につきものの限界を克服するために使用さ
れる全てのトリックを避ける為にも役立つものとなるで
あろう。
今日空間スイッチ、変調器、濾波器、増幅器などとして
作用可能な光ないし光電装置が、光信号スイッチに効果
的に使用できるものとして研究開発されている。電気的
な装置によつて充足される機能の数が、どんどん減少し
て行く通信システムを予想することができ、近い将来、
全く光学的な要素が制御機能のためにも使用されるもの
となるであろう。
同時に、高速パケット・スイッチング・システムが、音
声、ビデオおよびデータ信号に適した情報を搬送する異
なる特性の流れのスイッチングを集積する問題を解決す
るのに益々便利なことが判り、研究されている。事実こ
のシステムは、結果として不使用となるソースのアイド
ル状態期間中には構造物をコネクションに厳しく割当て
ることを要求せず、ネットワークを一瞬ごとに現実の要
求に比例的にのみ占有するだけなので、リソースを最適
化された方法で利用されることを可能とする。
その上、構造物および技術の信頼性は、各ネットワーク
・ノードでの、音声ないしビデオ信号伝送サービスにお
いて無視できない遅延および遅延変化を意味する重い情
報処理を可能とする。このように、データ信号とともに
する、こうした信号の伝送およびスイッチングの集積化
が可能であることが判る。
文献には種々のスイッチング方式、すなわち一般に電気
的装置により制御される光学的接続ネットワークよりな
る電気的接続ネットワークが記載されてきた。その一つ
は、P.シナトおよびA.デボシオが1989年3月1〜3日、
アメリカ合衆国ソルト・レーク市において開催された
『トピカル・ミーテイング・オン・フオトニック・スイ
ッチング』(Topical Meeting on Photonic Switchin
g)の会議議事録に寄稿・出版した『オプチカル・テク
ノロジー・アプリケイション・ツー・フアスト・パケッ
ト・スイッチング』(Optical Technology Application
to Fast Packet Switching)と題する論文中に記述さ
れたパケット・スイッチング・システムである。このシ
ステムでは、2値光学的接続ネットワーク・システム
が、電気的制御ネットワークにより構成されているが、
手順指定情報を含む電気的パケットの通過に際し余りに
も2値的かつ自己手順指定的であつた。結局、情報フイ
ールド専用で、光学的ネットワークに送られている。
他の一つは、M.S.グッドマンらが、1988年9月11〜15日
英国バーミンガムにおいて開催された、ECOC88会議の議
事録の255〜258ページに寄稿し、発行された『デモンス
トレイション・オブ・フアスト・ウエイブレングス・チ
ューニング・フオア・ア・ハイ・パーフォーマンス・パ
ケット・スイッチ』(Demonstration of Fast Waveleng
th Tuning for a High Performance Packet Switch)と
題する論文中に記述されたものである。このシステム
は、二つの重ね合わされたネットワークを、一つは手順
指定制御ネットワークのために、もう一つは情報パケッ
ト専用のために使用する。入力部で光パケットは、メモ
リ・ユニットへの一時的格納のために電気信号に変換さ
れ、次いで、それが向けられる出力部に基づき適切に選
ばれた周波数を割当ることによつてスイッチされる。
もう一つのシステムは、ジャーナル・オン・セレクテッ
ド・エアリア・イン・コミュニケーション6,7,1988年8
月,pp.1107〜1116に掲載・出版された、ケイ.Y.エング
による『ア・フォトニック・ノックアウト・スイッチ・
フオア・ハイ・スピード・パケット・ネットワーク』
(A Photonic Knockout Switch for High−Speed Packe
t Networks)と題する論文に記述されている。この場
合、入来する電気的流れは、光学的流れに変換され、各
入力を特定の光波長に関連させることによりスイッチに
送られる。ここでは、全ての流れが、スター・カプラ中
で合計されたうえ、対応する出力部に送られるべき波長
を選択するのに適した手段に送られる。並列のネットワ
ークが、起こりうるパケット損失を予想するアルゴリズ
ムを使用することにより競合解決につきものの全ての決
定を行うように見える。この制御ネットワークの処理結
果は、異なる波長で流れを選択する手段に対する指令に
あり、そのようにして、流れをそれぞれ対応する出力部
に送るように働き得る。
これらのシステムは、いずれもスイッチ内部での空間ス
イッチングを容易にするために、光搬送波を高ビット伝
送速度の情報の転送あるいは異なる波長での転送に使用
する、しかし複数チャンネルの同時転送のために光フア
イバの広帯域により提供される可能性を利用しているわ
けではない。換言すれば、それらはパケットと空間スイ
ッチングを使用しているが、周波数スイッチングをとり
わけて使用していない。その上、一時的なパケット記憶
が、それを光信号から電気信号に変換した後、電子型の
メモリ上で行われる。
〔発明が解決しようとしている問題点〕
スイッチ制御の観点から言えば、研究されたシステム
は、異なるパケットが同一の転送先にアドレスされたと
き、出力部でのコンテンションを解決するためにノック
アウト・トーナメントの時間位相を必要とする。それ
は、通常のパケット通過時間からある時間間隔を差し引
く必要性を伴い、それはひとえに、取り扱つた流れのビ
ット伝送速度に依存するものである。その結果、スイッ
チングは、連結ビット伝送速度によつて要求されるより
高い速度で行わなければならない。
〔問題点を解決するための手段〕
これらの欠点は、本発明により提供される高速パケット
および周波数スイッチにより克服され、そこでは、パケ
ットと空間スイッチングを利用するだけではなく周波数
マルチプレックシングをも使用し、このようにして、使
用者からスイッチまでの光フアイバの伝送能力を可能な
限り活用している。そのように実施されたネットワーク
は、そのいかなる部分においても、複数チャンネルを並
行して転送する異なる周波数信号の定まつたセットが同
時に存在している。
その上、本スイッチは、電気情報信号の処理を限られた
量でしか必要としない。さらに、この残存した電気レベ
ルの作業は、光レベルで設計することが既に可能で、近
い将来において光技術がより発展したならば、実際に装
備される。
本発明によれば、その各々が、本体とラベルおよびサー
ビス・フイールドを含むヘッダとよりなるパケットに編
成された逐次情報の流れによつて変調された、ある数、
m個の異なる波長の光搬送波の伝送を許容するn個の光
ファイバに接続されたn個の入力部およびn個の出力部
を有する高速パケットおよび周波数スイッチであつて、 n個の入力光フアイバーのいずれの出力部にも現れたm
個の情報の流れが、入力ブロックに送られるものであ
り、 該入力ブロックは、第1のコネクションを通じる連結の
創設・中断が可能である外部プロセッサの制御下でパケ
ット位相再整列およびラベル変換を行い、かつパケット
が結果をn*m FIFOメモリバンクよりなる集中化制御ブ
ロックに伝送する何らかの有効な情報を含むかどうかを
制御するものであり、 出てゆくパケットが、集中化制御ブロックに割当られた
新しい周波数を伝送する制御ブロックから受けたコマン
ドに従がつて、パケットに割当られた光搬送波の周波数
変換をさせるのに適したブロックに導かれ、 出てゆくパケットが、受動再組合せネットワークによっ
てパケットの注入および抽出を許容する入力カップリン
グ装置のファイバ幹線によつて形成される光ファイバ製
遅延線と、集中化制御ブロックの制御下に格納されたパ
ケットを再生、あるいは抽出されたパケットを抑制する
ための装置とよりなる、q個の位置を有する光フアイバ
・ループ・メモリに記憶されるべく単一のフアイバーに
再び組合され、 次いで、抽出されたパケットの光の流れが、受動パワー
分割器に送られ、m個の部分に分割されて周波数変換ブ
ロックに導びかれ、そこで、パケットのうち、只一つだ
けがスイツチから出ていくファイバ上にあるものと同じ
に割当てられた周波数に変換され、残りの全部は廃棄周
波数に変換され、 最後に新周波数のパケットが、受動再組合せ装置中で他
の周波数変換ブロックから来るパケットと一緒に出力光
ファイバ上の流れを形成するように再び組合されること
を特徴とする高速パケットおよび周波数スイッチが提供
される。
〔作用〕
上記したように、本発明の高速パケットおよび周波数ス
イッチは、その各々が、パケットに編成された逐次情報
の流れによつて変調されたある数の異なる波長の光搬送
波の伝送を許容する光ファイバに接続されている。該パ
ケットは、位相で再整列され、そのラベルは接続のセッ
トアップおよび中断のために用意された外部のプロセッ
サの制御下に変換される。
次いで、パケットに割り当てられた光搬送波の周波数変
換が行われ、パケットは、ユニークなファイバに、受動
再組合せネットワークによつて、光ファイバ遅延線であ
る光ループに記憶されるために、再び組合せられる。
光パケットの流れの各々は、周波数変換されるが、そこ
で得られた種々の周波数の中からスイッチから出て行く
対応するファイバに送られるべきものだけが、他の変換
された流れのものと再び組合せられたのち選択される。
〔実施例〕
本発明のこれらの特徴およびその他の特徴は、非限定的
な例示および添付図面を参照した以下の好ましい実施例
の記述により明らかとなるであろう。
第1図に示すように、本スイッチには、ある数mの、異
なる波長の光搬送波の伝送が可能なn本の光ファイバi
1,....,in,u1,....,unに接続された、それぞれn個の入
力部および出力部がある。それらは、パケットに編成さ
れた一連の情報の流れによつて変調される。各パケット
は、ヘッダと情報データを搬送する本体とよりなる。本
体は、全ネットワークを通じて500ビットのオーダーの
一定の長さを有し、受信端子によつてのみ処理される。
ヘッダは、約50ビットの長さを有し、ラベルおよび例え
ばパケットの満/空情報、ラベルのあり得るエラーの訂
正フイールドその他のようなサービス・フイールドを含
む。
本スイッチに到達する各コールは、次いで3つのパラメ
ータ、つまり、1からnまでの光ファイバが接続されて
いる入力部の番号、1からmまでの光ファイバ上を伝送
される光搬送波の一つの波長、およびラベルに基づいて
定義される。これらのパラメータは、各インター・スイ
ッチ幹線に限られた有効性を有する、つまり、どの様に
して、同一のパラメータを有する異なる幹線上のコール
が、異なる使用者から到達し、異なる使用者に向けられ
得るかと言うことである。このことが、各スイッチによ
る全ての可能な割当の利用性の意味での最大のネットワ
ークの柔軟性を許容する。このパケット・スイッチング
技術の柔軟性によつて提供される有利性に加えて、光学
的波長を選択する可能性により、ラベルの割当における
さらに大きな自由度を享有することができる。
第1図は、全てのコールに共通な制御ブロックはさてお
き、単一の光ファイバ上に存在するコールのスイッチン
グを取り扱うのに必要な全てのブロックを示すものであ
る。その他のn−1番の入力のために対応する数のブロ
ックがあることは明らかである。
どの一つの光ファイバの入力部、例えばファイバi1の入
力部にも現れるm個の情報の流れは、パケット位相再整
列とラベル変換とを行うブロックSY1に送られる。
同類のブロック群が、その他のn−1本のファイバにも
接続されているが、図面に複雑にしないため第1図には
示していない。
これらのブロック群を使用する必要性は、各パケット
が、伝達位相における相違および異なる長さを有する光
ファイバ幹線を通じる伝搬時間のため、それぞれ異なる
遅延でスイッチの入力部に現れると言う事実に由来して
いる。再整列の後、異なる光ファイバに属するパケット
の全てのヘッダ、および異なる波長の光搬送波は、同時
に、対応するブロックSY1の出力部に現れる。
この他に、パケット・スイッチングは、連想メモリによ
るラベルの変換を必要とする。この操作はスイッチング
操作であるが、その目的は、各パケットに各幹線に沿つ
て最も便利なラベルを割り当てることにより、既に述べ
たようなネットワークの柔軟性を利用することにある。
この変換は、電気型のメモリの助けによりブロックSY1
で行われる。新/旧ラベル間の正確な関連に関する情報
は、図示していないスイッチ・プロセッサに接続された
マルチプル・コネクション61を通じて供給される。この
プロセッサは、連結セットアップおよび切断が出来、新
/旧の両ラベルを知つている。
そのうえ、ブロックSY1は、各パケットが有効な情報を
含んでいるか、あるいはラインがアイドル状態にあるか
を確立する能力も有している。有効パケット条件は、活
動状態に適したビットを含む適当なパケット・フイール
ドを解読することにより検出される。能動パケットが検
出された場合、適当な信号が、コネクションy1を通じて
集中化制御ブロックCMに送られる。ブロックCMは、連結
セットアップ位相の間に定義されたコールを適した情報
を含んでいる、そして該情報に従い、各到達パケット
に、ある出力光ファイバに割当て、ある搬送波周波数を
割当てることにより、それが向けれらるべきネットワー
ク・ゲートを確立することができる。
ブロックSY1からの出力部で、パケットは、マルチプル
・コネクションb1からブロックFC1へ導かれる、ブロッ
クFC1は、制御ブロックCT1によつて受信され、マルチプ
ル・コネクションc1を通じる指令に従いパケットに割当
てられた光搬送波の周波数変換を行うに適したものであ
る。ブロックCT1は、コネクションp1を通じ集中化制御
ブロックCMに割当てられた新周波数を伝達する。
周波数変換器FC1は、ブロックSY1がコネクションb1に供
給しているものが、電気の流れか、光の流れかによつ
て、2つの異なるやり方で実施され得るようになつてい
る。
FC1は、電気の流れを、光搬送波を新周波数で変調する
のに使用できる。該搬送波は、電気的指令によつて制御
され得るレーザー、例えば、ジャーナル・オブ・ライト
ウエイブ・テクノロジー6,11,11/88,のK.コバヤシらに
よる『シングル・フレクエンシー・アンド・チュンナブ
ル・レーザー・ダイオード』(Single Frequency and T
unable Laser Diodes)と題する記事に述べられたよう
な型のレーザDFBにより放射周波数で発生される。
そうでなければ、FC1は、SY1からコネクションb1に供給
される光の流れに直接作用して周波数変換を遂行するこ
ともでき、その場合の出力周波数の選択は、変換光搬送
変更の電気コマンドによつて常に得られる。この型の周
波数変換は文献で既知の技術を利用する(エレクトロニ
クス・レターズ,18/8/88,24,17,pp,1106〜1107)。この
ような構成は、技術的にはより弱いが、技術が成熟した
時は何時でも、それ以上の改良をせずに、電/光ブロッ
クSY1を純光学的ブロックで置き換えることができると
言う利点がある。
FC1から光ファイバ束e1上に出て行くパケットは、受動
再組合せネットワークSC1により、単一のファイバd1上
で再び組合される。このファイバd1は、以下に述べるよ
うにブロックCMを、その時間間隔で受信した情報を処理
し、出力における競合の解決に役立つ決定をするように
させるのに充分な長さの純粋な遅延線である。
ファイバd1を通じて出て行くパケットは、次いで、続い
て設けられた、同一時間に同一転送先に向けられたパケ
ットの出力相互間の競合を制御する光メモリ素子で統計
的格納操作を受ける。この格納のおかげで、コールのロ
ジック・チャンネル番号だけで相違する該パケットは、
同一の光ファイバおよび同一の出力周波数が同時に占有
されることを避けて、待機状態に置かれる。既知のアル
ゴリズムを使用して、衝突するパケットの中、一つを除
き、他の全部を適当な優先性ルールでアイドル条件に置
くことにより、これらの競合の最良の管理の実行が可能
とされる。
パケット格納は、幹線t1およびt′1で形成される光フ
ァイバ遅延線と装置MD1およびAS1との両方で構成された
光ループ・メモリによつて遂行される。遅延線t1および
t′1内部で、記憶されるべき各パケットに異なる光学
的波長の搬送波を与えることにより、qに等しい数のメ
モリ記憶位置が実現される。qの値は、スイッチによつ
て取り扱われるトラフイック(コール量)の統計的配慮
に基づき確立される、例えば、n=16,m=10で、接続利
用フアクターが0.5のスイッチに対して、qは、得よう
とする損失プロバビリテイの関数で50と100との間で変
わり得る。
与えられた瞬時間にファイバd1に現れるパケットのセッ
トは、入力カップリング装置MD1によつて遅延線t′1
を呼び出すが、MD1は、例えばSPIE,479,ファイバ・オプ
チック・カプラーズ・コネクターズ・アンド・スプライ
ス・テクノロジー(1984)pp.2−8,のC.M.ラグデールら
の『レビユー・オブ・フユーズド・シングル・ノード・
カプラー・テクノロジー』(Review of fused single n
ode coupler technology)と題する記事に示唆される様
なタイプのもので、パケットのセットは、それをパケッ
ト時間内にカバーするようにループ内を循環する。完全
な一ラウンドの終わりに、遅延線上に存在するパケット
のセットは、異なる波長で到達する新しいパケットのセ
ットとともに、新ラウンドを空間的に並んで開始する。
先行するセットは、抽出され、同時に、現存するパケッ
トの中から、その時間間隔でネットワークを通じて送ら
なければならないものを抽出するためにファイバg1に送
り出される。
この装置は、流れに、ファイバg1まで乱されることなく
通過すること、および、スイッチングを待機してループ
内に現存する周波数で、並んで半分のパワーをもつてフ
ァイバt′1内に挿入されること、の両方をさせる。ル
ープ内での各ラウンドにおいて、全てのパケットは、ス
イッチングのため後続の空間ネットワークに提供される
が、全てのパケットがスイッチされるわけではない、と
言うのは、その中のあるものはループ内に残るのであ
る。この二重の機能(パケットを空間ネットワークに送
ること、およびそれらを再び格納すること)は、入力部
に現れる信号を混合し、それを出力部で分割する3−dB
方向性カプラーで達成される。
カップリング装置MD1を光ファイバ・ループt1,t′1に
挿入したことによる半分の光パワーの損失のために、待
機状態でメモリ内に残されることとなるパケットは、ル
ープに沿つて置かれたq個の周波数選択的光増幅器のセ
ットである装置AS1で再生される。この増幅器は、その
時間間隔でスイッチされるべく後続のブロックに送られ
るパケットを抑制する機能をも遂行する。
装置AS1の各増幅器は、パケットスイッチングを制御す
る集中化制御ブロックCMにより、マルチプル・コネクシ
ョンf1を通じて駆動される。ループt1内に特定の周波数
で格納されているパケットに循環を続けさせるか、スイ
ッチされるようにするかによつて、対応する増幅器が、
増幅の状態あるいは減衰の状態に置かれる。
遅延線t1から抽出され光ファイバg1に現れた光の流れ
は、受動パワー分割器SS1に送られ、そこでn*m部分
に分割される、この部分の数は、ネットワークの入力
(または出力)と同じ数すなわちnに、各コネクション
のチャンネルの数すなわちmを掛けたものである。得ら
れた流れは、それぞれm本のファイバよりなる束であ
る、n個の出力光ファイバ束h11,h12,....h1nに供給さ
れる。
受動パワー分割器SS1は、2値トリー接続されたヒュー
ズド・フアイバである複数の2X2カプラーで実施するこ
とができる。この場合、各カプラーの二つの入出力部中
一つずつだけ使用されている。この代わりに、アメリカ
合衆国特許第4,722,582号(1989年2月2日)に記載さ
れた型の装置も使用することができる。
分割器SS1の出力部での流れは、周波数変換ブロックに
送られる。図面では、遅延線で使用された周波数のパケ
ットよりなるファイバ束h11の一本の上の各流れが、周
波数変換ブロックFK11に収容されたm個の周波数変換器
の一つに送られるが、そこでは只一つのパケットだけ
が、スイッチから出て行くファイバ上のものに割り当て
られた周波数に変換され、他の全部は、出て行くファイ
バに到達しなくて良いので、それら廃棄する目的でのみ
使用される周波数に変換される。
周波数変換ブロックFK11には、既述のブロックFC1が実
施されていても良い。
このようにして得られたファイバ束k11上のパケット
は、受動再組合せ装置SR1により、図示していない他の
周波数変換ブロックからm本のファイバk12,....,k1nの
束を通じて来るものと再び組合される。このようにし
て、スイッチから出て行く光ファイバu1,u2,....unの各
々は入力ファイバi1,i2,....,inと同数の流れ、異なる
入力のセットのいかなるものから来る全てのものを受け
取る;なお、複数のパケットが、同一の入力部から到達
してもよい。
再組合せ装置SR1は、パワー分割器SS1に等しいが、入出
力を逆にして使用する。
SS1、FK1およびSR1の全ブロックは、純粋な受動スイッ
チング・ネットワークを形成し、マルチプル・コネクシ
ョンj1を通じて制御ブロックCMに制御される、内部周波
数変換ステージとして働く。
制御ブロックCMは、先入れ先出し方式(FIFO)で制御さ
れるメモリ・バンクよりなり、メモリの数はスイッチが
取り扱うチャンネルの数、すなわちn*mに等しく、そ
こにパケットが送られるべきチャンネルおよび周波数の
コードを含んでいる。
このようなアドレスの列は、到着の順に格納され、正確
な送信列およびスイッチされるべきパケットのアロケー
ションを再構成するのに役立つ。各時間間隔において到
達するパケットは、ラベル変換器SY1によつて処理され
るが、変換器SY1から制御ブロックCMには、コネクショ
ンm1を通じ、そこにパケットが送られるべき、出て行く
チャンネル/周波数の対およびその活動性状態に関連す
る情報が送られる。該情報に基づきブロックCMは、そこ
に到達するパケットが送られるべき出力(チャンネル/
周波数)に適するメモリを選び、その中にパケットが格
納されている位置(リンク/周波数)に関する情報を書
き込む。制御ブロックCMは、この操作をその時間間隔内
に到達する全てのパケットについて行い、周波数変換を
することのできる装置の駆動信号を取り出すため全ての
行列ヘッダの読み取りを行うものとなつている。
これに類した構造は、既に他の高速パケット・スイッチ
ング・システムに使用されている。たとえば、ICC'87,p
p,769以後に掲載されたJ.P.コードリユーらの『プレリ
ュード:アン・アシンクロナス・タイム・デビジョン・
ネットワーク』(Prelude:An Asynchronous Time Divis
ion Switched Network)と題する論文に見出される。
パケット位相再整列およびラベル変換を行い、パケット
活動性状態を制御するブロックSY1は、第2図により詳
しく示されている。
フアイバi1は、入来する光信号を、m部分に分割し、対
応する数の出力フアイバ11,.....1mに送るパワー分割器
SP1にアクセスしている。既に述べたように、mは、入
来する各フアイバi1,.....inに現れた異なる周波数の数
を示す。SP1から出ていくフアイバの一つ、たとえば、
フアイバ11、に現れる異なる周波数のm信号は、増幅ブ
ロックAI1に入り、そこで増幅され、次いで帯域通過フ
イルタFI1で濾波される。
手頃なフイルタは、1988年9月11〜15日ブライトンで開
催されたECOC 88会議議事録pp.243に記述されたもので
良い。
フアイバ31のフイルタFI1出力部に現れる唯一の信号
は、変換器CI1によつて電気信号に変換される。この信
号は、ワイヤ41を通じて、個々のパケットに働き掛ける
マルチプレクサMI1に送られ、そこでラベルが変更すべ
きものであれば、ヘッダを本体から分離するようにされ
る。
マルチプレクサMI1は、ワイヤ81を通じてタイムベースB
T1により制御され、ワイヤ131を通じて、パケットのヘ
ッダをラベル変換メモリMH1に、あるいはワイヤ51を通
じて、その本体をパケットメモリMP1に送る。
タイムベースBT1は、情報の流れの特定のコードなど
の、適当な同期2進列の検出よりなる適当な方法で、入
力光フアイバi1に到達する信号タイミングに同期し、こ
のようにして、特定の入力光フアイバ上の各パケットの
始まりと終わりに見出しをつけるようにする。事実、お
互いの位相関係は先験的には知られていないので、各ス
イッチ入力は、同期と言う観点から自律的に取り扱う必
要がある。
メモリMH1およびMP1への書き込みは、それぞれワイヤ91
および101を通じて、タイムベースBT1により制御され
る。パケット本体が、メモリMP1に書き込まれている
間、メモリMH1は、ラベルに必要な処理操作を施し、更
新したラベルを、ワイヤ71を通じて、メモリMP1に再書
き込みし、他方到達するパケットのルーチング情報を、
他の同様なワイヤとともに第1図のコネクションm1を構
成するワイヤm11を通じて、CMに送る。新旧ラベル間の
正確な関連に関する情報は、スイッチ・プロセッサへの
第1図のコネクション61を形成するよう、他の同類のワ
イヤと接続されたワイヤ611を通じてメモリMH1に送られ
る。
全ての光入力フアイバに現れるパケットのスイッチに対
する位相再整列は、ワイヤ111を通じて供給される全て
のスイッチ・ユニットに共通なタイムベースBXによる指
令に従う、全mxnメモリMP1の同時読み取りにより行われ
る。メモリMP1の出力部において、1本のコネクション
のパケットの流れが、ワイヤb11上で利用可能となる
が、これは、図示していない他のm個の整列メモリMP
2,.....,MPnからのワイヤとともに第1図のマルチプル
・コネクションb1を形成するものである。
第2図にとどまつて説明するが、活動性フイールド検出
機能は、ワイヤ121上の信号によりタイムベースBXで刻
時されるメモリ・ユニットFF1によりワイヤb11から同期
的にピックアップされる1ビットのレベルの解読に対応
する。この情報は、ワイヤy11を通じ集中化制御ブロッ
クCMに供給され、そこで以下に説明するように、多くの
操作の可能/禁止(enabling/inhibiting)情報として
使用される。ワイヤy11は他の同種のものとともに第1
図のコネクションy1を形成する。
ブロックSY1は、将来光メモリ技術が充分に成熟すれ
ば、完全に光学的なブロックと置き換えることができ
る。同期機能の実施に関する限り、エレクトロニクス技
術が使用されており、所要の光/電気変換が後続ブロッ
クで、他の機能を実施するためにも利用され得る、しか
し、これらの機能も近い将来光学技術によつて実施され
るものであるが、現在のところ、場合にもよるが電気技
術による方がより良く実施され得るものである。他の機
能の一例は、パケット活動性フイールド検出機能であつ
て、これは光のそれと比べて電気論理回路の方がより良
く成熟しているために、むしろ他の全部光学技術によつ
て実施するものよりは、電気的同期ブロックで実現する
ことができる。
第1図の制御ブロックCT1は、第3図においてより詳し
く表される。
制御ブロックCT1は、マルチプル・コネクションy1を通
じて能動パケットの数に関する情報を、また、コネクシ
ョンm1を通じてパケット・ルーチング情報を受け取る。
制御ロジックCL1は、この情報およびその瞬間に話中で
ある光メモリt1,t′1の位置の数に基づき、いかに多く
の受信リクエストをコネクションr1を通じてFIFO型のメ
モリLL1に送つて良いかを決定する。
このメモリLL1は、ループt1,t′1で、空いているか、
ループの周波数が使用され、開放される度に更新される
位置のリストを含んでいる。メモリLL1は、制御ロジッ
クCL1のリクエストを、空いている周波数に関するコー
ドの列に自動的に変換し、これを、マルチプル・コネク
ションp1を通じてインターフエイスLD11,LD12,...,LD1q
に送る。該インターフエイスは、周波数変換器FC1(第
1図)の駆動を可能とするものであるが、パケット到達
と厳密に同期した変換を可能とするために、集中化タイ
ムベースBX(第2図)によつて正確に刻時される。
インターフエイス出力部c11,....c1qにおけるアナログ
信号は、周波数変換器FC1(第1図)に収容されたレー
ザ装置に働き、パケット出力周波数を決定する。ワイヤ
c11,....c1qは、第1図のコネクションc1を形成する。
マルチプル・コネクションp1はまた、外側のブロックCT
1を、集中化制御ブロックCM(第1図)のために利用可
能にして、それに、パケットに割り当てられたループ光
メモリ位置を知らせる。
格納されたパケットを再生するためにループ光メモリと
ともに置かれる装置AS1は、第4図に示されている。そ
れは、その出力が選択的増幅器のバンクA11,....A1qに
供給される受動パワー分割ネットワークSD1よりなるも
ので、増幅器は、増幅した光信号を受動再組合せネット
ワークSK1に供給する。
ネットワークSK1の出力部はループ光メモリのフアイバt
1に接続されている。選択的増幅器A11,....A1qは、第1
図の集中化制御ブロックCMから来るワイヤf11,....f1q
によつて制御される、たとえばDFBレーザが装備されて
いてもよい。勿論、現在の時間間隔でスイッチされ、光
メモリに残つていないパケットは、対応する増幅器を停
止することにより抑制される。
上述してきたことは、非限定的な例示であることは明ら
かであり、その変形および改良は特許請求の範囲を逸脱
することなく可能であることは言うまでもない。
【図面の簡単な説明】
第1図は、本スイッチを概括的に示すブロック図、 第2図は、第1図中SY1で示したブロックのブロック
図、 第3図は、第1図中CT1で示したブロックのブロック図
であり、また 第4図は、第1図中AS1で示したブロックのブロック図
である。 SY1……パケット位相再整列とラベル変換とを行いパケ
ット活動性状態を制御するブロック、 SP1……パワー分割器 AI1……増幅ブロック FI1……帯域通過フイルタ CI1……光/電気変換器 MI1……マルチプレクサ MH1……変換メモリ MP1……パケットメモリ BT1、BX……タイムベース FF1……メモリ・ユニット CT1……制御ブロック、 CL1……制御ロジック LL1……FIFO型のメモリ LD11〜LD1q……インターフエイス CM……集中化制御ブロック、 FC1……光搬送波の周波数変換ブロック、 SC1……受動再組合せネットワーク、 MD1……入力カップリング装置、 AS1……周波数選択的光増幅ブロック、 A11,〜A1q……選択的増幅器 SD1……受動パワー分割ネットワーク、 SK1……受動再組合せネットワーク、 SS1……受動パワー分割器、 FK11〜11n……周波数変換ブロック、 SR1……受動再組合せ装置 i1〜in/u1〜un……入/出力光ファイバ、 b1,c1,d1,e1,g1,h1,j1,k1,m1,p1,r1およびy1……(マル
チプル)・コネクション、 t1およびt′1……光ファイバ遅延線、 31,41,51.61,71,81,91,101,111,121および131……(マ
ルチプル)・コネクション/ファイバまたはワイヤ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04Q 3/52 101 Z 9076−5K (56)参考文献 特開 平1−126095(JP,A) 特開 平1−126096(JP,A) 特開 平2−27892(JP,A)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】その各々が、本体とラベルおよびサービス
    ・フイールドを含むヘッダとよりなるパケットに編成さ
    れた逐次情報の流れによつて変調された、ある数、m個
    の異なる波長の光搬送波の伝送を許容するn個の光ファ
    イバ(i1,....,in,u1,....un)に接続されたn個の入力
    部およびn個の出力部を有する高速パケットおよび周波
    数スイッチであつて、 n個の入力光フアイバー(i1)のいずれの出力部にも現
    れたm個の情報の流れが、入力ブロック(SY1)に送ら
    れるものであり、 該入力ブロック(SY1)は、第1のコネクション(61)
    を通じる連結の創設・中断が可能である外部プロセッサ
    の制御下でパケット位相再整列およびラベル変換を行
    い、かつパケットが結果(y1)をn*m FIFOメモリバン
    クよりなる集中化制御ブロック(CM)に伝送する何らか
    の有効な情報を含むかどうかを制御するものであり、 出てゆくパケット(b1)が、集中化制御ブロック(CM)
    に割当られた新しい周波数を伝送(p1)する制御ブロッ
    ク(CT1)から受けたコマンド(c1)に従がつて、パケ
    ットに割当られた光搬送波の周波数変換をさせるのに適
    したブロック(FC1)に導かれ、 出てゆくパケット(e1)が、受動再組合せネットワーク
    (SC1)によってパケットの注入および抽出を許容する
    入力カップリング装置(MD1)のファイバ幹線(t1,t′
    1)によつて形成される光ファイバ製遅延線と、集中化
    制御ブロック(CM)の制御(f1)下に格納されたパケッ
    トを再生、あるいは抽出されたパケットを抑制するため
    の装置(AS1)とよりなる、q個の位置を有する光フア
    イバ・ループ・メモリに記憶されるべく単一のフアイバ
    ー(d1)に再び組合され、 次いで、抽出されたパケットの光の流れ(g1)が、受動
    パワー分割器(SS1)に送られ、m個の部分に分割され
    て周波数変換ブロック(FK11)に導びかれ、そこで、パ
    ケットのうち只一つだけがスイツチから出ていくファイ
    バ上にあるものと同じに割当てられた周波数に変換さ
    れ、残りの全部は廃棄周波数に変換され、 最後に新周波数のパケット(k11)が、受動再組合せ装
    置(SR1)中で他の周波数変換ブロックから来るパケッ
    ト(k12,....,k1n)と一緒に出力光ファイバ(u1,u
    2,....,un)上の流れを形成するように再び組合される
    ことを特徴とする高速パケットおよび周波数スイッチ。
  2. 【請求項2】n個の入力ブロック(SY1)の各々が、入
    力光信号(i1)をm個の部分に分割するパワー分割装置
    (SP1)を含み、そのm個の部分が、増幅ブロック(AI
    1)に入り増幅された上帯域通過フイルタ(FI1)で濾波
    されて得られた信号(31)のみが、電気−光学変換器
    (CI1)によつて電気信号(41)に変換され、タイムベ
    ース(BT1)の制御(81)下で本体からヘッダを分離す
    るマルチプレクサ(MI1)に送られ、それによりヘッダ
    (131)はラベルの変換メモリ(MH1)に、本体(51)
    は、パケットメモリ(MP1)に送られ、そこで、更新済
    のラベルが、外部プロセッサの制御下で、その後、書換
    えられ、パケットメモリ(MP1)全部の現時点での読み
    取りおよびメモリユニット(FF1)によつて同期的にピ
    ックアップされたビット(b11)のレベルの解読により
    位相再整列が行われることを特徴とする特許請求の範囲
    第1項に記載の高速パケットおよび周波数スイッチ。
  3. 【請求項3】n個の制御ブロック(CT1)の各々が、能
    動パケットの数に適する情報(y1)および該光メモリに
    割当られた周波数に基づき、受取り接続要求(r1)をFI
    FOメモリ(LL1)に送る制御ロジック(CL1)を含むもの
    であり、該FIFOメモリ(LL1)が、引き続いて空いてい
    る周波数(p1)に適するコードの列を、周波数変換を行
    うに適した該ブロック(FC1)を駆動するためのインタ
    フエイス(LD11,LD12,.....,LD1q)に対して発生するも
    のであることを特徴とする特許請求の範囲第1項に記載
    の高速パケットおよび周波数スイッチ。
  4. 【請求項4】該格納されたパケットを再生し、あるいは
    抽出されたパケットを抑制するための装置(AS1)が、
    受動パワー分割ネットワーク(SD1)よりなり、該ネッ
    トワーク(SD1)の出力は、一群の選択的増幅器(A1
    1,....,A1q)に供給され、そこで増幅された光信号は、
    受動再組合せネットワーク(SK1)に供給されるもので
    あることを特徴とする特許請求の範囲第1項に記載の高
    速パケットおよび周波数スイッチ。
JP18961890A 1989-08-01 1990-07-19 高速パケツトおよび周波数スイツチ Expired - Lifetime JPH07118722B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8967656A IT1233075B (it) 1989-08-01 1989-08-01 Commutatore veloce di pacchetto e frequenza
IT67656-A/89 1989-08-01

Publications (2)

Publication Number Publication Date
JPH0370334A JPH0370334A (ja) 1991-03-26
JPH07118722B2 true JPH07118722B2 (ja) 1995-12-18

Family

ID=11304275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18961890A Expired - Lifetime JPH07118722B2 (ja) 1989-08-01 1990-07-19 高速パケツトおよび周波数スイツチ

Country Status (6)

Country Link
US (1) US5099347A (ja)
EP (1) EP0411562B1 (ja)
JP (1) JPH07118722B2 (ja)
CA (1) CA2022503C (ja)
DE (2) DE69017115T2 (ja)
IT (1) IT1233075B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9024327D0 (en) * 1990-11-08 1990-12-19 British Telecomm Optical memory
CA2284243C (en) * 1991-01-10 2000-12-12 Fujitsu Limited Optical processing device operating in a wavelength-synchronized mode and an optical circuit exchanger that uses such an optical processing device
US5657144A (en) * 1991-01-10 1997-08-12 Fujitsu Limited Optical processing device operating in a wavelength-synchronized mode and an optical circuit exchanger that uses such an optical processing device
NL9200391A (nl) * 1992-03-03 1993-10-01 Nederland Ptt Inrichting voor het in een stroom van transmissiecellen aanbrengen van een wijziging.
FR2689711B1 (fr) * 1992-04-03 1994-05-13 France Telecom Reseau de telecommunications.
IT1257546B (it) * 1992-06-15 1996-01-30 Cselt Centro Studi Lab Telecom Commutatore ottico per reti a commutazione veloce di cella.
EP0639037B1 (en) * 1993-07-14 2002-10-02 Nippon Telegraph And Telephone Corporation Photonic frequency division multiplexed FIFO buffer
IT1273098B (it) * 1994-03-31 1997-07-04 Cselt Centro Studi Lab Telecom Dispositivo per il riallineamento di fase di celle atm in nodi atm ottici
US5610746A (en) * 1995-09-29 1997-03-11 Ranalli; Eliseo R. Programmable switched delay encoder
DE19640070A1 (de) * 1996-09-28 1998-04-02 Alsthom Cge Alcatel Wellenlängenwandler, der für hohe Bitfolgefrequenzen geeignet ist
GB2321563B (en) * 1997-01-24 1999-04-21 Plessey Telecomm Burst mode wavelength manager
US6917739B2 (en) * 2003-03-27 2005-07-12 Agilent Technologies, Inc. Optical cache memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636623B2 (ja) * 1984-08-31 1994-05-11 日本電信電話株式会社 時分割形光通話路
CA1274612A (en) * 1985-11-22 1990-09-25 Nec Corporation Wavelength division optical switching system having wavelength switching light modulators
JPH0787624B2 (ja) * 1987-11-11 1995-09-20 沖電気工業株式会社 光波長多重自己ルーチングスイッチ
JPH01126096A (ja) * 1987-11-11 1989-05-18 Hitachi Ltd 波長多重信号用光スイッチ
IT1219054B (it) * 1988-02-29 1990-04-24 Cselt Centro Studi Lab Telecom Nodo per rete a commutazione veloce di pacchetto in tecnologia ottico elettrica
JPH0712230B2 (ja) * 1988-07-18 1995-02-08 富士通株式会社 光交換システム

Also Published As

Publication number Publication date
IT8967656A0 (it) 1989-08-01
EP0411562A2 (en) 1991-02-06
EP0411562B1 (en) 1995-02-22
DE69017115D1 (de) 1995-03-30
DE69017115T2 (de) 1995-07-20
EP0411562A3 (en) 1992-04-01
CA2022503C (en) 1998-04-28
DE411562T1 (de) 1992-10-15
IT1233075B (it) 1992-03-14
JPH0370334A (ja) 1991-03-26
US5099347A (en) 1992-03-24
CA2022503A1 (en) 1991-02-02

Similar Documents

Publication Publication Date Title
EP0347903B1 (en) High-speed optical packet switching system using optical buffer between incoming and outgoing channels
Danielsen et al. Optical packet switched network layer without optical buffers
CA2314322C (en) Optical switch and protocols for use therewith
Blumenthal et al. Photonic packet switches: Architectures and experimental implementations
EP2665212B1 (en) Optical data transmission system
US5005167A (en) Multicast packet switching method
CA1331047C (en) Node for a fast packet-switching network in optical-electrical technology
US20020057861A1 (en) Optical IP switching router architecture
JPH10135916A (ja) 波長バイパスリング網および光リング網においてトラヒックの経路を決める方法
JPH07118722B2 (ja) 高速パケツトおよび周波数スイツチ
JP2857931B2 (ja) 大容量モジュールatmスイッチ
JP3142064B2 (ja) Atmシステム適合三段スイッチングユニット
Khalil et al. Sequential and hybrid grooming approaches for multicast traffic in WDM networks
JPH08262508A (ja) 光子スイッチング・マトリックス
Shaddad et al. Contention resolution of optical burst switching for data center
Bannister et al. An all-optical multifiber tree network
De ZHONG et al. A modular Tbit/s TDM-WDM photonic ATM switch using optical output buffers
JP2920790B2 (ja) パケットスイッチ
Reza et al. Hybrid buffering architecture using feed-forward and feedback share fiber delay lines
Chlamtac et al. An optical data double ring network
CN101112116A (zh) 借助光突发交换网传输数据分组的方法和光突发交换网的网络节点
Sivalingam On WDM-ATM network architectures
KR20170006743A (ko) 파장-공간-시간 광 스위칭을 위한 전광 스위칭 네트워크 장치 및 그 방법
Chlamtac et al. CROWNs: all-optical WDM multiring topologies
US20030235412A1 (en) Optical ring network with decoupled read and write fibers