JP2857931B2 - 大容量モジュールａｔｍスイッチ - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、一般的には大容量ATM（非同期転送モー
ド）スイッチに関する。特に、バッファおよびインプッ
ト／アウトプット（I/O）ポートを有する複数のモジュ
ールが論理マトリックス状に配置されたATMスイッチに
関する。本発明にかかるATMセルは、コネクション制御
信号に応答して、１個またはそれ以上のセル列の状態で
バッファおよび／または高速伝送バスに応じて、I/Oポ
ート間で交換される。

背景技術 大容量ファイバ通信では、合理的なコストで、極めて
大量のデータをノード間で伝送する手段がすでに提供さ
れている。広帯域アクセスシステムは、家庭へのファイ
バ、市場へのファイバ、同軸ケーブル、無線システムの
ような通信システムにそのシステム構築の基礎をおいて
おり、ユーザとローカル・アクセス・ノードとのコネク
ションに寄与している。非同期転送モード（ATM）広帯
域通信のユーザが増え、全体のネットワーク・トラフィ
ック量が増えている中で、有効なアクセスネットワー
ク、タンデム（中継）ネットワークを建設するには、伝
送速度が100から1000ギガビット／秒の大容量ATMスイッ
チが必要となる。

ネットワークアーキテクチャの革新により、多数でよ
り小型のノードが接続されたネットワークがさらに拡張
・分散されているが、都市や社会でのトラフィックの地
理的な集中の問題があり、さらに、広帯域のリング型、
ツリー型、スター型などのアクセスネットワークを接続
するコストを下げる必要があり、より少ない機器で大き
い通信サイトをカバーする運営節約の問題があり、その
場合に、通信トラフィックを１万人−10万人のユーザが
利用できるようなスイッチに集束させることが引き続き
要請される。接続デバイスの数が少なくて、しかも、容
量の大きいタンデムスイッチがよりコスト的に有利であ
る。ボイストラフィックで5,000−80,000アーランのス
イッチ能のあるローカルスイッチ、タンデムスイッチが
今日ではすでに普通に使用されている。トラフィックの
パターンや社会の興味が大きくは変化しないと仮定して
も、現存の電話ネットワーク容量を考えただけでも、そ
の伝送速度は、単純に見積もって、現在の64キロビット
／秒から0.4−５ギガビット／秒に拡大する筈である。

広帯域ネットワークにおける端末でのトラフィックデ
マンドと平均ビット率についてはその予測は容易ではな
い。提供されるネットワークサービスにより変動がある
けれども、ユーザ１人当たりの平均ピーク・アワー・デ
マンドは、少ない場合には100キロビット／秒、多い場
合で10メガビット／秒の範囲であろう。例えば、MPEG2
を使用したデジタルのビデオオンデマンドの場合の１家
族当たりのネットワークデマンドは５−10メガビット／
秒のレベルにすぐに届く筈である（この手の予測におい
て、ボトルネックになるのはビデオサーバ容量であ
る）。

10万人のユーザ分の全体デマンドを処理するには、１
テラビット／秒の総交換容量が必要である。低コストの
ネットワークが提供されるなら、すでに現在において存
在している数百万のホームコンピュータから10メガビッ
ト／秒を越えるピークレートで、広帯域ネットワークを
通してデータを伝送することができるであろう。

今日では、データと進展するマルチメディアマーケッ
トの両方に対応できるATMスイッチが提供されつつあ
る。これらのスイッチの伝送速度は、600メガビット／
秒以下から数十ギガビット／秒の範囲である。しかし、
大量のポイント・ツー・マルチポイントまたはポイント
・ツー・ポイントのトラフィックを効果的に交換する機
能について今後解決せねばならない問題がある。

米国特許第5,126,999号（1992年６月30日発行、Munte
r等）には、アウトプット・インプット分離型バッファ
がクロスポイント・セレクタ回路によりリアルタイムで
動作して、組み合わせバッファフィル／エイジ・アルゴ
リズムが実現されているATMスイッチが開示されてい
る。

米国特許第5,241,536号（1993年８月発行、Grimble
ら）は、タイムスロット使用デバイスが提供されてい
て、インプットポートとアウトプットポートとの間の最
も高速なコネクションのスケジューリングができる機能
を持つATMスイッチを開示している。

米国特許第5,130,975号（1992年７月14日発行、Akat
a）には、タイムスロット・スケジューリング機能を備
えており、空間分割切り替えユニットの中でパケットが
衝突を起こすことを防止するようにしたATMスイッチを
開示している。空間分割切り替えユニットのスループッ
トを改善するために、各ポートにあるパケット・バッフ
ァが、タイムスロット・スケジューリング・ユニットに
より割当てられたタイムスロット内で、パケットを順番
に書き込み、読み出しがランダムでなされるようになっ
ている。

米国特許第5,157,654号（1992年10月20日発行、Cisne
ros）には、大型スイッチ用のコンテンションの解決法
が開示されている。ここでは自己ルーチング・クロスポ
イントの並列プレーンを一緒に使用したセルアドレス予
測法、時間をずらした段階的コンテンション解決法、イ
ンプットとアウトプット・モジュールを基礎にしたメモ
リの共有法を活用したものである。

米国特許第4,956,839号（1990年11月11発行、Torii
等）には、ATMライン終端ユニットおよび自己ルーチィ
ング・空間分割スイッチが含まれたATMスイッチを開示
している。

本願出願人の同時係属出願第08/352,405（1994年12月
８日出願、本出願のレファレンスとして添付）には、大
容量ATMスイッチを開示してある。このスイッチは、空
間スイッチクロスポイント、インプット・アウトプット
バッファ、これらを接続している高速伝送リンクにその
機能の基礎をおいている。

コネクション制御信号の交換によりバッファ間にコネ
クションが形成され、ATMセル列がバースト単位で伝送
されるようになっている。高速伝送リンクとバースト単
位のセル伝送を組み合わせることで、比較的低速の制御
信号で、しかも大容量のスイッチ機能が達成されてい
る。

スイッチにとって、大容量であることだけでなく、拡
張つまり最大まで交換容量（伝送速度）を拡大できるこ
とが望ましく、例えば、50−1000ギガビット／秒を達成
できるかどうかである。如何にスムースに容量拡張をす
るかが、全部のアーキテクチャ設計上の最大の問題とな
る。スイッチ市場からの要件としても、ポート当たりの
コストは、今後たとえスイッチが広く使用されることが
期待できる場合でも、横ばいであろう。物理的・ハード
ウエア的な意味で、スイッチの拡張カーブは本来的に非
線形である。その理由は、その拡張が、外部I/O構成部
品のポート当たりコストが一定であることや、スイッチ
のコア機能の発展速度が、対数的（理論的な最適ケー
ス）であったり二乗特性的なものであったりし、さら
に、スイッチの制御機能は二乗またはそれ以上のペース
で拡張するなどの要素が組み合わされるという背景があ
る。

IEEEジャーナル（第９巻、８号、1991年10月、1299−
1307頁）には、「スケーラブル・ATMスイッチアーキテ
クチャ」（Fishcer等）という題名でATMスイッチモジュ
ールに関する論文が掲載されている。この論文では、割
り込みなしでポート数を増やしたモジュールを使用した
スイッチについて論じている。

本発明によるアーキテクチャでは、新型のモジュール
構造を取り入れて、高速バスとバッファを活用してい
る。本発明のモジュール構造には、バーストスイッチメ
カニズムという機能上の利点があり、これは本願出願人
の同時係属出願で説明しているものと類似している。

発明の目的 本発明の目的は、複数のモジュールを論理マトリック
ス状に配置した大容量ATMスイッチを提供することであ
る。

本発明のもうひとつの目的は、交換容量をスムーズに
拡張できるモジュールの大容量ATMスイッチを提供する
ことである。

本発明のさらにもうひとつの目的は、使用するデータ
バスは高速であるがコントロールバス制御は比較的低速
である。大容量のATMスイッチを提供することである。

発明の概要 本発明の一つの態様に従って簡単に説明すれば、本発
明は、外部I/Oポート間でデータをATMセルの形にして交
換できる大容量モジュールATMスイッチであり、ｍ×ｎ
（ｍ、ｎは正の整数）の論理マトリックス状に配置され
た複数の交換モジュールで構成され、各モジュールに
は、外部I/Oポート、バッファ、バスセレクタ・デバイ
ス、制御回路が接続されている。さらに、Ｈデータバス
とＶデータバスが配置され、このうちのＨデータバス
は、マトリックスの横列にあるモジュールのそれぞれに
別々に接続されて、横の各列にあるすべてのモジュール
にデータを伝送し、Ｖデータバスは、マトリックスの縦
列にあるモジュールのそれぞれに別々に接続されて、縦
の各列にあるすべてのモジュールにデータを伝送する。
また、Ｈ、Ｖコントロールバスが配置されており、それ
ぞれ横列、縦列のモジュールに接続され、モジュール・
コントロール回路間の制御信号を交換している。各モジ
ュールのバスセレクタ手段は、Ｈ、Ｖデータバスに接続
されていて、H,Vコントロールバスからの制御信号に応
答して、H,VデータバスからのATMセルを選択的に受け取
る。これらのバスセレクタ手段にはバッファが接続され
ていて、１個以上のATMセルを格納する。コントロール
回路はバッファの状態に対応した制御信号を出す。

本発明のもうひとつの態様によれば、本発明は、外部
I/Oポート間で、データをATMセルの形で交換できる大容
量のモジュールのATMスイッチであり、ｍ×ｎ（ｍ、ｎ
は正の整数）の論理マトリックス状に配置された複数の
交換モジュールで構成され、各モジュールには、外部I/
Oポート、バッファ、バスセレクタデバイス、制御回路
が接続されている。Ｈデータバスを含み、これは別々
に、マトリックスの各横列のモジュールに接続されてお
り、横の各列にあるすべてのモジュールにデータを伝送
する。さらに、V,Wデータバスがあり、これらは別々
に、マトリックスの縦列のモジュールと接続されてお
り、縦の各列にあるすべてのモジュールにデータを伝送
している。さらに、H,V,Wコントロールバスがあり、こ
れは横列と縦列のモジュールに接続されており、モジュ
ールコントロール回路間の制御信号を交換している。各
モジュールのバスセレクタ手段は、H,V,Wデータバスに
接続されており、H,V,Wコントロールバスからの制御信
号に応答してATMセルを選択的に受け取る。これらのデ
ータバスにはバッファが接続されていて、１個以上のAT
Mセルを格納する。コントロール回路はバッファの状態
に対応した制御信号を出す。

さらに別の実施例によれば、ＶデータバスとＷデータ
バスを組み合わせることで、増加した容量とバッファ用
の分割編成メモリを有する単一のバスに構成できるよう
になっている。

図面の簡単な説明 下記説明と添付図面を参照することにより、本発明を
さらに詳しく理解できるであろう。

図１は、既知のATMマトリックススイッチである。

図２は、本発明によるマトリックススイッチの概念図
である。

図３は、本発明の実施例によるマトリックススイッチ
のクロスポイントモジュールの概略図である。

図４は、本発明による３×３マトリックススイッチの
機能図である。

図５は、本発明の別の実施例における３×３マトリッ
クススイッチの機能図である。

図６は、図５の実施例のマトリックススイッチで使用
されるクロスポイントの概略図である。

図７は、ある縦列上にあるバスとモジュールの機能図
である。

図８は、光学的分散を示す図である。

図９は、光学セレクタ・メカニズムの機能図である。

図10は、図８で示された光学セレクタ・メカニズムの
ある実施例を示した概略図である。

図11は、図８で示された光学セレクタ・メカニズムの
別の実施例を示した概略図である。

図12は、本発明の別の実施例によるバッファメカニズ
ムである。

図13は、本発明のさらに別の実施例によるバッファメ
カニズムである。

図14は、モジュール間のトラフィックの伝送分散を示
すチャートである。

実施の形態 通信スイッチの場合、１段アーキテクチャであること
が、性能、予測可能性の観点からも望ましい。しかし、
１段アーキテクチャをモジュール化させ、意味ある範囲
にまで機能拡張させることは困難なことである。

インプット・バッファ・クロスポイント、アウトプッ
ト・バッファ・バス、共通メモリのような伝統的なアー
キテクチャを極めて大型サイズのものに適用することは
可能である。アッド・アンド・ドロップ・ノードのリン
グをインプットバッファバスかアウトプットバッファバ
スのいずれかに使用できる。しかし、これらのシステム
をモジュール化できるかどうかということなると問題が
残る。

１段テラビット（１兆ビット）容量共通メモリスイッ
チ作成に必要な基本技術を導き出すことは極めて簡単な
ことである。例えば、ネットペイロードが１テラビット
／秒の時には、ATMセルの到達速度は、１秒間当たり2.3
6ギガセル／秒（ATMセルで53バイト）であり、従って、
「標準」共通メモリコアを作成するために必要となる読
み出し、書き込みのメモリアクセスタイムは約400psec
ということになる。必要なメモリ量は、リンク伝送レー
トと全体的な性能要求（損失、優先度）に依存している
が、おそらく10−40,000セル（0.5−2MB）を越えること
はないであろう。多段接続されている低容量のスイッチ
を有するキャビネットを30−40個必要となるような代替
機を考えた場合には、上記のメモリ量は大きなものでは
ないが、メモリアクセスが極めて高速であることが必要
である。現在の技術では、ここで必要なレベルの速度は
実現不可能であるように思われる。

正方形に配列させた複数の低速デバイスを使用するこ
とで、非常に高速なRAM型の１段システムとして機能す
るスイッチを作成することは可能である。速度を２だけ
落とすたびにRAM容量は４倍必要となる。メモリ速度が
８だけ低下すると、必要速度の400psecは3.2nsecにな
り、この速度は現在の技術で達成可能な速度ではある。
速度が８だけ低下するとすると、実際に必要なメモリ容
量は64倍、つまり、32メガバイトから128メガバイトに
なる。比較のために例をあげれば、同様の能力を持つ多
段スイッチでは、メモリ速度が5nsecではその容量が約2
0−40メガバイト必要となり、その結果、物理的なサイ
ズが大きくなり、制御メカニズムも一層複雑になる。

共通メモリスイッチのスケジューラは、メモリと同じ
かそれ以上に高速で動作する必要があるが、それはどの
ような設計にしたかにより違ってくる。しかし、データ
RAMがマトリックス化できるように、スケジューラも分
散化が可能である。実際問題として、現実の交換動作は
スケジューラ内で起こり、多くのアーキテクチャでもそ
のようなスケジューラ・タスクの分散化が可能であるよ
うに見える。しかし、そのような分散化したスケジュー
ラでは、データRAMの効果的な利用は出来ておらず、同
等の性能が発揮させるにはさらに多くのデータRAMが必
要となるのである。

データRAMとスケジューラ機能を多重ハードウエアに
分散させることは、その分散により機能が拡張・拡張す
ることになる場合に限って意味をもつ。I/Oポートを含
む全機能をマトリックス配列で分散させることになる長
方形または正方形パッケージにすれば、そのような拡張
手段を提供できることになる。

図１は、すでに知られているATM用のマトリックスス
イッチである。図の中では、図示のためにインプットポ
ート10は４個だけ、アウトプットポート12も４個だけし
か示していない。インプットバスとアウトプットバスと
の交差する各点にはクロスポイントノード14があり、こ
の中には、アドレスリーダ16とバッファ18がある。クロ
スポイントノードが接続されているアウトプットポート
に、あるセルのアドレス指定がなされている場合には、
クロスポイントノードはそのセルをバッファに保存し
て、アウトプットバスへのアクセスが可能になるまで待
機することになる。アウトプットバス上にあるノードの
バッファ間で調整が行われる。スイッチは１周期につき
１個のATMセルを処理するので、速度の速いスイッチで
は、調整を非常に速い速度で行う必要がある。図で示さ
れているように、このスイッチはかなりまとまった量
（例えば、一回に一列のペース）で拡張（容量拡大）
し、基本的にはＮ乗拡張特性を有するので、従来の拡張
（容量拡大）を部分的に暫定的なユニットに閉じこめる
ことでその拡張を抑えることができる。勿論、こうする
ことは、最も容量の小さいステージ部位に最も影響を与
えるので、大容量のマトリックススイッチでは多数のク
ロスポイントノードが必要となる。負荷が最大時のセル
損失を避けるためには、バッファのメモリサイズは大き
いことが必要であるが、しかし、そのようなバッファ
は、概して、使用されることはほとんどない。

本発明のスイッチは、モジュールを長方形または正方
形に配列しているので、１回にいくらのモジュール数も
あとから追加して容量の拡張が可能である。このスイッ
チは比較的低速のコネクション制御速度で、大容量のス
イッチに拡張させることが可能である。その場合には、
バッファを有効に使用することになる。

図２は、本発明の大容量ATMスイッチ（１テラビット
／秒）の概念図であり、そのアーキテクチャは図１のそ
れと類似したものである。このアーキテクチャでは、I/
Oポートは分散されており、トラフィックは、別個のマ
ルチプレクサステージで多重化するのでなく、直接にバ
ス上で多重化する。スイッチブロック20が8X8のマトリ
ックス構造になっており、垂直バス22と水平バス24によ
ってそれぞれが接続されている。各ブロックの名目容量
は16ギガビット／秒であり、スイッチ全体では最大１テ
ラビット／秒である。各スイッチブロックは、関連イン
プットバスとアウトプットバスとの間で交換されさらに
16ギガビット／秒相当の伝送速度の外部I/Oポート26間
で交換されたすべてのセルを格納する役割をする。各垂
直スライスは128ギガビット／秒相当のインプット・ト
ラフィックを搬送し、各水平スライスも同量のアウトプ
ット・トラフィックを搬送するが、その搬送形態は１バ
スあたり16ギガビット／秒で８バス、言い換えると、よ
り低速で多量の信号を伝送することになる。ルーティン
グ（経路選択）タグ、CRC（巡回冗長符号）などで内部
使用としてセル拡張をする場合には、必要容量はネット
・16ギガビット／秒からグロス・20ギガビット／秒にな
る。各クロスポイントブロックは、I/Oポートからのイ
ンプットトラフィックを垂直バスの一つに伝送し、全部
の交差している水平バスからの関連アウトプットポート
に向かうトラフィックを集める（その量は一回に付き１
トラフィックである）。図は８×８の正方形マトリック
ス構造のスイッチを示しているが、勿論、Ｍ×Ｎの長方
形マトリックス構造も可能である。ここで「マトリック
ス」というのは論理的な意味であり、文字通りの意味で
はないこと、マトリックスの水平バスおよび垂直バス、
横列と縦列はそれぞれ互いに入れ替えが可能であること
は言うまでもない。全部のクロスポイントをスイッチで
埋め尽くす必要はないことは注目すべきことである。

図２のシステムの場合は、１テラビット／秒の容量で
直通方式で動作し、各クロスポイントスイッチブロック
容量が160ギガビット／秒（１バスあたり20ギガビット
／秒で８バス）であれば、真正の１段スイッチとして稼
働する筈である。そうであれば、多くの大容量スイッチ
（１すいっちが160ギガビット／秒で64個）を配置する
ことのメリットはない。

図３は、図２で示した本発明の実施例による８×８マ
トリックススイッチのクロスポイント・ノード（交換モ
ジュール）の機能図を示したものである。図１のような
従来のマトリックススイッチと違って、このクロスポイ
ントノードではバッファメモリをより効果的に活用して
おり、１回で１モジュールというスムースな拡張が可能
である。このノードには３個のバッファ要素と２個の8:
1バスセレクタ回路が付いている。全データバスの伝送
速度は20ギガビット／秒である。これらの３個のバッフ
ァの入力、出力速度は20ギガビット／秒である。（およ
そ20nsec.メモリに収容される。つまり、512ビットセル
で20ギガビット／秒は、読み出し、書き込みメモリサイ
クルでおよそ25.6nsec.に相当する）。20ギガビット／
秒のインプットポート30が直接にバッファA32をドライ
ブして、このバッファA32が全部のセルを受け取ること
になる。バッファA32の出力が８個の垂直バスラインの
うちの一個をドライブする。この８個の垂直バスライン
を全体としてＶデータバス34と呼ぶ。垂直スライスの一
個のラインが各ノードによりドライブされ、８個の垂直
ラインガすべて8:1バスセレクタ回路36により読み取り
可能となり、その結果、一個のライン出力がバッファB3
8へ入力として選択される。バッファ38が８個全部の垂
直ラインからのトラフィックを（ラウンドロビン方式ま
たはオンデマンド方式）で受け取り、それは同じ水平ス
ライス内の別のポートのどれかに伝送される。バッファ
B38の出力はＨデータバス40と呼ばれる８個の水平バス
ラインの一個に独占的にドライブアクセスができる。バ
ッファC42は８個の水平バスラインのうちのどれか（一
回に一個選択される）からデータを受け取る。図にはさ
らにＶコントロールバス44とＨコントロールバス46およ
びそれらの信号手段48、50、52、54（これらを全体的に
コントロール回路という）が示されている。これらの詳
細については後述する。このコントロール回路は勿論AT
Mセルのヘッダによりドライブされ、ヘッダリーダ56で
読まれる。

図４はマトリックススイッチであり、図で見て分かり
やすいように、９個のノード（A11,A12、・・、A32、A3
3）が３×３のマトリックス状に配置されている（実際
には、８×８マトリックスの64ノードである）。バスに
はＶバスとＨバスの２グループの種類がある。ここでは
データバスだけが図示されている。バスの１グループは
それぞれ３つのバス、V1−V3とH1−H3から成り、さら
に、その一つ一つはそれぞれ３本のバスラインから構成
されている。この図には、バッファABCも図示されてい
る。８×８マトリックス構成の場合には、ＶバスとＨバ
ズグループはそれぞれ８個のバスから構成され、さらに
その一個は８本のバスラインから成っていることが必要
である。

セルは、例えば、モジュールA12のI/Oポートを通して
「インプット」からマトリックスに入る。ここでセルは
バッファＡに格納された後、垂直バスV2に入る。モジュ
ールA12のバッファＡだけがバスV2の１本のバスライン
をドライブする。縦列上のすべてのモジュールはバスV2
からセルを受け、同じモジュールの制御回路の命令によ
り、V2のバスライン上にあるセルのアドレス指定先が、
その縦列上のあるモジュールのバスセレクタ回路S1であ
る場合には、その回路S1がそのセルを受け取ることにな
る。モジュールA22では、セルはＶバスから取り出され
て、バッファＢに格納され、その後、水平バスH2に伝送
される。V2ラインの時と同じように、Ｈバスは３本のバ
スラインから構成されており、制御回路の命令により、
H2のラインの一つにあるセルのアドレス指定が横列のあ
るモジュールのバスセレクタ回路S2である場合には、そ
の回路S2がセルを受取りバッファＣにそのセルを格納す
る。モジュールA23では、セルはH2から取り出され、バ
ッファＣを通して「アウトプット」に伝送されモジュー
ルA23のI/Oポートに入る。実際の交換作用はモジュール
A22のバスセレクタ回路S1とモジュールA23の回路S2で起
こる。バッファＡとＢの目的は、これによりセルが、セ
ルが到着する特定のバスラインに受領セレクタを切り替
えることができ状態になるまで待機できるようにするこ
とである。他方、バッファＣは単にレートアダプタ（速
度調整器）として機能するファイフォ（FIFO）バッファ
であり、これによりI/Oポート伝送速度が周辺機器にマ
ッチングでき、再同期できる状態になる。

図２−４で図示されているスイッチ構成のほうが、図
１で示されたような従来のマトリックススイッチよりも
効果的であり、ポート内のトラフィック量が均衡状態で
あれば機能的にもうまく動作する。均衡がとれてないト
ラフィックの場合には、図４で分かるように多少ブロッ
キングを起こす原因になることもある。図４で説明する
と、例えば、A12からA23までのコネクションが行われて
いる間は、同じ横列のA22から他のモジュールまでのＨ
バスがふさがることになるので、A22からA21まで、A32
からA22まで、A32からA21まで、A22（イン）からA22
（アウト）までのそれぞれのコネクションが完了できな
いことになる。

図５は、この問題を解決し、さらに性能を改善する本
発明の別の実施例を示したものである。この図でも、図
示して分かりやすいように、３×３のマトリクスで９個
のモジュールしか示していない。この実施例では、第３
の交換ステージを示しており、別のバスグループ（Ｗバ
スと呼ぶ）、バスセレクタ回路S3とバッファＤから構成
される。このＷバスは３つのバスグループであるW1−W3
から構成され、その一つ一つはそれぞれ３本のバスライ
ンから成っている。このＷバスの導入および単一再同期
バッファＤとバスセレクタを組み合わせることにより上
記の問題を解決する。例えば、図に沿って説明すれば、
A12からA23までのコネクションは、一個以上のバスＷ
と、モジュールA23のバスセレクタS3とバッファＤを通
過させることを除けば、図４での場合と同じように、同
一パスを通してなされる。A22からのH2がふさがってい
る間でも、A22からA21までの新しいコネクションが、V
2、H3,W1、モジュールA22、A32、A31、A21を通して可能
となる。

図６は、図５の実施例をさらに詳しく図示したもの
で、８×８マトリックス構成の一個のクロスポイントモ
ジュールを示している。図３で示した構成品に加えて、
図６では、第３のデータバスとコントロールバス（Ｗデ
ータバス60とＷコントロールバス62）、および、それと
関連するバスセレクタ回路64、バッファD66が示されて
いる。このように、バッファC42はＷバスラインの一つ
をドライブし、バスセレクタ回路64が選択されたバスラ
インからセルを受取りバッファD66に伝送する。図では
簡単なファイフォ・バッファとして示されているが、実
際は、バッファＡ、Ｂ、Ｃは、内部構造に多少工夫を加
えて（多重バーチャル・ファイフォ）、ラインのヘッド
がブロッキングを起こさないようになっている。バスを
通してバッファ間を伝送されるトラフィックを調整・規
制するために、バッファ制御が必要であり、そのことに
ついては次に詳しく説明する。Ｖ、Ｈ、Ｗバスの他に、
V,H、Ｗコントロールバスとそれらの信号を示して説明
する。

図７は、縦の１列に配置されたモジュールおよびＶデ
ータバス70とＶコントロールバス72を示したものであ
る。Ｖ、Ｈ、Ｗバスのいずれを導入してもこれと似た図
示が可能である。図７において、各モジュールの各バッ
ファ74にはコントロール回路76が接続されており、この
回路には、複数の基本的機能、リクエスト（Ｒ）機能、
グラント（Ｇ）機能がある。このコントロール回路は、
垂直コントロールバスまたは水平コントロールバスのい
ずれかと交信する。３×３のマトリックスのスイッチで
は、３個の垂直コントロールバスと３個の水平コントロ
ールバスがあり、これらはそれぞれ完全に独立して動作
する。図はTxとRxを有するコントロール回路を示してお
り、コネクション・リクエスト（回線接続要求）信号や
コネクション・グラント（接続許可）信号を同じ縦列の
アドレス指定されたジュールに発信し、または、モジュ
ールから受け取る。ここで説明したバス構造は電子的、
光学的、その両方を混合した方法で実施が可能である。
上記で記した本願出願人の同時係属出願では、光電子機
器による実施や同様の方法が、本発明でも使用できるこ
とを示唆しており、例えば、データバスとして、ファイ
バオプティックス、光学スプリッタ（分配器）78、光学
シャフルの使用が可能である。オプチカルセレクタ82
は、束になった３本のファイバオプティックスの一つを
選択してコントロール回路からのグラト信号に応答でき
るようになっている。

この交換アルゴリズムは、本願出願において詳しく説
明している内容と似たものである。少なくとも一個のセ
ルをそのバッファＡに伝送する場合に、コネクション発
生クロスポイントモジュールのコントローラからは、コ
ントロールバスを通して同一のＶバス上にあるモジュー
ルにコネクションを実行させるためのリクエスト信号が
発信されて来る。これに応答して、第二のモジュールの
コントローラがグラント信号を繰り返して来る。各リク
エスト信号とそれに対する応答グラント信号との間には
多少時間的間隔があるので、通常の場合、ひとつ以上の
セルが、バッファに格納されることになる。希望通りの
コネクションが達成されると、格納された全セルが、コ
ネクションが切れる前に、複数のセルを含む単一バース
トの形で第二のモジュールに伝送されることになる。第
二のモジュールはバースト単位のセルを受取りバッファ
Ｂに格納して、その後、同じＨバス上の第３のモジュー
ルへのコネクションリクエスト信号を発信する。これと
類似のプロセスがＷバス上の第３のモジュールから第４
のモジュールでも実行され、第４モジュールの外部アウ
トプットに広がっていく。セル・トラフィックが高速伝
送リンク（20ギガビット／秒）上でフローし、他方、コ
ントロール交換がかなり低速（通常の場合、リンク上で
100メガビット／秒程度）で起こることになる。

図８は、本発明の一つの実施例における、８×８マト
リックスのオプティック・クロスポイント用の光ファイ
バ配置を示したものである。図で示したように、ある一
つのモジュールからの信号は１個の光学スプリッタ（分
配器）により８つの部分に分割され、さらに８本のファ
イバオプティックスで構成されたファイバオプテックス
リボンにより、横列または縦列にある全部で８個のモジ
ュールに分散されることになる。８個のファイバ・オプ
ティック・リボンと８個の光学スプリッタが64×64光学
シャフルを通して連結されて、一個のバスを形成してい
る。

図９と図10は本発明の実施例のひとつであるオプティ
カル・バス・セレクタであり、両方とも機能的には同じ
ものを示している。理解しやすいように、図９（機能
図）と図10（電子／光学的表示）は並べて示している。
入力光学信号はディテクタ90により電気信号に変換さ
れ、例えば、バッファＡに格納され、その出力はレーザ
92により光学信号に再度変換される。この光学信号は光
学スプリッタ94と光学シャフル96を通して縦列にある８
個全部のモジュールに伝送される。束になったファイバ
オプティックス98の一本一本が縦列にある８個のモジュ
ールでドライブされることになる。この光ファイバの束
は8:1型光学クロスポイント回路100に連結されており、
この回路100では、コントロール信号に応答して、８個
のファイバオプティックスのうちの一本が選択され、デ
ィテクタ102により電気信号を光信号に変換、あるい
は、光信号を電気信号に変換した後、その信号をバッフ
ァＢに格納する。このバッファＢの出力はレーザ104に
より第二バスまたはI/Oポートに伝送される。

図11は、図９にその機能がすでに示されているバスセ
レクタ回路のひとつの実施例を図示したものである。こ
の実施例ではWDM（周波数多重方式）を使用している。
入力信号が多重化されて、８個の波長のうちの１つを含
むビームになり、８×８スター型カプラ106が入力部の
８個の信号を出力部の８個の信号と組み合わされ、その
結果、各信号には、８個全部の信号源の合計を表す８個
全部の波長を含むことになる。これらの信号は、８個の
信号のうちの一つを選択するための調整可能型光学フィ
ルタのような光学セレクタ108を通過した後バッファに
入る。本願申請者の同時係属出願第08/322（1994年10月
13日申請）には、この目的に使用できるオプティカルWD
M装置について説明している。

一般的には、信号が外部インプットから入って外部ア
ウトプットから出る場合には、４個のマトリックス・ノ
ードを通過する。この場合の信号バスには、図５で示し
たように４個のバッファと３種類のバスが含まれる。各
バッファのアクセス速度は１個のバスとマッチングされ
るので、４個のバッファを組み合わせて一個にすること
ができる。

図12は、４個のバッファを組み合わせて１個のユニッ
ト110にした実施例である。全部のバッファ・インプッ
ト信号が極めてマルチプレクサにより多重化されてお
り、セルのヘッダはバッファに格納される前に、ヘッダ
リーダ114により読み込まれる。そのバッファ出力はデ
マルチプレクサ116により各バスに多重分離され外部ア
ウトプットに伝送される。Ｖデータバス118は、図５で
示したＶデータバスとＷデータバスの機能を結合させ、
その動作速度はバスセレクタ120の２倍、または、その
帯域幅がバスセレクタ120の２倍である。バッファ110は
４倍の速度で、すでに説明したバッファＡ、Ｂ、Ｃ、Ｄ
の組み合わせ負荷を処理する。コントロール回路122
は、バッファ、マルチプレクサ、デマルチプレクサがと
もに、ＶコントロールバスとＨコントロールバスからの
信号に応答して、協調して動作するように制御する。す
でに説明したように、V,Hバスコントロールは、Ｒ信号
とＧ信号をコントロールバスを通過させることでなされ
る。つまり、あるデータバスの制御は別のデータバスの
制御からは独立しているのである。この実施例におい
て、ある一個のコントロール回路が全部のバスを協調動
作させているように示しているが、このコントロール機
能は別の実施例では独立に分散させたものとして動作さ
せることも可能である。より拘束のＶデータバスの調整
では２倍のトラフィック負荷を処理する必要がある。但
し、このことはコントロール回路が高速で動作せねばな
らないことを意味している訳ではない。その理由は、上
記の同時係属出願でも示したように、ATM交換でのバー
ストモード伝送では、セル・ディレイの点から見た交換
性能は、コントローラ速度とポートの数の関数にすぎな
いからである。

図13も本発明のもうひとつの実施例であり、バッファ
速度が図12で示したものよりも遅い例である。この実施
例では、格納をしないで外部アウトプットリンクをドラ
イブさせる目的で、ＶまたはＨバスのいずれかから信号
をピックアップできるアウトプット・リンク・セレクタ
200が導入されている。これは可能で、その理由は、各
バスはアウトプットリンクと同じ速度で動作しており、
外部アウトプット信号を格納する必要が全くないからで
ある。このセレクタは、３つのソース、つまり、ノード
バッファ202（ローカルトラフィック用またはループ・
アラウンド・トラフィック用）と２個のバッファ（別の
ノードからのトラフィック用）のうちの一つを直接に選
択することによりアウトプットリンクをドライブさせ
る。この結果、バッファの負荷が減少し速度がかなり低
下する。アウトプット・ファイフォ（FIFO）204はバッ
ファ（格納）用ではなく、バス速度とアウトプットリン
ク速度との間にわずかにズレがある場合のスピード調整
用か、あるいは、もし受取り端末が空間スイッチ機能に
より現れる種々の長さのガードタイムを有するバースト
から成る信号を受領できない場合に、必要であれば、セ
ル・フロー（セル流れ）を再同期させ、アイドル・セル
の挿入を行うためのものである。コントロール回路206
は、H,Vバスの選択の調整を行いアウトプットリンク・
セレクタの制御を行う。

図12、13で示したようなシングル・バッファ構成にす
ることにより、４個のモジュールを経由させずに、より
直接に信号のルーチング（経路選択）をする方法を提供
できるので、バスの数を減少させ、バッファ容量も縮小
させることが可能となる。モジュールが同じ縦列が横列
に存在しない場合には、交差点にあるモジュールをタン
デム（中継）モジュールとして使用する。一組のインプ
ット／アウトプットごとに２個のタンデムモジュールが
使用可能である。図13においては、マトリックス上のバ
スとバッファ容量は全体として減少しているが、その理
由は、信号が通過するバスとバッファの数が図12で示し
た場合よりも少いからである。

図12、13で示した実施例からも明らかなように、モジ
ュールの外部インプットに入るトラフィックのルーチン
グとしては、まずＨデータバスに入り、それからＶデー
タバスに入るか、あるいは、まずＶデータバスに入り、
それからＨデータバスに入るかのいずれかである。それ
故、別の実施例では、各モジュールがそのトラフィック
のおよそ半分をまず最初にＨデータバス経由で送り、残
りのモジュールがそのトラフィックをまず最初にＶデー
タバス経由で送るように構成することも可能である。

図14は、信号モジュールに入るトラフィックがどのよ
うに分割されるか、および、バスとバッファ容量を如何
に減らすかを算定するのにどのように利用できるかを示
したものである。算術を簡単化するために、100モジュ
ールマトリックスを考える。この時のマトリックスは10
×10ではなく５×20を考える。その理由は２つあり、ひ
とつは、マトリックスが正方形である必要がないという
本発明の特徴を明確にできること、もうひとつの理由
は、スイッチのアーキテクチャとしては、長方形構成
（例えば、16モジュールで、そのひとつひとつに４シェ
ルフ）のほうが実際的理由も物理的理由からも現実性を
持っているということである。信号モジュールに入る全
トラフィックは100％である。このうちの１％が、端末
には局内スイッチがないとの仮定で、同じモジュールか
ら出る。トラフィックの残り99％が均等に分割されて５
×20マトリックスの99宛先モジュールに伝送される。４
％が垂直バスを通して直接に垂直に隣接したモジュール
に伝送される。別の19％が水平バスを通して直接に19モ
ジュールに伝送される。残りの76％が38％と38％に分割
されて、中継モジュール（どのモジュールであるかは問
題ではない）を経由してタンデムに伝送される。別の38
％が水平、垂直バスを経由してインプットモジュールを
出る。

あるコネクションでインプットモジュールの役目をし
たモジュールが、別のコネクションの中継モジュールと
して利用され、これがまたアウトプットモジュールとし
て利用できる。図14は、これらの役目を同時に果たして
いるモジュールを示したものである。

図15は、図13の構成の場合におけるモジュールの全体
トラフィック・フローの分散状態を示したものである。
クロスポイント・モジュールに入るトラフィックは常に
組み合わせセレクタとマルチプレクサを通してバッファ
（図13では202、図15では250）に入る。中継モジュール
の中のバッファは、リクエスト信号またはグラント信号
で要求されている別の信号をＨバスとＶバスからピック
アップする（各バスから38％）。バッファ出力は３つの
宛先、つまり、関連Ｈバス（19％）とＶバス（４％）、
アウトプットセレクタ（１％）（図13では200、図15で
は254）のうちのひとつに伝送される。勿論、Ｈバスと
Ｖバスは、アウトプットセレクタによりピックアップさ
れたタンデム・トラフィック（それぞれ38％）を搬送す
る。アウトプットセレクタは、リクエスト信号とグラン
ド信号により、外部モジュールアウトプットに連結され
ている３つの伝送源からトラフィックを順番に選択す
る。

図15で示されているように、全体のバッファ・スルー
プットは176％で、I/Oリンク伝送速度の２倍以下であ
る。バス伝送速度（セグメント当たり）をＨバス用リン
ク伝送速度の95％に、Ｖバス用リンク伝送速度の80％に
することは可能である。Ｈ−Ｖ長方形バスのアスペクト
比を変えることにより、２つのバスの必要容量（速度）
を調整することが可能である。例えば、正方形マトリッ
クスの場合、等しいバス容量を必要とし、両方ともリン
ク伝送速度よりは低く、そのため、リンク速度に等しい
バス速度にすることにより、アスペクト比の範囲以上の
十分な容量を提供できることになる。

Claims (21)

(57)【特許請求の範囲】
1. 【請求項１】ｍ×ｎ（ｍ、ｎは正の整数）の論理マトリ
   ックス状に配置された複数の交換モジュールで構成さ
   れ、各モジュールは、外部I/Oポート、バッファ、バス
   セレクタ手段、制御回路を有し、外部I/Oポート間で、A
   TMセル中のデータを交換する大容量のモジュールATMス
   イッチにおいて： マトリックスの横列にあるモジュールに別々に接続され
   て、横の各列にあるすべてのモジュールにデータを伝送
   するＨデータバス（40）と、 マトリックスの縦列にあるモジュールに別々に接続され
   て、縦の各列にあるすべてのモジュールにデータを伝送
   するＶデータバス（34）と、 横列と縦列のモジュールに接続されており、モジュール
   ・コントロール回路間の制御信号を交換するＨコントロ
   ールバス（46）とＶコントロールバス（44）と、 ＨデータバスとＶデータバスに接続されており、ＨとＶ
   コントロールバスからの制御信号に応答してATMセルを
   選択的に受け取る各モジュールのバスセレクタ手段（3
   6）と、 これらのバスセレクタ手段に接続され、１個以上のATM
   セルを格納するバッファ（38、42）と、 バッファの状態に応じて制御信号を出すコントロール回
   路（50、52、54）とを有することを特徴とする大容量モ
   ジュールATMスイッチ。
2. 【請求項２】上記マトリックスにはｍ×ｎ以下の数のス
   イッチモジュールがある請求項１記載の大容量モジュー
   ルATMスイッチ。
3. 【請求項３】前記バッファは、出力バッファ、中間バッ
   ファ、を含み、その入力バッファはいずれかのデータバ
   スに接続され、全てのバッファは単一メモリの一部を構
   成し、 各Ｈデータバスと各Ｖデータバスは複数のデータバスラ
   インから成り、各バッファが複数のバスラインの一つを
   ドライブし、ＨおよびＶバスバスセレクタ手段は全部の
   バスラインに接続されているが、この手段が制御信号に
   応じてデータを受け取るバスラインだけを選択すること
   を特徴とする請求項２記載の大容量モジュールATMスイ
   ッチ。
4. 【請求項４】ｍ×ｎ（ｍ、ｎは正の整数）の論理マトリ
   ックス状に配置された複数の交換モジュールで構成さ
   れ、各モジュールは、外部I/Oポート、インプット・ア
   ウトプットバッファ、中間バッファ、H,Vバスセレクタ
   手段、制御回路を有し、外部I/Oポート間で、ATMセル中
   のデータを交換する大容量のモジュールATMスイッチに
   おいて： マトリックスの横列にあるモジュールに接続されて、横
   の各列にあるすべてのモジュールにデータを伝送する各
   Ｈデータバス（40）と、 マトリックスの縦列にあるモジュールに接続されて、縦
   の各列にあるすべてのモジュールにデータを伝送する各
   Ｖデータバス（34）と、 横の各列のモジュールに接続される各Ｈコントロールバ
   ス（46）と、 縦の各列のモジュールに接続される各Ｖコントロールバ
   ス（44）と、 ＨデータバスとＶデータバスにそれぞれ接続されてお
   り、それぞれのコントロールバスからの制御信号に応答
   してATMセルを選択的に受け取る各モジュールの各Ｈ、
   Ｖバスセレクタ手段（36）と、 Ｖバスセレクタ手段とＨデータバスとの間に接続される
   中間バッファ（38）と、 Ｖデータバスにデータを送る各モジュールのインプット
   バッファ（32）と、 Ｈデータバスに接続されているＨバスセレクタ手段から
   データを受け取る各モジュールアウトプットバッファ
   （42）と、 バッファの状態に応じて制御信号を出すコントロール回
   路（48、52、54）とを備えたことを特徴とする大容量モ
   ジュールATMスイッチ。
5. 【請求項５】上記マトリックスにはｍ×ｎ以下の数のス
   イッチモジュールがあることを特徴とする請求項４記載
   の大容量モジュールATMスイッチ。
6. 【請求項６】インプットバッファ、アウトプットバッフ
   ァ、中間バッファが単一のメモリの部分を構成し、 各Ｈデータバスと各Ｖデータバスは複数のデータバスラ
   インから成り、各バッファが複数のバスラインの一つを
   ドライブし、バスセレクタ手段が全部のバスラインに接
   続されているが、この手段が制御信号に応じてデータを
   受け取るバスラインだけを選択することを特徴とする請
   求項５記載の大容量モジュールATMスイッチ。
7. 【請求項７】ＶデータバスとＨデータバスがファイバオ
   プティックス、光学スプリッタ、ファイバオプティック
   スと光学スプリッタに接続されているファイバオプティ
   ックスシャフルボックスを含むことを特徴とする請求項
   ６記載の大容量モジュールATMスイッチ。
8. 【請求項８】制御信号がコネクションリクエスト（接続
   要求）信号とコネクショングラント（接続許可）信号か
   ら成り、このコネクションリクエスト（接続要求）信号
   とコネクショングラント（接続許可）信号に応じて、デ
   ータが種々のATMセル列の形で交換されることを特徴と
   する請求項７記載の大容量モジュールATMスイッチ。
9. 【請求項９】ＶデータバスとＨデータバスが、波長分割
   多重化ビームを搬送するファイバオプティックス、波長
   選択フィルタ、ファイバオプティックスと波長選択フィ
   ルタに接続されているファイバオプティックス・シャフ
   ル・ボックスを含むことを特徴とする請求項６記載の大
   容量モジュールATMスイッチ。
10. 【請求項１０】ｍ×ｎ（ｍ、ｎは正の整数）の論理マト
    リックス状に配置された複数の交換モジュールで構成さ
    れ、各モジュールは、外部I/Oポート、バッファ、バス
    セレクタ手段、制御回路を有し、外部I/Oポート間で、A
    TMセル中のデータを交換する大容量のモジュールATMス
    イッチにおいて： マトリックスの横列にあるモジュールに別々に接続され
    て、横の各列にあるすべてのモジュールにデータを伝送
    するＨデータバスと、 マトリックスの縦の各列にあるモジュールに別々に接続
    されて、縦の各列にあるすべてのモジュールにデータを
    伝送するＶ、Ｗデータバス（60）と、 横列と縦列のモジュールに接続されてモジュールコント
    ロール回路の間の制御信号を交換するH,V,Wコントロー
    ルバス（62）と、 H,V,Wデータバスにそれぞれ接続され、それぞれのコン
    トロールバスからの制御信号に応答してATMセルを選択
    的に受け取る各モジュールのバスセレクタ手段と、 データバスの一つに接続されていて、１個以上のATMセ
    ルを格納するバッファと、 バッファの状態に応じて制御信号を出すコントロール回
    路とを含むことを特徴とする大容量モジュールATMスイ
    ッチ。
11. 【請求項１１】マトリックスにはｍ×ｎ以下の数のスイ
    ッチモジュールがあることを特徴とする請求項10記載の
    大容量モジュールATMスイッチ。
12. 【請求項１２】制御信号がコネクションリクエスト（接
    続要求）信号とコネクショングラント（接続許可）信号
    から成り、このコネクションリクエスト（接続要求）信
    号とコネクショングラント（接続許可）信号に応じて、
    データが種々のATMセル列の形で交換されることを特徴
    とする請求項11記載の大容量モジュールATMスイッチ。
13. 【請求項１３】ｍ×ｎ（ｍ、ｎは正の整数）の論理マト
    リックス状に配置された複数の交換モジュールで構成さ
    れ、各モジュールは、外部I/Oポート、インプット・ア
    ウトバッファ、中間バッファ、H,V,Wバスセレクタ手
    段、制御回路を有し、外部I/Oポート間で、ATMセル中の
    データを交換する大容量のモジュールATMスイッチにお
    いて： マトリックスの横列にあるモジュールに接続されて、横
    列にあるすべてのモジュールにデータを伝送する各Ｈデ
    ータバスと、 マトリックスの縦の各列にあるモジュールに接続され
    て、縦列にあるすべてのモジュールにデータを伝送する
    V,Wデータバス（60）と、 マトリックスの横の各列のモジュールに接続されるＨコ
    ントロールバスと、 マトリックスの縦の各列のモジュールに接続されるV,W
    コントロールバス（62）と、 H,V,Wデータバスにそれぞれ接続されており、それぞれ
    のコントロールバスからの制御信号に応答してATMセル
    を選択的に受け取る各モジュールのH,V,Wバスセレクタ
    手段と、 Ｖバスセレクタ手段とＨデータバスとの間、および、Ｈ
    バスセレクタ手段とＷデータバスとの間に接続される中
    間バッファ（42）と、 Ｖデータバスにデータを伝送する各モジュールのインプ
    ットバッファと、 Ｈデータバスに接続されているＨバスセレクタ手段から
    データを受け取る各モジュールのアウトプットバッファ
    （66）と、 バッファの状態に応じて制御信号を出すコントロール回
    路とを含むことを特徴とする大容量モジュールATMスイ
    ッチ。
14. 【請求項１４】マトリックスにはｍ×ｎ以下の数のスイ
    ッチモジュールがある請求項13記載の大容量モジュール
    ATMスイッチ。
15. 【請求項１５】インプットバッファ、アウトプットバッ
    ファ、中間バッファが単一のメモリの部分を構成し、 各H,V,Wデータバスは複数のデータバスラインから成
    り、各バッファが複数のバスラインの一つをドライブ
    し、バスセレクタ手段が全部のバスラインに接続されて
    いるが、この手段が制御信号に応答してデータを受け取
    るバスラインだけを選択することを特徴とする請求項14
    記載の大容量モジュールATMスイッチ。
16. 【請求項１６】Ｖ、Ｈ、Ｗデータバスが、ファイバオプ
    ティックス、光学スプリッタ、ファイバオプティックス
    と波長選択フィルタに接続されているファイバオプティ
    ックス・シャフル・ボックスから成ることを特徴とする
    請求項15記載の大容量モジュールATMスイッチ。
17. 【請求項１７】マルチプレクサとデマルチプレクサは単
    一メモリに接続され、Ｖデータバスの速度はデータバス
    の速度よりも速く、さらにこのＶデータバスは、マルチ
    プレクサとデマルチプレクサと共に動作し制御上の制御
    信号に応答してＷデータバスとして機能することを特徴
    とする請求項15記載の大容量モジュールATMスイッチ。
18. 【請求項１８】マルチプレクサとデマルチプレクサは単
    一メモリに接続され、Ｖデータバスの速度はデータバス
    の速度よりも速く、さらにこのＶデータバスは、マルチ
    プレクサとデマルチプレクサと共に動作し制御上の制御
    信号に応答してＷデータバスとして機能することを特徴
    とする請求項16記載の大容量モジュールATMスイッチ。
19. 【請求項１９】制御信号がコネクションリクエスト（接
    続要求）信号とコネクショングラント（接続許可）信号
    から成り、このコネクションリクエスト（接続要求）信
    号とコネクショングラント（接続許可）信号に応答し
    て、データがATMセル列の可変数の形で交換されること
    を特徴とする請求項17記載の大容量モジュールATMスイ
    ッチ。
20. 【請求項２０】制御信号がコネクションリクエスト（接
    続要求）信号とコネクショングラント（接続許可）信号
    から成り、このコネクションリクエスト（接続要求）信
    号とコネクショングラント（接続許可）信号に応答し
    て、データが種々のATMセル列の形で交換されることを
    特徴とする請求項18記載の大容量モジュールATMスイッ
    チ。
21. 【請求項２１】Ｖ、H,Wデータバスが、波長分割多重化
    ビームを搬送するファイバオプティックス、波長選択フ
    ィルタ、ファイバオプティックスと波長選択フィルタに
    接続されているファイバオプティックス・シャフル・ボ
    ックスを含むことを特徴とする請求項15記載の大容量モ
    ジュールATMスイッチ。