DE4002455A1 - Permutationsschaltung - Google Patents

Permutationsschaltung

Info

Publication number
DE4002455A1
DE4002455A1 DE19904002455 DE4002455A DE4002455A1 DE 4002455 A1 DE4002455 A1 DE 4002455A1 DE 19904002455 DE19904002455 DE 19904002455 DE 4002455 A DE4002455 A DE 4002455A DE 4002455 A1 DE4002455 A1 DE 4002455A1
Authority
DE
Germany
Prior art keywords
input
connection network
lines
connection
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904002455
Other languages
English (en)
Inventor
Thomas Prof Dr Beth
Volker Hatz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19904002455 priority Critical patent/DE4002455A1/de
Publication of DE4002455A1 publication Critical patent/DE4002455A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421Circuit arrangements therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verbin­ dungsnetzwerk zur Durchschaltung von n Eingangsleitungen auf n Ausgangsleitungen nach dem Zeitmultiplexverfahren und entsprechend vorgegebenen Permutationen.
Die Leistungsfähigkeit eines Verbindungsnetzwerks ist im wesentlichen durch die Topologie des verwendeten Netzwerks, sowie die pro Verbindung mögliche Übertra­ gungsrate charakterisiert. Die durch die Topologie bestimmte Leistungsfähigkeit ist abhängig von der durch die mittlere Weglänge bestimmten durchschnittlichen Entfernung zwischen den zu verbindenden Funktionsein­ heiten und der Anzahl der vorhandenen Verbindungen. Im Hinblick auf diese Problemstellung ist der vollstän­ dige Graph eine optimale Topologie, während die soge­ nannte Busstruktur als sehr schlechte Topologie zu betrachten ist. Einen sehr interessanten Mittelweg zwischen den genannten beiden extremen Architekturen stellt die sogenannte Hypercube-Topologie dar. Dabei werden die Prozessoren als Knoten eines Hyperwürfels betrachtet, und die Kanten des Würfels bilden das Ver­ bindungsnetzwerk.
Bei den genannten Verbindungsnetzwerken befinden sich die zu verbindenden Funktionseinheiten auf den Knoten der Verbindungsgraphen. Somit ist ein Knoten, der auf der Verbindung zweier weiterer Funktionseinheiten liegt, immer auch an deren Kommunikation beteiligt. Alternativ hierzu kann jedoch auch das Neztwerk von den Funktions­ einheiten getrennt werden, d. h. die Funktionseinheiten werden aus dem Netzwerk entfernt und dieses wird sodann als sogenanntes Permutationsnetzwerk zur Kommunikation unter den Funktionseinheiten benutzt.
Permutationsnetzwerke gehören schon lange zum Stand der Technik; ein typisches Anwendungsbeispiel ist die Telefonvermittlung.
Ein Permutationsnetzwerk besteht definitions- und be­ stimmungsgemäß aus Anschlußpunkten, Verbindungsleitungen und Schaltern. Die Schalter verbinden dabei genau zwei Anschlußpunkte miteinander und können die Zustände "Ein" und "Aus" annehmen. Zwei Anschlußpunkte, die miteinander verbunden sind, können in diesem Fall als ein Anschlußpunkt betrachtet werden, so daß die Verbin­ dungsleitungen außer Betracht bleiben können. Die Schaltstellungen der einzelnen Schalter geben in ihrer Gesamtheit den Zustand des Verbindungsnetzwerks wieder.
Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, ein Verbindungsnetzwerk der gattungsge­ mäßen Art anzugeben, bei dem alle Kanten im vollständi­ gen Graphen als Verbindungsweg geschaltet werden können. Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebene Konfiguration und Per­ mutationsvorschrift gelöst. Eine auf einer Schaltungs­ konfiguration basierende Lösung, sowie eine zweite mechanisch-konstruktive Lösung sind im kennzeichnenden Teil der Patentansprüche 3 beziehungsweise 7 angegebenen. Besondere Konfigurationen und Verwendungen dieser Ver­ bindungsnetzwerke sind Gegenstand der Unteransprüche.
Mathematisch gesehen handelt es sich bei der vorliegen­ den Erfindung um ein Verbindungsnetzwerk zur Realisie­ rung von Permutationen. Mit einem solchen Verbindungsnetzwerk können einerseits die Funktionsein­ heiten als Knoten des vollständigen Graphen betrachtet werden, und andererseits kann das erfindungsgemäße Verbindungsnetzwerk als Schalter auch in einem größeren Permutationsnetz eingesetzt werden.
Die konstruktiv-konzeptionelle Grundidee des erfindungs­ gemäßen Verbindungsnetzwerks besteht in der direkten Umsetzung einer Matrixdarstellung in eine Schaltungs­ anordnung, insbesondere ein halbleitertechnologisches Layout. Jedes Matrixelement weist einen Steuereingang auf, über den Ein-/Ausschalter, beispielsweise ein sogenanntes "Transmission Gate" angesteuert wird. Dieser Ein-/Ausschalter schaltet eine Verbindung einer horizontalen Leitung mit einer vertikalen Leitung dann durch, wenn der entsprechende Steuereingang ent­ sprechend aktiviert ist.
Der besondere Vorteil des erfindungsgemäßen Verbindungs­ netzwerks besteht insbesondere darin, daß die Verzöge­ rungszeit der Schaltung der Leitungsverzögerung plus der Verzögerung eines "Transmission Gate" entspricht.
Für eine Umkonfiguration werden je nachdem 1 bis (n-2) Taktschritte benötigt, um die Taktsteuerung mit einer neuen Belegung zu versehen. Konstruktiv und fertigungstechnisch betrachtet ist ferner davon auszu­ gehen, daß die Regelmäßigkeit des Schaltungsaufbaus eine einfache Realisierbarkeit ermöglicht, insbesondere eine einfache Integrationsmöglichkeit im Rahmen eines sogenannten VLSI-Layouts (VLSI = very large scale integration).
Zu bemerken ist insofern noch, daß das Problem des Platzbedarfs auch bei einer großen Anzahl miteinander kommunizierender Funktionseinheiten lösbar ist, da dem Kerngedanken der vorliegenden Erfindung gemäß der vollständige Graph des Verbindungsnetzwerks in einem Zeitmultiplexing verwirklicht wird, d. h. zu einem fest definierten Zeitpunkt werden jeweils ein bestimmter, der Permutation entsprechender Teil des Graphen bereit­ gestellt. Der vollständige Graph wird also so zerlegt, daß in einer zweitlichen Folge von (n-1) Schritten alle Kanten des vollständigen Graphen genau einmal auftreten.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Diese zeigt in
Fig. 1 Das Schaltungs-Layout eines Vollduplex-Verbin­ dungsnetzwerks für (n=) 8 Ein-/Ausgangslei­ tungen;
Fig. 2 ein der Schaltung gemäß Fig. 1 entsprechendes, bezüglich des Schaltungs-Layouts modifiziertes Verbindungsnetzwerk;
Fig. 3 die Konzeption eines mikro-mechanischen Verbin­ dungsnetzwerks;
Fig. 4 ein Schaltsymbol für die Verbindungsnetzwerke nach Fig. 1 beziehungsweise Fig. 2;
Fig. 5 ein Verbindungsnetzwerk zur Verbindung von n Prozessoren mit einem in n Segmente unter­ teilten Speicher;
Fig. 6 ein mehrstufiges Verbindungsnetzwerk für 64 Prozessoren;
Fig. 7 ein der Schaltung nach Fig. 1 entsprechendes Verbindungsnetzwerk in modifizierter Form zur Realisierung eines mehrstufigen Verbindungs­ netzwerks gemäß Fig. 6;
Fig. 8 ein Verbindungsnetzwerk zur Verbindung eines Prozessors mit (n-1) Funktionseinheiten;
Fig. 9 ein Verbindungsnetzwerk zur Verbindung von (n-1) Prozessoren mit einer gemeinsamen Funk­ tionseinheit;
Fig. 10 ein Verbindungsnetzwerk zur Verbindung von n Prozessoren;
Fig. 11 ein Verbindungsnetzwerk zur Verbindung von (n-1) Pseudozufallsgeneratoren mit einem logischen Schaltglied.
Fig. 1 zeigt das Design, d. h. die Schaltungsanordnung eines Vollduplex-Verbindungsnetzwerks für n Ein-/Ausgänge, von denen (n-1) Eingangsleitungen 1 . . . 7 und (n-1) Ausgangsleitungen 1′ . . . 7′ im Orthogonal­ raster zueinander angeordnet sind; die n-ten Ein-/Ausgangsleitungen werden - wie nachfolgend noch erläutert wird - separat behandelt. Die Eingangs­ leitungen 1 . . . 7 und die Ausgangs­ leitungen 1′ . . . 7′ sind dabei relativ zueinander, d. h. an den jeweiligen Kreuzungspunkten elektrisch isoliert. An diesen Kreuzungspunkten ist - mit Ausnahme der symmetrischen (i, i)-Kreuzungspunkte - jeweils ein Ein-/Aus-Schalter 10 angeordnet. Diese sind so konzipiert, daß sie im Schaltzustand "Ein" die sich kreuzenden Eingangsleitungen mit den konjugierten Aus­ gangsleitungen elektrisch durchschalten; im Schaltzu­ stand "Aus" gilt der zugrunde liegende Zustand, d. h. die sich kreuzenden Leitungen sind relativ zueinander elektrisch isoliert.
Die Schaltungskonfiguration gemäß Fig. 1 weist somit insgesamt zweiunvierzig Ein-/Ausschalter 10 auf, über die sämtliche Kreuzungspunkte der Ein-/Ausgangs­ leitungen durchgeschaltet werden können. Die (i, i)-ten Kreuzungspunkte bleiben dabei - wie erwähnt - natur­ gemäß außer Betracht. Die genannten Ein-/Ausschalter dienen letztlich dazu Signale in beide Richtungen zu schalten. Dazu sind die Ein-/Ausschalter als sogenannte "Transmission Gate" ausgebildet, die über ein Paar komplementärer Ansteuersignale für beide Signalrich­ tungen aktiv gesteuert werden können.
Die Ansteuerung der Ein-/Ausschalter 10 erfolgt nun über jeweils ein Paar von (insgesamt n-1) Ansteuerlei­ tungen A . . . G, die im 45°-Winkel schräg zur Schaltung geführt sind. Die Signalleitungen A werden so als An­ steuerleitungen zum Kreuzungspunkt der Ein-/Ausgangs­ leitungen 6/1′, 5/2′, 4/3′, 4′/3, 5′/2 und 6′/1 geführt; analog hierzu werden die Signalleitungen B zu den Kreuzungspunkten der Ein-/Ausgangsleitungen 2/0′, 0/2′. 6/3′, 5/4′, 5′/4 und 6′/3 ge­ führt. Die Signalleitungen C haben ihren Anfang beim Kreuzungspunkt 4/0′; die Leitungen D beginnen bei 6/0′ . . . E bei 1/0′ . . . F bei 3/0′ und G bei 5/0′.
Mit dieser spezifischen Anordnung der Ein-/Ausgangs­ leitungen und der Ein-/Ausschalter 10 einerseits und der Zuordnung der Ansteuerleitungen beziehungsweise Signalleitungen A . . . G andererseits sind nun sämtliche Verbindungen zwischen den Ein-/Ausgangsleitungen während eines kompletten Zeitzyklus durchschaltbar. Für den Betrachter sind jeweils dann, wenn ein Paar von Ansteuerleitungen Ansteuersignale führt, vorgegebene Verbindungen geschaltet; waren alle Ansteuerleitungen aktiviert, so waren auch alle möglichen Verbindungen gerade einmal durchgeschaltet.
Im Ausführungsbeispiel nach Fig. 1 sind die n-te Ein­ gangsleitung ∞ und n-te Ausgangsleitung ∞′ separiert. Diese Leitungen verlaufen parallel zueinander und sie sind über je einen separaten Ein-/Ausschalter 10 einerseits mit den Ausgangsleitungen 0′ . . . 6′ und andererseits mit Eingangsleitungen 1 . . . 6 verbunden. Diese separaten Ein-/Ausschalter 10 werden gleicher­ maßen über die Paare von Ansteuerleitungen A . . . G angesteuert.
Die Ansteuerung selbst erfolgt über eine Taktsteuerung, beispielsweise ein Schieberegister 11 mit sieben (n-1) Ausgangsanschlüssen, an denen zyklisch nacheinander je ein Ansteuersignal ansteht. Werden diese Ausgangsan­ schlüsse der gegebenen Reihenfolge nach mit den genann­ ten Ansteuerleitungen A . . . G der beschriebenen Schal­ tungsanordnung gekoppelt, so werden - wie bereits er­ läutert - mit dem letzten Ansteuersignal alle möglichen Verbindungen der Ein-/Ausgangsleitungen einmal durch­ geschaltet gewesen sein.
Bezugnehmend auf die anhand von Fig. 1 beschriebene Gesamtkonfiguration läßt sich die Gesamtheit der Schal­ tungen während der aufeinander folgenden Zeittakte der nachfolgenden Tabelle entnehmen, die letztlich als Darstellung einer bestimmten Permutation pro Zeittakt zu interpretieren ist.
Angesichts dessen, daß das Schieberegister 11 in sich geschlossen ist und somit nach dem (letzten) Taktzyklus G wieder ein Taktzyklus A folgt, kann die Schaltung als Ganzes quasi als "Rotorbaustein" interpretiert werden. Durch die Möglichkeit, die Permutationen mit hoher Geschwindigkeit nacheinander einstellen zu können, wird somit einem Benutzer ein System vorgespiegelt, gemäß dem die Verbindungsstruktur eines vollständigen Graphen vorliegt. Sind dabei mit den in der Schaltungs­ anordnung nach Fig. 1 im Orthogonalraster angeordneten Ein-/Ausgangsleitungen jeweils miteinander kompatible Funktionseinheiten gekoppelt, so ist es mithin möglich, daß während eines geschlossenen Zeitzyklus jede Funk­ tionseinheit einmal, aber auch nur einmal, mit jeder anderen Funktionseinheit verbunden war.
Die anhand von Fig. 1 erläuterte und schaltungstechnisch offenbarte Funktionsweise soll im folgenden ergänzend und unterstützend auf einen mathematischen Hintergrund gestellt werden:
Dieser Hintergrund basiert auf der Graphentheorie, gemäß der ein Graph G aus einer endlichen nichtleeren Menge V von P Punkten beziehungsweise Knoten und einer Menge E von q ungeordneten Punktpaaren bestimmter Punkte der Menge V besteht. Jedes Punktpaar (u, v) der Menge E bildet im Graphen G eine sogenannte Kante; die Punkte u und v werden dabei benachbarte Knoten genannt. Ein Graph wird dann als vollständiger Graph bezeichnet, wenn alle Punktpaare benachbart, also über eine Kante verbunden waren. Der eindeutige vollständige Graph mit n Punkten wird dabei mit Kn bezeichnet und dieser voll­ ständige Graph Kn kann zur schnellen Verbindung zwischen n System-Teilnehmern benutzt werden.
Die Graphentheorie umfaßt ferner einen Faktor F, der ein Teilgraph des vollständigen Graphen G ist, und zwar so, daß F sämtliche Punkte des Graphen G enthält und jeder Punkt zu einem anderen Punkt des Graphen G benachbart ist. Der Graph G ist die Summe der Faktoren Fi, wenn G die Vereinigung desselben ist; diese Ver­ einigung heißt Faktorisierung.
Eine spezielle Art des Faktors F ist ein n-Faktor. Dieser Faktor ist regulär vom Grade n, d. h. ein Punkt im n-Faktor ist mit genau n anderen Punkten benachbart.
Ist der Graph G die Summe von n-Faktoren, so wird G als n-faktorisierbar bezeichnet, und die Vereinigung der n-Faktoren wird als n-Faktorisierung bezeichnet. Der oben genannte vollständige Graph Kn ist demzufolge 1-faktorisierbar, mit n als gerader Zahl. Betrachtet man die nachfolgende Verbindungsregel für
Kn = G = ({0, . . . n-2, ∞}, E)
mit n = gerade Zahl
für n-1 1-Faktoren Fi (i = 0, . . . n-2),
so erhält man die Kantenmengen der Faktoren Fi
= (i, ∞) u {{(i-j) mod (n-1), (i+j) mod (n-1)}, für j=1 . . . n-1}
mit i = 0 . . . n-2.
Diese Gesetzmäßigkeit liegt der Funktionsweise des in Fig. 1 gezeigten Schaltungs-Layouts zugrunde.
Eine Modifikation dieser Schaltung zeigt Fig. 2. Das orthogonale Grund-Leitungsraster entspricht dem nach Fig. 1, soweit es sich um die Eingangsleitungen 0 . . . 6 und die Ausgangsleitungen 0′ . . . 6′ handelt. Analog zu Fig. 1 verlaufen auch die Ansteuerleitungen A . . . G (n-1), die quasi im 45°-Winkel schräg zum Orthogonalraster die korrespondierenden Knotenpunkte verbinden.
Im Unterschied zum Verbindungsnetzwerk nach Fig. 1 sind nun die n-te Eingangsleitung und die n-te Ausgangs­ leitung in das Orthogonalraster integriert, und zwar in Form zweier Parallel-Leitungen ∞' ∞′. Diese Parallel-Leitungen verlaufen über die gemäß( Fig. 1 unbeschaltet gebliebenen (i, i)-ten Kreuzungspunkte, d. h. orthogonal zu den Ansteuerleitungen A . . . G. über entsprechend zugeordnete Ein-/Ausschalter können somit auch die Verbindungen zwischen den (n-1) Ein-/ Ausgangsleitungen 0 . . . 6 beziehungsweise 0′ . . . 6′ und den n-ten Leitungen ∞' ∞′ geschaltet werden.
Fig. 3 zeigt einen auf einer Kreisscheibe 15 implemen­ tierte fein-(nano) mechanische Schaltungsanordnung mit insgesamt ebenfalls n Ein-/Ausgangsleitungen 0 . . . n-2, ∞, von denen n/2 Leitungspaare in Form eines spezifischen Leitungsmuster mit jeweils einem Paar paralleler Leitungen angeordnet sind und deren n-tes Leitungspaar als koaxiale Zentralleitung im Zentrum der Kreisscheibe 15 liegt. Diese Kreisscheibe 15 liegt - in nicht gezeichneter Weise - den (n-1) jeweiligen Endpunkten der Leitungen komplementärer Schnittstellen­ anordnungen gegenüber; die Zentralleitung ∞/∞′ hat einen entsprechenden Anschluß zur n-ten Schnitt­ stelle.
Das Leitungsmuster der Kreisscheibe 15 ist so, daß jeweils nach einem Zeittakt, d. h. nach einer (1 : n-1)-tel Umdrehung eine den Permutationen der obigen Tabelle entsprechende Anzahl von Verbindungen durch­ schaltet. Die in Fig. 2 gezeichnete Grundschaltung und Grundstellung ist so, daß - vergleiche in der obigen Tabelle - die zum Zeittakt A gehörenden Verbindungen geschaltet sind.
Der Eingang 1 ist also mit dem Ausgang 6′ und Eingang 6 mit dem Ausgang 1′ verbunden. Gleiches gilt für die Ein-/Ausgänge 2 und 5, 3 und 4, sowie 0 und ∞. Nach einer 1/7-Drehung der Kreisscheibe 15 im Uhrzeigersinn ist dann 1 mit ∞, 0 mit 2, 3 mit 6, sowie 4 mit 5 ver­ bunden. nach 7 1/7-Drehungen wird der Anfangszustand wieder erreicht und alle denkbaren Verbindungen zwischen den Ein-/Ausgangsleitungen 0 . . . n-2, ∞ sind genau einmal aufgetreten.
Die vorliegende Erfindung wurde mehr oder weniger kon­ kret anhand der Schaltungskonfiguration nach Fig. 1/Fig. 2 und der mechanischen Konfiguration nach Fig. 3 erläutert.
Der Erfindungsgedanke wird durch die Realisierung des Systems mittels beispielsweise optischer Schaltele­ mente nicht verlassen. Die in Fig. 3 ausgeführte Kreisscheibe kann auch Linsensysteme oder Glasfaser­ leitungen enthalten, die das Eingangssignal eines Laserstrahls entsprechend der vorgewählten Permutation als optisches Signal an die Ausgangssignalstelle leitet. Weitere Ausführungsformen erhält man durch die Verwen­ dung von Lichtleit- und Steuerungssystemen der nicht­ linearen Optik (vergleiche Spektrum der Wissenschaft, Der optische Computer, April 1983) wie sie sich insbe­ sondere aus der Kombination von Ringlaser-Gyroskopen (vergleiche Sandia Laboratories, Albuquerque, New Mexico, Jahresbericht 1988) mit optisch aktiven Ele­ menten ergeben. Optische Schaltungen, wie zum Beispiel die von Stucke beschriebenen (vergleiche Digitale optische Computer, B. I. 1989, S. 52ff) ermöglichen den Aufbau eines Systems dessen Grundstruktur sich in ähnlicher Form wie die oben beschriebenen VLSI-Struktur ergibt.
Neuere Überlegungen zur Realisierung molekularer Com­ puter (vergleiche Drexler, Engines of Creation, Double­ day 1987, beziehungsweise Aufsatz "The Quest for the molecular computer" in BYTE, Mai 1989) ermöglichen die Realisierung eines Permutationsbausteins, dessen Schalt­ elemente nanomechanisch arbeiten, d. h. das Schaltele­ ment besteht aus zum Beispiel Proteinketten, die eine Schaltfunktion erfüllen, wobei das Steuersignal durch einen Laser bereitgestellt wird.
Alle Ausführungsformen, und zwar sowohl die konkret beschriebenen als auch die theoretisch angedeuteten können quasi als permutierende Rotationsschaltungen oder rotierende Permutationsschaltungen bezeichnet werden. Diese Betrachtungsweise führt zu dem in Fig. 4 dargestellten Schaltsymbol für ein erfindungsgemäßes Verbindungsnetzwerk 20, das n (=8) Eingangsleitungen und n Ausgangsleitungen aufweist, und das einen Rotor­ baustein 23 umfaßt, der einer vorgegebenen Permutation und einer Schaltung entsprechend während eines Zeitzyklus jede Verbindung zwischen den Ein- und Ausgangsleitungen einmal durchschaltet, aber auch nur einmal.
In Fig. 5 ist ein Anwendungsbeispiel für ein erfindungs­ gemäßes Verbindungsnetzwerk dargestellt. Hier wird n (=8) Prozessoren 40 abwechselnd je ein anderes Speichersegment eines in n (=8) Segmente unterteilten Speichers 41 zum wahlfreien Zugriff zugeteilt. Durch ein zwischen den Prozessoren 40 und den Speichersegmenten untergebrachtes Verbindungsnetzwerk 20 und durch hohe Taktfolgen, d. h. schnelles Drehen des Rotors, wird dabei erreicht, daß die Aufteilung des Speichers 41 für die Prozessoren 40 transparent verläuft und daß ein schneller konfliktfreier Speicherzugriff gewähr­ leistet ist.
In Fig. 6 ist ein mehr- (d. h. drei-) stufiges relativ komplexes Verbindungsnetzwerk zur Verbindung von 64 Prozessoren, also 64 Ein- und Ausgangsleitungen 0 . . . (n-1) beziehungsweise 0′ . . . (n-1)′ dargestellt, bei dem das erfindungsgemäße Schaltungs-Layout gemäß Fig. 1 zugrunde gelegt ist, bei dem die Gesamtheit der Lei­ tungsverbindungen jedoch auf einen übersehbaren Umfang reduziert ist.
Die grundsätzliche Aufgabe, jede Eingangsleitung 0 . . .(n-1) im Laufe eines Zeitzyklus einmal mit jeder der Ausgangsleitungen 0′ . . .(n-1)′ zu verbinden, wird hierbei mittels dreier Ebenen I, II, III von jeweils 16 Verbindungsnetzwerken 20′ gelöst. Die Verbindungs­ netzwerke 20′ der drei Ebenen sind dabei jeweils grup­ penweise orientiert und so miteinander gekoppelt, daß die Verbindungsnetzwerke 20′ der ersten Ebene I jeweils mit Eingangsanschlüssen je eines Verbindungsnetzwerks 20′ einer Vierer-Gruppe von Verbindungsnetzwerken 20′ der zweiten Ebene II verbindbar sind. Damit werden jeweils vier Verbindungsnetzwerke 20′ der ersten Ebene I auf die vier Gruppen von Verbindungsnetzwerken 20′ der zweiten Ebene II aufgefächert. Werden nun die Aus­ gänge der Verbindungsnetzwerke 20′ der zweiten Ebene II wiederum so auf Vierer-Gruppen von Verbindungsnetz­ werken 20′ der dritten Ebene III geschaltet, daß jedes Verbindungsnetzwerk 20′ einer Vierer-Gruppe der zweiten Ebene II mit jedem Verbin­ dungsnetzwerk 20′ einer konjugierten Vierer-Gruppe der dritten Ebene III verbunden ist, so wird über eine entsprechend abgestimmte An­ steuerung der Verbindungsnetzwerke 20′ die obige grund­ sätzliche Aufgabe lösbar. Zur Verbindung der insgesamt 64 Prozessoren sind so nur insgesamt 2n=128 Leitungen erforderlich - gegenüber
Leitungen, wie sie ohne Zwischenebene erforderlich wären. Bezüglich der Leitungsverbindung zwischen den einzelnen Verbindungs­ netzwerken 20′ der genannten drei Ebenen I, II, III wird expliziert auf die zeichnerische Darstellung ver­ wiesen.
Das vorstehend beschriebene dreistufige Verbindungsnetz­ werk geht wie erwähnt von dem in Fig. 1 gezeigten Aus­ führungsbeispiel aus. Das Problem besteht jedoch darin, daß mit diesem Verbindungsnetzwerk keine identischen Durchschaltungen möglich wären. Diese Durchschaltungen sind - und hier wird auf die Zeichnung verwiesen - für die in Fig. 6 gezeigte spezielle Schaltung erforder­ lich. Um diese Durchschaltungen zu ermöglichen, wird beim Ausführungsbeispiel nach Fig. 1 an den - freien - (i, i)-ten Kreuzungspunkten ein Ein-/Ausschalter eingefügt, über den dann auch die (i, i′)- Ein-/Aus­ gangsleitungen durchgeschaltet werden können.
In Fig. 7 ist ein Schaltungs-Layout des modifizierten Verbindungsnetzwerks 20′ für den Fall n=8 dargestellt. Dieses basiert auf einer Abänderung von Fig. 2 und zeigt eine Schaltung, die um die genannte Identität (d. h. man ordnet Eingang i dem Ausgang i zu) erweitert ist. Dazu nimmt man - analog zur Schaltungskonfiguration nach Fig. 1 - die beiden diagonalen Leitungen für ∞ und ∞′ aus dem Schaltungsentwurf heraus und behandelt sie als Sonderfall. Mit den genannten beiden Leitungen ∞, ∞′ fallen natürlich auch die Ein-/Ausschalter an den Kreuzungspunkten (i, i) weg. Die in Fig. 7 darge­ stellte Schaltung entspricht insoweit dann dem Aus­ führungsbeispiel nach Fig. 1.
Die der Realisierung der Durchschaltung der (i, i)-Kreuzungspunkte, also der Durchschaltung der erforderlichen Identitäten geht davon aus, daß auf der Diago­ nalen wieder Ein-/Ausschalter eingesetzt werden, die von einem zusätzlichen Ansteuersignal H angesteuert werden. Dieses Ansteuersignal H wird als weitere Leitung eingefügt, die diagonal von links oben nach rechts unten verläuft. Gleichzeitig muß auch der Spezialfall ∞ um einen Ein-/Ausschalter erweitert werden, der letztlich ∞ auf ∞′ durchschalten kann; auch dieser Schal­ ter wird von H angesteuert.
Das Signal H selbst erhält man wie die anderen Ansteuer­ signale aus dem zyklischen Schieberegister, das hierfür jedoch um eine Zelle erweitert ist.
Fig. 8 zeigt ein Anwendungsbeispiel für das sogenannte POLLING. Schließt man an einen der Ein-/Ausgänge des Verbindungsnetzwerks 20 einen Prozessor 50 an und verbindet man die (n-1) verbliebenen freien Anschlüsse anderweitiger Geräte 51, so kann der Prozessor 50 durch ständiges Abfragen der Leitung und entsprechendes Takten des Verbindungsnetzwerks 20 die Geräte nacheinander nach Statusinformationen oder dergleichen abfragen.
Fig. 9 zeigt ein Anwendungsbeispiel in Verbindung mit der Vergabe gemeinsamer Resourcen. Dabei werden (n-1) Prozessoren 60 an (n-1) Ein-/Ausgänge geschaltet. An den verbleibenden n-ten Ausgang wird eine gemeinsame Resource, zum Beispiel ein Drucker, 61, angeschlossen. Der Prozessor 60, der die Leitung zur Resource 61 be­ sitzt, kann diese dann alleine für sich benutzen. Taktet man das Verbindungsnetzwerk 20 ständig, so kann man den Prozessoren 60 eine Resource 61 im klassischen Zeitmultiplexverfahren zuteilen.
Fig. 10 zeigt ein Anwendungsbeispiel in der Form eines Netzwerks der Größe n. Dabei werden n Prozessoren 70 an das Verbindungsnetzwerk 20 angeschlossen, über das sie miteinander kommunizieren. Das Verbindungsnetzwerk 20 wirkt somit als pseudostarrer Kreuzschienenverteiler zwischen den Prozessoren 70.
Fig. 11 zeigt ein praktisches Anwendungsbeispiel in Verbindung mit der sogenannten Kryptographie. Bei syn­ chronen Stromchiffrierverfahren wird jedes zu verschlüsselnde Datenbit mit einem zufällig zu wählenden Bit mittels eines XOR-Gliedes 81 verknüpft. Die Zufälligkeit der Bits beruht dabei in der Regel auf Pseudozufalls­ zahlengeneratoren 80. Diese Folgen sind zyklisch und deshalb kann dieses Verfahren mit kryptoanalytischen Hilfsmitteln gebrochen werden. Die kryptographische Sicherheit kann man nun erhöhen, indem man (n-1) ver­ schiedene Pseudozufallszahlengeneratoren 80 an das Verbindungsnetzwerk 20 anschließt und dieses ständig taktet. Am n-ten Ein-/Ausgang n kann dann eine neue (pseudozufällige) 0-1-Folge abgegriffen werden.

Claims (10)

1. Verbindungsnetzwerk zur Durchschaltung von n Signal­ wegen entsprechend vorgegebenen Permutationsvor­ schriften, dadurch gekennzeichnet,
daß n Eingangssignalstellen über je ein Schaltele­ ment mit n Ausgangssignalstellen verbindbar sind, daß die Schaltelemente zur Realisierung eines Zeit­ multiplexbetriebs mit einer Taktsteuerung gekoppelt sind, die einem vorgegebenen Zeittakt entsprechend nacheinander die den Permutationen entsprechenden Verbindungen zwischen den Eingangs-/Ausgangs­ signalstellen durchschalten, und
daß die Permutationen aufgrund der folgenden Berech­ nungsvorschrift variiert werden = (i, ∞) u {{(i-j) mod (n-1), (i+j) mod (n-1)}, für j=1 . . . n-1}mit i = 0 . . . n-2.
2. Verbindungsnetzwerk nach Anspruch 1, dadurch gekennzeichnet, daß die möglichen Permutationsfolgen von einem Speicher oder Prozessor bereitgestellt und durch Steuerbefehle sequentiell aktivierbar sind.
3. Verbindungsnetzwerk nach Anspruch 1 oder 2, zur Durchschaltung von n Eingangsleitungen auf n Ausgangsleitungen nach dem Zeitmultiplexverfahren und entsprechend vorgegebenen Permutationen, insbesondere zur Anwendung als Vollduplex-Verbin­ dungsnetzwerk zwischen n Funktionseinheiten einer Datenverarbeitungsanlage, dadurch gekennzeichnet, daß (n-1) Eingangsleitungen und (n-1) Ausgangslei­ tungen einem symmetrischen, insbesondere orthogo­ nalen Leitungsmuster entsprechend, sich kreuzend aber an den Kreuzungspunkten relativ zueinander isoliert angeordnet sind, wobei mit Ausnahme der (i, i)-ten Kreuzungspunkte sämtlichen weiteren Kreuzungspunkten des Leitungsmusters je ein Ein-/ Aus-Schalter zugeordnet ist, über den die sich kreuzenden Ein-/Ausgangsleitungen elektrisch ver­ bindbar sind,
daß eine n-te Eingangsleitung und eine n-te Aus­ gangsleitung parallel zueinander angeordnet und über je einen Ein-/Aus-Schalter mit den (n-1) Ein- und Ausgangsleitungen verbunden sind, und daß die Ein-/Aus-Schalter so mit einer Takt­ steuerung gekoppelt sind, daß dem vorgegebenen Zeit­ takt entsprechend nacheinander und wiederkehrend die den Permutationen entsprechenden Verbindungen zwischen den Ein-/Ausgangsleitungen durchgeschal­ tet sind, und zwar nach jeweils (n-1) Takten.
4. Verbindungsnetzwerk nach Anspruch 3, dadurch gekennzeichnet, daß die n-te Eingangsleitung und die n-te Ausgangs­ leitung außerhalb des Leitungsnetzes der (n-1) Ein- und Ausgangsleitungen vorgesehen sind (Fig. 1).
5. Verbindungsnetzwerk nach Anspruch 3, dadurch gekennzeichnet, daß die n-te Eingangsleitung und die n-te Ausgangs­ leitung als über die (i, i)-ten Kreuzungspunkten geführtes Leitungspaar realisiert sind (Fig. 2).
6. Verbindungsnetzwerk nach Anspruch 4, zur Ermöglichung von identischen Durchschaltungen der (i, i)-ten Kreuzungspunkten, dadurch gekennzeichnet, daß an den (i, i)-ten Kreuzungspunkten je ein Ein-/ Aus-Schalter vorgesehen ist, über die die sich kreuzenden (i, i)-ten Ein-/Ausgangsleitungen durchschaltbar sind (Fig. 7.
7. Verbindungsnetzwerk nach Anspruch 1 oder 2, zur Durchschaltung von n Eingangsleitungen auf n Ausgangsleitungen nach dem Zeitmultiplexverfahren und entsprechend vorgegebenen Permutationen, insbesondere zur Anwendung als Verbindungsnetzwerk zwischen n Funktionseinheiten einer Datenverarbei­ tungsanlage, dadurch gekennzeichnet,
daß eine Verbindungsschaltung mit einer der Anzahl der zu verbindenden Ein-/Ausgangsleitungen ent­ sprechenden Anzahl von Anschlußpunkten vorgesehen ist,
daß in die Verbindungsschaltung eine im Zeittakt des Zeitmultiplexverfahrens rotierende Scheibe inte­ griert ist, und
daß die rotierende Scheibe ein solches Leitungs­ muster aufweist, daß nach einer Umdrehung der rotie­ renden Scheibe sämtliche Verbindungen zwischen den Ein-/Ausgangsleitungen genau einmal durchgeschaltet waren (Fig. 3).
8. Verbindungsnetzwerk nach einem der Ansprüche 1 bis 5 oder 7, gekennzeichnet durch seine Verwendung als Kreuz­ schienenverteiler zu Verbindung von n Prozessoren einer Datenverarbeitungsanlage (Fig. 10).
9. Verbindungsnetzwerk nach einem der Ansprüche 1 bis 5 oder 7, gekennzeichnet durch seine Verwendung zur Verbindung einer Funktionseinheit einer ersten Art mit (n-1) Funktionseinheiten einer zweiten Art (Fig. 8, 9, 11).
10. Verbindungsnetzwerk nach Anspruch 6, gekennzeichnet durch seine Verwendung zum Aufbau eines mehrstufigen Netzwerkes (Fig. 6).
DE19904002455 1990-01-27 1990-01-27 Permutationsschaltung Withdrawn DE4002455A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904002455 DE4002455A1 (de) 1990-01-27 1990-01-27 Permutationsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904002455 DE4002455A1 (de) 1990-01-27 1990-01-27 Permutationsschaltung

Publications (1)

Publication Number Publication Date
DE4002455A1 true DE4002455A1 (de) 1991-08-01

Family

ID=6398937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904002455 Withdrawn DE4002455A1 (de) 1990-01-27 1990-01-27 Permutationsschaltung

Country Status (1)

Country Link
DE (1) DE4002455A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996032826A1 (en) * 1995-04-14 1996-10-17 Northern Telecom Limited Large capacity modular atm switch
WO1997002710A1 (en) * 1995-07-05 1997-01-23 Power X Limited Integrated circuit cross point switch
RU2815332C1 (ru) * 2023-02-14 2024-03-13 Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук Способ построения коммутируемых управляющих сетей с топологией квазиполного орграфа

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996032826A1 (en) * 1995-04-14 1996-10-17 Northern Telecom Limited Large capacity modular atm switch
WO1997002710A1 (en) * 1995-07-05 1997-01-23 Power X Limited Integrated circuit cross point switch
RU2815332C1 (ru) * 2023-02-14 2024-03-13 Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук Способ построения коммутируемых управляющих сетей с топологией квазиполного орграфа

Similar Documents

Publication Publication Date Title
DE69011190T2 (de) Netztopologie für reduzierte Blockierung und entsprechende photonische Systemausführung.
DE4425552C2 (de) Gatterarray
DE69515171T2 (de) Optisches telekommunikationsnetz
DE3884048T2 (de) Nichtlinearer Zufallsfolgegenerator.
DE2132004A1 (de) Multiplex-Information-UEbertragungsanlage
DE69014143T2 (de) Optische Verbindungs-Netzwerke.
EP0399139B1 (de) Verfahren zur Erweiterung eines dreistufigen regelmässigen Koppelfeldes
DE69227394T2 (de) Netzwerksteueranordnung
DE69013389T2 (de) Steuerungsverfahren für Raumvielfachkoppelnetz.
DE69024256T2 (de) Optische Vorrichtung zum Kombinieren von Lichtstrahlen-Matrizen mit verschiedenen Wellenlängen
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
EP0231434B1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE2818208A1 (de) Modularer digitaler waehlschalter
DE4002455A1 (de) Permutationsschaltung
DE69227268T2 (de) Netzwerk mit eingebettete Steuerung
DE3782538T2 (de) Mehrstufiges elektrisches signalverarbeitungsgeraet.
EP1466264A2 (de) Verfahren zur konfiguration der verbindung zwischen datenverarbeitungszellen
DE2602570C3 (de) Zeitmultiplexkoppelfeld
DE2262235C2 (de) Mehrstufiges Koppelfeld zur Vermittlung von Zeitmultiplexnachrichten
DE19757370C2 (de) Verfahren zur taktilen Erzeugung pseudo-zufälliger Datenworte
EP0725521B1 (de) Verfahren zur Übertragung von digitalen Daten
DE69224713T2 (de) Kompakte programmierbare optische parallele Verarbeitungsanordnung
DE4408543C2 (de) Adressierung durch Permutation
DE3331043C2 (de)
DE4021587A1 (de) Integrierter koppelfeldbaustein

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee